JP4803893B2 - 計測制御装置 - Google Patents
計測制御装置 Download PDFInfo
- Publication number
- JP4803893B2 JP4803893B2 JP2001101356A JP2001101356A JP4803893B2 JP 4803893 B2 JP4803893 B2 JP 4803893B2 JP 2001101356 A JP2001101356 A JP 2001101356A JP 2001101356 A JP2001101356 A JP 2001101356A JP 4803893 B2 JP4803893 B2 JP 4803893B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement control
- interface
- measurement
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21047—Select module if address of module equals required address, compare addresses
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21122—Programmable signal discrimination, input can be used for several functions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21141—Latched I-O
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は計測制御装置、特に、被計測制御対象を、インタフェースを介しプロセッサ（パソコン）を用いて計測制御する計測制御装置に関する。
一例として、車両に搭載されるＥＣＵ（Electric Control Unit ）を被計測制御対象として、これをパソコンを用いて計測しかつ評価する計測制御システムがある。このシステムを実現するのが計測制御装置である。一般にこの計測制御装置の中核としてパソコンを利用するが、この場合、ディジタルＩ／Ｏ（Input/Output）ボードがしばしば使用される。
【０００２】
例えばＰＣＩバス対応の上記ディジタルＩ／Ｏボードは、同様に、被計測制御対象（上記ＥＣＵ等）のディジタルＩ／Ｏ部に接続されるが、この場合、前者（パソコン）のディジタルＩ／Ｏボードのレベルは通常５Ｖ等のＴＴＬレベルである。これに対し、後者（ＥＣＵ）のディジタルＩ／Ｏ部のレベルは一例として１３Ｖ等のバッテリー電圧−ＧＮＤレベルである。このため、上記計測制御装置の構成要素として、上記パソコンの他に、上記両者間の電気的整合をとるためのインタフェース回路も不可欠な構成要素である。
【０００３】
一方、上記の例によれば、上記車両に搭載される上記ＥＣＵとして、車両の種類に応じて異なる種類のＥＣＵが使用される。そうすると、上記インタフェース回路も各ＥＣＵに対応したものを選択して使用しなければならない。本発明は、各ＥＣＵに対応したインタフェース回路を選択するための手法について述べる。
【０００４】
【従来の技術】
図１０は計測制御装置の一般的な構成を示す図である。
本図において、参照番号１は計測制御装置を示す。この装置１は、計測制御プロセッサ２とインタフェース回路３とを主たる構成要素としてなり、被計測制御対象４が与えられたとき、該対象４に適合した１つのインタフェース回路３を用いて、プロセッサ２より該対象４に適合した計測制御データを該対象４に出力する。この計測制御データに基づいて動作する該対象４からの応答データが返されると、これは同じくインタフェース回路３を経由してプロセッサ２に入力され、プロセッサ２はその応答データを分析して、当該対象４の評価を行う。
【０００５】
例えば被計測制御対象４が上記のＥＣＵであるとすると、このＥＣＵを実車に組み込むことなく、車両の動作状況をパソコン（図１０）にてシミュレートできる。一般にＨＩＬＳ（Hardware In the Loop Simulation ）システムとも呼ばれる。
【０００６】
【発明が解決しようとする課題】
前述したとおりインタフェース回路３は、種々の被計測制御対象４のそれぞれの回路構成に対応させて、複数種存在する。
このため従来は、新たな被計測制御対象４が計測に供されると、次のいずれかの操作をユーザがマニュアルで行うことになる。
【０００７】
ｉ）与えられた新たな被計測制御対象４に適合したインタフェース回路３を作成する。
ii）複数種のインタフェース回路を予め設計し作成しておいて、該対象４が与えられたとき、これに適合する１つのインタフェース回路に、スイッチを用いて切り替え、接続替えを行う。
【０００８】
iii) 予め固定のインタフェース回路を複数チャネル用意しておき、与えられた該対象４に合せてチャネルのつなぎ替えを行う。
かくして、従来の計測制御装置１においては、適合するインタフェース回路を実際に該装置１に組み込むまでにかなりの工数と時間を要する、という問題がある。
【０００９】
また、特に上記の操作ii）あるいはiii) について見ると、上記の接続替えあるいはチャネルのつなぎ替えの操作において、ユーザの操作ミス（接続替え誤りやつなぎ替え誤り）があると、被計測制御対象４を故障させたり、ときにはこれを焼損してしまう、という問題がある。
したがって本発明は上記問題点に鑑み、ユーザのマニュアル操作によるインタフェース回路の切替えを不要とし、かつ、被計測制御対象の故障や焼損のおそれをなくすことのできる計測制御装置、を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
図１は本発明の基本構成を示す図である。なお全図を通して同様の構成要素には同一の参照番号または記号を付して示す。
図１において、まず既述のインタフェース回路３について見ると、これは複数種予め用意されかつ集合せしめられてインタフェース回路部５を構成する。
【００１１】
同様に、入力インタフェース回路６も複数種予め用意されかつ集合せしめられて入力インタフェース回路部７を構成する。
本図において特に注目すべき点は、インタフェース設定手段１０が導入されたことである。また好ましくはループバック手段２０、そして、識別コード設定手段３０も導入される。
【００１２】
まず基本的には本発明に係る計測制御装置１は、複数種の被計測制御対象４の各々に適合した複数種のインタフェース回路３を有するインタフェース回路部５と、任意の１つの被計測制御対象４に対しこれに適合する１つのインタフェース回路３を選択して所定の計測制御を実行する計測制御プロセッサ２と、を備える計測制御装置である。
【００１３】
このような計測制御装置１において、計測制御プロセッサ２は、１つの被計測制御対象４が与えられたとき、この被計測制御対象４への計測制御データｄｍ（measurement data）をその出力ポートＤo から出力するのに先行して、その複数種のインタフェース回路３のうちこの被計測制御対象４に適合する１つのインタフェース回路３を設定するためのインタフェース設定データｄｓ（select data ）をその出力ポートＤo から出力するように構成する。
【００１４】
ここに上述のインタフェース設定手段１０は、インタフェース設定データｄｓを出力する期間には、このインタフェース設定データｄｓが、インタフェース回路部５へ入力されないようにする。
さらに上述のループバック手段２０は、インタフェース設定手段１０にラッチされたインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に返送する。そして計測制御プロセッサ２は、自ら出力したインタフェース設定データと返送されたインタフェース設定データとが一致することを確認する。
【００１５】
さらにまた上述の識別コード設定手段３０は、複数種のインタフェース回路３の各々に設定された固有の識別コードを、計測制御プロセッサ２の入力ポートＤi に送信可能に構成され、１つのインタフェース回路３が選択されたとき、当該インタフェース回路に設定された固有の識別コードを、識別コード設定手段３０から計測制御プロセッサ２に送信する。
【００１６】
計測制御プロセッサ２は、その送信された識別コードに対応するインタフェース回路と自ら設定したインタフェース回路とが一致することを確認する。
以上の本発明の基本構成により、従来のように、ユーザがマニュアル操作でインタフェース回路の選択をする必要がなくなる。また、その選択が正しいことがプロセッサにより自動的に確認されることから、被計測制御対象の故障や焼損は殆ど起こり得ない。
【００１７】
【発明の実施の形態】
図２は本発明の第１実施例を示す図である。
本図において、図１のインタフェース設定手段１０が具体的に示されている。
すなわち該手段１０は、ラッチ回路１１とゲート付バッファ回路１２とからなる。
【００１８】
ラッチ回路１１は、計測制御プロセッサ２からの制御信号のうち、図示するＬ（Ｌａｔｃｈ）信号によって、該プロセッサ２の出力ポートＤo からのインタフェース設定データｄｓをラッチする。プロセッサ２は、これから計測すべき対象４がいかなる対象か知っているので、この対象に適合する１つのインタフェース回路３を上記データｄｓにより指定することができる。このデータｄｓは、本来の計測制御データｄｍを出力する出力ポートＤo を共用して、かつ、そのデータｄｍの送出に先行して出力する。本発明の特徴の１つはこの点にある。
【００１９】
この場合、出力ポートＤo より上記インタフェース設定データｄｓが送出されている間、当該データｄｓはインタフェース回路部５側へ入力してはならない（入力禁止）。なぜなら、データｄｓは被計測制御対象４に入力すべき本来の計測制御データｄｍではないからである。このために、プロセッサ２からの制御信号の１つであるＳ（Ｓｅｌｅｃｔ）信号により、ゲート付バッファ回路１２をオフにしておく。
【００２０】
その後、本来の計測制御データｄｍを出力し続けている間、すなわち当該被計測制御対象４の評価をプロセッサ２により行っている間、上記の設定されたインタフェース回路３をアクティブにし続けるために、上記インタフェース設定データｄｓは、ラッチ回路１１により保持されたままとなる。
本発明は基本的には計測制御プロセッサ２からのデータの出力側（Ｄo ）にのみ適用すれば十分であるが、このためのインタフェース回路部５に加えて、被計測制御対象４から計測制御プロセッサ２への応答データを受信するため入力側に配置され、かつ、複数種の被計測制御対象４の各々に適合した複数種の入力インタフェース回路６を有する入力インタフェース回路部７を設けることもできる。
【００２１】
そしてインタフェース設定手段１０は、適合する１つの入力インタフェース回路６をも設定する。この設定は、上記ラッチ回路１１により行う。なお、プロセッサ２から出力されるデータおよび信号のタイムチャートについては図７および図８を参照して後に詳述する。
かくのとおり、本発明は、１つの出力ポートＤo の出力状態を、「インタフェース回路を切り替えるためのデータを出力する状態」と、「その切り替えられたインタフェース回路を通して被計測制御対象４に本来の計測制御データを出力する状態」とに分け、これらの２状態を時分割で生成するものである。
【００２２】
このような２状態の時分割による生成のために追加される構成要素は、Ｌ信号およびＳ信号のみである。具体的には、例えばディジタル信号ポートが８ｃｈ（チャネル）で、インタフェース切替え信号もそれぞれのポート毎に８ｃｈ必要であった場合、別途に切替え信号を用意したとすれば、全部で８ｃｈのディジタル信号が必要になる。これに対し本発明によれば、上記のＬ信号線とＳ信号線の２本で事足りることになる。
【００２３】
図３は本発明の第２実施例を示す図である。
第２実施例は本図に示すとおり、ループバック手段２０をさらに追加したものである。該手段２０の主要部はゲート付きバッファ回路２１からなる。このバッファ回路２１を通して、ラッチ回路１１にラッチされたインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に折り返す。プロセッサ２は、自ら先に出力したｄｓと上記の折り返されたｄｓとを比較し、両者が一致していると判断すると、インタフェース設定データｄｓが正しく出力されたことを確認することができる。
【００２４】
上記の折り返しのためのバッファ回路２１は、上記制御信号のうちの上記Ｓ信号によりオンにすることができる。
この場合、バッファ回路２１よりデータｄｓを入力ポートＤi に折り返している間は、入力インタフェース回路部７側からのデータはしゃ断しなければならない。両者のデータが合成されてしまうと、ｄｓの確認が正しく行えないからである。
【００２５】
そこで入力インタフェース回路部７の出力側に、被計測制御対象４から計測制御プロセッサ２への応答データｄｒの通過または送信禁止を制御する入力ゲート部２２を設け、ループバック手段２０をアクティブにするときは（ゲート付きバッファ回路２１をオン）、入力ゲート部により応答データｄｒを送信禁止とする。
【００２６】
かくして本発明の第２実施例によれば、計測制御プロセッサ２が出力したインタフェース設定データｄｓを、該プロセッサ２がモニタすることができ、インタフェース回路３の選択の信頼度が向上する。
なお上記の例では、ラッチ回路１１にラッチされたインタフェース設定データｄｓをループバックするようにしたが、この設定データｄｓに応じて切り換わったリレーＲの接点の状態を実際にモニタしループバックするようにすれば、より現実的かつ正確なモニタを行うことができる。この場合は、そのリレーＲを２回路接点とし、一方の接点は本来のインタフェース用にして他方の接点（一方の接点とは電気的にアイソレートしている）を上記モニタ用の接点とすることもできる。
【００２７】
図４は本発明の第３実施例を示す図である。
第３実施例は、前述した識別コード設定手段３０を設けることを特徴とするものである。
上述したインタフェース回路部５および入力インタフェース回路部７を搭載したインタフェースボード８は通常数枚ある。このインタフェースボード８が正しくセットされているか否かを確認することも、既述した被計測制御対象４の故障や焼損を未然に防止する上で効果的である。このために上記識別コード設定手段３０が設けられる。
【００２８】
この識別コード設定手段３０は一例として図示するようなコード設定回路３１によって実現することができる。本図の例では、ビットＤi0〜Ｄi3相当のラインをプルアップし、ビットＤi4〜Ｄi7相当のラインをプルダウンしており、入力ポートＤi 側に識別コード（００００１１１１）を印加することになる。
この場合、コード設定回路３１の入力インタフェース回路部７側はハイインピーダンス状態にしておく必要がある。すなわち入力ゲート部２２はオフにしておく必要がある。また、図４には図示を省略したが、図３に示すループバック手段３０をなすゲート付きバッファ回路２１もオフにしておく必要がある。このようにハイインピーダンス状態にしておかないと、コード設定回路３１から意図どおりのビットデータ（前述の００００１１１１）を出力できないからである。なお上記ゲート付きバッファ回路２１および入力ゲート部２２が片方ずつオンになるときは、それぞれのデータのビット（Ｈ／Ｌ）がそのままコード設定回路３１を通過する。
【００２９】
かくして本発明の第３実施例によれば誤ったインタフェースボード８を選択してしまうことが防止される。
図５は本発明の第４実施例を示す図（その１）、
図６は同図（その２）である。
第４実施例は、これまで述べてきた第１〜第３実施例を全て統合したものであり、各部分については既に説明したとおりである。特に本図において新たに示された構成要素は論理ゲート４１である。この論理ゲート４１は、第３実施例において述べたハイインピーダンス状態を作る上で有用である。すなわち、既述のＳ信号とＬ信号とをもとに、識別コードの確認のときのみ、ゲート付きバッファ回路２１と入力ゲート部２２を共にオフにし、上記ハイインピーダンス状態を作ることができる。以下、図５および図６における要部のデータおよび信号のシーケンスを説明する。
【００３０】
図７は第４実施例のもとでの要部データおよび信号を表すタイムチャート（その１）、
図８は同タイムチャート（その２）である。
図５および図６を参照しながら、図７および図８のタイムチャートを説明する。なお図７の左端の各欄に示すデータあるいは信号の種別のうち、ここで初めて定義するのはａ，ａ′およびｂである。これらａ，ａ′およびｂは、図５および図６におけるａ，ａ′およびｂに現れる制御信号である。
【００３１】
Ｌ信号がＨ（ｈｉｇｈ）からＬ（ｌｏｗ）に切り換わる時刻ｔ１からｔ２までの間は、図５および図６の第３実施例に係る動作、すなわちプロセッサ２によりインタフェースボード８の識別コード（Ｉ／Ｆコード）を確認する動作である。このとき、図５の論理ゲート４１を介することによって、Ｓ信号およびＬ信号から信号ａ，ａ′およびｂを生成し、ゲート付きバッファ回路２１と入力ゲート部２２を同時にオフとし、既述のハイインピーダンス状態を作る。なおこのとき、ゲート付きバッファ回路１２はオフ、ラッチ回路１１はオンである。
【００３２】
次に時刻ｔ２において、Ｓ信号がＨからＬに切り換わると、インタフェース設定データの出力フェーズに入る。これは図２の第１実施例が機能するフェーズである。
そして時刻ｔ３で計測制御プロセッサ２は、そのＤo ポートより上記インタフェース（Ｉ／Ｆ）設定データｄｓを出力する。
【００３３】
このインタフェース設定データｄｓが出力されている間に時刻ｔ４に至り、ここでプロセッサ２はＬ信号をＬからＨに切り換える。ここにラッチ回路１１は、そのデータｄｓをラッチし、インタフェース（Ｉ／Ｆ）設定データをラッチするフェーズに入る。
このフェーズが開始して（ｔ４）、時刻ｔ５までの間は、図３の第２実施例が機能する。すなわち、このとき、ラッチ回路１１にラッチされているインタフェース設定データｄｓは、バス４２を介して、今オンになっているゲート付きバッファ回路２１を通して、プロセッサ２のＤi ポートにループバックされ、既述した設定データｄｓの確認が行われる。このとき、入力ゲート部２２は、ａ′＝Ｈであるから、オフである。
【００３４】
さらに時刻ｔ５において、本来の計測制御データｄｍがプロセッサ２より出力され、インタフェース回路３を通して、被計測制御対象４に印加される。
このデータｄｍに対する該対象４からの応答データｄｒは、時刻ｔ６よりプロセッサ２のＤi ポートに入力される。
図９は本発明の第５実施例を示す図である。
【００３５】
この第５実施例は、上述した第４実施例（図５および図６）の果すべき全ての機能を、例えばインタフェースボード８上に設けられたＣＰＵ５１でディジタル的に処理するものである。このため、ＣＰＵ５１と計測制御プロセッサ２との間には信号線５２が設けられ種々の処理を行うためのコマンド、データ等がこの信号線５２上においてシリアル転送される。あるいはパラレル転送される。
【００３６】
そのシリアル転送（あるいはパラレル転送）によってやりとりされる処理には例えば以下のようなものがある。
・ラッチデータの設定
・ラッチデータの確認
・タイミング制御
・コマンド送受信
・インタフェース識別コードの出力
ＣＰＵ５１の主たる機能は次のとおりである。
【００３７】
第１には、インタフェース設定データｄｓを出力する期間において、このインタフェース設定データｄｓを、インタフェース回路部５への入力を禁止しつつ、当該インタフェース回路のみをアクティブにするインタフェース設定機能があり、これをＣＰＵ５１が実行する。
第２には、ＣＰＵの上記インタフェース設定機能により設定されているインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に返送するループバック機能があり、このループバック機能をＣＰＵ５１が実行する。
【００３８】
第３には、複数種のインタフェース回路３を搭載するインタフェースボードの各々に設定された固有の識別コードを、計測制御プロセッサ２の入力ポートＤi に送信する識別コード出力機能があり、この識別コード出力機能をＣＰＵ５１が実行する。
上述した第２〜第５実施例において、異常時にはユーザに警告を発することが望ましい。
【００３９】
第１には、計測制御プロセッサ２は、自ら出力したインタフェース設定データｄｓと返送されたインタフェース設定データとが一致するか否かを監視し、一致しないときは、警告を発するようにする。
第２には、計測制御プロセッサ２は、送信された識別コードに対応するインタフェースボードと自ら設定したインタフェースボードとが一致するか否かを監視し、一致しないときは、警告を発するようにする。
【００４０】
上記の警告は、パソコンの画面上に、例えば「インタフェース回路シーケンス異常」と表示し、ユーザに知らせる。
さらに望ましくは、上記の警告を発すると同時に、被計測制御対象４と計測制御装置１とからなる計測制御システムをフェールセーフ側に移行させるようにする。
【００４１】
そのフェールセーフを実施するいくつかの形態を例示すると次のとおりである。
・計測制御対象４への電源供給を即座に禁止する。
・不一致の検出時以降は、計測制御装置１をロックし、リセットしない限りこれを再起動しない。
【００４２】
・ゲート付きバッファ回路（１２，２１，２２）を全てオフとし、計測制御対象４への入力を一切禁止する。
・Ｄo ポートからの出力を、安全側に移行するような内容とする。
【００４３】
【発明の効果】
以上説明したように本発明によれば、Ｓ信号とＬ信号の２本の信号線を追加するだけで、本発明の目的すなわちインタフェース回路を自動的にかつ誤りなく選択することが実現される。この場合、ラッチ回路の異常やインタフェースボードの誤選択があってもこれを事前に発見でき、ＥＣＵ等の計測制御対象４を焼損に至らしめるようなこともない。
【図面の簡単な説明】
【図１】本発明の基本構成を示す図である。
【図２】本発明の第１実施例を示す図である。
【図３】本発明の第２実施例を示す図である。
【図４】本発明の第３実施例を示す図である。
【図５】本発明の第４実施例を示す図（その１）である。
【図６】本発明の第４実施例を示す図（その２）である。
【図７】第４実施例のもとでの要部データおよび信号を表すタイムチャート（その１）である。
【図８】第４実施例のもとでの要部データおよび信号を表すタイムチャート（その２）である。
【図９】本発明の第５実施例を示す図である。
【図１０】計測制御装置の一般的な構成を示す図である。
【符号の説明】
１…計測制御装置
２…プロセッサ
３…インタフェース回路
４…被制御対象
５…インタフェース回路部
６…入力インタフェース回路
７…入力インタフェース回路部
８…インタフェースボード
１０…インタフェース設定手段
１１…ラッチ回路
１２…ゲート付バッファ回路
２０…ループバック手段
２１…ゲート付バッファ回路
２２…入力ゲート部
３０…識別コード設定手段
３１…コード設定回路
４１…論理ゲート
４２…バス
５１…ＣＰＵ
【発明の属する技術分野】
本発明は計測制御装置、特に、被計測制御対象を、インタフェースを介しプロセッサ（パソコン）を用いて計測制御する計測制御装置に関する。
一例として、車両に搭載されるＥＣＵ（Electric Control Unit ）を被計測制御対象として、これをパソコンを用いて計測しかつ評価する計測制御システムがある。このシステムを実現するのが計測制御装置である。一般にこの計測制御装置の中核としてパソコンを利用するが、この場合、ディジタルＩ／Ｏ（Input/Output）ボードがしばしば使用される。
【０００２】
例えばＰＣＩバス対応の上記ディジタルＩ／Ｏボードは、同様に、被計測制御対象（上記ＥＣＵ等）のディジタルＩ／Ｏ部に接続されるが、この場合、前者（パソコン）のディジタルＩ／Ｏボードのレベルは通常５Ｖ等のＴＴＬレベルである。これに対し、後者（ＥＣＵ）のディジタルＩ／Ｏ部のレベルは一例として１３Ｖ等のバッテリー電圧−ＧＮＤレベルである。このため、上記計測制御装置の構成要素として、上記パソコンの他に、上記両者間の電気的整合をとるためのインタフェース回路も不可欠な構成要素である。
【０００３】
一方、上記の例によれば、上記車両に搭載される上記ＥＣＵとして、車両の種類に応じて異なる種類のＥＣＵが使用される。そうすると、上記インタフェース回路も各ＥＣＵに対応したものを選択して使用しなければならない。本発明は、各ＥＣＵに対応したインタフェース回路を選択するための手法について述べる。
【０００４】
【従来の技術】
図１０は計測制御装置の一般的な構成を示す図である。
本図において、参照番号１は計測制御装置を示す。この装置１は、計測制御プロセッサ２とインタフェース回路３とを主たる構成要素としてなり、被計測制御対象４が与えられたとき、該対象４に適合した１つのインタフェース回路３を用いて、プロセッサ２より該対象４に適合した計測制御データを該対象４に出力する。この計測制御データに基づいて動作する該対象４からの応答データが返されると、これは同じくインタフェース回路３を経由してプロセッサ２に入力され、プロセッサ２はその応答データを分析して、当該対象４の評価を行う。
【０００５】
例えば被計測制御対象４が上記のＥＣＵであるとすると、このＥＣＵを実車に組み込むことなく、車両の動作状況をパソコン（図１０）にてシミュレートできる。一般にＨＩＬＳ（Hardware In the Loop Simulation ）システムとも呼ばれる。
【０００６】
【発明が解決しようとする課題】
前述したとおりインタフェース回路３は、種々の被計測制御対象４のそれぞれの回路構成に対応させて、複数種存在する。
このため従来は、新たな被計測制御対象４が計測に供されると、次のいずれかの操作をユーザがマニュアルで行うことになる。
【０００７】
ｉ）与えられた新たな被計測制御対象４に適合したインタフェース回路３を作成する。
ii）複数種のインタフェース回路を予め設計し作成しておいて、該対象４が与えられたとき、これに適合する１つのインタフェース回路に、スイッチを用いて切り替え、接続替えを行う。
【０００８】
iii) 予め固定のインタフェース回路を複数チャネル用意しておき、与えられた該対象４に合せてチャネルのつなぎ替えを行う。
かくして、従来の計測制御装置１においては、適合するインタフェース回路を実際に該装置１に組み込むまでにかなりの工数と時間を要する、という問題がある。
【０００９】
また、特に上記の操作ii）あるいはiii) について見ると、上記の接続替えあるいはチャネルのつなぎ替えの操作において、ユーザの操作ミス（接続替え誤りやつなぎ替え誤り）があると、被計測制御対象４を故障させたり、ときにはこれを焼損してしまう、という問題がある。
したがって本発明は上記問題点に鑑み、ユーザのマニュアル操作によるインタフェース回路の切替えを不要とし、かつ、被計測制御対象の故障や焼損のおそれをなくすことのできる計測制御装置、を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
図１は本発明の基本構成を示す図である。なお全図を通して同様の構成要素には同一の参照番号または記号を付して示す。
図１において、まず既述のインタフェース回路３について見ると、これは複数種予め用意されかつ集合せしめられてインタフェース回路部５を構成する。
【００１１】
同様に、入力インタフェース回路６も複数種予め用意されかつ集合せしめられて入力インタフェース回路部７を構成する。
本図において特に注目すべき点は、インタフェース設定手段１０が導入されたことである。また好ましくはループバック手段２０、そして、識別コード設定手段３０も導入される。
【００１２】
まず基本的には本発明に係る計測制御装置１は、複数種の被計測制御対象４の各々に適合した複数種のインタフェース回路３を有するインタフェース回路部５と、任意の１つの被計測制御対象４に対しこれに適合する１つのインタフェース回路３を選択して所定の計測制御を実行する計測制御プロセッサ２と、を備える計測制御装置である。
【００１３】
このような計測制御装置１において、計測制御プロセッサ２は、１つの被計測制御対象４が与えられたとき、この被計測制御対象４への計測制御データｄｍ（measurement data）をその出力ポートＤo から出力するのに先行して、その複数種のインタフェース回路３のうちこの被計測制御対象４に適合する１つのインタフェース回路３を設定するためのインタフェース設定データｄｓ（select data ）をその出力ポートＤo から出力するように構成する。
【００１４】
ここに上述のインタフェース設定手段１０は、インタフェース設定データｄｓを出力する期間には、このインタフェース設定データｄｓが、インタフェース回路部５へ入力されないようにする。
さらに上述のループバック手段２０は、インタフェース設定手段１０にラッチされたインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に返送する。そして計測制御プロセッサ２は、自ら出力したインタフェース設定データと返送されたインタフェース設定データとが一致することを確認する。
【００１５】
さらにまた上述の識別コード設定手段３０は、複数種のインタフェース回路３の各々に設定された固有の識別コードを、計測制御プロセッサ２の入力ポートＤi に送信可能に構成され、１つのインタフェース回路３が選択されたとき、当該インタフェース回路に設定された固有の識別コードを、識別コード設定手段３０から計測制御プロセッサ２に送信する。
【００１６】
計測制御プロセッサ２は、その送信された識別コードに対応するインタフェース回路と自ら設定したインタフェース回路とが一致することを確認する。
以上の本発明の基本構成により、従来のように、ユーザがマニュアル操作でインタフェース回路の選択をする必要がなくなる。また、その選択が正しいことがプロセッサにより自動的に確認されることから、被計測制御対象の故障や焼損は殆ど起こり得ない。
【００１７】
【発明の実施の形態】
図２は本発明の第１実施例を示す図である。
本図において、図１のインタフェース設定手段１０が具体的に示されている。
すなわち該手段１０は、ラッチ回路１１とゲート付バッファ回路１２とからなる。
【００１８】
ラッチ回路１１は、計測制御プロセッサ２からの制御信号のうち、図示するＬ（Ｌａｔｃｈ）信号によって、該プロセッサ２の出力ポートＤo からのインタフェース設定データｄｓをラッチする。プロセッサ２は、これから計測すべき対象４がいかなる対象か知っているので、この対象に適合する１つのインタフェース回路３を上記データｄｓにより指定することができる。このデータｄｓは、本来の計測制御データｄｍを出力する出力ポートＤo を共用して、かつ、そのデータｄｍの送出に先行して出力する。本発明の特徴の１つはこの点にある。
【００１９】
この場合、出力ポートＤo より上記インタフェース設定データｄｓが送出されている間、当該データｄｓはインタフェース回路部５側へ入力してはならない（入力禁止）。なぜなら、データｄｓは被計測制御対象４に入力すべき本来の計測制御データｄｍではないからである。このために、プロセッサ２からの制御信号の１つであるＳ（Ｓｅｌｅｃｔ）信号により、ゲート付バッファ回路１２をオフにしておく。
【００２０】
その後、本来の計測制御データｄｍを出力し続けている間、すなわち当該被計測制御対象４の評価をプロセッサ２により行っている間、上記の設定されたインタフェース回路３をアクティブにし続けるために、上記インタフェース設定データｄｓは、ラッチ回路１１により保持されたままとなる。
本発明は基本的には計測制御プロセッサ２からのデータの出力側（Ｄo ）にのみ適用すれば十分であるが、このためのインタフェース回路部５に加えて、被計測制御対象４から計測制御プロセッサ２への応答データを受信するため入力側に配置され、かつ、複数種の被計測制御対象４の各々に適合した複数種の入力インタフェース回路６を有する入力インタフェース回路部７を設けることもできる。
【００２１】
そしてインタフェース設定手段１０は、適合する１つの入力インタフェース回路６をも設定する。この設定は、上記ラッチ回路１１により行う。なお、プロセッサ２から出力されるデータおよび信号のタイムチャートについては図７および図８を参照して後に詳述する。
かくのとおり、本発明は、１つの出力ポートＤo の出力状態を、「インタフェース回路を切り替えるためのデータを出力する状態」と、「その切り替えられたインタフェース回路を通して被計測制御対象４に本来の計測制御データを出力する状態」とに分け、これらの２状態を時分割で生成するものである。
【００２２】
このような２状態の時分割による生成のために追加される構成要素は、Ｌ信号およびＳ信号のみである。具体的には、例えばディジタル信号ポートが８ｃｈ（チャネル）で、インタフェース切替え信号もそれぞれのポート毎に８ｃｈ必要であった場合、別途に切替え信号を用意したとすれば、全部で８ｃｈのディジタル信号が必要になる。これに対し本発明によれば、上記のＬ信号線とＳ信号線の２本で事足りることになる。
【００２３】
図３は本発明の第２実施例を示す図である。
第２実施例は本図に示すとおり、ループバック手段２０をさらに追加したものである。該手段２０の主要部はゲート付きバッファ回路２１からなる。このバッファ回路２１を通して、ラッチ回路１１にラッチされたインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に折り返す。プロセッサ２は、自ら先に出力したｄｓと上記の折り返されたｄｓとを比較し、両者が一致していると判断すると、インタフェース設定データｄｓが正しく出力されたことを確認することができる。
【００２４】
上記の折り返しのためのバッファ回路２１は、上記制御信号のうちの上記Ｓ信号によりオンにすることができる。
この場合、バッファ回路２１よりデータｄｓを入力ポートＤi に折り返している間は、入力インタフェース回路部７側からのデータはしゃ断しなければならない。両者のデータが合成されてしまうと、ｄｓの確認が正しく行えないからである。
【００２５】
そこで入力インタフェース回路部７の出力側に、被計測制御対象４から計測制御プロセッサ２への応答データｄｒの通過または送信禁止を制御する入力ゲート部２２を設け、ループバック手段２０をアクティブにするときは（ゲート付きバッファ回路２１をオン）、入力ゲート部により応答データｄｒを送信禁止とする。
【００２６】
かくして本発明の第２実施例によれば、計測制御プロセッサ２が出力したインタフェース設定データｄｓを、該プロセッサ２がモニタすることができ、インタフェース回路３の選択の信頼度が向上する。
なお上記の例では、ラッチ回路１１にラッチされたインタフェース設定データｄｓをループバックするようにしたが、この設定データｄｓに応じて切り換わったリレーＲの接点の状態を実際にモニタしループバックするようにすれば、より現実的かつ正確なモニタを行うことができる。この場合は、そのリレーＲを２回路接点とし、一方の接点は本来のインタフェース用にして他方の接点（一方の接点とは電気的にアイソレートしている）を上記モニタ用の接点とすることもできる。
【００２７】
図４は本発明の第３実施例を示す図である。
第３実施例は、前述した識別コード設定手段３０を設けることを特徴とするものである。
上述したインタフェース回路部５および入力インタフェース回路部７を搭載したインタフェースボード８は通常数枚ある。このインタフェースボード８が正しくセットされているか否かを確認することも、既述した被計測制御対象４の故障や焼損を未然に防止する上で効果的である。このために上記識別コード設定手段３０が設けられる。
【００２８】
この識別コード設定手段３０は一例として図示するようなコード設定回路３１によって実現することができる。本図の例では、ビットＤi0〜Ｄi3相当のラインをプルアップし、ビットＤi4〜Ｄi7相当のラインをプルダウンしており、入力ポートＤi 側に識別コード（００００１１１１）を印加することになる。
この場合、コード設定回路３１の入力インタフェース回路部７側はハイインピーダンス状態にしておく必要がある。すなわち入力ゲート部２２はオフにしておく必要がある。また、図４には図示を省略したが、図３に示すループバック手段３０をなすゲート付きバッファ回路２１もオフにしておく必要がある。このようにハイインピーダンス状態にしておかないと、コード設定回路３１から意図どおりのビットデータ（前述の００００１１１１）を出力できないからである。なお上記ゲート付きバッファ回路２１および入力ゲート部２２が片方ずつオンになるときは、それぞれのデータのビット（Ｈ／Ｌ）がそのままコード設定回路３１を通過する。
【００２９】
かくして本発明の第３実施例によれば誤ったインタフェースボード８を選択してしまうことが防止される。
図５は本発明の第４実施例を示す図（その１）、
図６は同図（その２）である。
第４実施例は、これまで述べてきた第１〜第３実施例を全て統合したものであり、各部分については既に説明したとおりである。特に本図において新たに示された構成要素は論理ゲート４１である。この論理ゲート４１は、第３実施例において述べたハイインピーダンス状態を作る上で有用である。すなわち、既述のＳ信号とＬ信号とをもとに、識別コードの確認のときのみ、ゲート付きバッファ回路２１と入力ゲート部２２を共にオフにし、上記ハイインピーダンス状態を作ることができる。以下、図５および図６における要部のデータおよび信号のシーケンスを説明する。
【００３０】
図７は第４実施例のもとでの要部データおよび信号を表すタイムチャート（その１）、
図８は同タイムチャート（その２）である。
図５および図６を参照しながら、図７および図８のタイムチャートを説明する。なお図７の左端の各欄に示すデータあるいは信号の種別のうち、ここで初めて定義するのはａ，ａ′およびｂである。これらａ，ａ′およびｂは、図５および図６におけるａ，ａ′およびｂに現れる制御信号である。
【００３１】
Ｌ信号がＨ（ｈｉｇｈ）からＬ（ｌｏｗ）に切り換わる時刻ｔ１からｔ２までの間は、図５および図６の第３実施例に係る動作、すなわちプロセッサ２によりインタフェースボード８の識別コード（Ｉ／Ｆコード）を確認する動作である。このとき、図５の論理ゲート４１を介することによって、Ｓ信号およびＬ信号から信号ａ，ａ′およびｂを生成し、ゲート付きバッファ回路２１と入力ゲート部２２を同時にオフとし、既述のハイインピーダンス状態を作る。なおこのとき、ゲート付きバッファ回路１２はオフ、ラッチ回路１１はオンである。
【００３２】
次に時刻ｔ２において、Ｓ信号がＨからＬに切り換わると、インタフェース設定データの出力フェーズに入る。これは図２の第１実施例が機能するフェーズである。
そして時刻ｔ３で計測制御プロセッサ２は、そのＤo ポートより上記インタフェース（Ｉ／Ｆ）設定データｄｓを出力する。
【００３３】
このインタフェース設定データｄｓが出力されている間に時刻ｔ４に至り、ここでプロセッサ２はＬ信号をＬからＨに切り換える。ここにラッチ回路１１は、そのデータｄｓをラッチし、インタフェース（Ｉ／Ｆ）設定データをラッチするフェーズに入る。
このフェーズが開始して（ｔ４）、時刻ｔ５までの間は、図３の第２実施例が機能する。すなわち、このとき、ラッチ回路１１にラッチされているインタフェース設定データｄｓは、バス４２を介して、今オンになっているゲート付きバッファ回路２１を通して、プロセッサ２のＤi ポートにループバックされ、既述した設定データｄｓの確認が行われる。このとき、入力ゲート部２２は、ａ′＝Ｈであるから、オフである。
【００３４】
さらに時刻ｔ５において、本来の計測制御データｄｍがプロセッサ２より出力され、インタフェース回路３を通して、被計測制御対象４に印加される。
このデータｄｍに対する該対象４からの応答データｄｒは、時刻ｔ６よりプロセッサ２のＤi ポートに入力される。
図９は本発明の第５実施例を示す図である。
【００３５】
この第５実施例は、上述した第４実施例（図５および図６）の果すべき全ての機能を、例えばインタフェースボード８上に設けられたＣＰＵ５１でディジタル的に処理するものである。このため、ＣＰＵ５１と計測制御プロセッサ２との間には信号線５２が設けられ種々の処理を行うためのコマンド、データ等がこの信号線５２上においてシリアル転送される。あるいはパラレル転送される。
【００３６】
そのシリアル転送（あるいはパラレル転送）によってやりとりされる処理には例えば以下のようなものがある。
・ラッチデータの設定
・ラッチデータの確認
・タイミング制御
・コマンド送受信
・インタフェース識別コードの出力
ＣＰＵ５１の主たる機能は次のとおりである。
【００３７】
第１には、インタフェース設定データｄｓを出力する期間において、このインタフェース設定データｄｓを、インタフェース回路部５への入力を禁止しつつ、当該インタフェース回路のみをアクティブにするインタフェース設定機能があり、これをＣＰＵ５１が実行する。
第２には、ＣＰＵの上記インタフェース設定機能により設定されているインタフェース設定データｄｓを、計測制御プロセッサ２の入力ポートＤi に返送するループバック機能があり、このループバック機能をＣＰＵ５１が実行する。
【００３８】
第３には、複数種のインタフェース回路３を搭載するインタフェースボードの各々に設定された固有の識別コードを、計測制御プロセッサ２の入力ポートＤi に送信する識別コード出力機能があり、この識別コード出力機能をＣＰＵ５１が実行する。
上述した第２〜第５実施例において、異常時にはユーザに警告を発することが望ましい。
【００３９】
第１には、計測制御プロセッサ２は、自ら出力したインタフェース設定データｄｓと返送されたインタフェース設定データとが一致するか否かを監視し、一致しないときは、警告を発するようにする。
第２には、計測制御プロセッサ２は、送信された識別コードに対応するインタフェースボードと自ら設定したインタフェースボードとが一致するか否かを監視し、一致しないときは、警告を発するようにする。
【００４０】
上記の警告は、パソコンの画面上に、例えば「インタフェース回路シーケンス異常」と表示し、ユーザに知らせる。
さらに望ましくは、上記の警告を発すると同時に、被計測制御対象４と計測制御装置１とからなる計測制御システムをフェールセーフ側に移行させるようにする。
【００４１】
そのフェールセーフを実施するいくつかの形態を例示すると次のとおりである。
・計測制御対象４への電源供給を即座に禁止する。
・不一致の検出時以降は、計測制御装置１をロックし、リセットしない限りこれを再起動しない。
【００４２】
・ゲート付きバッファ回路（１２，２１，２２）を全てオフとし、計測制御対象４への入力を一切禁止する。
・Ｄo ポートからの出力を、安全側に移行するような内容とする。
【００４３】
【発明の効果】
以上説明したように本発明によれば、Ｓ信号とＬ信号の２本の信号線を追加するだけで、本発明の目的すなわちインタフェース回路を自動的にかつ誤りなく選択することが実現される。この場合、ラッチ回路の異常やインタフェースボードの誤選択があってもこれを事前に発見でき、ＥＣＵ等の計測制御対象４を焼損に至らしめるようなこともない。
【図面の簡単な説明】
【図１】本発明の基本構成を示す図である。
【図２】本発明の第１実施例を示す図である。
【図３】本発明の第２実施例を示す図である。
【図４】本発明の第３実施例を示す図である。
【図５】本発明の第４実施例を示す図（その１）である。
【図６】本発明の第４実施例を示す図（その２）である。
【図７】第４実施例のもとでの要部データおよび信号を表すタイムチャート（その１）である。
【図８】第４実施例のもとでの要部データおよび信号を表すタイムチャート（その２）である。
【図９】本発明の第５実施例を示す図である。
【図１０】計測制御装置の一般的な構成を示す図である。
【符号の説明】
１…計測制御装置
２…プロセッサ
３…インタフェース回路
４…被制御対象
５…インタフェース回路部
６…入力インタフェース回路
７…入力インタフェース回路部
８…インタフェースボード
１０…インタフェース設定手段
１１…ラッチ回路
１２…ゲート付バッファ回路
２０…ループバック手段
２１…ゲート付バッファ回路
２２…入力ゲート部
３０…識別コード設定手段
３１…コード設定回路
４１…論理ゲート
４２…バス
５１…ＣＰＵ
Claims (8)
- 被計測制御対象に対して、インタフェース回路を介して計測制御データを送信する計測制御装置であって、
複数種の被計測制御対象の各々に適合した複数種のインタフェース回路を有するインタフェース回路部と、
任意の1つの前記被計測制御対象に対しこれらに適合する１つの前記インタフェース回路を選択して所定の計測制御を実行し、前記計測制御データを、信号線を介して前記インタフェース回路部に出力する計測制御プロセッサと、
前記計測制御プロセッサから前記信号線を介して出力される信号が入力されるように構成され、前記インタフェース回路部の設定を行うインタフェース設定手段と、を備え、
前記計測制御プロセッサは、該被計測制御対象への計測制御データをその出力ポートから前記信号線に出力するのに先行して、前記複数種のインタフェース回路のうち該被計測制御対象に適合する１つの前記インタフェース回路を設定するためのインタフェース設定データを該出力ポートから前記信号線に出力するように構成され、
さらに、前記インタフェース設定手段には、
前記信号線に出力された前記インタフェース設定データを、前記計測制御プロセッサが前記計測制御データを前記信号線に出力する期間保持し、当該保持されたインタフェース設定データに基づいて前記インタフェース回路部の設定を行うラッチ手段と、
前記計測制御プロセッサが前記インタフェース設定データを前記信号線に出力する期間、該インタフェース設定データが、前記インタフェース回路部へ入力されないようにするゲート手段と、が設けられていることを特徴とする計測制御装置。 - 前記計測制御プロセッサから前記被計測制御対象へ前記計測制御データを出力する出力側に配置された前記インタフェース回路部に加えて、該被計測制御対象から該計測制御プロセッサへの応答データを受信するため入力側に配置され、かつ、前記複数種の被計測制御対象の各々に適合した複数種の入力インタフェース回路を有する入力インタフェース回路部を設け、
前記インタフェース設定手段は、前記任意の1つの被計測制御対象に対し、適合する１つの前記入力インタフェース回路をも設定することを特徴とする請求項１に記載の計測制御装置。 - 前記計測制御プロセッサは、前記インタフェース設定手段に対する制御信号を、前記信号線とは別に設けられた制御信号線から出力するように構成し、
前記インタフェース設定手段は、前記制御信号に基づいて前記計測制御プロセッサが前記インタフェース設定データを前記信号線に出力する期間であると判断すると、該制御信号を受信した後に、前記インタフェース設定データが前記インタフェース回路部へ入力されないようにすることを特徴とする請求項１に記載の計測制御装置。 - 前記インタフェース設定手段における前記ラッチ手段に保持された前記インタフェース設定データを、前記計測制御プロセッサの入力ポートに返送するループバック手段を設け、該計測制御プロセッサは自ら出力した該インタフェース設定データと返送されたインタフェース設定データとが一致することを確認することを特徴とする請求項１に記載の計測制御装置。
- 前記計測制御プロセッサから前記被計測制御対象へ前記計測制御データを出力する出力側に配置された前記インタフェース回路部に加えて、該被計測制御対象から該計測制御プロセッサへの応答データを受信するため入力側に配置され、かつ、前記複数種の被計測制御対象の各々に適合した複数種の入力インタフェース回路を有する入力インタフェース回路部を設け、
前記インタフェース設定手段は、前記任意の1つの被計測制御対象に対し、適合する１つの前記入力インタフェース回路をも設定することを特徴とする請求項４に記載の計測制御装置。 - 前記入力インタフェース回路部の出力側に、前記被計測制御対象から前記計測制御プロセッサへの応答データの通過または送信禁止を制御する入力ゲート手段を設け、前記ループバック手段をアクティブにするときは、該入力ゲート手段により前記応答データを送信禁止とすることを特徴とする請求項５に記載の計測制御装置。
- 複数種の被計測制御対象の各々に適合した複数種のインタフェース回路を有するインタフェース回路部と、
任意の１つの前記被計測制御対象に対しこれに適合する１つの前記インタフェース回路を選択して所定の計測制御を実行する計測制御プロセッサと、を備える計測制御装置において、
前記複数種のインタフェース回路を搭載するインタフェースボードの各々に設定された固有の識別コードを、前記計測制御プロセッサの入力ポートに送信可能に構成された識別コード設定手段を設け、当該インタフェースボードに設定された固有の前記識別コードを、前記識別コード設定手段から前記計測制御プロセッサに送信し、
該計測制御プロセッサは、その送信された識別コードに対応するインタフェースボードと自ら設定したインタフェースボードとが一致することを確認することを特徴とする請求項１に記載の計測制御装置。 - 前記計測制御プロセッサから前記被計測制御対象へ前記計測制御データを出力する出力側に配置された前記インタフェース回路部に加えて、該被計測制御対象から該計測制御プロセッサへの応答データを受信するため入力側に配置され、かつ、前記複数種の被計測制御対象の各々に適合した複数種の入力インタフェース回路を有する入力インタフェース回路部と、
前記インタフェース設定手段に設定されている前記インタフェース設定データを、前記計測制御プロセッサの入力ポートに返送するループバック手段と、を有するとき、
前記識別コード設定手段から前記被計測制御対象側に配置された前記入力インタフェース回路部および前記ループバック手段をハイインピーダンス状態にすることを特徴とする請求項７に記載の計測制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101356A JP4803893B2 (ja) | 2001-03-30 | 2001-03-30 | 計測制御装置 |
| DE10214356A DE10214356B4 (de) | 2001-03-30 | 2002-03-28 | Messsteuerungsvorrichtung |
| US10/109,793 US7200510B2 (en) | 2001-03-30 | 2002-03-29 | Measurement control apparatus including interface circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101356A JP4803893B2 (ja) | 2001-03-30 | 2001-03-30 | 計測制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002298276A JP2002298276A (ja) | 2002-10-11 |
| JP4803893B2 true JP4803893B2 (ja) | 2011-10-26 |
Family
ID=18954688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001101356A Expired - Fee Related JP4803893B2 (ja) | 2001-03-30 | 2001-03-30 | 計測制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7200510B2 (ja) |
| JP (1) | JP4803893B2 (ja) |
| DE (1) | DE10214356B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9529762B2 (en) * | 2003-06-30 | 2016-12-27 | Becton, Dickinson And Company | Self powered serial-to-serial or USB-to-serial cable with loopback and isolation |
| JP2005128998A (ja) * | 2003-09-30 | 2005-05-19 | Aisin Seiki Co Ltd | 回転検出装置 |
| JP5225520B1 (ja) * | 2012-03-02 | 2013-07-03 | 三菱電機株式会社 | エンコーダ入力装置 |
| CN111158280B (zh) * | 2019-12-26 | 2021-09-21 | 北京时代民芯科技有限公司 | 一种高精度模数转换器熔丝自动烧录系统及方法 |
| CN113866531B (zh) * | 2021-08-17 | 2024-10-11 | 广西电网有限责任公司防城港供电局 | 一种与不同测试仪建立连接进行测试生成测试报告的方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582896A (en) * | 1965-01-22 | 1971-06-01 | Bell Telephone Labor Inc | Method of control for a data processor |
| US3963979A (en) * | 1974-08-05 | 1976-06-15 | Canadian Patents And Development Limited | Liquid conductivity measuring apparatus |
| IT1140233B (it) * | 1981-10-20 | 1986-09-24 | Italtel Spa | Unita' di controllo dei circuiti di interfaccia di ingresso-uscita di un elaboratore elettronico |
| US4511845A (en) * | 1982-09-08 | 1985-04-16 | Canadian Patents & Development Limited | Salinometer |
| US4644467A (en) * | 1982-12-29 | 1987-02-17 | Mccarthy John M | Multi-level dynamic priority selector groups of data elements |
| US4672322A (en) * | 1984-08-24 | 1987-06-09 | Milton Roy Company | High sensitivity conductivity detector |
| JP2580043B2 (ja) * | 1989-07-31 | 1997-02-12 | 東京瓦斯株式会社 | 自動検針システムにおける集中検針盤 |
| JPH0683121B2 (ja) * | 1990-02-26 | 1994-10-19 | 山武ハネウエル株式会社 | インターフエイス装置 |
| US5060226A (en) * | 1990-07-05 | 1991-10-22 | Phoenix Microsystems, Inc. | Telecommunications network test system |
| US5149945A (en) * | 1990-07-05 | 1992-09-22 | Micro Card Technologies, Inc. | Method and coupler for interfacing a portable data carrier with a host processor |
| JP2887516B2 (ja) * | 1990-09-22 | 1999-04-26 | アイシン精機株式会社 | 移動局位置モニタリングシステム |
| JP3105318B2 (ja) * | 1991-12-19 | 2000-10-30 | 株式会社 沖マイクロデザイン | 半導体集積回路装置 |
| US5396651A (en) * | 1992-04-01 | 1995-03-07 | The Boeing Company | Radio communication system including indication that communication link is established |
| JPH06217373A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 集約配線システム |
| JPH0784819A (ja) | 1993-09-09 | 1995-03-31 | Hitachi Ltd | エミュレータ用マイコン |
| US5555498A (en) * | 1994-03-18 | 1996-09-10 | Chrysler Corporation | Circuit and method for interfacing vehicle controller and diagnostic test instrument |
| JP2616455B2 (ja) * | 1994-08-12 | 1997-06-04 | 日本電気株式会社 | 無線モデム |
| US5491418A (en) * | 1994-10-27 | 1996-02-13 | General Motors Corporation | Automotive diagnostic communications interface |
| JP3909609B2 (ja) * | 1996-02-09 | 2007-04-25 | 本田技研工業株式会社 | 車両制御用通信網およびその診断方法 |
| DE19611944C2 (de) * | 1996-03-26 | 2003-03-27 | Daimler Chrysler Ag | Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus |
| DE19731283B4 (de) * | 1997-07-21 | 2018-07-26 | Bayerische Motoren Werke Aktiengesellschaft | Diagnoseprüfgerät für elektronische Steuergeräte in unterschiedlichen Kraftfahrzeugtypen |
| JPH11110333A (ja) * | 1997-09-30 | 1999-04-23 | Matsushita Electric Works Ltd | 中央監視システム |
| DE19750662C2 (de) * | 1997-11-15 | 2002-06-27 | Daimler Chrysler Ag | Prozessoreinheit für ein datenverarbeitungsgestütztes elektronisches Steuerungssystem in einem Kraftfahrzeug |
| JPH11317656A (ja) * | 1998-05-06 | 1999-11-16 | Oki Electric Ind Co Ltd | 入力回路 |
| US5995601A (en) * | 1998-09-30 | 1999-11-30 | Lucent Technologies, Inc. | Automatic remote meter reading system and method employing selectable line interface |
| US6260062B1 (en) * | 1999-02-23 | 2001-07-10 | Pathnet, Inc. | Element management system for heterogeneous telecommunications network |
| US6321151B1 (en) * | 2000-05-12 | 2001-11-20 | Paul Shultz | Automotive diagnostic interface device |
| US6483444B2 (en) * | 2001-02-16 | 2002-11-19 | Optimum Power Technology | Multiport communications adapter |
| US6965637B2 (en) * | 2001-03-21 | 2005-11-15 | International Business Machines Corporation | System and method for controlling line driver power in a shared digital subscriber line modem |
| US6886066B2 (en) * | 2001-10-11 | 2005-04-26 | International Business Machines Corporation | Method and apparatus for sharing signal pins on an interface between a system controller and peripheral integrated circuits |
-
2001
- 2001-03-30 JP JP2001101356A patent/JP4803893B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-28 DE DE10214356A patent/DE10214356B4/de not_active Expired - Fee Related
- 2002-03-29 US US10/109,793 patent/US7200510B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020143487A1 (en) | 2002-10-03 |
| JP2002298276A (ja) | 2002-10-11 |
| US7200510B2 (en) | 2007-04-03 |
| DE10214356B4 (de) | 2008-12-24 |
| DE10214356A1 (de) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107070731B (zh) | 一种主从仲裁方法及系统 | |
| JP4803893B2 (ja) | 計測制御装置 | |
| CN110459260B (zh) | 自动测试切换装置、方法和系统 | |
| AU5777101A (en) | Test module | |
| CN107783915B (zh) | 用于mcu的端口复用方法和装置 | |
| JP3472891B2 (ja) | 制御通信システム | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| CN113407470B (zh) | 少针脚型接口和通用异步收发器接口复用方法、装置、设备 | |
| JP6274947B2 (ja) | 車載制御装置のマイクロプロセッサの異常診断方法 | |
| JP2003346272A (ja) | センサシステム | |
| JP2508580B2 (ja) | バス終端制御システム | |
| JPH0191547A (ja) | 共通バスシステム | |
| CN115080483A (zh) | 一种usb信号中继器配置装置及配置测试方法 | |
| JP2891188B2 (ja) | 信号送出回路 | |
| JPH0237064Y2 (ja) | ||
| JP2007171019A (ja) | 電子回路および接続診断回路 | |
| CN117217320A (zh) | 一种测控系统、数据处理方法、电子设备及存储介质 | |
| CN117825829A (zh) | 多路选择器的测试方法、装置、设备以及存储介质 | |
| JPH0989968A (ja) | ケーブル布線接続監視方式 | |
| JP2020083115A (ja) | パーキングロック装置 | |
| CN111190845A (zh) | 一种兼容多设备的通信电路及方法 | |
| JPS6251335A (ja) | ステ−シヨンの２重化構成制御方式 | |
| JPH0316770A (ja) | プリンタ | |
| JP2001186217A (ja) | 系間接続部の断線検出機能を有する多重化制御システム | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |