JP2891188B2 - 信号送出回路 - Google Patents
信号送出回路Info
- Publication number
- JP2891188B2 JP2891188B2 JP8159721A JP15972196A JP2891188B2 JP 2891188 B2 JP2891188 B2 JP 2891188B2 JP 8159721 A JP8159721 A JP 8159721A JP 15972196 A JP15972196 A JP 15972196A JP 2891188 B2 JP2891188 B2 JP 2891188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- output
- remote device
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、遠隔に配置された
装置の障害監視を監視装置によって行うために使用され
る信号送出回路に関し、特に、CPU(中央処理ユニッ
ト)などを使用する遠隔装置を監視するためにその遠隔
装置内に設けられる信号送出回路に関する。
装置の障害監視を監視装置によって行うために使用され
る信号送出回路に関し、特に、CPU(中央処理ユニッ
ト)などを使用する遠隔装置を監視するためにその遠隔
装置内に設けられる信号送出回路に関する。
【0002】
【従来の技術】監視装置から遠隔のところに配置された
監視対象の装置すなわち遠隔装置での障害発生をその監
視装置側で検出する方法として一般的なものに、遠隔装
置の立上げや電源再投入後にその遠隔装置が正常に動作
を開始すると遠隔装置におけるソフトウェアの動作によ
って一定周期で監視装置に対して信号を送出するように
しておき、この信号が一定時間以上にわたって監視装置
側で受信できない場合に、遠隔装置が異常であると判断
する方法がある。
監視対象の装置すなわち遠隔装置での障害発生をその監
視装置側で検出する方法として一般的なものに、遠隔装
置の立上げや電源再投入後にその遠隔装置が正常に動作
を開始すると遠隔装置におけるソフトウェアの動作によ
って一定周期で監視装置に対して信号を送出するように
しておき、この信号が一定時間以上にわたって監視装置
側で受信できない場合に、遠隔装置が異常であると判断
する方法がある。
【0003】例えば、特開平1−114137号公報に
は、データ伝送システムにおける障害監視方式として、
中継ノードの各々が一定周期で特定パターンを伝送路上
に送出し、端末側でこの特定パターンが一定周期で受信
検出されなかったことをもって障害発生を表示するもの
が開示されている。また、起動時にのみ障害監視を行う
ものとして、例えば、特開平4−45854号公報で
は、専用回線において用いられる帯域内信号装置であっ
て、送信側では起呼起動時直後の一定時間にのみ送出信
号を所定のパターンで出力し、受信側ではこの所定のパ
ターンが検出されないときに警報信号を発するものが開
示されている。
は、データ伝送システムにおける障害監視方式として、
中継ノードの各々が一定周期で特定パターンを伝送路上
に送出し、端末側でこの特定パターンが一定周期で受信
検出されなかったことをもって障害発生を表示するもの
が開示されている。また、起動時にのみ障害監視を行う
ものとして、例えば、特開平4−45854号公報で
は、専用回線において用いられる帯域内信号装置であっ
て、送信側では起呼起動時直後の一定時間にのみ送出信
号を所定のパターンで出力し、受信側ではこの所定のパ
ターンが検出されないときに警報信号を発するものが開
示されている。
【0004】
【発明が解決しようとする課題】しかしながら上述した
各公報に記載の技術では、監視対象の装置(遠隔装置)
が正常に起動しかつ遠隔装置と監視装置との間の伝送路
が正常である場合に監視装置側で信号を受信できるの
で、遠隔装置からの信号が受信できない場合に、監視装
置側では、遠隔装置自体が障害となっているのかあるい
は伝送路が障害となっているのかが判断できない、とい
う問題点がある。さらに、一定周期で遠隔装置から監視
装置側に信号を送出する方法の場合には、これは動作中
の遠隔装置の障害発生を検出することを主たる目的とし
ているので、遠隔装置の立上げ後その障害監視機能その
ものが動作を開始するまでは障害監視ができず、したが
って、遠隔操作による電源再投入または対象装置の立上
げ実行後、遠隔装置が正常に起動したか否かを判断する
までに時間を要するという問題点がある。
各公報に記載の技術では、監視対象の装置(遠隔装置)
が正常に起動しかつ遠隔装置と監視装置との間の伝送路
が正常である場合に監視装置側で信号を受信できるの
で、遠隔装置からの信号が受信できない場合に、監視装
置側では、遠隔装置自体が障害となっているのかあるい
は伝送路が障害となっているのかが判断できない、とい
う問題点がある。さらに、一定周期で遠隔装置から監視
装置側に信号を送出する方法の場合には、これは動作中
の遠隔装置の障害発生を検出することを主たる目的とし
ているので、遠隔装置の立上げ後その障害監視機能その
ものが動作を開始するまでは障害監視ができず、したが
って、遠隔操作による電源再投入または対象装置の立上
げ実行後、遠隔装置が正常に起動したか否かを判断する
までに時間を要するという問題点がある。
【0005】本発明の目的は、遠隔地にある遠隔装置を
監視装置が監視するシステムにおいて用いられる信号送
出回路であって、遠隔装置が正常に起動したか否かを迅
速に知ることを可能にし、かつ、遠隔装置に障害が発生
してこの遠隔装置が起動できない場合であっても伝送路
の障害と切り分けて監視装置側で障害発生を知ることを
できるようにする信号送出回路を提供することにある。
監視装置が監視するシステムにおいて用いられる信号送
出回路であって、遠隔装置が正常に起動したか否かを迅
速に知ることを可能にし、かつ、遠隔装置に障害が発生
してこの遠隔装置が起動できない場合であっても伝送路
の障害と切り分けて監視装置側で障害発生を知ることを
できるようにする信号送出回路を提供することにある。
【0006】
【課題を解決するための手段】本発明の信号送出回路
は、制御回路部を有する遠隔装置での障害発生を遠隔か
ら監視するために遠隔装置内に設けられる信号送出回路
であって、第1の記憶領域と第2の記憶領域とを有して
これら記憶領域にそれぞれ異なるビットパターンが予め
書き込まれたROM(読み出し専用メモリ)と、クロッ
ク信号が供給されて計数動作を実行し、ROMのアドレ
ス入力端子に出力端子が接続されたカウンタと、制御回
路部から入力する信号に応じて出力が反転するフリップ
フロップと、少なくとも制御回路部及びフリップフロッ
プに対してリセット信号を出力するリセット回路と、カ
ウンタをリセットするためにリセット信号を遅延させて
カウンタに与える遅延回路とを有し、フリップフロップ
の出力に応じて第1の記憶領域と第2の記憶領域のいず
れかが選択され、ROMのデータ出力端子からの信号が
障害監視用の信号として外部に出力される。
は、制御回路部を有する遠隔装置での障害発生を遠隔か
ら監視するために遠隔装置内に設けられる信号送出回路
であって、第1の記憶領域と第2の記憶領域とを有して
これら記憶領域にそれぞれ異なるビットパターンが予め
書き込まれたROM(読み出し専用メモリ)と、クロッ
ク信号が供給されて計数動作を実行し、ROMのアドレ
ス入力端子に出力端子が接続されたカウンタと、制御回
路部から入力する信号に応じて出力が反転するフリップ
フロップと、少なくとも制御回路部及びフリップフロッ
プに対してリセット信号を出力するリセット回路と、カ
ウンタをリセットするためにリセット信号を遅延させて
カウンタに与える遅延回路とを有し、フリップフロップ
の出力に応じて第1の記憶領域と第2の記憶領域のいず
れかが選択され、ROMのデータ出力端子からの信号が
障害監視用の信号として外部に出力される。
【0007】本発明において、制御回路部とは、例え
ば、遠隔装置自体の機能を発現するためのCPUなどで
ある。また、カウンタとしては、リセットされた後、計
数値が所定の数に達すると動作を停止するものが好まし
く使用される。
ば、遠隔装置自体の機能を発現するためのCPUなどで
ある。また、カウンタとしては、リセットされた後、計
数値が所定の数に達すると動作を停止するものが好まし
く使用される。
【0008】本発明の信号送出回路を備えた遠隔装置を
監視装置によって監視する場合には、伝送路を介してR
OMのデータ出力端子からの信号が監視装置に入力する
ようにするとともに、リセット回路を作動させるための
信号が伝送路を介して監視装置側から送られるようにす
ることが好ましい。
監視装置によって監視する場合には、伝送路を介してR
OMのデータ出力端子からの信号が監視装置に入力する
ようにするとともに、リセット回路を作動させるための
信号が伝送路を介して監視装置側から送られるようにす
ることが好ましい。
【0009】本発明では、ROMの第1の記憶領域と第
2の記憶領域に、それぞれ、正常起動を表わす信号のパ
ターンと障害発生を示す信号のパターンを予め書き込ん
でおき、また、クロックを計数することによってROM
に対するアドレスを順次発生するカウンタを用意してお
く。このように構成することによって、ROMに書き込
まれているパターンがクロックに同期して外部に出力さ
れるようになるが、本発明では、さらに、制御回路部か
らの出力によって第1の記憶領域か第2の記憶領域かが
選択されるようにしておく。これによって、この遠隔装
置が正常に立ち上がったときとそうでないときとで選択
される記憶領域が異なることになり、正常かそうでない
かによって監視装置側に送出される信号パターンが異な
ることになって、監視装置側で遠隔装置の状態を把握す
ることができる。この際、伝送路に障害があれば、信号
自体が監視装置に届かないこととなって、遠隔装置の障
害と切り分けることができる。
2の記憶領域に、それぞれ、正常起動を表わす信号のパ
ターンと障害発生を示す信号のパターンを予め書き込ん
でおき、また、クロックを計数することによってROM
に対するアドレスを順次発生するカウンタを用意してお
く。このように構成することによって、ROMに書き込
まれているパターンがクロックに同期して外部に出力さ
れるようになるが、本発明では、さらに、制御回路部か
らの出力によって第1の記憶領域か第2の記憶領域かが
選択されるようにしておく。これによって、この遠隔装
置が正常に立ち上がったときとそうでないときとで選択
される記憶領域が異なることになり、正常かそうでない
かによって監視装置側に送出される信号パターンが異な
ることになって、監視装置側で遠隔装置の状態を把握す
ることができる。この際、伝送路に障害があれば、信号
自体が監視装置に届かないこととなって、遠隔装置の障
害と切り分けることができる。
【0010】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図1は、本発明の実施の
一形態の信号送出回路が用いられる監視システムの構成
を示すブロック図である。
て、図面を参照して説明する。図1は、本発明の実施の
一形態の信号送出回路が用いられる監視システムの構成
を示すブロック図である。
【0011】この監視システムでは、遠隔地に配置され
た装置を監視装置2が監視し制御するものとする。ここ
で、遠隔地に配置された装置のことを遠隔装置1と呼
ぶ。遠隔装置1と監視装置2とは、伝送路12を介して
接続されている。
た装置を監視装置2が監視し制御するものとする。ここ
で、遠隔地に配置された装置のことを遠隔装置1と呼
ぶ。遠隔装置1と監視装置2とは、伝送路12を介して
接続されている。
【0012】遠隔装置1内には、この遠隔装置1の本来
の機能を発現するための諸動作を行うCPU3が設けら
れている。ここでは、CPU3には、マイクロプロセッ
サの他、RAM(ランダムアクセスメモリ)やプログラ
ム用のROM、I/Oポートといった周辺回路が含まれ
ているものとし、また、不図示のクロック発生回路によ
って、クロック信号が生成しているものとする。
の機能を発現するための諸動作を行うCPU3が設けら
れている。ここでは、CPU3には、マイクロプロセッ
サの他、RAM(ランダムアクセスメモリ)やプログラ
ム用のROM、I/Oポートといった周辺回路が含まれ
ているものとし、また、不図示のクロック発生回路によ
って、クロック信号が生成しているものとする。
【0013】さらにこの遠隔装置1内には、時間幅がt
であるパルス状のリセット信号を発生するリセット回路
4と、リセット信号を所定の時間Tだけ遅らせる遅延回
路5と、CPU3のI/Oポートのうちの1つからの出
力がクロック入力端子CKに入力するD型フリップフロ
ップ(F/F)6と、所定のビットパターンが予め書き
込まれたROM7と、クロック信号に応じて計数動作を
行う2進カウンタ8と、遅延回路5の出力に基づいてカ
ウンタ8のリセット入力端子
であるパルス状のリセット信号を発生するリセット回路
4と、リセット信号を所定の時間Tだけ遅らせる遅延回
路5と、CPU3のI/Oポートのうちの1つからの出
力がクロック入力端子CKに入力するD型フリップフロ
ップ(F/F)6と、所定のビットパターンが予め書き
込まれたROM7と、クロック信号に応じて計数動作を
行う2進カウンタ8と、遅延回路5の出力に基づいてカ
ウンタ8のリセット入力端子
【0014】
【外1】 に対するパルス信号を生成するパルス発生回路9と、N
ANDゲート10と、インバータ11とが設けられてい
る。ここで、リセット回路4は、監視装置2から伝送路
12を介して入力する信号に基づいてリセット信号を発
生するものであり、リセット信号すなわちリセット回路
4の出力は、遅延回路5に供給されているほか、CPU
3のリセット入力端子及びD型フリップフロップ6のリ
セット入力端子Rにも供給されている。
ANDゲート10と、インバータ11とが設けられてい
る。ここで、リセット回路4は、監視装置2から伝送路
12を介して入力する信号に基づいてリセット信号を発
生するものであり、リセット信号すなわちリセット回路
4の出力は、遅延回路5に供給されているほか、CPU
3のリセット入力端子及びD型フリップフロップ6のリ
セット入力端子Rにも供給されている。
【0015】遅延回路5は、リセット信号のほかにクロ
ック信号も供給されており、クロック信号を基準として
ある所定の時間Tだけリセット信号を遅延させて出力す
る。そして、パルス発生回路9は、通常時は"H"("
1")を出力しており、遅延回路5の出力の立下がりエ
ッジを検出して所定のパルス幅で"L"("0")を出力す
る。またD型フリップフロップ6のD入力端子には、"
H"が供給されている。
ック信号も供給されており、クロック信号を基準として
ある所定の時間Tだけリセット信号を遅延させて出力す
る。そして、パルス発生回路9は、通常時は"H"("
1")を出力しており、遅延回路5の出力の立下がりエ
ッジを検出して所定のパルス幅で"L"("0")を出力す
る。またD型フリップフロップ6のD入力端子には、"
H"が供給されている。
【0016】ROM7は、4本のアドレス入力端子A0
〜A3を備えて0番地から15番地までのデータの記憶
が可能なものであり、さらに、最下位ビット(LSB)
のデータ出力端子D0を有しており、このデータ出力端
子D0からの出力は、伝送路12を介して監視装置2に
伝送されるようになっている。最上位のアドレス入力端
子A3は、D型フリップフロップ6の非反転出力端子Q
に接続している。そしてこのROM7の0番地から7番
地までのD0ビット(LSB)には、障害発生を示す信
号のビットパターンを予め書き込んでおき、8番地から
15番地までのD0ビットには、正常起動を示す信号の
ビットパターンを予め書き込んでおく。一方、2進カウ
ンタ8は、4本の出力端子Q0〜Q3を備えており、その
うち3本の出力端子Q0〜Q2は、それぞれ、ROM7の
アドレス入力端子A0〜A2に接続している。NANDゲ
ート10には、2進カウンタ8の出力端子Q3からの信
号がインバータ11で反転されて入力するともにクロッ
ク信号が入力し、NANDゲート10の出力は、2進カ
ウンタ8のクロック入力端子CKに接続している。
〜A3を備えて0番地から15番地までのデータの記憶
が可能なものであり、さらに、最下位ビット(LSB)
のデータ出力端子D0を有しており、このデータ出力端
子D0からの出力は、伝送路12を介して監視装置2に
伝送されるようになっている。最上位のアドレス入力端
子A3は、D型フリップフロップ6の非反転出力端子Q
に接続している。そしてこのROM7の0番地から7番
地までのD0ビット(LSB)には、障害発生を示す信
号のビットパターンを予め書き込んでおき、8番地から
15番地までのD0ビットには、正常起動を示す信号の
ビットパターンを予め書き込んでおく。一方、2進カウ
ンタ8は、4本の出力端子Q0〜Q3を備えており、その
うち3本の出力端子Q0〜Q2は、それぞれ、ROM7の
アドレス入力端子A0〜A2に接続している。NANDゲ
ート10には、2進カウンタ8の出力端子Q3からの信
号がインバータ11で反転されて入力するともにクロッ
ク信号が入力し、NANDゲート10の出力は、2進カ
ウンタ8のクロック入力端子CKに接続している。
【0017】以上のように構成することにより、D型フ
リップフロップ6の出力によって、ROM7の0番地か
ら7番地まで、あるいは8番地から15番地までが選択
され、2進カウンタ8でのカウントアップに対応して、
選択された領域でのROM7内のビットパターンがデー
タ出力端子D0から監視装置2側に出力されることにな
る。
リップフロップ6の出力によって、ROM7の0番地か
ら7番地まで、あるいは8番地から15番地までが選択
され、2進カウンタ8でのカウントアップに対応して、
選択された領域でのROM7内のビットパターンがデー
タ出力端子D0から監視装置2側に出力されることにな
る。
【0018】次に、この監視システムにおける動作を説
明する。図2はこの監視システムの動作を説明するため
のタイミングチャートである。
明する。図2はこの監視システムの動作を説明するため
のタイミングチャートである。
【0019】遠隔装置1を起動するために監視装置2か
らリセットを指示する信号を送出すると、この信号はリ
セット回路4で受信され、リセット回路4は、一定の時
間幅tで"H"となるリセット信号(リセットパルス)を
発生する。このリセット信号によって、CPU3を含む
遠隔装置1の全体がリセットされ、D型フリップフロッ
プ6もリセットされ、D型フリップフロップの非反転出
力Qは"L"となる。
らリセットを指示する信号を送出すると、この信号はリ
セット回路4で受信され、リセット回路4は、一定の時
間幅tで"H"となるリセット信号(リセットパルス)を
発生する。このリセット信号によって、CPU3を含む
遠隔装置1の全体がリセットされ、D型フリップフロッ
プ6もリセットされ、D型フリップフロップの非反転出
力Qは"L"となる。
【0020】リセット信号が消滅("L"に遷移)する
と、CPU3が動作を開始する。このとき、CPU3に
対するソフトウェアプログラムの初期処理において、I
/OポートからD型フリップフロップ6に対してパルス
を出力するように、予めCPU3に対するソフトウェア
を設定しておく。これにより、CPU3が正常に起動し
た場合には、I/OポートからD型フリップフロップ6
のクロック入力端子CKにパルスが出力され、これによ
ってD型フリップフロップの状態が反転して、非反転出
力端子Qの状態、すなわちROM7のアドレス入力端子
A3の状態が"H"に遷移し、ROM7の8番地から15
番地の領域が選択されることになる。CPU3が正常に
起動しなかった場合には、ROM7のアドレス入力端子
A3の状態は"L"のままであって、ROM7の0番地か
ら7番地までの領域が選択されることになる。
と、CPU3が動作を開始する。このとき、CPU3に
対するソフトウェアプログラムの初期処理において、I
/OポートからD型フリップフロップ6に対してパルス
を出力するように、予めCPU3に対するソフトウェア
を設定しておく。これにより、CPU3が正常に起動し
た場合には、I/OポートからD型フリップフロップ6
のクロック入力端子CKにパルスが出力され、これによ
ってD型フリップフロップの状態が反転して、非反転出
力端子Qの状態、すなわちROM7のアドレス入力端子
A3の状態が"H"に遷移し、ROM7の8番地から15
番地の領域が選択されることになる。CPU3が正常に
起動しなかった場合には、ROM7のアドレス入力端子
A3の状態は"L"のままであって、ROM7の0番地か
ら7番地までの領域が選択されることになる。
【0021】同時にリセット回路4の出力は遅延回路5
によって遅延され、パルス発生回路9を経て2進カウン
タ8にも入力する。リセット後、CPU3がD型フリッ
プフロップ6を反転させるパルスを発生するまでの時間
をτとして、遅延回路5での遅延時間Tは、τ<T+t
となるように設定しておく。上述したように、遅延回路
5の出力が"H"から"L"に遷移したときに所定の幅の"
L"のパルスがパルス発生回路9から2進カウンタ8に
出力され、2進カウンタ8が0にリセットされる。2進
カウンタ8は、リセットされると、そのQ3出力が"L"
であることからクロック信号のカウントを開始し、出力
端子Q0〜Q2が2進表示で"000"から"111"まで順
次変化し、これがROM7のアドレス入力端子A0〜A2
に出力される。この結果、ROM7に予め書き込まれて
いるビットパターンが、そのデータ出力端子D0から監
視装置2に向けて出力される。上述したように、D型フ
リップフロップ6の出力によって、ROM7の0番地か
ら7番地までの領域、あるいは、8番地から15番地ま
での領域、のいずれかが選択されているから、この選択
された領域に対応するビットパターンが出力される。こ
こで述べた例では、CPU3が正常に起動した場合に
は、ROM7の8番地から15番地に書き込まれたビッ
トパターンが監視装置2に対して出力され、CPU3が
正常には起動しなかった場合には、ROM7の0番地か
ら7番地に書き込まれたビットパターンが出力される。
によって遅延され、パルス発生回路9を経て2進カウン
タ8にも入力する。リセット後、CPU3がD型フリッ
プフロップ6を反転させるパルスを発生するまでの時間
をτとして、遅延回路5での遅延時間Tは、τ<T+t
となるように設定しておく。上述したように、遅延回路
5の出力が"H"から"L"に遷移したときに所定の幅の"
L"のパルスがパルス発生回路9から2進カウンタ8に
出力され、2進カウンタ8が0にリセットされる。2進
カウンタ8は、リセットされると、そのQ3出力が"L"
であることからクロック信号のカウントを開始し、出力
端子Q0〜Q2が2進表示で"000"から"111"まで順
次変化し、これがROM7のアドレス入力端子A0〜A2
に出力される。この結果、ROM7に予め書き込まれて
いるビットパターンが、そのデータ出力端子D0から監
視装置2に向けて出力される。上述したように、D型フ
リップフロップ6の出力によって、ROM7の0番地か
ら7番地までの領域、あるいは、8番地から15番地ま
での領域、のいずれかが選択されているから、この選択
された領域に対応するビットパターンが出力される。こ
こで述べた例では、CPU3が正常に起動した場合に
は、ROM7の8番地から15番地に書き込まれたビッ
トパターンが監視装置2に対して出力され、CPU3が
正常には起動しなかった場合には、ROM7の0番地か
ら7番地に書き込まれたビットパターンが出力される。
【0022】以上の動作により、リセット後、CPU3
が正常に起動した場合とそうでない場合のいずれの場合
であっても、遅延回路5の出力が立ち下がった時点で2
進カウンタ8が動作し、障害監視の結果を報告する信号
パターンが監視装置2に対して送出される。なお、2進
カウンタ8の出力端子Q0〜Q2が2進表示で"111"と
なった次のクロックサイクルでは出力端子Q3が"H"と
なり、これによってNANDゲート10の出力が常に"
H"となり、再びリセットが行われるまでは、2進カウ
ンタ8は計数動作を休止する。
が正常に起動した場合とそうでない場合のいずれの場合
であっても、遅延回路5の出力が立ち下がった時点で2
進カウンタ8が動作し、障害監視の結果を報告する信号
パターンが監視装置2に対して送出される。なお、2進
カウンタ8の出力端子Q0〜Q2が2進表示で"111"と
なった次のクロックサイクルでは出力端子Q3が"H"と
なり、これによってNANDゲート10の出力が常に"
H"となり、再びリセットが行われるまでは、2進カウ
ンタ8は計数動作を休止する。
【0023】図3は本発明の別の実施の形態の信号送出
回路が用いられる監視システムの構成を示すブロック図
である。図1に示したものでは1個のROMを使用して
いたのに対し、ここでは、それぞれ0番地から7番地ま
での記憶領域を有する2個のROM71,72を使用して
いる。各ROM71,72のアドレス入力端子A0〜A2に
は図1の場合と同様に2進カウンタ8の出力端子Q0〜
Q2が接続している。さらに、D型フリップフロップ6
の非反転出力端子Qが一方のROM71の出力イネーブ
ル端子
回路が用いられる監視システムの構成を示すブロック図
である。図1に示したものでは1個のROMを使用して
いたのに対し、ここでは、それぞれ0番地から7番地ま
での記憶領域を有する2個のROM71,72を使用して
いる。各ROM71,72のアドレス入力端子A0〜A2に
は図1の場合と同様に2進カウンタ8の出力端子Q0〜
Q2が接続している。さらに、D型フリップフロップ6
の非反転出力端子Qが一方のROM71の出力イネーブ
ル端子
【0024】
【外2】 に接続し、反転出力端子
【0025】
【外3】 が他方のROM72の出力イネーブル端子
【0026】
【外4】 に接続し、両方のROM71,72のデータ出力端子D0が
相互に接続されるとともに監視装置2に接続している。
ここで一方のROM71に障害発生時のビットパターン
を、他方のROM72に正常起動時のビットパターンを
予め書き込んでおくことにより、D型フリップフロップ
6の出力によってROMの切り替えが行われ、図1及び
図2を用いて説明した監視システムと同様に動作するよ
うになる。
相互に接続されるとともに監視装置2に接続している。
ここで一方のROM71に障害発生時のビットパターン
を、他方のROM72に正常起動時のビットパターンを
予め書き込んでおくことにより、D型フリップフロップ
6の出力によってROMの切り替えが行われ、図1及び
図2を用いて説明した監視システムと同様に動作するよ
うになる。
【0027】
【発明の効果】以上説明したように本発明は、ROMの
第1の記憶領域と第2の記憶領域に、それぞれ、正常を
表わす信号のパターンと障害を示す信号のパターンを予
め書き込んでおき、制御回路部からの信号によって出力
が反転するフリップフロップを用いてこれら記憶領域の
選択を行なわせて信号を監視装置側に出力することによ
り、以下に述べるような効果がある。
第1の記憶領域と第2の記憶領域に、それぞれ、正常を
表わす信号のパターンと障害を示す信号のパターンを予
め書き込んでおき、制御回路部からの信号によって出力
が反転するフリップフロップを用いてこれら記憶領域の
選択を行なわせて信号を監視装置側に出力することによ
り、以下に述べるような効果がある。
【0028】第1に、遠隔装置全体としての起動プロセ
スが完了しなくても、信号送出回路のみが起動した段階
で制御回路部からの信号に応じて監視装置に対して信号
を送出することが可能になるので、遠隔装置の立上げ後
の障害検出が迅速に行うことができる。
スが完了しなくても、信号送出回路のみが起動した段階
で制御回路部からの信号に応じて監視装置に対して信号
を送出することが可能になるので、遠隔装置の立上げ後
の障害検出が迅速に行うことができる。
【0029】第2に、遠隔装置がリセットされてから信
号送出回路が信号を送出するまでの時間がハードウェア
のみに依存するので、遠隔装置が正常に起動した場合も
障害が発生した場合も、リセット後の一定時間後に監視
装置に報告がなされることになり、遠隔装置の状態がそ
の一定時間後には確実に把握できる。これに対し、装置
が起動したことを示す信号をソフトウェアの働きで報告
する場合には、ソフトウェアの処理時間のばらつきによ
り、その報告がなされる時間を厳密に特定することは困
難である。
号送出回路が信号を送出するまでの時間がハードウェア
のみに依存するので、遠隔装置が正常に起動した場合も
障害が発生した場合も、リセット後の一定時間後に監視
装置に報告がなされることになり、遠隔装置の状態がそ
の一定時間後には確実に把握できる。これに対し、装置
が起動したことを示す信号をソフトウェアの働きで報告
する場合には、ソフトウェアの処理時間のばらつきによ
り、その報告がなされる時間を厳密に特定することは困
難である。
【0030】第3に、本発明の信号送出回路は、簡単な
ハードウェアによって構成されており、制御回路部の例
えばCPUやソフトウェアにトラブルが発生していても
信号送出回路が動作していれば信号送出が可能なため、
遠隔装置に障害が発生している場合にも、高い確率でそ
の情報を監視装置に報告することができる。
ハードウェアによって構成されており、制御回路部の例
えばCPUやソフトウェアにトラブルが発生していても
信号送出回路が動作していれば信号送出が可能なため、
遠隔装置に障害が発生している場合にも、高い確率でそ
の情報を監視装置に報告することができる。
【図1】本発明の実施の一形態の信号送出回路が用いら
れる監視システムの構成を示すブロック図である。
れる監視システムの構成を示すブロック図である。
【図2】図1の監視システムでの動作を説明するタイム
チャートである。
チャートである。
【図3】本発明の他の実施の形態の信号送出回路が用い
られる監視システムの構成を示すブロック図である。
られる監視システムの構成を示すブロック図である。
1 遠隔装置 2 監視装置 3 CPU 4 リセット回路 5 遅延回路 6 D形フリップフロップ 7,71,72 ROM 8 2進カウンタ 9 パルス発生回路 10 NANDゲート 11 インバータ 12 伝送路
Claims (3)
- 【請求項1】 制御回路部を有する遠隔装置での障害発
生を遠隔から監視するために前記遠隔装置内に設けられ
る信号送出回路であって、 第1の記憶領域と第2の記憶領域とを有して各記憶領域
にそれぞれ異なるビットパターンが予め書き込まれたR
OMと、 クロック信号が供給されて計数動作を実行し、前記RO
Mのアドレス入力端子に出力端子が接続されたカウンタ
と、 前記制御回路部から入力する信号に応じて出力が反転す
るフリップフロップと、 少なくとも前記制御回路部及び前記フリップフロップに
対してリセット信号を出力するリセット回路と、 前記カウンタをリセットするために前記リセット信号を
遅延させて前記カウンタに与える遅延回路とを有し、 前記フリップフロップの出力に応じて前記第1の記憶領
域と前記第2の記憶領域のいずれかが選択され、前記R
OMのデータ出力端子からの信号が障害監視用の信号と
して外部に出力される、信号送出回路。 - 【請求項2】 前記カウンタが、リセットされた後、計
数値が所定の数に達すると動作を停止する、請求項1に
記載の信号送出回路。 - 【請求項3】 前記ROMのデータ出力端子からの信号
が監視装置に送出されるとともに、前記リセット回路を
作動させるための信号が前記監視装置から入力する請求
項1または2に記載の信号送出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8159721A JP2891188B2 (ja) | 1996-06-20 | 1996-06-20 | 信号送出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8159721A JP2891188B2 (ja) | 1996-06-20 | 1996-06-20 | 信号送出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1011324A JPH1011324A (ja) | 1998-01-16 |
JP2891188B2 true JP2891188B2 (ja) | 1999-05-17 |
Family
ID=15699836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8159721A Expired - Lifetime JP2891188B2 (ja) | 1996-06-20 | 1996-06-20 | 信号送出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2891188B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202549A (ja) | 2004-01-14 | 2005-07-28 | Nec Corp | リセット回路およびリセット方法 |
-
1996
- 1996-06-20 JP JP8159721A patent/JP2891188B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1011324A (ja) | 1998-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5525959A (en) | Device for monitoring the functions of a plurality of control units in a motor | |
US7953016B2 (en) | Method and system for telecommunication apparatus fast fault notification | |
JP2891188B2 (ja) | 信号送出回路 | |
JP2003333119A (ja) | 所定プロトコルに応じたイベントの発生に関する指示を行う方法 | |
US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
JPH10232727A (ja) | 電源システム | |
JP2008146222A (ja) | 計算機故障検出システムおよび計算機故障検出方法 | |
JP2949945B2 (ja) | 伝送路切替回路 | |
JP3109573B2 (ja) | 障害lsi検出方式 | |
JPH1164450A (ja) | 半導体試験装置 | |
JP2954040B2 (ja) | 割込監視装置 | |
KR19980061833A (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
JP2001195274A (ja) | 障害自動復帰方法及び表示システム | |
JPS6253860B2 (ja) | ||
JP3135996B2 (ja) | 火災感知器 | |
JP3114504B2 (ja) | 単方向ループ型伝送路の通信データ診断装置 | |
JP3051873B2 (ja) | データ衝突検出装置 | |
JP3181485B2 (ja) | 通信装置の監視システム | |
JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
JPH1139032A (ja) | マルチcpu型集中監視装置 | |
JPH06334653A (ja) | 出力メッセージ制御回路 | |
JPS62200842A (ja) | 通信網監視方式 | |
JP2001036264A (ja) | 機能ブロック接続装置および機能ブロック接続方法 | |
JPH05191383A (ja) | パリティ誤り検出方法 |