JPH05191383A - パリティ誤り検出方法 - Google Patents

パリティ誤り検出方法

Info

Publication number
JPH05191383A
JPH05191383A JP4019340A JP1934092A JPH05191383A JP H05191383 A JPH05191383 A JP H05191383A JP 4019340 A JP4019340 A JP 4019340A JP 1934092 A JP1934092 A JP 1934092A JP H05191383 A JPH05191383 A JP H05191383A
Authority
JP
Japan
Prior art keywords
section
circuit
parity error
input
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4019340A
Other languages
English (en)
Inventor
Masahide Riyuugou
将英 流合
Masayuki Kato
雅幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4019340A priority Critical patent/JPH05191383A/ja
Publication of JPH05191383A publication Critical patent/JPH05191383A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 データ処理装置における、ノイズに起因する
ようなランダムに発生するパリティ誤りを確実に検出
し、ハード的な固定した不良に起因するパリティ誤りを
も確実に検出する。 【構成】基準クロック発生回路12と、データの転送量
を監視する監視単位時間を定義する区間クロック発生回
路14と、パリティ誤りを検出したらアラーム信号を送
出するパリティ誤り演算回路11とを備え、パリティ・
ビットが付加されたデータの入出力処理を行うデータ処
理装置のパリティ誤り検出方法において、回路12,1
4により、回路11からの少なくとも1回のアラーム信
号の発生に基づき発生時点の区間を異常状態区間とし、
最新の予め定められた少なくとも5つの区間分の区間状
態を更新保持する区間状態保持回路13と、区間状態保
持回路13に保持される最新の予め定められた少なくと
も5区間分の区間に異常状態区間が予め定められた少な
くとも3つの区間数存在するか判定し、存在したら障害
信号を出力する障害判定回路15とを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、伝送装置等における、
パリティ・ビットを付加されて入力するデータのパリテ
ィ誤り検出方法に関する。
【0002】
【従来の技術】データの伝送処理あるいは転送処理を行
なう伝送装置では、ノイズあるいは装置のインタフェー
ス不具合などによりデータに誤りが発生する可能性があ
る。このようなデータの誤りを検出するための方法とし
て、データを送信する側でデータ・ビットにパリティ・
ビットを付加し、データを受信する側でそのパリティの
検査を行ない、誤りを検出している。
【0003】このパリティ誤り検出方法の1つとして、
予め定められた時間長を有する区間内、つまり監視単位
時間内におけるそれぞれのデータ(例えは、8ビット+
パリティ・ビットあるいは32ビット+パリティ・ビッ
トなどのような)のパリティを検査し、その監視単位時
間内において少なくとも1回のパリティ誤りが検出され
ればその監視単位時間を異常区間と判定し、その異常区
間が予め定められた回数連続したときに障害が発生した
ものとみなす方法が知られている。
【0004】第6図および第7図は、16MHz の基準
クロックおよび8KHz の区間クロック・パルスを使用
し、8ビット+パリティ・ビットのパラレル・バス・デ
ータの入力処理を行なう伝送装置において、異常区間が
2回連続したときに障害が発生したものとみなす、従来
のパリティ誤り検出方法の構成を示す概略ブロック図、
およびその各部の信号のタイム・チャートである。第6
図において、パラレル・バス・データと付加されたパリ
ティ・ビットがパリティ誤り演算回路61に入力され、
ここにおいてパリティ演算がなされパリティ誤りがある
かどうかが検査され、誤りがあればパリティ・アラーム
の信号を異常区間検出回路63に送出し、異常区間検出
回路63は、基準クロック発生回路62および区間クロ
ック発生回路64からのパルスを得て、パリティ・アラ
ームが少なくとも1回発生した区間を異常区間として1
監視単位時間分遅延して異常連続検査回路65に信号を
送出し、異常連続検査回路65は異常区間が2回連続し
ていれば障害信号を生成する、構成である。
【0005】この動作の概略を第7図に示すタイム・チ
ャートを用いて説明する。区間Iにおいて、パリティ誤
りは4回発生しており、それに対応するパリティ・アラ
ームがパリティ誤り演算回路61から”H”の信号で4
回出力されている。異常区間検出回路63がこのパリテ
ィ・アラームによって、1監視単位時間分遅延して区間
IIにおいて”H”の異常区間信号を出力する。同様に、
区間IIにおいてはパリティ誤りは1回発生しており、そ
れによって異常区間検出回路63は区間III において異
常区間信号を出力している。異常連続検査回路65は区
間III で異常区間が連続していると判定し、その時点
で”H”の障害信号を1区間長分出力する。
【0006】この障害信号によって、LEDなどにより
外部表示がなされ、保守点検を促されることとなる。
【0007】
【発明が解決しようとする課題】ところが、ここで問題
となるのは、パリティ誤りは、バスの障害、メモリ機能
の不良などのハード的な不具合だけでなく、装置内クロ
ックが二重化構成をとる様な場合クロック切替時にもパ
リティ誤りが発生する。この場合、上述の従来技術の検
出方法においては、監視単位時間にまたがってパリティ
誤りが発生する確立が高く、そのつど保守点検を促され
る。一方、そのクロック切替等でパリティ誤りを発生し
ない様に異常区間が3回連続したときに障害が発生した
ものとみなすように判定をあまくすると、メモリの或る
アドレス部分が不良の場合などに、その障害の検出がで
きない可能性が出てくることになる。
【0008】本発明は、ノイズに起因するようなランダ
ムに発生するパリティ誤りを確実に検出し、ハード的な
固定した不良に起因するパリティ誤りをも確実に検出す
るパリティ誤り検出方法を提供することを目的とする。
【0009】
【課題を解決するための手段】入出力動作を制御する基
準クロックを発生する基準クロック発生回路12と、入
出力されるデータの転送量を監視する予め定められた監
視単位時間を定義する区間クロック発生回路14と、パ
リティ誤りを検出したらアラーム信号を送出するパリテ
ィ誤り演算回路11とを備える、パリティ・ビットが付
加されたデータの入出力処理を行うパリティ誤り検出方
法において、基準クロック発生回路12と区間クロック
発生回路14とによって、パリティ誤り演算回路11か
らの少なくとも1回のアラーム信号の発生に基づき発生
時点の区間を異常状態区間とし、最新の予め定められた
少なくとも5つの区間分の区間状態を更新保持する、区
間状態保持回路13と、区間状態保持回路13に保持さ
れる最新の予め定められた少なくとも5区間分の区間に
異常状態区間が予め定められた少なくとも3つの区間数
存在するか判定し、存在したら障害信号を出力する、障
害判定回路15と、を備えて構成する。
【0010】
【作用】パリティ誤り演算回路11はバスデータと付加
されたパリティビットを入力し、パリティ誤りがあれば
誤りとして区間状態保持回路13に出力する。区間状態
保持回路13は最新の監視単位時間5区間分の状態履歴
を更新保持しており、基準クロック発生回路12および
区間クロック発生回路14からのクロック・パルスを得
て、パリティ・誤りが少なくとも1回入力されれば、そ
の区間を異常区間として保持する。区間状態保持回路1
3が保持する5区間分の区間状態履歴は障害判定回路1
5にそれぞれ出力されており、障害判定回路15は、入
力されるそれぞれの区間状態の少なくとも3区間が異常
区間であるかどうかを判定する。少なくとも3区間が異
常区間であると判定された時点で、障害判定回路15は
障害信号を出力する。
【0011】
【実施例】以下、図面に基づいて本発明の一実施例につ
いて詳細に説明する。
【0012】第1図は、本発明によるパリティ誤り検出
方法の構成を示すブロック図である。図において、パリ
ティ誤り演算回路11にはパラレル・バス・データと付
加されたパリティ・ビットが入力され、ここでパリティ
演算がなされてパリティ誤りがあるかどうかが検査され
る。パリティ誤りがあればパリティ誤り演算回路11は
パリティ・誤りの信号を区間状態保持回路13に出力す
る。区間状態保持回路13は最新の監視単位時間5区間
分の状態履歴を更新保持しており、基準クロック発生回
路12および区間クロック発生回路14からのクロック
・パルスを得て、パリティ・誤りが少なくとも1回入力
されれば、その区間を異常区間として保持する。区間状
態保持回路13が保持する5区間分の区間状態履歴は障
害判定回路15にそれぞれ出力されており、障害判定回
路15は、入力されるそれぞれの区間状態の少なくとも
3区間が異常区間であるかどうかを判定している。少な
くとも3区間が異常区間であると判定された時点で、障
害判定回路15は障害信号を出力する。
【0013】第2図は、区間状態保持回路13の一実施
例構成を示すブロック図である。
【0014】図において、パリティ誤り演算回路11か
らのパリティ・誤り信号がOR回路22の一方の入力部
に入力され、その出力信号がDフリップフロップ回路2
eのD入力部に入力される。Dフリップフロップ回路
24e のQ出力信号がAND回路21の一方の入力部お
よびデータセレクタ23d のB入力部に入力される。区
間クロック発生回路14からの8KHzの区間クロック
・パルスがAND回路21のもう一方の入力部に入力さ
れ、その出力がOR回路22のもう一方の入力部に入力
される。基準クロック発生回路12からの8MHzの基
準クロック信号がDフリップフロップ回路24a 〜24
e のクロック入力部に入力される。区間クロック・パル
スはまた、データセレクタ23a 〜23d のS入力部に
入力される。データセレクタ23a 〜23d のそれぞれ
のY出力信号はDフリップフロップ回路24a 〜24d
の対応するD入力部に入力される。Dフリップフロップ
回路24a 〜24d のQ出力信号は、それぞれデータセ
レクタ23a 〜23d の対応するA入力部およびB入力
部に入力される。ただし、Dフリップフロップ回路24
a のQ出力信号はデータセレクタ23a のA入力部にの
み入力されている。また、Dフリップフロップ回路24
a 〜24e のQ出力部は、端子Da 〜De に接続されて
いる。
【0015】第3図は、障害判定回路15の一実施例構
成を示すブロック図である。
【0016】図において、AND回路31a には端子D
a 、Db およびDc の出力信号が入力され、AND回路
31b には端子Da 、Db およびDd の出力信号が入力
され、AND回路31c には端子Da 、Dc およびDd
の出力信号が入力され、AND回路31d には端子D
b 、Dc およびDd の出力信号が入力され、AND回路
31e には端子Da 、Db およびDe の出力信号が入力
され、AND回路31fには端子Da 、Dc およびDe
の出力信号が入力され、AND回路31g には端子D
b 、Dc およびDe の出力信号が入力され、AND回路
31h には端子Da、Dd およびDe の出力信号が入力
され、AND回路31i には端子Db 、DdおよびDe
の出力信号が入力され、また AND回路31j には端
子Dc 、DdおよびDe の出力信号が入力される。AN
D回路31a 〜31j の出力信号はOR回路32にそれ
ぞれ入力され、OR回路32の出力信号はデータセレク
タ33のB入力部に入力される。データセレクタ33の
Y出力信号はDフリップフロップ回路34のD入力部に
入力され、Dフリップフロップ回路34のQ出力信号は
端子Dout に出力されるとともに、データセレクタ33
のA入力部に出力される。データセレクタ33のS入力
部には区間クロック発生回路14からの区間クロック・
パルスが入力され、Dフリップフロップ回路34のクロ
ック入力部には基準クロック発生回路12からの基準ク
ロックが入力される。なお、第2図の端子Da 〜De
第3図の端子Da 〜De と対応して同一のものである。
【0017】第4図は、第2図および第3図のデータセ
レクタの論理機能を説明する図である。S入力部が”
H”の状態のときはA入力部の信号がY出力部に出力さ
れ、”L”の状態のときはB入力部の信号がY出力部に
出力される。
【0018】第5図は、区間状態保持回路13および障
害判定回路15の各動作を説明するタイム・チャートで
ある。
【0019】以下、本発明のパリティ誤り検出方法の動
作について説明する。
【0020】第5図の区間Iの監視単位時間において、
入力したデータにパリティ誤りがある場合、パリティ誤
り演算回路11がパリティ誤りの発生を検出し、パリテ
ィ・誤り信号をOR回路22の一方に出力する。これに
より、Dフリップフロップ回路24e のD入力部は”
H”の状態に保持される。Dフリップフロップ回路24
e のクロック入力部に入力される基準クロック発生回路
12からのクロック・パルスは十分に高速であり、Q出
力部は即座に”H”の状態に変化する。Dフリップフロ
ップ回路24e のQ出力信号がAND回路21の一方
に、そして区間クロック発生回路14からの区間クロッ
ク・パルスがもう一方に入力されているので、区間クロ
ック・パルスの立ち下がりまでDフリップフロップ回路
24e のQ出力部、つまり端子De は”H”状態に保持
される。同様に、区間IIにおいても、最初のパリティ・
誤り入力時点から区間IIの区間クロック・パルスの立ち
下がりまでの間、端子De は”H”状態に保持される。
すなわち、端子De は、少なくとも1回のパリティ・誤
りが発生すれば、その時点からその区間の終了まで、”
H”状態に保持されることとなる。
【0021】データセレクタ23d においては、端子D
e の信号がB入力部に入力されており、区間クロック・
パルスがS入力部に入力されている。区間Iの時点で
は、区間クロック・パルスが”H”の状態であるため、
A入力部の信号(以前の状態は”L”とする)が選択さ
れてY出力部に出力され、その信号がDフリップフロッ
プ回路24d のD入力端子に入力される。この状態で
は、Dフリップフロップ回路24d のQ出力部、つまり
端子Dd は”L”の状態である。区間Iの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、B入
力部の信号が選択され、この時点の端子De の状態”
H”がD入力部に入力され、Q出力部、端子Dd 、およ
びA入力部が”H”に変化する。区間IIの開始、すなわ
ち、区間クロック・パルスの立ち上がりによって、A入
力部の信号が選択され、この時点の端子Dd は状態”
H”が保持されたままである。区間IIの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、B入
力部の信号が選択され、この時点の端子De の状態”
H”が端子Dd に保持されたままとなる。このようにし
て、端子Dd の状態が”L”となるのは区間IVの開始時
点において区間クロック・パルスが立ち上がるときであ
る。すなわち、少なくとも1回のパリティ・誤りが発生
した区間を1監視単位時間分ずらして”H”状態に保持
することとなる。
【0022】同様に、端子Dc 、Db およびDa におい
ても、それぞれが1監視単位時間分順にずらされて、パ
リティ・誤りが発生した区間が異常区間として”H”状
態に保持されることが分かる。
【0023】つまり、端子Da 、Db 、Dc 、Dd およ
びDe は、5つの最新の監視単位時間つまり区間I、I
I、III 、IVおよびVでのパリティ誤り発生の有無を更
新保持するのである。
【0024】3つの入力端子を有するAND回路31a
〜31j は、端子De 、Dd 、Dc、Db およびDa
保持する5つの区間の状態に少なくとも3の異常区間が
存在するかどうかを判定する。すなわち、端子De 、D
d 、Dc 、Db およびDa からの全ての種類の3つの組
み合わせの信号それぞれが入力され、その3つの信号が
全て”H”であればAND回路出力部に”H”状態が出
力される。AND回路31a 〜31j のそれぞれの出力
信号はOR回路32に入力され、その出力信号がデータ
セレクタ33のB入力部に入力される。データセレクタ
33のY出力部はDフリップフロップ回路34のD入力
部に入力され、そのQ出力部は端子Dou t およびデータ
セレクタ33のA入力部に出力される。すなわち、ここ
でもまた、OR回路32の出力が”H”状態となった時
点で、その異常区間に相当する間の”H”状態信号が障
害信号として端子Dout に出力される。
【0025】このように、最新の監視単位時間5区間分
の状態履歴を更新保持しており、パリティ・誤りが少な
くとも1回入力すれば、その区間を異常区間として保持
し、少なくとも3区間が異常区間と判定された時点で、
障害信号を出力することができる。
【0026】
【発明の効果】以上説明したように、本発明は、ノイズ
に起因するようなランダムに発生するパリティ誤りを確
実に検出し、ハード的な不良に起因するパリティ誤りを
も確実に検出するパリティ誤り検出方法を提供すること
ができる。
【図面の簡単な説明】
【図1】本発明によるパリティ誤り検出方法の構成を示
すブロック図である。
【図2】区間状態保持回路の一実施例構成を示すブロッ
ク図である。
【図3】障害判定回路の一実施例構成を示すブロック図
である。
【図4】データセレクタの論理機能を説明する図であ
る。
【図5】区間状態保持回路および障害判定回路の各動作
を説明するタイム・チャート。
【図6】従来技術によるパリティ誤り検出方法の構成を
示す概略ブロック図である。
【図7】従来技術によるパリティ誤り検出方法の動作を
説明するタイム・チャート。
【符号の説明】
11、61 パリティ誤り演算回路 12、62 基準クロック発生回路 13 区間状態保持回路 14、64 区間クロック発生回路 15 障害判定回路 21、31a 〜31j AND回路 22、32 OR回路 23a 〜23d 、33 データセレクタ 24a 〜24e 、34 Dフリップフロップ回路 63 異常区間検出回路 65 異常連続検査回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入出力動作を制御する基準クロックを発
    生する基準クロック発生回路(12)と、入出力される
    データを監視する予め定められた監視単位時間を定義す
    る区間クロック発生回路(14)と、パリティ誤りを検
    出したらアラーム信号を送出するパリティ誤り演算回路
    (11)とを備える、パリティ・ビットが付加されたデ
    ータの入出力を行うパリティ誤り検出方法において、 前記基準クロック発生回路(12)と前記区間クロック
    発生回路(14)とによって、前記パリティ誤り演算回
    路(11)からの少なくとも1回のアラーム信号の発生
    に基づき発生時点の区間を異常状態区間とし、最新の予
    め定められた少なくとも5つの区間分の区間状態を更新
    保持する、区間状態保持回路(13)と、 前記区間状態保持回路(13)に保持される前記最新の
    予め定められた少なくとも5区間分の区間に前記異常状
    態区間が予め定められた少なくとも3つの区間数存在す
    るか判定し、存在したら障害信号を出力する、障害判定
    回路15と、 を備えたことを特徴とするパリティ誤り検出方法。
JP4019340A 1992-01-09 1992-01-09 パリティ誤り検出方法 Withdrawn JPH05191383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019340A JPH05191383A (ja) 1992-01-09 1992-01-09 パリティ誤り検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019340A JPH05191383A (ja) 1992-01-09 1992-01-09 パリティ誤り検出方法

Publications (1)

Publication Number Publication Date
JPH05191383A true JPH05191383A (ja) 1993-07-30

Family

ID=11996673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019340A Withdrawn JPH05191383A (ja) 1992-01-09 1992-01-09 パリティ誤り検出方法

Country Status (1)

Country Link
JP (1) JPH05191383A (ja)

Similar Documents

Publication Publication Date Title
JPH10340212A (ja) クロック同期バス上の障害を分離する方法
JPH05276171A (ja) 通信制御装置
JPH05191383A (ja) パリティ誤り検出方法
JP2002252660A (ja) シリアルデータ通信装置及び通信エラー検出方法
EP0227695A1 (en) Skew insensitive fault detect and signal routing device
JP2817723B2 (ja) タイマ診断回路
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JP2725706B2 (ja) 装置内監視システム
JPH10240374A (ja) クロック異常検出回路
JPH1011324A (ja) 信号送出回路
JP2591470B2 (ja) 信号処理装置
JPS606143B2 (ja) 入力デ−タ状変検出回路
KR100366800B1 (ko) 전송시스템의 외부클럭 오류 감지장치
JPH07120271B2 (ja) 算術論理装置
JPH1115698A (ja) 障害通知方法および障害通知機構
JPS63136141A (ja) 障害処理方式
JP2001256173A (ja) カード実装状態監視装置及びカード実装状態監視方法
JPH10307601A (ja) Cpuの出力制御回路
JPH01277951A (ja) データ転送装置
JPH06244822A (ja) データ通信方式
JPH088996A (ja) 障害検出装置
JPH033020A (ja) 制御線瞬断認識防止回路
JPH1051284A (ja) クロック信号の異常検出回路
JPH0324635A (ja) データ比較回路の誤り検出方式
JP2002214293A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408