JPH05191383A - パリティ誤り検出方法 - Google Patents
パリティ誤り検出方法Info
- Publication number
- JPH05191383A JPH05191383A JP4019340A JP1934092A JPH05191383A JP H05191383 A JPH05191383 A JP H05191383A JP 4019340 A JP4019340 A JP 4019340A JP 1934092 A JP1934092 A JP 1934092A JP H05191383 A JPH05191383 A JP H05191383A
- Authority
- JP
- Japan
- Prior art keywords
- section
- circuit
- parity error
- input
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 データ処理装置における、ノイズに起因する
ようなランダムに発生するパリティ誤りを確実に検出
し、ハード的な固定した不良に起因するパリティ誤りを
も確実に検出する。 【構成】基準クロック発生回路１２と、データの転送量
を監視する監視単位時間を定義する区間クロック発生回
路１４と、パリティ誤りを検出したらアラーム信号を送
出するパリティ誤り演算回路１１とを備え、パリティ・
ビットが付加されたデータの入出力処理を行うデータ処
理装置のパリティ誤り検出方法において、回路１２，１
４により、回路１１からの少なくとも１回のアラーム信
号の発生に基づき発生時点の区間を異常状態区間とし、
最新の予め定められた少なくとも５つの区間分の区間状
態を更新保持する区間状態保持回路１３と、区間状態保
持回路１３に保持される最新の予め定められた少なくと
も５区間分の区間に異常状態区間が予め定められた少な
くとも３つの区間数存在するか判定し、存在したら障害
信号を出力する障害判定回路１５とを備える。
ようなランダムに発生するパリティ誤りを確実に検出
し、ハード的な固定した不良に起因するパリティ誤りを
も確実に検出する。 【構成】基準クロック発生回路１２と、データの転送量
を監視する監視単位時間を定義する区間クロック発生回
路１４と、パリティ誤りを検出したらアラーム信号を送
出するパリティ誤り演算回路１１とを備え、パリティ・
ビットが付加されたデータの入出力処理を行うデータ処
理装置のパリティ誤り検出方法において、回路１２，１
４により、回路１１からの少なくとも１回のアラーム信
号の発生に基づき発生時点の区間を異常状態区間とし、
最新の予め定められた少なくとも５つの区間分の区間状
態を更新保持する区間状態保持回路１３と、区間状態保
持回路１３に保持される最新の予め定められた少なくと
も５区間分の区間に異常状態区間が予め定められた少な
くとも３つの区間数存在するか判定し、存在したら障害
信号を出力する障害判定回路１５とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、伝送装置等における、
パリティ・ビットを付加されて入力するデータのパリテ
ィ誤り検出方法に関する。
パリティ・ビットを付加されて入力するデータのパリテ
ィ誤り検出方法に関する。
【０００２】
【従来の技術】データの伝送処理あるいは転送処理を行
なう伝送装置では、ノイズあるいは装置のインタフェー
ス不具合などによりデータに誤りが発生する可能性があ
る。このようなデータの誤りを検出するための方法とし
て、データを送信する側でデータ・ビットにパリティ・
ビットを付加し、データを受信する側でそのパリティの
検査を行ない、誤りを検出している。
なう伝送装置では、ノイズあるいは装置のインタフェー
ス不具合などによりデータに誤りが発生する可能性があ
る。このようなデータの誤りを検出するための方法とし
て、データを送信する側でデータ・ビットにパリティ・
ビットを付加し、データを受信する側でそのパリティの
検査を行ない、誤りを検出している。
【０００３】このパリティ誤り検出方法の１つとして、
予め定められた時間長を有する区間内、つまり監視単位
時間内におけるそれぞれのデータ（例えは、８ビット＋
パリティ・ビットあるいは３２ビット＋パリティ・ビッ
トなどのような）のパリティを検査し、その監視単位時
間内において少なくとも１回のパリティ誤りが検出され
ればその監視単位時間を異常区間と判定し、その異常区
間が予め定められた回数連続したときに障害が発生した
ものとみなす方法が知られている。
予め定められた時間長を有する区間内、つまり監視単位
時間内におけるそれぞれのデータ（例えは、８ビット＋
パリティ・ビットあるいは３２ビット＋パリティ・ビッ
トなどのような）のパリティを検査し、その監視単位時
間内において少なくとも１回のパリティ誤りが検出され
ればその監視単位時間を異常区間と判定し、その異常区
間が予め定められた回数連続したときに障害が発生した
ものとみなす方法が知られている。
【０００４】第６図および第７図は、１６ＭＨz の基準
クロックおよび８ＫＨz の区間クロック・パルスを使用
し、８ビット＋パリティ・ビットのパラレル・バス・デ
ータの入力処理を行なう伝送装置において、異常区間が
２回連続したときに障害が発生したものとみなす、従来
のパリティ誤り検出方法の構成を示す概略ブロック図、
およびその各部の信号のタイム・チャートである。第６
図において、パラレル・バス・データと付加されたパリ
ティ・ビットがパリティ誤り演算回路６１に入力され、
ここにおいてパリティ演算がなされパリティ誤りがある
かどうかが検査され、誤りがあればパリティ・アラーム
の信号を異常区間検出回路６３に送出し、異常区間検出
回路６３は、基準クロック発生回路６２および区間クロ
ック発生回路６４からのパルスを得て、パリティ・アラ
ームが少なくとも１回発生した区間を異常区間として１
監視単位時間分遅延して異常連続検査回路６５に信号を
送出し、異常連続検査回路６５は異常区間が２回連続し
ていれば障害信号を生成する、構成である。
クロックおよび８ＫＨz の区間クロック・パルスを使用
し、８ビット＋パリティ・ビットのパラレル・バス・デ
ータの入力処理を行なう伝送装置において、異常区間が
２回連続したときに障害が発生したものとみなす、従来
のパリティ誤り検出方法の構成を示す概略ブロック図、
およびその各部の信号のタイム・チャートである。第６
図において、パラレル・バス・データと付加されたパリ
ティ・ビットがパリティ誤り演算回路６１に入力され、
ここにおいてパリティ演算がなされパリティ誤りがある
かどうかが検査され、誤りがあればパリティ・アラーム
の信号を異常区間検出回路６３に送出し、異常区間検出
回路６３は、基準クロック発生回路６２および区間クロ
ック発生回路６４からのパルスを得て、パリティ・アラ
ームが少なくとも１回発生した区間を異常区間として１
監視単位時間分遅延して異常連続検査回路６５に信号を
送出し、異常連続検査回路６５は異常区間が２回連続し
ていれば障害信号を生成する、構成である。
【０００５】この動作の概略を第７図に示すタイム・チ
ャートを用いて説明する。区間Ｉにおいて、パリティ誤
りは４回発生しており、それに対応するパリティ・アラ
ームがパリティ誤り演算回路６１から”Ｈ”の信号で４
回出力されている。異常区間検出回路６３がこのパリテ
ィ・アラームによって、１監視単位時間分遅延して区間
IIにおいて”Ｈ”の異常区間信号を出力する。同様に、
区間IIにおいてはパリティ誤りは１回発生しており、そ
れによって異常区間検出回路６３は区間III において異
常区間信号を出力している。異常連続検査回路６５は区
間III で異常区間が連続していると判定し、その時点
で”Ｈ”の障害信号を１区間長分出力する。
ャートを用いて説明する。区間Ｉにおいて、パリティ誤
りは４回発生しており、それに対応するパリティ・アラ
ームがパリティ誤り演算回路６１から”Ｈ”の信号で４
回出力されている。異常区間検出回路６３がこのパリテ
ィ・アラームによって、１監視単位時間分遅延して区間
IIにおいて”Ｈ”の異常区間信号を出力する。同様に、
区間IIにおいてはパリティ誤りは１回発生しており、そ
れによって異常区間検出回路６３は区間III において異
常区間信号を出力している。異常連続検査回路６５は区
間III で異常区間が連続していると判定し、その時点
で”Ｈ”の障害信号を１区間長分出力する。
【０００６】この障害信号によって、ＬＥＤなどにより
外部表示がなされ、保守点検を促されることとなる。
外部表示がなされ、保守点検を促されることとなる。
【０００７】
【発明が解決しようとする課題】ところが、ここで問題
となるのは、パリティ誤りは、バスの障害、メモリ機能
の不良などのハード的な不具合だけでなく、装置内クロ
ックが二重化構成をとる様な場合クロック切替時にもパ
リティ誤りが発生する。この場合、上述の従来技術の検
出方法においては、監視単位時間にまたがってパリティ
誤りが発生する確立が高く、そのつど保守点検を促され
る。一方、そのクロック切替等でパリティ誤りを発生し
ない様に異常区間が３回連続したときに障害が発生した
ものとみなすように判定をあまくすると、メモリの或る
アドレス部分が不良の場合などに、その障害の検出がで
きない可能性が出てくることになる。
となるのは、パリティ誤りは、バスの障害、メモリ機能
の不良などのハード的な不具合だけでなく、装置内クロ
ックが二重化構成をとる様な場合クロック切替時にもパ
リティ誤りが発生する。この場合、上述の従来技術の検
出方法においては、監視単位時間にまたがってパリティ
誤りが発生する確立が高く、そのつど保守点検を促され
る。一方、そのクロック切替等でパリティ誤りを発生し
ない様に異常区間が３回連続したときに障害が発生した
ものとみなすように判定をあまくすると、メモリの或る
アドレス部分が不良の場合などに、その障害の検出がで
きない可能性が出てくることになる。
【０００８】本発明は、ノイズに起因するようなランダ
ムに発生するパリティ誤りを確実に検出し、ハード的な
固定した不良に起因するパリティ誤りをも確実に検出す
るパリティ誤り検出方法を提供することを目的とする。
ムに発生するパリティ誤りを確実に検出し、ハード的な
固定した不良に起因するパリティ誤りをも確実に検出す
るパリティ誤り検出方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】入出力動作を制御する基
準クロックを発生する基準クロック発生回路１２と、入
出力されるデータの転送量を監視する予め定められた監
視単位時間を定義する区間クロック発生回路１４と、パ
リティ誤りを検出したらアラーム信号を送出するパリテ
ィ誤り演算回路１１とを備える、パリティ・ビットが付
加されたデータの入出力処理を行うパリティ誤り検出方
法において、基準クロック発生回路１２と区間クロック
発生回路１４とによって、パリティ誤り演算回路１１か
らの少なくとも１回のアラーム信号の発生に基づき発生
時点の区間を異常状態区間とし、最新の予め定められた
少なくとも５つの区間分の区間状態を更新保持する、区
間状態保持回路１３と、区間状態保持回路１３に保持さ
れる最新の予め定められた少なくとも５区間分の区間に
異常状態区間が予め定められた少なくとも３つの区間数
存在するか判定し、存在したら障害信号を出力する、障
害判定回路１５と、を備えて構成する。
準クロックを発生する基準クロック発生回路１２と、入
出力されるデータの転送量を監視する予め定められた監
視単位時間を定義する区間クロック発生回路１４と、パ
リティ誤りを検出したらアラーム信号を送出するパリテ
ィ誤り演算回路１１とを備える、パリティ・ビットが付
加されたデータの入出力処理を行うパリティ誤り検出方
法において、基準クロック発生回路１２と区間クロック
発生回路１４とによって、パリティ誤り演算回路１１か
らの少なくとも１回のアラーム信号の発生に基づき発生
時点の区間を異常状態区間とし、最新の予め定められた
少なくとも５つの区間分の区間状態を更新保持する、区
間状態保持回路１３と、区間状態保持回路１３に保持さ
れる最新の予め定められた少なくとも５区間分の区間に
異常状態区間が予め定められた少なくとも３つの区間数
存在するか判定し、存在したら障害信号を出力する、障
害判定回路１５と、を備えて構成する。
【００１０】
【作用】パリティ誤り演算回路１１はバスデータと付加
されたパリティビットを入力し、パリティ誤りがあれば
誤りとして区間状態保持回路１３に出力する。区間状態
保持回路１３は最新の監視単位時間５区間分の状態履歴
を更新保持しており、基準クロック発生回路１２および
区間クロック発生回路１４からのクロック・パルスを得
て、パリティ・誤りが少なくとも１回入力されれば、そ
の区間を異常区間として保持する。区間状態保持回路１
３が保持する５区間分の区間状態履歴は障害判定回路１
５にそれぞれ出力されており、障害判定回路１５は、入
力されるそれぞれの区間状態の少なくとも３区間が異常
区間であるかどうかを判定する。少なくとも３区間が異
常区間であると判定された時点で、障害判定回路１５は
障害信号を出力する。
されたパリティビットを入力し、パリティ誤りがあれば
誤りとして区間状態保持回路１３に出力する。区間状態
保持回路１３は最新の監視単位時間５区間分の状態履歴
を更新保持しており、基準クロック発生回路１２および
区間クロック発生回路１４からのクロック・パルスを得
て、パリティ・誤りが少なくとも１回入力されれば、そ
の区間を異常区間として保持する。区間状態保持回路１
３が保持する５区間分の区間状態履歴は障害判定回路１
５にそれぞれ出力されており、障害判定回路１５は、入
力されるそれぞれの区間状態の少なくとも３区間が異常
区間であるかどうかを判定する。少なくとも３区間が異
常区間であると判定された時点で、障害判定回路１５は
障害信号を出力する。
【００１１】
【実施例】以下、図面に基づいて本発明の一実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００１２】第１図は、本発明によるパリティ誤り検出
方法の構成を示すブロック図である。図において、パリ
ティ誤り演算回路１１にはパラレル・バス・データと付
加されたパリティ・ビットが入力され、ここでパリティ
演算がなされてパリティ誤りがあるかどうかが検査され
る。パリティ誤りがあればパリティ誤り演算回路１１は
パリティ・誤りの信号を区間状態保持回路１３に出力す
る。区間状態保持回路１３は最新の監視単位時間５区間
分の状態履歴を更新保持しており、基準クロック発生回
路１２および区間クロック発生回路１４からのクロック
・パルスを得て、パリティ・誤りが少なくとも１回入力
されれば、その区間を異常区間として保持する。区間状
態保持回路１３が保持する５区間分の区間状態履歴は障
害判定回路１５にそれぞれ出力されており、障害判定回
路１５は、入力されるそれぞれの区間状態の少なくとも
３区間が異常区間であるかどうかを判定している。少な
くとも３区間が異常区間であると判定された時点で、障
害判定回路１５は障害信号を出力する。
方法の構成を示すブロック図である。図において、パリ
ティ誤り演算回路１１にはパラレル・バス・データと付
加されたパリティ・ビットが入力され、ここでパリティ
演算がなされてパリティ誤りがあるかどうかが検査され
る。パリティ誤りがあればパリティ誤り演算回路１１は
パリティ・誤りの信号を区間状態保持回路１３に出力す
る。区間状態保持回路１３は最新の監視単位時間５区間
分の状態履歴を更新保持しており、基準クロック発生回
路１２および区間クロック発生回路１４からのクロック
・パルスを得て、パリティ・誤りが少なくとも１回入力
されれば、その区間を異常区間として保持する。区間状
態保持回路１３が保持する５区間分の区間状態履歴は障
害判定回路１５にそれぞれ出力されており、障害判定回
路１５は、入力されるそれぞれの区間状態の少なくとも
３区間が異常区間であるかどうかを判定している。少な
くとも３区間が異常区間であると判定された時点で、障
害判定回路１５は障害信号を出力する。
【００１３】第２図は、区間状態保持回路１３の一実施
例構成を示すブロック図である。
例構成を示すブロック図である。
【００１４】図において、パリティ誤り演算回路１１か
らのパリティ・誤り信号がＯＲ回路２２の一方の入力部
に入力され、その出力信号がＤフリップフロップ回路２
４eのＤ入力部に入力される。Ｄフリップフロップ回路
２４e のＱ出力信号がＡＮＤ回路２１の一方の入力部お
よびデータセレクタ２３d のＢ入力部に入力される。区
間クロック発生回路１４からの８ＫＨｚの区間クロック
・パルスがＡＮＤ回路２１のもう一方の入力部に入力さ
れ、その出力がＯＲ回路２２のもう一方の入力部に入力
される。基準クロック発生回路１２からの８ＭＨｚの基
準クロック信号がＤフリップフロップ回路２４a 〜２４
e のクロック入力部に入力される。区間クロック・パル
スはまた、データセレクタ２３a 〜２３d のＳ入力部に
入力される。データセレクタ２３a 〜２３d のそれぞれ
のＹ出力信号はＤフリップフロップ回路２４a 〜２４d
の対応するＤ入力部に入力される。Ｄフリップフロップ
回路２４a 〜２４d のＱ出力信号は、それぞれデータセ
レクタ２３a 〜２３d の対応するＡ入力部およびＢ入力
部に入力される。ただし、Ｄフリップフロップ回路２４
a のＱ出力信号はデータセレクタ２３a のＡ入力部にの
み入力されている。また、Ｄフリップフロップ回路２４
a 〜２４e のＱ出力部は、端子Ｄa 〜Ｄe に接続されて
いる。
らのパリティ・誤り信号がＯＲ回路２２の一方の入力部
に入力され、その出力信号がＤフリップフロップ回路２
４eのＤ入力部に入力される。Ｄフリップフロップ回路
２４e のＱ出力信号がＡＮＤ回路２１の一方の入力部お
よびデータセレクタ２３d のＢ入力部に入力される。区
間クロック発生回路１４からの８ＫＨｚの区間クロック
・パルスがＡＮＤ回路２１のもう一方の入力部に入力さ
れ、その出力がＯＲ回路２２のもう一方の入力部に入力
される。基準クロック発生回路１２からの８ＭＨｚの基
準クロック信号がＤフリップフロップ回路２４a 〜２４
e のクロック入力部に入力される。区間クロック・パル
スはまた、データセレクタ２３a 〜２３d のＳ入力部に
入力される。データセレクタ２３a 〜２３d のそれぞれ
のＹ出力信号はＤフリップフロップ回路２４a 〜２４d
の対応するＤ入力部に入力される。Ｄフリップフロップ
回路２４a 〜２４d のＱ出力信号は、それぞれデータセ
レクタ２３a 〜２３d の対応するＡ入力部およびＢ入力
部に入力される。ただし、Ｄフリップフロップ回路２４
a のＱ出力信号はデータセレクタ２３a のＡ入力部にの
み入力されている。また、Ｄフリップフロップ回路２４
a 〜２４e のＱ出力部は、端子Ｄa 〜Ｄe に接続されて
いる。
【００１５】第３図は、障害判定回路１５の一実施例構
成を示すブロック図である。
成を示すブロック図である。
【００１６】図において、ＡＮＤ回路３１a には端子Ｄ
a 、Ｄb およびＤc の出力信号が入力され、ＡＮＤ回路
３１b には端子Ｄa 、Ｄb およびＤd の出力信号が入力
され、ＡＮＤ回路３１c には端子Ｄa 、Ｄc およびＤd
の出力信号が入力され、ＡＮＤ回路３１d には端子Ｄ
b 、Ｄc およびＤd の出力信号が入力され、ＡＮＤ回路
３１e には端子Ｄa 、Ｄb およびＤe の出力信号が入力
され、ＡＮＤ回路３１fには端子Ｄa 、Ｄc およびＤe
の出力信号が入力され、ＡＮＤ回路３１g には端子Ｄ
b 、Ｄc およびＤe の出力信号が入力され、ＡＮＤ回路
３１h には端子Ｄa、Ｄd およびＤe の出力信号が入力
され、ＡＮＤ回路３１i には端子Ｄb 、ＤdおよびＤe
の出力信号が入力され、また、 ＡＮＤ回路３１j には端
子Ｄc 、ＤdおよびＤe の出力信号が入力される。ＡＮ
Ｄ回路３１a 〜３１j の出力信号はＯＲ回路３２にそれ
ぞれ入力され、ＯＲ回路３２の出力信号はデータセレク
タ３３のＢ入力部に入力される。データセレクタ３３の
Ｙ出力信号はＤフリップフロップ回路３４のＤ入力部に
入力され、Ｄフリップフロップ回路３４のＱ出力信号は
端子Ｄout に出力されるとともに、データセレクタ３３
のＡ入力部に出力される。データセレクタ３３のＳ入力
部には区間クロック発生回路１４からの区間クロック・
パルスが入力され、Ｄフリップフロップ回路３４のクロ
ック入力部には基準クロック発生回路１２からの基準ク
ロックが入力される。なお、第２図の端子Ｄa 〜Ｄe は
第３図の端子Ｄa 〜Ｄe と対応して同一のものである。
a 、Ｄb およびＤc の出力信号が入力され、ＡＮＤ回路
３１b には端子Ｄa 、Ｄb およびＤd の出力信号が入力
され、ＡＮＤ回路３１c には端子Ｄa 、Ｄc およびＤd
の出力信号が入力され、ＡＮＤ回路３１d には端子Ｄ
b 、Ｄc およびＤd の出力信号が入力され、ＡＮＤ回路
３１e には端子Ｄa 、Ｄb およびＤe の出力信号が入力
され、ＡＮＤ回路３１fには端子Ｄa 、Ｄc およびＤe
の出力信号が入力され、ＡＮＤ回路３１g には端子Ｄ
b 、Ｄc およびＤe の出力信号が入力され、ＡＮＤ回路
３１h には端子Ｄa、Ｄd およびＤe の出力信号が入力
され、ＡＮＤ回路３１i には端子Ｄb 、ＤdおよびＤe
の出力信号が入力され、また、 ＡＮＤ回路３１j には端
子Ｄc 、ＤdおよびＤe の出力信号が入力される。ＡＮ
Ｄ回路３１a 〜３１j の出力信号はＯＲ回路３２にそれ
ぞれ入力され、ＯＲ回路３２の出力信号はデータセレク
タ３３のＢ入力部に入力される。データセレクタ３３の
Ｙ出力信号はＤフリップフロップ回路３４のＤ入力部に
入力され、Ｄフリップフロップ回路３４のＱ出力信号は
端子Ｄout に出力されるとともに、データセレクタ３３
のＡ入力部に出力される。データセレクタ３３のＳ入力
部には区間クロック発生回路１４からの区間クロック・
パルスが入力され、Ｄフリップフロップ回路３４のクロ
ック入力部には基準クロック発生回路１２からの基準ク
ロックが入力される。なお、第２図の端子Ｄa 〜Ｄe は
第３図の端子Ｄa 〜Ｄe と対応して同一のものである。
【００１７】第４図は、第２図および第３図のデータセ
レクタの論理機能を説明する図である。Ｓ入力部が”
Ｈ”の状態のときはＡ入力部の信号がＹ出力部に出力さ
れ、”Ｌ”の状態のときはＢ入力部の信号がＹ出力部に
出力される。
レクタの論理機能を説明する図である。Ｓ入力部が”
Ｈ”の状態のときはＡ入力部の信号がＹ出力部に出力さ
れ、”Ｌ”の状態のときはＢ入力部の信号がＹ出力部に
出力される。
【００１８】第５図は、区間状態保持回路１３および障
害判定回路１５の各動作を説明するタイム・チャートで
ある。
害判定回路１５の各動作を説明するタイム・チャートで
ある。
【００１９】以下、本発明のパリティ誤り検出方法の動
作について説明する。
作について説明する。
【００２０】第５図の区間Ｉの監視単位時間において、
入力したデータにパリティ誤りがある場合、パリティ誤
り演算回路１１がパリティ誤りの発生を検出し、パリテ
ィ・誤り信号をＯＲ回路２２の一方に出力する。これに
より、Ｄフリップフロップ回路２４e のＤ入力部は”
Ｈ”の状態に保持される。Ｄフリップフロップ回路２４
e のクロック入力部に入力される基準クロック発生回路
１２からのクロック・パルスは十分に高速であり、Ｑ出
力部は即座に”Ｈ”の状態に変化する。Ｄフリップフロ
ップ回路２４e のＱ出力信号がＡＮＤ回路２１の一方
に、そして区間クロック発生回路１４からの区間クロッ
ク・パルスがもう一方に入力されているので、区間クロ
ック・パルスの立ち下がりまでＤフリップフロップ回路
２４e のＱ出力部、つまり端子Ｄe は”Ｈ”状態に保持
される。同様に、区間IIにおいても、最初のパリティ・
誤り入力時点から区間IIの区間クロック・パルスの立ち
下がりまでの間、端子Ｄe は”Ｈ”状態に保持される。
すなわち、端子Ｄe は、少なくとも１回のパリティ・誤
りが発生すれば、その時点からその区間の終了まで、”
Ｈ”状態に保持されることとなる。
入力したデータにパリティ誤りがある場合、パリティ誤
り演算回路１１がパリティ誤りの発生を検出し、パリテ
ィ・誤り信号をＯＲ回路２２の一方に出力する。これに
より、Ｄフリップフロップ回路２４e のＤ入力部は”
Ｈ”の状態に保持される。Ｄフリップフロップ回路２４
e のクロック入力部に入力される基準クロック発生回路
１２からのクロック・パルスは十分に高速であり、Ｑ出
力部は即座に”Ｈ”の状態に変化する。Ｄフリップフロ
ップ回路２４e のＱ出力信号がＡＮＤ回路２１の一方
に、そして区間クロック発生回路１４からの区間クロッ
ク・パルスがもう一方に入力されているので、区間クロ
ック・パルスの立ち下がりまでＤフリップフロップ回路
２４e のＱ出力部、つまり端子Ｄe は”Ｈ”状態に保持
される。同様に、区間IIにおいても、最初のパリティ・
誤り入力時点から区間IIの区間クロック・パルスの立ち
下がりまでの間、端子Ｄe は”Ｈ”状態に保持される。
すなわち、端子Ｄe は、少なくとも１回のパリティ・誤
りが発生すれば、その時点からその区間の終了まで、”
Ｈ”状態に保持されることとなる。
【００２１】データセレクタ２３d においては、端子Ｄ
e の信号がＢ入力部に入力されており、区間クロック・
パルスがＳ入力部に入力されている。区間Ｉの時点で
は、区間クロック・パルスが”Ｈ”の状態であるため、
Ａ入力部の信号（以前の状態は”Ｌ”とする）が選択さ
れてＹ出力部に出力され、その信号がＤフリップフロッ
プ回路２４d のＤ入力端子に入力される。この状態で
は、Ｄフリップフロップ回路２４d のＱ出力部、つまり
端子Ｄd は”Ｌ”の状態である。区間Ｉの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、Ｂ入
力部の信号が選択され、この時点の端子Ｄe の状態”
Ｈ”がＤ入力部に入力され、Ｑ出力部、端子Ｄd 、およ
びＡ入力部が”Ｈ”に変化する。区間IIの開始、すなわ
ち、区間クロック・パルスの立ち上がりによって、Ａ入
力部の信号が選択され、この時点の端子Ｄd は状態”
Ｈ”が保持されたままである。区間IIの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、Ｂ入
力部の信号が選択され、この時点の端子Ｄe の状態”
Ｈ”が端子Ｄd に保持されたままとなる。このようにし
て、端子Ｄd の状態が”Ｌ”となるのは区間IVの開始時
点において区間クロック・パルスが立ち上がるときであ
る。すなわち、少なくとも１回のパリティ・誤りが発生
した区間を１監視単位時間分ずらして”Ｈ”状態に保持
することとなる。
e の信号がＢ入力部に入力されており、区間クロック・
パルスがＳ入力部に入力されている。区間Ｉの時点で
は、区間クロック・パルスが”Ｈ”の状態であるため、
Ａ入力部の信号（以前の状態は”Ｌ”とする）が選択さ
れてＹ出力部に出力され、その信号がＤフリップフロッ
プ回路２４d のＤ入力端子に入力される。この状態で
は、Ｄフリップフロップ回路２４d のＱ出力部、つまり
端子Ｄd は”Ｌ”の状態である。区間Ｉの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、Ｂ入
力部の信号が選択され、この時点の端子Ｄe の状態”
Ｈ”がＤ入力部に入力され、Ｑ出力部、端子Ｄd 、およ
びＡ入力部が”Ｈ”に変化する。区間IIの開始、すなわ
ち、区間クロック・パルスの立ち上がりによって、Ａ入
力部の信号が選択され、この時点の端子Ｄd は状態”
Ｈ”が保持されたままである。区間IIの終了、すなわ
ち、区間クロック・パルスの立ち下がりによって、Ｂ入
力部の信号が選択され、この時点の端子Ｄe の状態”
Ｈ”が端子Ｄd に保持されたままとなる。このようにし
て、端子Ｄd の状態が”Ｌ”となるのは区間IVの開始時
点において区間クロック・パルスが立ち上がるときであ
る。すなわち、少なくとも１回のパリティ・誤りが発生
した区間を１監視単位時間分ずらして”Ｈ”状態に保持
することとなる。
【００２２】同様に、端子Ｄc 、Ｄb およびＤa におい
ても、それぞれが１監視単位時間分順にずらされて、パ
リティ・誤りが発生した区間が異常区間として”Ｈ”状
態に保持されることが分かる。
ても、それぞれが１監視単位時間分順にずらされて、パ
リティ・誤りが発生した区間が異常区間として”Ｈ”状
態に保持されることが分かる。
【００２３】つまり、端子Ｄa 、Ｄb 、Ｄc 、Ｄd およ
びＤe は、５つの最新の監視単位時間つまり区間Ｉ、I
I、III 、IVおよびＶでのパリティ誤り発生の有無を更
新保持するのである。
びＤe は、５つの最新の監視単位時間つまり区間Ｉ、I
I、III 、IVおよびＶでのパリティ誤り発生の有無を更
新保持するのである。
【００２４】３つの入力端子を有するＡＮＤ回路３１a
〜３１j は、端子Ｄe 、Ｄd 、Ｄc、Ｄb およびＤa が
保持する５つの区間の状態に少なくとも３の異常区間が
存在するかどうかを判定する。すなわち、端子Ｄe 、Ｄ
d 、Ｄc 、Ｄb およびＤa からの全ての種類の３つの組
み合わせの信号それぞれが入力され、その３つの信号が
全て”Ｈ”であればＡＮＤ回路出力部に”Ｈ”状態が出
力される。ＡＮＤ回路３１a 〜３１j のそれぞれの出力
信号はＯＲ回路３２に入力され、その出力信号がデータ
セレクタ３３のＢ入力部に入力される。データセレクタ
３３のＹ出力部はＤフリップフロップ回路３４のＤ入力
部に入力され、そのＱ出力部は端子Ｄou t およびデータ
セレクタ３３のＡ入力部に出力される。すなわち、ここ
でもまた、ＯＲ回路３２の出力が”Ｈ”状態となった時
点で、その異常区間に相当する間の”Ｈ”状態信号が障
害信号として端子Ｄout に出力される。
〜３１j は、端子Ｄe 、Ｄd 、Ｄc、Ｄb およびＤa が
保持する５つの区間の状態に少なくとも３の異常区間が
存在するかどうかを判定する。すなわち、端子Ｄe 、Ｄ
d 、Ｄc 、Ｄb およびＤa からの全ての種類の３つの組
み合わせの信号それぞれが入力され、その３つの信号が
全て”Ｈ”であればＡＮＤ回路出力部に”Ｈ”状態が出
力される。ＡＮＤ回路３１a 〜３１j のそれぞれの出力
信号はＯＲ回路３２に入力され、その出力信号がデータ
セレクタ３３のＢ入力部に入力される。データセレクタ
３３のＹ出力部はＤフリップフロップ回路３４のＤ入力
部に入力され、そのＱ出力部は端子Ｄou t およびデータ
セレクタ３３のＡ入力部に出力される。すなわち、ここ
でもまた、ＯＲ回路３２の出力が”Ｈ”状態となった時
点で、その異常区間に相当する間の”Ｈ”状態信号が障
害信号として端子Ｄout に出力される。
【００２５】このように、最新の監視単位時間５区間分
の状態履歴を更新保持しており、パリティ・誤りが少な
くとも１回入力すれば、その区間を異常区間として保持
し、少なくとも３区間が異常区間と判定された時点で、
障害信号を出力することができる。
の状態履歴を更新保持しており、パリティ・誤りが少な
くとも１回入力すれば、その区間を異常区間として保持
し、少なくとも３区間が異常区間と判定された時点で、
障害信号を出力することができる。
【００２６】
【発明の効果】以上説明したように、本発明は、ノイズ
に起因するようなランダムに発生するパリティ誤りを確
実に検出し、ハード的な不良に起因するパリティ誤りを
も確実に検出するパリティ誤り検出方法を提供すること
ができる。
に起因するようなランダムに発生するパリティ誤りを確
実に検出し、ハード的な不良に起因するパリティ誤りを
も確実に検出するパリティ誤り検出方法を提供すること
ができる。
【図１】本発明によるパリティ誤り検出方法の構成を示
すブロック図である。
すブロック図である。
【図２】区間状態保持回路の一実施例構成を示すブロッ
ク図である。
ク図である。
【図３】障害判定回路の一実施例構成を示すブロック図
である。
である。
【図４】データセレクタの論理機能を説明する図であ
る。
る。
【図５】区間状態保持回路および障害判定回路の各動作
を説明するタイム・チャート。
を説明するタイム・チャート。
【図６】従来技術によるパリティ誤り検出方法の構成を
示す概略ブロック図である。
示す概略ブロック図である。
【図７】従来技術によるパリティ誤り検出方法の動作を
説明するタイム・チャート。
説明するタイム・チャート。
１１、６１ パリティ誤り演算回路 １２、６２ 基準クロック発生回路 １３ 区間状態保持回路 １４、６４ 区間クロック発生回路 １５ 障害判定回路 ２１、３１a 〜３１j ＡＮＤ回路 ２２、３２ ＯＲ回路 ２３a 〜２３d 、３３ データセレクタ ２４a 〜２４e 、３４ Ｄフリップフロップ回路 ６３ 異常区間検出回路 ６５ 異常連続検査回路
Claims (1)
- 【請求項１】 入出力動作を制御する基準クロックを発
生する基準クロック発生回路（１２）と、入出力される
データを監視する予め定められた監視単位時間を定義す
る区間クロック発生回路（１４）と、パリティ誤りを検
出したらアラーム信号を送出するパリティ誤り演算回路
（１１）とを備える、パリティ・ビットが付加されたデ
ータの入出力を行うパリティ誤り検出方法において、 前記基準クロック発生回路（１２）と前記区間クロック
発生回路（１４）とによって、前記パリティ誤り演算回
路（１１）からの少なくとも１回のアラーム信号の発生
に基づき発生時点の区間を異常状態区間とし、最新の予
め定められた少なくとも５つの区間分の区間状態を更新
保持する、区間状態保持回路（１３）と、 前記区間状態保持回路（１３）に保持される前記最新の
予め定められた少なくとも５区間分の区間に前記異常状
態区間が予め定められた少なくとも３つの区間数存在す
るか判定し、存在したら障害信号を出力する、障害判定
回路１５と、 を備えたことを特徴とするパリティ誤り検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019340A JPH05191383A (ja) | 1992-01-09 | 1992-01-09 | パリティ誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019340A JPH05191383A (ja) | 1992-01-09 | 1992-01-09 | パリティ誤り検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191383A true JPH05191383A (ja) | 1993-07-30 |
Family
ID=11996673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019340A Withdrawn JPH05191383A (ja) | 1992-01-09 | 1992-01-09 | パリティ誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191383A (ja) |
-
1992
- 1992-01-09 JP JP4019340A patent/JPH05191383A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10340212A (ja) | クロック同期バス上の障害を分離する方法 | |
| JPH05276171A (ja) | 通信制御装置 | |
| JPH05191383A (ja) | パリティ誤り検出方法 | |
| JP2002252660A (ja) | シリアルデータ通信装置及び通信エラー検出方法 | |
| EP0227695A1 (en) | Skew insensitive fault detect and signal routing device | |
| JP2817723B2 (ja) | タイマ診断回路 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP2725706B2 (ja) | 装置内監視システム | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JPH1011324A (ja) | 信号送出回路 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| JPH07120271B2 (ja) | 算術論理装置 | |
| JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
| JPS63136141A (ja) | 障害処理方式 | |
| JP2001256173A (ja) | カード実装状態監視装置及びカード実装状態監視方法 | |
| JPH10307601A (ja) | Ｃｐｕの出力制御回路 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH06244822A (ja) | データ通信方式 | |
| JPH088996A (ja) | 障害検出装置 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JPH1051284A (ja) | クロック信号の異常検出回路 | |
| JPH0324635A (ja) | データ比較回路の誤り検出方式 | |
| JP2002214293A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |