CN117217320A - 一种测控系统、数据处理方法、电子设备及存储介质 - Google Patents
一种测控系统、数据处理方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117217320A CN117217320A CN202311474062.1A CN202311474062A CN117217320A CN 117217320 A CN117217320 A CN 117217320A CN 202311474062 A CN202311474062 A CN 202311474062A CN 117217320 A CN117217320 A CN 117217320A
- Authority
- CN
- China
- Prior art keywords
- fpga
- slave
- master
- state information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 82
- 238000003672 processing method Methods 0.000 title claims abstract description 17
- 238000004364 calculation method Methods 0.000 claims abstract description 73
- 238000012545 processing Methods 0.000 claims abstract description 63
- 238000004891 communication Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 63
- 230000002159 abnormal effect Effects 0.000 claims description 37
- 238000004590 computer program Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
本申请提供了一种测控系统、数据处理方法、电子设备及存储介质。所述测控系统包括：测控主机、主FPGA和从FPGA，测控主机分别与主FPGA和从FPGA通信连接，以向主FPGA和从FPGA发送用于控制超导量子芯片的控制数据；所述主FPGA和所述从FPGA通信连接，以根据对方的第一状态信息确定所述主FPGA和所述从FPGA中的第一FPGA，并由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片；并根据对方的第二状态信息确定所述主FPGA和所述从FPGA中的第二FPGA，并由所述第二FPGA处理所述超导量子芯片反馈的计算结果数据。本申请可以最大程度地保障测控系统的稳定性。
Description
技术领域
本申请涉及量子计算技术领域，尤其涉及一种测控系统、数据处理方法、电子设备及存储介质。
背景技术
超导量子计算机主要由超导量子芯片、稀释制冷机、测控系统、量子软件四部分组成，其中测控系统负责控制超导量子芯片计算和结果读取，特别是波形发生与读取模块，在整个超导量子计算机中具有关键作用，其可靠性决定着超导量子计算机工作的稳定可靠。如何保证测控系统的稳定性是目前亟待解决的问题。
发明内容
本申请实施例提供一种测控系统、数据处理方法、电子设备及存储介质，以通过设计主从FPGA的备份容错的方式，最大程度地确保测控系统的稳定性。
为了解决上述技术问题，本申请实施例是这样实现的：
第一方面，本申请实施例提供了一种测控系统方法，所述测控系统包括：测控主机、主FPGA和从FPGA，其中，
所述测控主机分别与所述主FPGA和所述从FPGA通信连接，以向所述主FPGA和所述从FPGA发送用于控制超导量子芯片的控制数据；
所述主FPGA和所述从FPGA通信连接，以根据对方的第一状态信息确定所述主FPGA和所述从FPGA中的第一FPGA，并由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片；并根据对方的第二状态信息确定所述主FPGA和所述从FPGA中的第二FPGA，并由所述第二FPGA处理所述超导量子芯片反馈的计算结果数据。
可选地，所述测控系统还包括：交换机，
所述测控主机通过所述交换机与所述主FPGA和所述从FPGA通信连接。
可选地，所述主FPGA设置于主FPGA板上，所述从FPGA设置于从FPGA板上，微波信号输入连接器和微波信号输出连接器设置于所述主FPGA板上，所述从FPGA板通过连接器扣接于所述主FPGA板上。
第二方面，本申请实施例提供了一种数据处理方法，所述方法包括：
在接收到测控主机发出的用于控制超导量子芯片的控制数据之后，根据主FPGA和从FPGA的第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，以由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片；
在接收到超导量子芯片反馈的计算结果数据之后，根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据。
可选地，所述根据主FPGA和从FPGA的第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，包括：
根据所述主FPGA和所述从FPGA分别向对方发送第一心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第一状态信息；
根据所述第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA。
可选地，所述根据所述第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，包括：
在所述第一状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态的情况下，将所述主FPGA确定为第一FPGA；
在所述第一状态信息指示所述主FPGA处于正常工作状态，且所述从FPGA处于异常工作状态的情况下，将所述主FPGA确定为第一FPGA；
在所述第一状态信息指示所述主FPGA处于异常工作状态，且所述从FPGA处于正常工作状态的情况下，将所述从FPGA确定为第一FPGA。
可选地，所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
根据所述主FPGA和所述从FPGA分别向对方发送第二心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第二状态信息；
根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA。
可选地，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量小于数据量阈值的情况下，将所述主FPGA作为所述第二FPGA。
可选地，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量大于或等于数据量阈值的情况下，将所述主FPGA和所述从FPGA共同作为所述第二FPGA。
可选地，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA处于正常工作状态，所述从FPGA处于异常工作状态的情况下，将所述主FPGA作为所述第二FPGA。
可选地，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA处于异常工作状态，所述从FPGA处于正常工作状态的情况下，将所述从FPGA作为所述第二FPGA。
可选地，所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据，包括：
在将所述主FPGA和所述从FPGA作为所述第二FPGA的情况下，获取由所述主FPGA生成的数据处理命令；
将所述数据处理命令发送至所述从FPGA，以指示所述从FPGA根据数据处理命令处理所述计算结果数据中的第二结果数据；
其中，所述主FPGA处理所述计算结果数据中的第一结果数据，所述第一结果数据和所述第二结果数据共同组成所述计算结果数据。
可选地，在所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据之后，还包括：
获取所述计算结果数据对应的数据处理结果；
在所述数据处理结果为异常结果的情况下，根据所述主FPGA和所述从FPGA的第三状态信息，确定所述主FPGA和所述从FPGA中的第三FPGA，以由所述第三FPGA向所述超导量子芯片重新发送微波控制信号；
在所述数据处理结果为正常结果的情况下，将所述数据处理结果发送给所述测控主机。
第三方面，本申请实施例提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一项所述的数据处理方法。
第四方面，本申请实施例提供了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行上述任一项所述的数据处理方法。
在本申请实施例中，测控系统包括：测控主机、主FPGA和从FPGA，其中，测控主机分别与主FPGA和从FPGA通信连接，以向主FPGA和从FPGA发送用于控制超导量子芯片的控制数据，主FPGA和从FPGA通信连接，以根据对方的第一状态信息确定主FPGA和所述从FPGA中的第一FPGA，并由第一FPGA将所述控制数据对应的微波控制信号发送给超导量子芯片，并根据对方的第二状态信息确定主FPGA和从FPGA中的第二FPGA，并由第二FPGA处理超导量子芯片反馈的计算结果数据。本申请实施例通过在测控系统中设置主FPGA和从FPGA以向超导量子芯片发送微波控制信号，并处理超导量子芯片反馈的计算结果数据，在主FPGA和从FPGA中任一个FPGA异常时，不影响测控系统的正常运行，最大程度地保障了测控系统的稳定性。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种测控系统的结构示意图；
图2为本申请实施例提供的一种数据处理方法的步骤流程图；
图3为本申请实施例提供的一种第一FPGA确定方法的步骤流程图；
图4为本申请实施例提供的另一种第一FPGA确定方法的步骤流程图；
图5为本申请实施例提供的一种第二FPGA确定方法的步骤流程图；
图6为本申请实施例提供的另一种第二FPGA确定方法的步骤流程图；
图7为本申请实施例提供的一种计算结果数据处理方法的步骤流程图；
图8为本申请实施例提供的一种微波控制信号发送方法的步骤流程图；
图9为本申请实施例提供的一种测控系统的示意图；
图10为本申请实施例提供的一种主从FPGA板信号连接的示意图；
图11为本申请实施例提供的一种主从FPGA板输入输出信号流向的示意图；
图12为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参照图1，示出了本申请实施例提供的一种测控系统的结构示意图。
如图1所示，该测控系统10可以包括：测控主机11、主FPGA（Field-ProgrammableGate Array，现场可编程门阵列）12和从FPGA13，其中，
测控主机11可以分别与主FPGA12和从FPGA13通信连接，以向主FPGA12和从FPGA13发送用于控制超导量子芯片的控制数据。
主FPGA12和从FPGA13通信连接，以根据对方的第一状态信息确定主FPGA12和从FPGA13中的第一FPGA，并由第一FPGA将控制数据对应的微波控制信号发送给超导量子芯片。同时，可以根据对方的第二状态信息确定主FPGA12和从FPGA13中的第二FPGA，并由第二FPGA处理超导量子芯片反馈的计算结果数据。
在具体实现中，主FPGA12和从FPGA13之间可以通过SPI（Serial PeripheralInterface，串行外设接口）总线实现心跳通信，以判断对方是否正常。主FPGA12和从FPGA13可以通过GTX/GTH进行数据传输通信，用于主FPGA12和从FPGA13进行数据传输。
主FPGA12和从FPGA13可以向对方发送心跳信号，并根据对方的心跳反馈信息判断对方是否异常，在均正常时，则由主FPGA12向超导量子芯片发送微波控制信号，并处理超导量子芯片反馈的计算结果数据。在主FPGA12异常时，则从FPGA13负责所有工作。
当然，在实际应用中，也可以由测控系统分别向主FPGA12和从FPGA13发送心跳信号，以根据主FPGA12和从FPGA13的心跳反馈信息，确定主FPGA12和从FPGA13的状态信息。例如，可以由测控系统按照设定时长向主FPGA和从FPGA间隔发送心跳信号，若测控系统接收到主FPGA和从FPGA反馈的信息，则表示主FPGA和从FPGA均正常。若未接收到主FPGA和/或从FPGA，则表示主FPGA和/或从FPGA出现异常等。
可以理解地，上述示例仅是为了更好地理解本申请实施例提供的技术方案而列举的示例，不作为对本实施例的唯一限制。
在上述实现过程中，主FPGA和从FPGA以向超导量子芯片发送微波控制信号，并处理超导量子芯片反馈的计算结果数据，在主FPGA和从FPGA中任一个FPGA异常时，不影响测控系统的正常运行，最大程度地保障了测控系统的稳定性。
在本申请的一种具体实现中，测控系统110还可以包括：交换机14。测控主机11可以通过交换机14分别与主FPGA12和从FPGA13通信连接。
本申请实施例通过设置交换机，可以实现测控主机与多个FPGA（即主FPGA和从FPGA）进行通信。
在本示例中，主FPGA和从FPGA内均设置有AD（Analog to Digital Convert，模拟数字转换）芯片、DA（Digital to Analog Convert，数字模拟转换）芯片和EEPROM（Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器）芯片，EEPROM芯片内保存有对应FPGA的IP地址，主FPGA和从FPGA采用相同的时钟信号和外部同步触发信号。为了便于网络通信，主从FPGA板上设计有EEPROM芯片，在EEPROM芯片内保存有主从FPGA板自身IP地址，启动时FPGA会读取自身IP地址及其它信息。
根据系统实时性要求及测控模块（即主FPGA和从FPGA）与测控主机通信数据量估算采用千兆网络接口通过交换机与测控主机实现数据通信，为实现模块全面容错功能，核心FPGA模块采用冗余设计，每个FPGA模块均通过千兆网络和交换机与测控主机连接。
在本申请的另一种具体实现中，主FPGA设置于主FPGA板上，从FPGA设置于从FPGA板上，微波信号输入连接器和微波信号输出连接器设置于主FPGA板上，从FPGA板通过连接器扣接于主FPGA板上。
在本示例中，主FPGA板和从FPGA板均可以为但不限于PCB（Printed CircuitBoard，印制电路板）板。
为了最大程度实现容错设计，采用双FPGA冗余设计，一个FPGA为主，另外一个FPGA为从，为了减少模块体积，2个FPGA分别设计在不同PCB板上，通过连接器堆叠连接，主FPGA板作为底板，微波信号输入输出连接器都设计在底板上，从FPGA板通过连接器扣在主FPGA上，该设计可满足在不需要容错情况下只保留主FPGA板工作的需求。即以主FPGA作为主板，微波信号输入连接器和微波信号输出连接器设置于主板上，从FPGA通过连接器扣接于主板上。
在本申请的另一种具体实现中，为了最大程度实现可靠性，主FPGA和从FPGA板设计时，除了微波开关外的所有信号包括电源设计均可以是独立设计的，不进行复用。
本申请实施例提供的测控系统，包括：测控主机、主FPGA和从FPGA，其中，测控主机分别与主FPGA和从FPGA通信连接，以向主FPGA和从FPGA发送用于控制超导量子芯片的控制数据，主FPGA和从FPGA通信连接，以根据对方的第一状态信息确定主FPGA和所述从FPGA中的第一FPGA，并由第一FPGA将所述控制数据对应的微波控制信号发送给超导量子芯片，并根据对方的第二状态信息确定主FPGA和从FPGA中的第二FPGA，并由第二FPGA处理超导量子芯片反馈的计算结果数据。本申请实施例通过在测控系统中设置主FPGA和从FPGA以向超导量子芯片发送微波控制信号，并处理超导量子芯片反馈的计算结果数据，在主FPGA和从FPGA中任一个FPGA异常时，不影响测控系统的正常运行，最大程度地保障了测控系统的稳定性。
参照图2，示出了本申请实施例提供的一种数据处理方法的步骤流程图。如图2所示，该数据处理方法可以包括：步骤201和步骤202。
步骤201：在接收到测控主机发出的用于控制超导量子芯片的控制数据之后，根据主FPGA和从FPGA的第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，以由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片。
本申请实施例可以应用于上述实施例提供的测控系统。
在完成上述设计之后，在实际应用中，测控主机可以生成用于控制超导量子芯片工作的控制数据（如波形数据或控制命令等）。同时，测控主机可以将控制数据发送给主FPGA和从FPGA。如图9所示，测控主机可以通过交换机和网络与主FPGA和从FPGA通信连接，以通过交换机和网络将控制数据发送给主FPGA和从FPGA。
第一FPGA是指主FPGA和从FPGA中用于向超导量子芯片发送控制信号的FPGA。在本示例中，第一FPGA为主FPGA和从FPGA中的任一个FPGA。
在接收到测控主机发出的用于控制超导量子芯片的控制数据之后，则可以主FPGA和从FPGA的第一状态信息，确定主FPGA和从FPGA中的第一FPGA，以由第一FPGA将控制数据对应的微波控制信号发送给超导量子芯片。
在某些示例中，可以由测控系统获取主FPGA和从FPGA的第一状态信息，确定主FPGA和从FPGA中的第一FPGA。
在某些示例中，主FPGA和从FPGA可以向对方发送心跳信号，并根据心跳反馈信息确定对方的工作状态信息，以自动识别出主FPGA和从FPGA中的第一FPGA，并由第一FPGA将控制数据对应的微波控制信号发送给超导量子芯片，以控制超导量子芯片工作。
对于确定第一FPGA的实现过程可以结合图3进行如下详细描述。
参照图3，示出了本申请实施例提供的一种第一FPGA确定方法的步骤流程图。如图3所示，该第一FPGA确定方法可以包括：步骤301和步骤302。
步骤301：根据所述主FPGA和所述从FPGA分别向对方发送第一心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第一状态信息。
在本实施例中，可以由主FPGA和从FPGA分别向对方发送第一心跳信号，并根据第一心跳信号的反馈信息确定出主FPGA和从FPGA的第一状态信息，当然，为了确保心跳反馈的准确度，可以由主从FPGA在某个时段分别向对方频繁发送心跳信号，以确定主从FPGA的第一状态信息。例如，在主FPGA未接收到从FPGA的反馈信息时，则可以确定从FPGA处于异常工作状态。反之，在主FPGA接收到从FPGA的反馈信息时，则可以确定从FPGA处于正常工作状态。同理，可以根据从FPGA是否接收到主FPGA的反馈以判定主FPGA的工作状态信息等。如图9或图10所示，主FPGA板和从FPGA板可以通过SPI总线实现心跳通信，通过GTX/GTH进行数据传输通信，通过心跳通信可以由主从FPGA识别自身的主从身份。
可以理解地，上述示例仅是为了更好地理解本申请实施例的技术方案而列举的示例，不作为对本实施例的唯一限制。
在本申请中，主FPGA和从FPGA可以采用相同的时钟信号与外部同步触发信号，如图10所示，以确保主FPGA和从FPGA的时钟一致性。
当然，不仅限于此，在具体实现中，也可以由测控系统分别向主FPGA和从FPGA发送心跳信号，并根据主FPGA和从FPGA的心跳反馈信息，确定出主FPGA和从FPGA的第一状态信息。
在根据主FPGA和从FPGA分别向对方发送第一心跳信号的信号反馈信息确定主FPGA和从FPGA的第一状态信息之后，执行步骤302。
步骤302：根据所述第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA。
在确定出主FPGA和从FPGA的第一状态信息之后，则可以根据主从FPGA的第一状态信息确定出主FPGA和从FPGA中的第一FPGA。对于结合第一状态信息的第一FPGA的确定过程可以结合图4进行如下详细描述。
参照图4，示出了本申请实施例提供的另一种第一FPGA确定方法的步骤流程图。如图4所示，该第一FPGA确定方法可以包括：步骤401、步骤402和步骤403。
步骤401：在所述第一状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态的情况下，将所述主FPGA确定为第一FPGA。
在本申请实施例中，在第一状态信息指示主FPGA和从FPGA均处于正常工作状态的情况下，则可以将主FPGA确定为第一FPGA。即在主FPGA和从FPGA均正常时，则将主FPGA作为向超导量子芯片发送微波控制信号的第一FPGA。
步骤402：在所述第一状态信息指示所述主FPGA处于正常工作状态，且所述从FPGA处于异常工作状态的情况下，将所述主FPGA确定为第一FPGA。
在第一状态信息指示主FPGA处于正常工作状态，且从FPGA处于异常工作状态的情况下，则可以将主FPGA确定为第一FPGA。即在主FPGA和从FPGA均正常时，则将主FPGA作为向超导量子芯片发送微波控制信号的第一FPGA。
步骤403：在所述第一状态信息指示所述主FPGA处于异常工作状态，且所述从FPGA处于正常工作状态的情况下，将所述从FPGA确定为第一FPGA。
在第一状态信息指示工作状态信息指示主FPGA处于异常工作状态，且从FPGA处于正常工作状态的情况下，则可以将从FPGA确定为第一FPGA。即在主FPGA异常，从FPGA正常时，则将从FPGA作为向超导量子芯片发送微波控制信号的第一FPGA。
在实际应用中，因微波信号输出端子通过微波线缆连接到超导量子芯片上，为了避免主FPGA板故障后需要人为重新拔插微波线缆到从FPGA板上的问题，只将输出端子设计到主FPGA板上，从FPGA板输出的微波信号传送到主FPGA板并与主FPGA产生的微波信号通过单刀双掷微波开关进行选择输出，开关选通控制由主从FPGA联合进行控制与切换。
通过上述过程中，第一FPGA即为主FPGA和从FPGA中的一个FPGA。本申请实施例通过设置主从FPGA的容错机制，能够提高测控系统地稳定性。
在确定出第一FPGA之后，则可以由第一FPGA根据控制数据生成微波控制信号，并由第一FPGA将该微波控制信号发送给超导量子芯片，以控制超导量子芯片开始工作。具体地，主FPGA和从FPGA接收测控主机发送的控制数据并存储和产生控制超导量子芯片工作的微波控制信号，从FPGA没有接收到主FPGA命令或者没有检测到双方心跳出现问题的情况下不会发出控制超导量子芯片的微波信号。主FPGA则会产生并发出控制超导量子芯片工作的微波驱动信号，同时通过SPI总线与从FPGA进行心跳通信，判断双方工作状态；如果主FPGA工作异常，则从FPGA接管相关工作。
在根据主FPGA和从FPGA的第一状态信息，确定主FPGA和从FPGA中的第一FPGA，以由第一FPGA将控制数据对应的微波控制信号发送给所述超导量子芯片之后，执行步骤203。
步骤203：在接收到超导量子芯片反馈的计算结果数据之后，根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据。
第二FPGA是指主FPGA和从FPGA中用于处理超导量子芯片反馈的计算结果数据的FPGA。在本示例中，第二FPGA可以为一个FPGA，即主FPGA和从FPGA中的某一个。第二FPGA也可以为两个FPGA，即主FPGA和从FPGA均作为第二FPGA。
在由第一FPGA将控制数据对应的微波控制信号发送给超导量子芯片以控制超导量子芯片工作之后，可以接收超导量子芯片反馈的计算结果数据。在具体实现中，超导量子芯片可以通过主FPGA和从FPGA的信号放大器，并通过双掷微波开关将计算结果数据反馈给主FPGA和从FPGA。如图11所示，读取信号输入通过微波开关之后，分别通过主从FPGA板内的放大器之后，即分别发送给主FPGA和从FPGA。
进而，可以根据主FPGA和从FPGA的第二状态信息确定出主FPGA和从FPGA中的第二FPGA，由第二FPGA处理计算结果数据。
在具体实现中，可以根据主FPGA和从FPGA向对方发送心跳信号的信号反馈信息，以确定主FPGA和从FPGA的第二状态信息，进而可以根据第二状态信息和计算结果数据的数据量确定出主FPGA和从FPGA中的第二FPGA。对于该实现过程可以结合图5进行如下详细描述。
参照图5，示出了本申请实施例提供的一种第二FPGA确定方法的步骤流程图。如图5所示，该第二FPGA确定方法可以包括：步骤501和步骤502。
步骤501：根据所述主FPGA和所述从FPGA分别向对方发送第二心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第二状态信息。
在本实施例中，在接收到超导量子芯片反馈的计算结果数据之后，则可以由主FPGA和从FPGA分别向对方发送第二心跳信号，并根据第二心跳信号的信号反馈信息确定主FPGA和从FPGA的第二状态信息。当然，为了确保心跳反馈的准确度，可以由主从FPGA在某个时段分别向对方频繁发送心跳信号，以确定主从FPGA的工作状态信息。例如，在主FPGA未接收到从FPGA的反馈信息时，则可以确定从FPGA处于异常工作状态。反之，在主FPGA接收到从FPGA的反馈信息时，则可以确定从FPGA处于正常工作状态。同理，可以根据从FPGA是否接收到主FPGA的反馈以判定主FPGA的工作状态信息等。
可以理解地，上述示例仅是为了更好地理解本申请实施例的技术方案而列举的示例，不作为对本实施例的唯一限制。
在根据主FPGA和从FPGA分别向对方发送第二心跳信号的信号反馈信息，确定主FPGA和从FPGA的第二状态信息之后，执行步骤502。
步骤502：根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA。
在根据第二心跳信号的反馈信息确定主FPGA和从FPGA的第二状态信息之后，则可以根据第二状态信息和计算结果数据的数据量确定出主FPGA和从FPGA中的第二FPGA。
在本示例中，主从FPGA工作模式可以分为多种模式，模式一：主从FPGA都可以正常工作的情况下，主FPGA工作，从FPGA不工作，或者从FPGA响应主FPGA命令，协助主FPGA开展部分工作。模式二：主从FPGA其中一个出现异常的情况下，可正常工作的FPGA负责所有工作。对于该实现过程可以结合图6进行如下详细描述。
参照图6，示出了本申请实施例提供的另一种第二FPGA确定方法的步骤流程图。如图6所示，该第二FPGA确定方法可以包括：步骤601、步骤602、步骤603和步骤604。
步骤601：在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量小于数据量阈值的情况下，将所述主FPGA作为所述第二FPGA。
在本申请实施例中，数据量阈值可以为预先设置的用于判断是否由从FPGA协同处理数据的数据量的阈值。对于数据量阈值的具体数值可以根据业务需求而定，本实施例对此不加以限制。
在第二状态信息指示主FPGA和从FPGA均处于正常工作状态，且数据量小于数据量阈值的情况下，则可以将主FPGA是作为第二FPGA，以处理计算结果数据。
步骤602：在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量大于或等于数据量阈值的情况下，将所述主FPGA和所述从FPGA共同作为所述第二FPGA。
在第二状态信息指示主FPGA和从FPGA均处于正常工作状态，且数据量大于或等于数据量阈值的情况下，则可以将主FPGA和从FPGA共同作为第二FPGA。即主FPGA和从FPGA协同处理计算结果数据。
步骤603：在所述第二状态信息指示所述主FPGA处于正常工作状态，所述从FPGA处于异常工作状态的情况下，将所述主FPGA作为所述第二FPGA。
在第二状态信息指示主FPGA处于正常工作状态，从FPGA处于异常工作状态的情况下，则可以将主FPGA作为第二FPGA。即主FPGA单独处理计算结果数据。
步骤604：在所述第二状态信息指示所述主FPGA处于异常工作状态，所述从FPGA处于正常工作状态的情况下，将所述从FPGA作为所述第二FPGA。
在第二状态信息指示主FPGA处于异常工作状态，从FPGA处于正常工作状态的情况下，则可以将从FPGA作为第二FPGA。即由从FPGA单独处理计算结果数据。
本申请实施例通过提供上述多种模式的数据处理方式，能够实现数据容错处理，提高了测控系统的稳定性。
在确定出主FPGA和从FPGA中的第二FPGA之后，则可以由第二FPGA处理超导量子芯片反馈的计算结果数据。当然，在第二FPGA同时包含主FPGA和从FPGA时，需要主FPGA向从FPGA发送数据处理命令，以指示从FPGA处理计算结果数据中的部分数据。对于该实现过程可以结合图7进行如下详细描述。
参照图7，示出了本申请实施例提供的一种计算结果数据处理方法的步骤流程图。如图7所示，该计算结果数据处理方法可以包括：步骤701和步骤702。
步骤701：在将所述主FPGA和所述从FPGA作为所述第二FPGA的情况下，获取由所述主FPGA生成的数据处理命令。
在本实施例中，在主从FPGA协同处理超导量子芯片反馈的计算结果数据时，则可以获取由主FPGA处理生成的数据处理命令。
在获取由主FPGA处理生成的数据处理命令之后，执行步骤702。
步骤702：将所述数据处理命令发送至所述从FPGA，以指示所述从FPGA根据数据处理命令处理所述计算结果数据中的第二结果数据。
在获取由主FPGA处理生成的数据处理命令之后，则可以将数据处理命令发送至从FPGA，以指示从FPGA根据数据处理命令处理计算结果数据中的第二结果数据。同时，主FPGA处理计算结果数据中的第一结果数据，第一结果数据和第二结果数据共同组成计算结果数据，且第一结果数据和第二结果数据中无重复数据。
在具体实现中，在数据处理命令中可以包含指示从FPGA处理计算结果数据的信息，通过该指示信息可以指示从FPGA处理指定的第二结果数据。
本申请实施例通过在主从FPGA都可正常工作情况下，如果需要处理的数据量不大时，则主FPGA可负责全部数据处理，如果需要处理数据量很大时，主FPGA可命令从FPGA协助进行部分数据处理后由主FPGA进行结果汇总，为保证主从FPGA工作同步，可以采用相同的时钟信号与外部同步触发信号。
在本申请的一种具体实现中，在计算结果数据的处理结果为异常结果时，则可以重新向超导量子芯片发送微波控制信号，以由超导量子芯片重新反馈计算结果数据。在处理结果为正常结果时，则可以将数据处理结果发送给测控主机。对于该实现过程可以结合图8进行如下详细描述。
参照图8，示出了本申请实施例提供的一种微波控制信号发送方法的步骤流程图。如图8所示，该微波控制信号发送方法可以包括：步骤801、步骤802和步骤803。
步骤801：获取所述计算结果数据对应的数据处理结果。
在本实施例中，在对计算结果数据处理之后，可以得到计算结果数据对应的数据处理结果。
在获取到计算结果数据对应的数据处理结果之后，执行步骤802，或者执行步骤803。
步骤802：在所述数据处理结果为异常结果的情况下，根据所述主FPGA和所述从FPGA的第三状态信息，确定所述主FPGA和所述从FPGA中的第三FPGA，以由所述第三FPGA向所述超导量子芯片重新发送微波控制信号。
在获取到计算结果数据对应的数据处理结果之后，判断该数据处理结果是否为异常结果。在数据处理结果为异常结果的情况下，则可以根据主FPGA和从FPGA的第三状态信息确定出主FPGA和从FPGA中的第三FPGA，以由第三FPGA向超导量子芯片重新发送微波控制信号。
本申请实施例通过在数据处理结果为异常结果时重新向超导量子芯片发送微波控制信号，可以在数据处理异常时重新进行数据处理。
步骤803：在所述数据处理结果为正常结果的情况下，将所述数据处理结果发送给所述测控主机。
在获取到计算结果数据对应的数据处理结果之后，判断该数据处理结果是否为异常结果。若该数据处理结果为正常结果，则可以将数据处理结果发送给测控主机。
在具体实现中，FPGA（在主FPGA正常时，则由主FPGA处理。在主FPGA异常时，则由从FPGA处理）可以分析接收数据结果，如结果异常，则重新发送控制微波信息控制量子芯片重新计算，如分析结果正常则将数据处理后的结果通过网络发送给测控主机，完成测控模块所负责工作。
本申请实施例提供的数据处理方法，通过在接收到测控主机发出的用于控制超导量子芯片的控制数据之后，根据主FPGA和从FPGA的第一状态信息，确定主FPGA和从FPGA中的第一FPGA，以由第一FPGA将控制数据对应的微波控制信号发送给超导量子芯片。在接收到超导量子芯片反馈的计算结果数据之后，根据主FPGA和从FPGA的第二状态信息，确定主FPGA和从FPGA中的第二FPGA，以由第二FPGA处理计算结果数据。本申请实施例通过在测控系统中设置主FPGA和从FPGA以向超导量子芯片发送微波控制信号，并处理超导量子芯片反馈的计算结果数据，在主FPGA和从FPGA中任一个FPGA异常时，不影响测控系统的正常运行，最大程度地保障了测控系统的稳定性。
如图12所示，为电子设备的结构示意图，电子设备可以包括：处理器1210、存储器1211、通信接口1212和通信总线1213。处理器1210、存储器1211、通信接口1212均通过通信总线1213完成相互间的通信。
在本申请实施例中，处理器1210可以为中央处理器（Central Processing Unit，CPU）、特定应用集成电路、数字信号处理器、现场可编程门阵列或者其他可编程逻辑器件等。
处理器1210可以调用存储器1211中存储的程序，具体的，处理器1210可以执行数据处理方法的实施例中的操作。
本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器（Read-Only Memory，简称ROM）、随机存取存储器（Random Access Memory，简称RAM）、磁碟或者光盘等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (15)
1.一种测控系统，其特征在于，所述测控系统包括：测控主机、主FPGA和从FPGA，其中，
所述测控主机分别与所述主FPGA和所述从FPGA通信连接，以向所述主FPGA和所述从FPGA发送用于控制超导量子芯片的控制数据；
所述主FPGA和所述从FPGA通信连接，以根据对方的第一状态信息确定所述主FPGA和所述从FPGA中的第一FPGA，并由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片；并根据对方的第二状态信息确定所述主FPGA和所述从FPGA中的第二FPGA，并由所述第二FPGA处理所述超导量子芯片反馈的计算结果数据。
2.根据权利要求1所述的测控系统，其特征在于，所述测控系统还包括：交换机，
所述测控主机通过所述交换机与所述主FPGA和所述从FPGA通信连接。
3.根据权利要求1所述的测控系统，其特征在于，所述主FPGA设置于主FPGA板上，所述从FPGA设置于从FPGA板上，微波信号输入连接器和微波信号输出连接器设置于所述主FPGA板上，所述从FPGA板通过连接器扣接于所述主FPGA板上。
4.一种数据处理方法，其特征在于，所述方法包括：
在接收到测控主机发出的用于控制超导量子芯片的控制数据之后，根据主FPGA和从FPGA的第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，以由所述第一FPGA将所述控制数据对应的微波控制信号发送给所述超导量子芯片；
在接收到超导量子芯片反馈的计算结果数据之后，根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据。
5.根据权利要求4所述的方法，其特征在于，所述根据主FPGA和从FPGA的第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，包括：
根据所述主FPGA和所述从FPGA分别向对方发送第一心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第一状态信息；
根据所述第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA。
6.根据权利要求5所述的方法，其特征在于，所述根据所述第一状态信息，确定所述主FPGA和所述从FPGA中的第一FPGA，包括：
在所述第一状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态的情况下，将所述主FPGA确定为第一FPGA；
在所述第一状态信息指示所述主FPGA处于正常工作状态，且所述从FPGA处于异常工作状态的情况下，将所述主FPGA确定为第一FPGA；
在所述第一状态信息指示所述主FPGA处于异常工作状态，且所述从FPGA处于正常工作状态的情况下，将所述从FPGA确定为第一FPGA。
7.根据权利要求4所述的方法，其特征在于，所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
根据所述主FPGA和所述从FPGA分别向对方发送第二心跳信号的信号反馈信息，确定所述主FPGA和所述从FPGA的第二状态信息；
根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA。
8.根据权利要求7所述的方法，其特征在于，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量小于数据量阈值的情况下，将所述主FPGA作为所述第二FPGA。
9.根据权利要求7所述的方法，其特征在于，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA和所述从FPGA均处于正常工作状态，且所述数据量大于或等于数据量阈值的情况下，将所述主FPGA和所述从FPGA共同作为所述第二FPGA。
10.根据权利要求7所述的方法，其特征在于，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA处于正常工作状态，所述从FPGA处于异常工作状态的情况下，将所述主FPGA作为所述第二FPGA。
11.根据权利要求7所述的方法，其特征在于，所述根据所述第二状态信息和所述计算结果数据的数据量，确定所述主FPGA和所述从FPGA中的第二FPGA，包括：
在所述第二状态信息指示所述主FPGA处于异常工作状态，所述从FPGA处于正常工作状态的情况下，将所述从FPGA作为所述第二FPGA。
12.根据权利要求4所述的方法，其特征在于，所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据，包括：
在将所述主FPGA和所述从FPGA作为所述第二FPGA的情况下，获取由所述主FPGA生成的数据处理命令；
将所述数据处理命令发送至所述从FPGA，以指示所述从FPGA根据数据处理命令处理所述计算结果数据中的第二结果数据；
其中，所述主FPGA处理所述计算结果数据中的第一结果数据，所述第一结果数据和所述第二结果数据共同组成所述计算结果数据。
13.根据权利要求4所述的方法，其特征在于，在所述根据所述主FPGA和所述从FPGA的第二状态信息，确定所述主FPGA和所述从FPGA中的第二FPGA，以由所述第二FPGA处理所述计算结果数据之后，还包括：
获取所述计算结果数据对应的数据处理结果；
在所述数据处理结果为异常结果的情况下，根据所述主FPGA和所述从FPGA的第三状态信息，确定所述主FPGA和所述从FPGA中的第三FPGA，以由所述第三FPGA向所述超导量子芯片重新发送微波控制信号；
在所述数据处理结果为正常结果的情况下，将所述数据处理结果发送给所述测控主机。
14.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求4至13中任一项所述的数据处理方法。
15.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行权利要求4至13任一项所述的数据处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311474062.1A CN117217320B (zh) | 2023-11-07 | 2023-11-07 | 一种测控系统、数据处理方法、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311474062.1A CN117217320B (zh) | 2023-11-07 | 2023-11-07 | 一种测控系统、数据处理方法、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117217320A true CN117217320A (zh) | 2023-12-12 |
| CN117217320B CN117217320B (zh) | 2024-02-20 |
Family
ID=89037448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311474062.1A Active CN117217320B (zh) | 2023-11-07 | 2023-11-07 | 一种测控系统、数据处理方法、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117217320B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108255085A (zh) * | 2016-12-28 | 2018-07-06 | 比亚迪股份有限公司 | 基于片上系统的控制器及轨道车辆 |
| CN112117737A (zh) * | 2020-10-09 | 2020-12-22 | 广东电网有限责任公司佛山供电局 | 一种保护装置采样容错重组方法和系统 |
| CN114910780A (zh) * | 2022-03-31 | 2022-08-16 | 武汉工程大学 | 一种故障容错性测试方法、装置、电子设备及存储介质 |
| CN116340058A (zh) * | 2023-02-23 | 2023-06-27 | 苏州浪潮智能科技有限公司 | 主备切换方法及装置 |
| CN116560289A (zh) * | 2023-06-29 | 2023-08-08 | 山东云海国创云计算装备产业创新中心有限公司 | 一种超导量子芯片控制系统、控制方法、设备及存储介质 |
| CN116663670A (zh) * | 2023-04-28 | 2023-08-29 | 深圳量旋科技有限公司 | 量子测控系统、量子计算机、系统及网络和通信方法 |
-
2023
- 2023-11-07 CN CN202311474062.1A patent/CN117217320B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108255085A (zh) * | 2016-12-28 | 2018-07-06 | 比亚迪股份有限公司 | 基于片上系统的控制器及轨道车辆 |
| CN112117737A (zh) * | 2020-10-09 | 2020-12-22 | 广东电网有限责任公司佛山供电局 | 一种保护装置采样容错重组方法和系统 |
| CN114910780A (zh) * | 2022-03-31 | 2022-08-16 | 武汉工程大学 | 一种故障容错性测试方法、装置、电子设备及存储介质 |
| CN116340058A (zh) * | 2023-02-23 | 2023-06-27 | 苏州浪潮智能科技有限公司 | 主备切换方法及装置 |
| CN116663670A (zh) * | 2023-04-28 | 2023-08-29 | 深圳量旋科技有限公司 | 量子测控系统、量子计算机、系统及网络和通信方法 |
| CN116560289A (zh) * | 2023-06-29 | 2023-08-08 | 山东云海国创云计算装备产业创新中心有限公司 | 一种超导量子芯片控制系统、控制方法、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117217320B (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111767244B (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
| CN110427283B (zh) | 一种双余度的燃油管理计算机系统 | |
| CN109101009B (zh) | 故障诊断系统及服务器 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN117217320B (zh) | 一种测控系统、数据处理方法、电子设备及存储介质 | |
| CN112380066B (zh) | 一种基于国产平台的服务器维护调试装置及服务器 | |
| CN107179818B (zh) | 双主板的控制电路及控制方法 | |
| CN117251401A (zh) | 串口信息输出控制系统、方法及装置 | |
| CN110740085B (zh) | 一种基于并机系统的通信方法、通信装置及终端 | |
| CN109542198B (zh) | 一种控制pcie卡上电的方法及设备 | |
| CN112731860A (zh) | 一种vpx刀片上电控制方法、电路和vpx刀片 | |
| CN200986699Y (zh) | 多处理器的开机切换电路 | |
| CN115509333A (zh) | 一种服务器协同上下电装置、方法、系统及介质 | |
| JP2010008178A (ja) | コネクタ接続制御装置、コネクタ接続制御方法およびコネクタ接続制御プログラム | |
| KR102379558B1 (ko) | 피드백 로직을 구비하는 차량의 드라이버 시스템 및 그것의 동작 방법 | |
| CN105959193A (zh) | 列车控制方法和系统 | |
| CN112379763A (zh) | 一种防止漏电的方法、系统、设备以及介质 | |
| CN113407470B (zh) | 少针脚型接口和通用异步收发器接口复用方法、装置、设备 | |
| CN113035267A (zh) | 一种半导体测试装置、数据处理方法、设备及存储介质 | |
| CN211148841U (zh) | 一种DC Cycle测试装置 | |
| CN215006630U (zh) | 一种用于PCIe速率切换的时钟触发板、装置、系统 | |
| CN216290949U (zh) | 一种网络中继监听装置及基于环网的中继和监听系统 | |
| CN113190392B (zh) | 电源模块的稳定性测试方法、装置、控制机和存储介质 | |
| CN116069581A (zh) | 电源监控方法及服务器 | |
| CN117435019A (zh) | 一种服务器供电控制方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |