CN117251401A - 串口信息输出控制系统、方法及装置 - Google Patents
串口信息输出控制系统、方法及装置 Download PDFInfo
- Publication number
- CN117251401A CN117251401A CN202311295972.3A CN202311295972A CN117251401A CN 117251401 A CN117251401 A CN 117251401A CN 202311295972 A CN202311295972 A CN 202311295972A CN 117251401 A CN117251401 A CN 117251401A
- Authority
- CN
- China
- Prior art keywords
- lpc
- serial port
- port information
- bmc
- uart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012545 processing Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000002159 abnormal effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请提供一种串口信息输出控制系统、方法及装置，涉及电子电路技术领域。该系统包括：包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD以及平台控制器PCH，复杂可编程逻辑器件CPLD上部署有LPC转UART模块；BMC通过通用异步收发器UART与CPLD连接，PCH通过低引脚数总线接口LPC分别与BMC以及LPC转UART模块的LPC端连接；CPLD用于在接收到目标终端设备发送的切换指令时，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从BMC上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出。基于本申请的系统，提高了排除故障的效率。
Description
技术领域
本申请涉及电子电路技术领域，尤其涉及一种串口信息输出控制系统、方法及装置。
背景技术
在服务器和交换机的研发设计过程中，通常都需要获取BMC(BaseboardManagement Controller，基板管理控制器)串口信息和CPU(Central Processing Unit，中央处理器)串口信息，以便研发人员有效且快速的了解到产品所处的状态，尤其当产品异常时能快速确定产品的问题点，以便排除故障。
但是，在目前的产品硬件设计方案中，BMC串口信息和CPU串口信息的输出均依赖于BMC芯片，当BMC芯片工作异常时，将影响BMC串口信息和CPU串口信息的正常输出，使得整个系统没有串口信息输出，严重影响了服务器和交换机在研发、产测、售后等中排除故障的效率。
发明内容
本申请提供一种串口信息输出控制系统、方法及装置，用以解决如何输出BMC串口信息和CPU串口信息的问题。
第一方面，本申请提供一种串口信息输出控制系统，包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD以及平台控制器PCH，所述复杂可编程逻辑器件CPLD上部署有LPC转UART模块；
其中，所述BMC通过通用异步收发器UART与所述CPLD连接，所述PCH通过低引脚数总线接口LPC分别与所述BMC以及所述LPC转UART模块的LPC端连接；
所述CPLD用于在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
可选地，所述CPLD上还部署有选择开关，所述CPLD在用于根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态时，具体用于根据所述切换指令控制所述选择开关，以改变所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态。
可选地，所述切换指令包括第一指令和第二指令；其中，所述第一指令用于指示所述CPLD控制所述选择开关以使所述BMC与所述CPLD接通；所述第二指令用于指示所述CPLD控制所述选择开关以使所述PCH与所述LPC转UART模块的LPC端接通。
可选地，所述选择开关为单刀双掷模拟开关。
可选地，所述PCH通过直接媒体接口DMI与中央处理器CPU，以获取所述CPU串口信息。
可选地，所述系统还包括与所述CPLD连接的异步传输标准接口RS-232以及与所述RS-232连接的RJ45网线插头，所述RJ45网线插头与所述目标终端设备连接，所述CPLD还用于通过所述异步传输标准接口RS-232和所述RJ45网线插头接收所述目标终端设备发送的切换指令。
可选地，所述LPC转UART模块为LPC转UART芯片。
第二方面，本申请提供一种串口信息输出控制方法，应用于如本申请第一方面所述的串口信息输出控制系统中的CPLD，所述方法包括：
在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
可选地，所述根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息，包括：
根据所述切换指令控制所述BMC与所述CPLD接通，以从所述BMC上的通用异步收发器UART输出所述BMC串口信息；或者，
根据所述切换指令控制所述PCH与所述LPC转UART模块的LPC端接通，以从所述LPC转UART模块的UART端输出被所述LPC转UART模块处理后的CPU串口信息。
第三方面，本申请提供一种串口信息输出控制装置，应用于如本申请第一方面所述的串口信息输出控制系统中的CPLD，所述装置包括：
控制单元，用于在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如前所述的方法。
第五方面，本申请提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时用于实现如前所述的方法。
本申请提供的串口信息输出控制系统、方法及装置，包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD以及平台控制器PCH，所述复杂可编程逻辑器件CPLD上部署有LPC转UART模块；其中，所述BMC通过通用异步收发器UART与所述CPLD连接，所述PCH通过低引脚数总线接口LPC分别与所述BMC以及所述LPC转UART模块的LPC端连接；所述CPLD用于在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。本申请通过将BMC串口信息与CPU串口信息的输出独立分开，使得串口信息的输出不再仅依赖于基板管理控制器BMC，无论基板管理控制器BMC工作是否异常，都不影响CPU串口信息的输出，以此提高了客户端异常机器debug效率，可以快速定位故障状态，确定故障原因，以便研发人员解决问题。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种现有串口信息输出控制系统的示意图；
图2为本申请实施例提供的一种新的串口信息输出控制系统的示意图；
图3为本申请实施例提供的一种串口信息输出控制方法的流程示意图；
图4为本申请实施例提供的一种串口信息输出控制装置的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，对本申请所涉及的缩写进行解释：
BMC：Baseboard Management Controller，基板管理控制器
CPLD：Complex Programmable logic device，复杂可编程逻辑器件
PCH：Platform Controller Hub，平台控制器
LPC：Low Pin Count Low，低引脚数总线接口
UART：Universal Asynchronous Receiver/Transmitter，通用异步收发器
DMI：Direct Media Interface，直接媒体接口
RS-232：异步传输标准接口
RJ45：Registered Jack 45
为了更好的理解本申请，对与本申请相关的内容进行简要介绍。
无论是BMC串口信息还是CPU串口信息，在服务器和交换机的研发设计过程中都是至关重要的，它能帮忙研发人员快速了解到产品所处的状态，当产品不良时也能尽快明确产品的问题点，以便快速排除故障(debug)。
但是，在目前的产品硬件设计方案中，BMC串口信息和CPU串口信息的输出均依赖于BMC芯片。而BMC芯片本身也是一个由硬件、操作系统、监控应用程序等组成的软硬件系统，其本身也可能发生故障。当BMC芯片工作异常时，将影响BMC串口信息和CPU串口信息的正常输出，使得整个系统没有串口信息输出，严重影响了服务器和交换机的研发、产测、售后等的debug效率。
示例性地，图1为本申请实施例提供的一种现有串口信息输出控制系统的示意图。如图1所示，基板管理控制器BMC 10通过通用异步收发器UART1和UART5与复杂可编程逻辑器件CPLD 20连接，基板管理控制器BMC 10还通过低引脚数总线接口LPC与平台控制器PCH30连接，平台控制器PCH 30所采集的CPU串口信息从通用异步收发器UART1输出，BMC串口信息从通用异步收发器UART5输出。可见，BMC串口信息和CPU串口信息的输出均依赖于基板管理控制器BMC 10，当基板管理控制器BMC 10异常时，通用异步收发器UART1和UART5也会异常，致使整个系统无串口信息，这将严重影响服务器和交换机的研发、产测、售后等的debug效率。
为了解决上述问题，本申请提供了一种串口信息输出控制系统，本申请改变了输出控制系统的架构，将BMC串口信息与CPU串口信息的输出独立分开，BMC串口信息仍从通用异步收发器UART5输出，CPU串口信息从平台控制器PCH输出至复杂可编程逻辑器件CPLD后，经部署于CPLD上的LPC转UART模块处理后输出，这样，无论BMC工作是否异常，CPU串口都可以正常输出，两个串口信息的输出互不影响，以有效提高客户端异常机器debug效率，快速定位故障状态。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图2为本申请实施例提供的一种新的串口信息输出控制系统的示意图。如图2所示，本申请实施例提供的串口信息输出控制系统200包括：基板管理控制器BMC 10、复杂可编程逻辑器件CPLD 20以及平台控制器PCH 30，复杂可编程逻辑器件CPLD 20上部署有LPC转UART模块201。
其中，基板管理控制器BMC 10通过通用异步收发器UART与复杂可编程逻辑器件CPLD 20连接，平台控制器PCH 30通过低引脚数总线接口LPC分别与基板管理控制器BMC 10以及LPC转UART模块201的LPC端连接。
在图2所示的串口信息输出控制系统200中，复杂可编程逻辑器件CPLD 20用于在接收到目标终端设备发送的切换指令时，根据切换指令控制基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20的接通状态以及平台控制器PCH 30与LPC转UART模块201的LPC端的接通状态，以输出目标串口信息。其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从基板管理控制器BMC 10上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出。
示例性地，切换指令不同，接通的通道也不同。复杂可编程逻辑器件CPLD 20根据接收到的切换指令，控制基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20接通或者控制平台控制器PCH 30与LPC转UART模块201的LPC端接通。其中，切换指令是用户根据所想要得到的串口信息而确定的，当用户想要得到目标串口信息是BMC串口信息时，用户通过目标终端设备输入控制基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20接通的切换指令，以使复杂可编程逻辑器件CPLD 20根据该切换指令控制基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20接通，从而从基板管理控制器BMC 10上的通用异步收发器UART输出BMC串口信息。而当用户想要得到目标串口信息是CPU串口信息时，用户通过目标终端设备输入控制平台控制器PCH 30与LPC转UART模块201的LPC端接通的切换指令，以使复杂可编程逻辑器件CPLD 20根据该切换指令控制平台控制器PCH 30与LPC转UART模块201的LPC端接通，从而从LPC转UART模块的UART端输出被LPC转UART模块转换处理后的CPU串口信息。据此，CPU串口信息的输出不再依赖于基板管理控制器BMC 10，无论基板管理控制器BMC 10工作是否异常，都不会影响CPU串口信息的输出。
其中，CPU串口信息从平台控制器PCH 30输出时，是通过低引脚数总线接口LPC输出的，由此输出的CPU串口信息无法直接输出至目标终端设备，需要LPC转UART模块进行转换处理。其中，LPC转UART模块可以借助复杂可编程逻辑器件CPLD的逻辑实现，也可以通过LPC转UART芯片实现，本申请不做限制。
本申请实施例提供的串口信息输出控制系统，包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD以及平台控制器PCH，复杂可编程逻辑器件CPLD上部署有LPC转UART模块；其中，BMC通过通用异步收发器UART与CPLD连接，PCH通过低引脚数总线接口LPC分别与BMC以及LPC转UART模块的LPC端连接；CPLD用于在接收到目标终端设备发送的切换指令时，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从BMC上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出。本申请的方案，将BMC串口信息与CPU串口信息的输出独立分开，使得串口信息的输出不再仅依赖于基板管理控制器BMC，无论基板管理控制器BMC工作是否异常，都不影响CPU串口信息的输出，以此提高了客户端异常机器debug效率，可快速定位故障状态，确定故障原因，以便研发人员解决问题。
在一种可能的示例中，复杂可编程逻辑器件CPLD 20上还部署有选择开关202，复杂可编程逻辑器件CPLD 20在用于根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态时，具体用于根据切换指令控制选择开关，以改变BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态。
示例性地，如图2所示，复杂可编程逻辑器件CPLD 20上还部署有选择开关202，当复杂可编程逻辑器件CPLD 20接收到目标终端设备发送的切换指令时，根据切换指令控制选择开关202，以改变BMC 10与CPLD 20的接通状态以及PCH 30与LPC转UART模块201的LPC端的接通状态。
示例性地，切换指令包括第一指令和第二指令；其中，第一指令用于指示CPLD控制选择开关以使BMC与CPLD接通；第二指令用于指示CPLD控制选择开关以使PCH与LPC转UART模块的LPC端接通。
可以理解地，要改变BMC 10与CPLD 20的接通状态以及PCH 30与LPC转UART模块201的LPC端的接通状态，需要不同的控制指令，因而切换指令至少包括2种。
在一种可能的示例中，选择开关可以为单刀双掷模拟开关。
示例性地，单刀双掷模拟开关具有耐高频、低插入损耗、低反射损耗、高隔离度、快速切换等优点，本申请的选择开关使用单刀双掷模拟开关可以提高串口信息输出的速度和准确率。
在一种可能的实施例中，平台控制器PCH 30通过直接媒体接口DMI与中央处理器CPU，以获取CPU串口信息。
示例性地，平台控制器PCH 30通过直接媒体接口DMI与中央处理器CPU，平台控制器PCH 30以通过直接媒体接口DMI监控中央处理器CPU，从而得到CPU串口信息。
在一些示例中，平台控制器PCH 30还可以包括缓存模块，用于缓存获取到的CPU串口信息，以在平台控制器PCH 30与LPC转UART模块201的LPC端接通，并接收到目标终端设备发送的对CPU串口信息的获取请求时，正常输出CPU串口信息。
同理，基板管理控制器BMC 10也可以包括缓存模块，用于缓存BMC串口信息，以在基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20接通，并接收到目标终端设备发送的对BMC串口信息的获取请求时，正常输出BMC串口信息。
在一种可能的示例中，串口信息输出控制系统200还包括与复杂可编程逻辑器件CPLD 20连接的异步传输标准接口RS-232以及与RS-232连接的RJ45网线插头，RJ45网线插头与目标终端设备连接，复杂可编程逻辑器件CPLD 20还用于通过异步传输标准接口RS-232和RJ45网线插头接收目标终端设备发送的切换指令。
示例性地，如图2所示，与复杂可编程逻辑器件CPLD 20连接的还可以有异步传输标准接口RS-232，异步传输标准接口RS-232与RJ45网线插头连接，RJ45网线插头与外部的目标终端设备连接，以便复杂可编程逻辑器件CPLD 20接收切换指令，从而控制基板管理控制器BMC 10与复杂可编程逻辑器件CPLD 20的接通状态以及平台控制器PCH 30与LPC转UART模块201的LPC端的接通状态。
本申请将BMC串口信息与CPU串口信息的输出独立分开，使得串口信息的输出不再仅依赖于基板管理控制器BMC，无论基板管理控制器BMC工作是否异常，都不影响CPU串口信息的输出，以此减小了对排除服务器和交换机等的研发、产测、售后等中的故障的影响，提高了客户端异常机器debug效率，可快速定位故障状态。
在上述串口信息输出控制系统实施例的基础上，本申请还提供了一种串口信息输出控制方法，该方法应用于上述串口信息输出控制系统中的复杂可编程逻辑器件CPLD。示例性地，图3为本申请实施例提供的一种串口信息输出控制方法的流程示意图。如图3所示，本申请实施例提供的串口信息输出控制方法包括：
S301、在接收到目标终端设备发送的切换指令时，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从BMC上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出。
在一种可能的示例中，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息，可以包括：
S3011、根据切换指令控制BMC与CPLD接通，以从BMC上的通用异步收发器UART输出BMC串口信息；或者，
S3012、根据切换指令控制PCH与LPC转UART模块的LPC端接通，以从LPC转UART模块的UART端输出被LPC转UART模块处理后的CPU串口信息。
示例性地，本申请旨在当BMC芯片工作异常时，CPU芯片可独立进行串口信息输出，不再完全依赖于BMC芯片，这样可以更有效的增大产品发生故障时的debug效率。为此，本申请基于上述串口信息输出控制系统的架构，将BMC串口信息与CPU串口信息的输出独立分开，在输出串口信息时，根据切换指令，控制两条通道的接通状态，使得各自的串口信息输出互不影响，无论基板管理控制器BMC 10工作是否异常，都不影响CPU串口信息的输出，以此提高了客户端异常机器debug效率，可以快速定位故障状态。
本申请实施例提供的串口信息输出控制方法，应用于上述串口信息输出控制系统中的复杂可编程逻辑器件CPLD，通过在接收到目标终端设备发送的切换指令时，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从BMC上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出；实现了CPU串口与BMC串口的独立，任一工作异常，均不相互影响其串口信息的输出，提了高客户端异常机器debug的效率，可快速定位故障状态。
在上述串口信息输出控制系统实施例的基础上，本申请还提供了一种串口信息输出控制装置，该装置应用于上述串口信息输出控制系统中的复杂可编程逻辑器件CPLD。示例性地，图4为本申请实施例提供的一种串口信息输出控制装置的结构示意图。如图4所示，本申请实施例提供的串口信息输出控制装置40包括控制单元401。
其中，控制单元401，用于在接收到目标终端设备发送的切换指令时，根据切换指令控制BMC与CPLD的接通状态以及PCH与LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，目标串口信息为BMC串口信息或CPU串口信息，BMC串口信息从BMC上的通用异步收发器UART输出，CPU串口信息被LPC转UART模块处理后从LPC转UART模块的UART端输出。
一个示例中，控制单元401具体用于根据切换指令控制BMC与CPLD接通，以从BMC上的通用异步收发器UART输出BMC串口信息；或者，根据切换指令控制PCH与LPC转UART模块的LPC端接通，以从LPC转UART模块的UART端输出被LPC转UART模块处理后的CPU串口信息。
本实施例提供的装置，可用于执行上述实施例的方法，其实现原理和技术效果类似，此处不再赘述。
需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上数据处理模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
此外，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，该计算机执行指令被处理器执行时用于实现如前述任一项的方法。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过计算机指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时用于实现如前述任一项的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种串口信息输出控制系统，其特征在于，包括：基板管理控制器BMC、复杂可编程逻辑器件CPLD以及平台控制器PCH，所述复杂可编程逻辑器件CPLD上部署有LPC转UART模块；
其中，所述BMC通过通用异步收发器UART与所述CPLD连接，所述PCH通过低引脚数总线接口LPC分别与所述BMC以及所述LPC转UART模块的LPC端连接；
所述CPLD用于在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
2.根据权利要求1所述的串口信息输出控制系统，其特征在于，所述CPLD上还部署有选择开关，所述CPLD在用于根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态时，具体用于根据所述切换指令控制所述选择开关，以改变所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态。
3.根据权利要求2所述的串口信息输出控制系统，其特征在于，所述切换指令包括第一指令和第二指令；其中，所述第一指令用于指示所述CPLD控制所述选择开关以使所述BMC与所述CPLD接通；所述第二指令用于指示所述CPLD控制所述选择开关以使所述PCH与所述LPC转UART模块的LPC端接通。
4.根据权利要求2或3所述的串口信息输出控制系统，其特征在于，所述选择开关为单刀双掷模拟开关。
5.根据权利要求1所述的串口信息输出控制系统，其特征在于，所述PCH通过直接媒体接口DMI与中央处理器CPU，以获取所述CPU串口信息。
6.根据权利要求1所述的串口信息输出控制系统，其特征在于，所述系统还包括与所述CPLD连接的异步传输标准接口RS-232以及与所述RS-232连接的RJ45网线插头，所述RJ45网线插头与所述目标终端设备连接，所述CPLD还用于通过所述异步传输标准接口RS-232和所述RJ45网线插头接收所述目标终端设备发送的切换指令。
7.根据权利要求1所述的串口信息输出控制系统，其特征在于，所述LPC转UART模块为LPC转UART芯片。
8.一种串口信息输出控制方法，其特征在于，应用于如权利要求1至7中任一项所述的串口信息输出控制系统中的CPLD，所述方法包括：
在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
9.根据权利要求8所述的方法，其特征在于，所述根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息，包括：
根据所述切换指令控制所述BMC与所述CPLD接通，以从所述BMC上的通用异步收发器UART输出所述BMC串口信息；或者，
根据所述切换指令控制所述PCH与所述LPC转UART模块的LPC端接通，以从所述LPC转UART模块的UART端输出被所述LPC转UART模块处理后的CPU串口信息。
10.一种串口信息输出控制装置，其特征在于，应用于如权利要求1至7中任一项所述的串口信息输出控制系统中的CPLD，所述装置包括：
控制单元，用于在接收到目标终端设备发送的切换指令时，根据所述切换指令控制所述BMC与所述CPLD的接通状态以及所述PCH与所述LPC转UART模块的LPC端的接通状态，以输出目标串口信息；其中，所述目标串口信息为BMC串口信息或CPU串口信息，所述BMC串口信息从所述BMC上的通用异步收发器UART输出，所述CPU串口信息被所述LPC转UART模块处理后从所述LPC转UART模块的UART端输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311295972.3A CN117251401A (zh) | 2023-10-08 | 2023-10-08 | 串口信息输出控制系统、方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311295972.3A CN117251401A (zh) | 2023-10-08 | 2023-10-08 | 串口信息输出控制系统、方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117251401A true CN117251401A (zh) | 2023-12-19 |
Family
ID=89134756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311295972.3A Pending CN117251401A (zh) | 2023-10-08 | 2023-10-08 | 串口信息输出控制系统、方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117251401A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117591449A (zh) * | 2024-01-17 | 2024-02-23 | 苏州元脑智能科技有限公司 | 一种基板的可编程逻辑器件系统及其应用设备 |
-
2023
- 2023-10-08 CN CN202311295972.3A patent/CN117251401A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117591449A (zh) * | 2024-01-17 | 2024-02-23 | 苏州元脑智能科技有限公司 | 一种基板的可编程逻辑器件系统及其应用设备 |
| CN117591449B (zh) * | 2024-01-17 | 2024-04-23 | 苏州元脑智能科技有限公司 | 一种基板的可编程逻辑器件系统及其应用设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101551770B (zh) | 一种热插拔测试装置和方法 | |
| CN107390511A (zh) | 用于运行冗余的自动化系统的方法 | |
| CN107070731B (zh) | 一种主从仲裁方法及系统 | |
| CN117251401A (zh) | 串口信息输出控制系统、方法及装置 | |
| CN101778007B (zh) | 一种自动测试can总线控制模块的i/o引脚的系统和方法 | |
| CN105183575A (zh) | 处理器故障的诊断方法、装置及系统 | |
| CN111147567A (zh) | 服务调用方法、装置、设备及介质 | |
| CN111399879A (zh) | 一种cpld的固件升级系统和方法 | |
| CN112015689A (zh) | 串口输出路径切换方法、系统及装置和交换机 | |
| CN109639755B (zh) | 关联系统服务器解耦方法、装置、介质及电子设备 | |
| CN115623464B (zh) | 一种电能表蓝牙模块的故障处理方法、装置及电能表 | |
| CN109446002B (zh) | 一种用于服务器抓取sata硬盘的治具板、系统及方法 | |
| CN109557453B (zh) | 一种多主控芯片识别处理方法及系统 | |
| CN114838848A (zh) | 温度采样控制方法、装置、设备及存储介质 | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN111045883B (zh) | 调试电路、方法及终端 | |
| CN112180906A (zh) | 一种故障自诊断的通讯系统及其故障自诊断方法 | |
| KR101512921B1 (ko) | 프로그래머블 로직 컨트롤러 | |
| CN111190845B (zh) | 一种兼容多设备的通信电路及方法 | |
| CN111986707B (zh) | 一种磁盘链路异常处理测试方法及装置 | |
| CN116089199B (zh) | 一种io端口测试方法及服务器 | |
| JP3156987B2 (ja) | バス故障診断方式 | |
| CN116184083A (zh) | 设备测试系统、方法、装置及存储介质、测试台架 | |
| CN118802500A (zh) | 节点故障处理方法、装置、电子设备、介质及产品 | |
| CN115426237A (zh) | 一种基于ipmi实现kvm功能的方法、bmc及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |