JP4765260B2 - データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 - Google Patents
データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 Download PDFInfo
- Publication number
- JP4765260B2 JP4765260B2 JP2004101823A JP2004101823A JP4765260B2 JP 4765260 B2 JP4765260 B2 JP 4765260B2 JP 2004101823 A JP2004101823 A JP 2004101823A JP 2004101823 A JP2004101823 A JP 2004101823A JP 4765260 B2 JP4765260 B2 JP 4765260B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- data
- port memory
- processing means
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
Description
と称する)ことにより、送信データと物理チャネルのレートを一致させる。
2、42 バッファ
3、43 レートデマッチング部
4、44 先頭アドレス生成部
5、45 メモリ
21 偶数アドレス用メモリ
22 奇数アドレス用メモリ
23 アドレス生成部
24〜27 スイッチ
Claims (11)
- 2個のデータ処理を同時に実行するデータ処理装置であって、
各々のデータ処理に対応させて設けられた第一および第二のデータ処理手段と、
偶数アドレス用シングルポートメモリおよび奇数アドレス用シングルポートメモリと、
前記2個のシングルポートメモリを制御する制御手段とを含み、
前記制御手段は、前記第一および第二のデータ処理手段のうち一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスし、次いで奇数アドレス用シングルポートメモリをアクセスし、以降この繰り返しでアクセスするよう制御し、かつ一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が奇数アドレス用シングルポートメモリを同時にアクセスし、一方のデータ処理手段が奇数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が偶数アドレス用シングルポートメモリを同時にアクセスするよう制御するとともに、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段に前記偶数または奇数アドレス用シングルポートメモリを連続してアクセスする必要が生じた場合、前記一方のデータ処理手段のアクセスを他方のデータ処理手段のアクセスに優先させることを特徴とするデータ処理装置。 - HARQ処理装置の受信側データ処理装置であり、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段はレートデマッチング部で構成され、前記第一および第二のデータ処理手段のうち他方のデータ処理手段はHARQ合成部で構成されることを特徴とする請求項1記載のデータ処理装置。 - 前記制御手段は、前記2個のシングルポートメモリをアクセスするアドレスを生成するアドレス生成部と、前記アドレス生成部からの指示により前記2個のシングルポートメモリのうちの1個を選択するスイッチとを含むことを特徴とする請求項1または2記載のデータ処理装置。
- 前記レートデマッチング部において送信側で間引かれたデータの位置にダミーデータを挿入する場合もしくは送信側で繰り返されたデータを削除する場合に、
前記偶数または奇数アドレス用シングルポートメモリの連続アクセスが発生することを特徴とする請求項2または3記載のデータ処理装置。 - 2個のデータ処理を同時に実行し、各々のデータ処理に対応させて設けられた第一および第二のデータ処理手段と、偶数アドレス用シングルポートメモリおよび奇数アドレス用シングルポートメモリと、前記2個のシングルポートメモリを制御する制御手段とを含むデータ処理装置のデータ処理方法であって、
第一および第二のデータ処理手段のうち一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスし、次いで奇数アドレス用シングルポートメモリをアクセスし、以降この繰り返しでアクセスするよう行われ、かつ一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が奇数アドレス用シングルポートメモリを同時にアクセスするよう行われ、一方のデータ処理手段が奇数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が偶数アドレス用シングルポートメモリを同時にアクセスするよう行われるとともに、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段に前記偶数または奇数アドレス用シングルポートメモリを連続してアクセスする必要が生じた場合、前記一方のデータ処理手段のアクセスを他方のデータ処理手段のアクセスに優先させることを特徴とするデータ処理方法。 - HARQ処理装置の受信側データ処理方法であり、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段はレートデマッチング部で構成され、前記第一および第二のデータ処理手段のうち他方のデータ処理手段はHARQ合成部で構成されることを特徴とする請求項5記載のデータ処理方法。 - 前記レートデマッチング部において送信側で間引かれたデータの位置にダミーデータを挿入する場合もしくは送信側で繰り返されたデータを削除する場合に、
前記偶数または奇数アドレス用シングルポートメモリの連続アクセスが発生することを特徴とする請求項6記載のデータ処理方法。 - 2個のデータ処理を同時に実行し、各々のデータ処理に対応させて設けられた第一および第二のデータ処理手段と、偶数アドレス用シングルポートメモリおよび奇数アドレス用シングルポートメモリと、前記2個のシングルポートメモリを制御する制御手段とを含むデータ処理装置のデータ処理方法のプログラムであって、
前記制御手段に、
第一および第二のデータ処理手段のうち一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスし、次いで奇数アドレス用シングルポートメモリをアクセスし、以降この繰り返しでアクセスするよう行われ、かつ一方のデータ処理手段が偶数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が奇数アドレス用シングルポートメモリを同時にアクセスするよう行われ、一方のデータ処理手段が奇数アドレス用シングルポートメモリをアクセスするときは他方のデータ処理手段が偶数アドレス用シングルポートメモリを同時にアクセスするよう行われるとともに、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段に前記偶数または奇数アドレス用シングルポートメモリを連続してアクセスする必要が生じた場合、前記一方のデータ処理手段のアクセスを他方のデータ処理手段のアクセスに優先させる処理を実行させるためのプログラム。 - HARQ処理装置の受信側データ処理方法のプログラムであり、
前記第一および第二のデータ処理手段のうち一方のデータ処理手段はレートデマッチング部で構成され、前記第一および第二のデータ処理手段のうち他方のデータ処理手段はHARQ合成部で構成されることを特徴とする請求項8記載のプログラム。 - 前記レートデマッチング部において送信側で間引かれたデータの位置にダミーデータを挿入する場合もしくは送信側で繰り返されたデータを削除する場合に、
前記偶数または奇数アドレス用シングルポートメモリの連続アクセスが発生することを特徴とする請求項9記載のプログラム。 - 請求項1から4いずれかに記載のデータ処理装置を含む携帯電話装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101823A JP4765260B2 (ja) | 2004-03-31 | 2004-03-31 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
US11/088,883 US7366968B2 (en) | 2004-03-31 | 2005-03-25 | Data processing apparatus, and its processing method, program product and mobile telephone apparatus |
EP20050090081 EP1583273A3 (en) | 2004-03-31 | 2005-03-31 | Data processing apparatus, and its processing method, program product and mobile telephone apparatus |
CNB2005100562029A CN100520733C (zh) | 2004-03-31 | 2005-03-31 | 数据处理设备及其处理方法及移动电话设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101823A JP4765260B2 (ja) | 2004-03-31 | 2004-03-31 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005285037A JP2005285037A (ja) | 2005-10-13 |
JP4765260B2 true JP4765260B2 (ja) | 2011-09-07 |
Family
ID=34880007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101823A Expired - Fee Related JP4765260B2 (ja) | 2004-03-31 | 2004-03-31 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7366968B2 (ja) |
EP (1) | EP1583273A3 (ja) |
JP (1) | JP4765260B2 (ja) |
CN (1) | CN100520733C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9160496B2 (en) | 2007-06-29 | 2015-10-13 | Qualcomm Incorporated | Methods and apparatus for H-ARQ process memory management |
CN102414991B (zh) * | 2009-04-24 | 2014-11-05 | 诺基亚公司 | 用于解码器的数据重排 |
CN103065670A (zh) * | 2011-10-24 | 2013-04-24 | 迈实电子(上海)有限公司 | 双端口存储器及其制造方法 |
CN103166747B (zh) * | 2011-12-14 | 2017-12-29 | 中兴通讯股份有限公司 | 一种harq合并的方法及装置 |
CN104753653B (zh) * | 2013-12-31 | 2019-07-12 | 中兴通讯股份有限公司 | 一种解速率匹配的方法、装置和接收侧设备 |
US9960885B2 (en) * | 2016-02-16 | 2018-05-01 | Samsung Electronics Co., Ltd | Method and apparatus for hybrid automatic repeat requests (HARQ) processing for retransmissions with unknown data length |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4669056A (en) * | 1984-07-31 | 1987-05-26 | International Business Machines Corporation | Data processing system with a plurality of processors accessing a common bus to interleaved storage |
JPH064401A (ja) * | 1992-06-19 | 1994-01-14 | Fujitsu Ltd | メモリアクセス回路 |
JPH07271654A (ja) * | 1994-04-01 | 1995-10-20 | Tokyo Electron Ltd | コントローラ |
JPH0981449A (ja) * | 1995-09-13 | 1997-03-28 | Fujitsu Ltd | 擬似デュアルポートメモリ |
KR0150072B1 (ko) * | 1995-11-30 | 1998-10-15 | 양승택 | 병렬처리 컴퓨터 시스템에서의 메모리 데이타 경로 제어장치 |
US5832291A (en) * | 1995-12-15 | 1998-11-03 | Raytheon Company | Data processor with dynamic and selectable interconnections between processor array, external memory and I/O ports |
US6212607B1 (en) * | 1997-01-17 | 2001-04-03 | Integrated Device Technology, Inc. | Multi-ported memory architecture using single-ported RAM |
JPH10307787A (ja) * | 1997-05-09 | 1998-11-17 | Nec Corp | バッファメモリ装置 |
JPH10333972A (ja) * | 1997-05-29 | 1998-12-18 | Oki Electric Ind Co Ltd | データ受信装置 |
US6453394B2 (en) * | 1997-10-03 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Memory interface device and memory address generation device |
US6434203B1 (en) * | 1999-02-26 | 2002-08-13 | Qualcomm, Incorporated | Memory architecture for map decoder |
CA2287034A1 (en) | 1998-12-03 | 2000-06-03 | Lucent Technologies, Inc. | A memory operated in a modified ping-pong mode |
US6557056B1 (en) * | 1998-12-30 | 2003-04-29 | Nortel Networks Limited | Method and apparatus for exchanging data between transactional and non-transactional input/output systems in a multi-processing, shared memory environment |
US6678843B2 (en) * | 1999-02-18 | 2004-01-13 | Interuniversitair Microelektronics Centrum (Imec) | Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving |
JP3387079B2 (ja) * | 1999-03-01 | 2003-03-17 | 日本電気株式会社 | 相関値検出装置、それを有するスペクトラム逆拡散装置、受信端末及び送受信端末並びに相関値検出方法 |
US6381669B1 (en) * | 1999-12-27 | 2002-04-30 | Gregory V. Chudnovsky | Multi-bank, fault-tolerant, high-performance memory addressing system and method |
US6775800B2 (en) * | 2000-01-03 | 2004-08-10 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
AU2001243463A1 (en) * | 2000-03-10 | 2001-09-24 | Arc International Plc | Memory interface and method of interfacing between functional entities |
AU760780B2 (en) * | 2000-05-22 | 2003-05-22 | Samsung Electronics Co., Ltd. | Data transmission apparatus and method for an HARQ data communication system |
US7251285B2 (en) * | 2000-07-11 | 2007-07-31 | Lg Electronics Inc. | Method and apparatus for transmitting and receiving using turbo code |
EP2627008A3 (en) * | 2000-12-29 | 2013-09-11 | Intel Mobile Communications GmbH | Channel codec processor configurable for multiple wireless communications standards |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
US6603412B2 (en) * | 2001-06-08 | 2003-08-05 | Texas Instruments Incorporated | Interleaved coder and method |
JP4278317B2 (ja) * | 2001-07-05 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 演算装置および受信装置 |
RU2297105C2 (ru) * | 2001-08-22 | 2007-04-10 | Сименс Акциенгезелльшафт | Способ передачи пакетов данных в системе радиосвязи |
US7073118B2 (en) * | 2001-09-17 | 2006-07-04 | Digeo, Inc. | Apparatus and method for saturating decoder values |
JP3870756B2 (ja) | 2001-11-05 | 2007-01-24 | 株式会社デンソー | マイクロコンピュータシステム |
US6700867B2 (en) * | 2001-12-20 | 2004-03-02 | Motorola, Inc. | Method and system for reduced memory hybrid automatic repeat request |
SG107575A1 (en) * | 2002-01-17 | 2004-12-29 | Oki Techno Ct Singapore Pte | Communication systems with hybrid automatic repeat requests (harq) and rate matching |
US20030167460A1 (en) * | 2002-02-26 | 2003-09-04 | Desai Vipul Anil | Processor instruction set simulation power estimation method |
ATE349828T1 (de) * | 2002-08-13 | 2007-01-15 | Matsushita Electric Ind Co Ltd | Hybrides automatisches wiederholungsaufforderungsprotokoll |
ATE349829T1 (de) * | 2002-08-13 | 2007-01-15 | Matsushita Electric Ind Co Ltd | Hybrides automatisches wiederholungsaufforderungsprotokoll |
GB2396031B (en) * | 2002-12-05 | 2005-10-26 | Imagination Tech Ltd | A SIMD processor with multi-port memory unit |
JP3833686B2 (ja) * | 2003-03-20 | 2006-10-18 | 富士通株式会社 | 誤り制御装置 |
US7174432B2 (en) * | 2003-08-19 | 2007-02-06 | Nvidia Corporation | Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture |
-
2004
- 2004-03-31 JP JP2004101823A patent/JP4765260B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-25 US US11/088,883 patent/US7366968B2/en not_active Expired - Fee Related
- 2005-03-31 EP EP20050090081 patent/EP1583273A3/en not_active Withdrawn
- 2005-03-31 CN CNB2005100562029A patent/CN100520733C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100520733C (zh) | 2009-07-29 |
CN1677368A (zh) | 2005-10-05 |
US7366968B2 (en) | 2008-04-29 |
JP2005285037A (ja) | 2005-10-13 |
EP1583273A3 (en) | 2011-01-12 |
US20050232203A1 (en) | 2005-10-20 |
EP1583273A2 (en) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499417B2 (en) | Apparatus and method for controlling an output buffer in a hybrid automatic repeat request (HARQ) mobile communication system | |
KR20160137237A (ko) | 무선 통신 시스템에서 버퍼 관리 방법 및 장치 | |
KR20060089505A (ko) | Dma 제어 장치 및 방법 | |
US8621160B2 (en) | System and method for contention-free memory access | |
JP2009182780A (ja) | 再送プロセスのデータ処理方法およびそれを用いた通信装置 | |
JP2009260969A (ja) | Ttiバンドリング伝送を改善する方法及び通信装置 | |
US7366968B2 (en) | Data processing apparatus, and its processing method, program product and mobile telephone apparatus | |
US7987340B2 (en) | Communications in a processor array | |
CN106170957A (zh) | 一种资源分配方法和设备 | |
JP2002351824A (ja) | 通信システム及び通信方法 | |
US7340669B2 (en) | Memory efficient streamlined transmitter with a multiple instance hybrid ARQ | |
CN104349475A (zh) | 一种tdd-fdd跨载波调度的方法和装置 | |
US20060101319A1 (en) | Input buffer device for de-rate matching in high speed turbo decoding block and method thereof | |
US10530538B2 (en) | Hybrid automatic repeat request method and system | |
JP2006217072A (ja) | ターボ復号装置及びターボ復号方法 | |
JP2006217600A (ja) | 通信システムにおける送信キューデータの移動方法及び装置 | |
MX2011003010A (es) | Metodo y equipo para enlazar version de redundancia con numero de trama de sistema y numero de subtrama. | |
CN108737378A (zh) | 一种基于介质访问控制层的双模通信组网方法及系统 | |
CN105812289B (zh) | 一种数据交换方法和装置 | |
CN113225161B (zh) | 一种5g终端pdcch mimo检测加速器及设计方法 | |
US8594111B2 (en) | Method and device for buffering cell by crossbar switching matrix | |
JP2019528608A (ja) | 伝送リソース指示方法、装置および記憶媒体 | |
JP2006211136A (ja) | データ処理装置およびデータ処理方法 | |
US8510609B2 (en) | Apparatus and method for rate dematching in a communication system | |
JPH04177445A (ja) | ディスクリプタ制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |