JP4747258B2 - 一方向通信方法、シリアル通信装置及び遊技機 - Google Patents

Description

本発明は、情報の不正流入の防止が必要なパチンコ機、スロットマシン（回胴式遊技機）等の遊技機に用いて特に好適な一方向通信方法、シリアル通信装置、及びその通信装置を用いた遊技機に関する。

従来から、パチンコ機、スロットマシン等の遊技機では、不正行為の防止等の観点から、遊技制御用の回路基板（主基板）と、この主基板による遊技を盛り上げるため種々の演出に関係する演出制御回路基板（サブ基板）等の周辺基板との間は、例えば特許文献１にも開示されているように、各回路基板を別基板として分離した上、更に、主基板とこれら周辺基板との間の信号線の接続は、主基板から周辺基板へ各ビット毎に信号線を並列に並べて送信するパラレル接続による一方向通信を採用している。

特開２００３−１６４５６０号公報

しかしながら、パラレル接続による一方向通信は、例えば１６ビットのデータを送信する場合、少なくとも１６本の信号線が必要となるため、使用する信号線の数が多くなり、その信号線の接続のための回路基板も大きくなり、遊技機内の配線構造が複雑になるという問題があった。配線を簡素化するためには情報を逐次すなわちシリアルに送信するシリアル通信方法が望ましいが、仮に現状のシリアル通信方法を使用するにしても、現状のシリアル通信方法は、専用のデバイスをイニシャライズするなど、シリアル通信を行うためのソフトウェアに負担がかかるという問題がある。特に遊技機の分野では、遊技内容を制御するソフトウアアのプログラム容量が決まっているので、できるだけこのソフトウアエに余計な負担をかけたくないという要請がある。

本発明は上記事情に基づいてなされたものであり、遊技内容を制御するソフトウェアにさほど負担をかけることなく、受信側の誤受信を防止した一方向通信を行うことができる一方向通信方法、シリアル通信装置、その通信装置を用いた遊技機を提供することを目的とする。

上記の目的を達成するための本発明にかかる一方向通信方法は、送信側から受信側に向けて情報を一方向に送信する通信方法において、送信側は所定量の情報を逐次送信して複数回送出し、受信側は前記逐次送信された情報を複数回受信し、前記複数回受信した情報が同一であることを確認することにより、受信した情報を取り込むことを特徴とする。この一方向通信方法によれば、送信側から受信側に向けて情報を一方向に送信する通信方法において、送信側は所定量の情報を逐次送信して複数回送出し、受信側は前記逐次送信された情報を複数回受信し、前記複数回受信した情報が同一であることを確認することにより、受信した情報を取り込むので、従来よりも簡単な構造でありながら送信側のソフトウェアにさほど負担をかけることなく、受信側の情報の誤受信を防止することができる一方向通信が可能となる。

上記の目的を達成するための本発明にかかるシリアル通信装置は、所定量の情報を逐次送信するためのシリアルデータにして複数回送信するためのシリアルデータ送信手段と、前記シリアルデータ送信手段からのシリアルデータを複数回受信する受信手段と、前記受信手段が受信した複数回のシリアルデータの同一性を確認するための確認手段と、この確認手段により確認されたデータを取り込む取込手段と、を備え、前記シリアルデータ送信手段は、前記所定量の情報を保持する保持手段と、この保持手段により保持されている前記情報を所定間隔で発信されるクロック信号に基づいてシリアルデータに変換する並−直変換手段とを更に有し、前記保持手段に保持されている前記情報を前記並−直変換手段によりシリアルデータに変換して得られた実データと、前記実データが送出された後に前記クロック信号に基づいて所定期間送出される、前記実データと同一データ長の空データとを交互に送り続け、前記保持手段の保持する情報が書き換えられるまでは、前記実データは同一のものを送信し、前記保持手段の保持する情報が書き換えられたときには、書き換え後のデータを送信し、前記受信手段は、前記実データを取得し、前記空データを破棄するという動作を繰り返し行う受信データ保持手段と、その受信データ保持手段により取得された前記実データの前記シリアルデータをパラレルデータに変換する直−並変換手段とを備え、前記確認手段は前記直−並変換手段により変換された後の複数の前記実データのパラレルデータを用いて前記同一性を判断することを特徴とする。このシリアル通信装置によれば、所定量の情報をシリアルデータ送信手段でシリアルデータにして複数回送信し、受信手段でシリアルデータ送信手段から送信された複数回のシリアルデータを受信し、確認手段で受信した複数回のシリアルデータの同一性を確認すると、取込手段が同一性を確認した前記シリアルデータを取り込むことにより、従来よりも簡単な構造でありながら送信側のソフトウェアにさほど負担をかけることなく、受信側の情報の誤受信を防止することができるシリアル通信が可能となる。
また、このシリアル通信装置によれば、シリアルデータ送信手段は、保持手段により保持されている送信すべき所定量の情報を所定間隔で発信されるクロック信号に基づいてシリアルデータに変換するので、送信側のソフトウェアの負担を軽減しながら正確に情報を送信することができる。
更に、このシリアル通信装置によれば、パラレルデータを用いて同一性の判断を行うことにより、シリアルデータを用いて行う場合に比べて、同一性の判断を迅速に行うことができる。

また、このシリアル通信装置において、前記確認手段は、前記シリアルデータ送信手段から送信され、前記受信手段が受信した連続する複数のシリアルデータが同一であることを確認するものであることが望ましい。この場合、確認手段は、シリアル送信手段から送信され、受信手段が受信した連続する複数のシリアルデータが同一であることを確認することにより、受信側は受信データをより正確に取り込むことができる。

また、このシリアル通信装置において、前記保持手段及び前記シリアルデータ送信手段が、ハードウェアロジック回路を含むことが望ましい。この場合、保持手段及びシリアルデータ送信手段がハードウェアロジック回路を含むことにより、送信側のソフトウェアの負担を軽減することができる。

また、このシリアル通信装置において、前記シリアルデータ送信手段が前記受信手段に向けて情報を一方向に送信することが望ましい。この場合、シリアルデータ送信手段は受信手段に向けて情報を一方向に送信することにより、送信側のソフトウェアの負担を軽減することができる。

また、このシリアル通信装置において、前記受信手段で使用するクロック信号を送信手段側から供給することが望ましい。この場合、受信手段で使用するクロック信号を送信手段側から供給することにより、受信側から送信側に信号を送る必要は一切なくなる。

また、上記の目的を達成するための本発明にかかるシリアル通信装置は、情報を複数個の信号線により並列にパラレルデータとして送信する情報発生手段と、この情報発生手段から送信された前記パラレルデータを保持し、逐次送信するためのシリアルデータに変換して複数回送信するためのシリアルデータ送信手段と、を有する送信側基板と、この送信側基板から送信された前記複数回のシリアルデータを受信する受信手段と、前記受信手段が受信した前記複数回のシリアルデータの同一性を確認する確認手段と、この確認手段により同一性が確認されたデータを処理用データとして取り込む取込手段と、を有する受信側基板と、を備えたことを特徴とする。このシリアル通信装置によれば、従来よりも簡単な構造でありながら送信側基板のソフトウアエにさほど負担をかけることなく、受信側基板の情報の誤受信を防止することができるシリアル通信装置を実現することができる。

また、このシリアル通信装置において、前記送信側基板が前記受信側基板に向けて情報を一方向に送信することが望ましい。この場合、送信側基板は受信側基板に向けて情報を一方向に送信することにより、送信側基板のソフトウェアの負担を軽減することができる。

また、このシリアル通信装置において、前記受信手段は、受信した前記シリアルデータをパラレルデータに変換する直−並変換手段を備え、前記確認手段は前記直−並変換手段により変換された後のパラレルデータを用いて前記同一性を判断することが望ましい。この場合、パラレルデータを用いて同一性の判断を行うことにより、シリアルデータを用いて行う場合に比べて、同一性の判断を迅速に行うことができる。

また、このシリアル通信装置において、前記受信手段で使用するクロック信号を、前記送信側基板から供給することが望ましい。この場合、受信手段で使用するクロック信号を送信側基板から供給することにより、受信側基板から送信側基板に信号を送る必要は一切なくなる。

また、上記の目的を達成するための本発明にかかる遊技機は、遊技の開始信号に基づいて抽選を行う抽選手段の抽選結果に係る情報を複数個の信号線により並列にパラレルデータとして発信する情報発生手段と、この情報発生手段から送信された前記パラレルデータを保持し、逐次送信するためのシリアルデータに変換して複数回送信するためのシリアルデータ送信手段と、を有する遊技制御基板と、この遊技制御基板から送信された前記複数回のシリアルデータを受信する受信手段と、前記受信手段が受信した前記複数回のシリアルデータの同一性を確認する確認手段と、この確認手段により同一性が確認されたデータを処理用データとして取り込む取込手段と、この取込手段により取り込んだ前記データに基づいて演出用の制御情報を生成する演出制御基板と、この演出制御基板が生成した演出用の制御情報に基づいて演出を実行する演出実行手段と、を備えたことを特徴とする。この遊技機によれば、従来よりも簡単な構造でありながら遊技制御基板のソフトウェアにさほど負担をかけることなく、演出制御基板の情報の誤受信を防止することができる遊技機を実現することができる。

また、この遊技機において、前記遊技制御基板が前記演出制御基板に向けて情報を一方向に送信することが望ましい。この場合、遊技制御基板は演出制御基板に向けて情報を一方向に送信することにより、遊技制御基板のソフトウェアの負担を軽減することができる。

また、この遊技機において、前記演出制御基板が前記演出実行手段に向けて情報を一方向に送信することが望ましい。この場合、演出制御基板は演出実行手段に向けて情報を一方向に送信することにより、演出制御基板のソフトウェアの負担を軽減することができる。

また、この遊技機において、前記受信手段が、受信した前記シリアルデータをパラレルデータに変換する直−並変換手段を備え、前記確認手段は前記直−並変換手段により変換された後のパラレルデータを用いて前記同一性を判断することが望ましい。この場合、パラレルデータを用いて同一性の判断を行うことにより、シリアルデータを用いて行う場合に比べて、同一性の判断を迅速に行うことができる。

また、この遊技機において、前記受信手段で使用するクロック信号を、前記遊技制御基板から供給することが望ましい。この場合、受信手段で使用するクロック信号を遊技制御基板から供給することにより、演出制御基板から遊技制御基板に信号を送る必要は一切なくなる。

本発明は、送信側から受信側に向けて情報を一方向に送信する通信方法において、送信側は所定量の情報を逐次送信して複数回送出し、受信側は前記逐次送信された情報を複数回受信し、前記複数回受信した情報が同一であることを確認することにより、受信した情報を取り込むので、従来よりも簡単な構造でありながら送信側のフソトウアエにさほど負担をかけることなく、受信側の情報の誤受信を防止することができる一方向通信が可能とある。

以下に、図面を参照して、本願に係る発明を実施するための最良の形態について説明する。図１は本発明の一実施形態である遊技機の概略正面図、図２はその遊技機の概略ブロック図である。ここでは、遊技機が、いわゆるパチスロ機といわれる回胴式遊技機である場合について説明する。

本実施形態の回胴式遊技機は、図１及び図２に示すように、第一回胴リール３１ａと、第二回胴リール３１ｂと、第三回胴リール３１ｃと、第一回胴リール駆動手段３２ａ，第二回胴リール駆動手段３２ｂ，第三回胴リール駆動手段３２ｃと、表示窓３３と、メダル投入口３４と、メダル放出口３５と、メダル受皿３６と、投入メダルセンサ４１と、ＭＡＸベットボタン４２と、一枚投入ボタン４３と、スタートレバー４４と、第一停止ボタン４５ａと、第二停止ボタン４５ｂと、第三停止ボタン４５ｃと、清算ボタン４６と、ドアセンサ４７と、払出メダルセンサ５１と、払出用モータ５２と、液晶パネル７１と、スピーカ部７３とを備えている。

また、本実施形態の回胴式遊技機は、図２に示すように、主基板１０の他に、上記の各種の機器を制御するための各種の基板、すなわちリール基板２０Ａと、操作部中継基板２０Ｂと、中部基板２０Ｃと、電源基板２０Ｄと、払出基板２０Ｅと、サブ制御基板６０と、液晶表示基板７０と、枠演出基板７２と、サブリール基板７４と、バックライト基板７５とを備えている。

主基板１０は、主に遊技内容の制御やメダル（遊技媒体）の払出の制御を行うものである。この主基板１０は、図２に示すように、遊技内容の制御等に関する各種のプログラムが格納されているＲＯＭ１１と、データを一時的に記憶する作業用のメモリであるＲＡＭ１２と、ＲＯＭ１１に格納されたプログラムを実行することにより、遊技状態の管理、乱数値に基づく内部抽選処理、回胴リール３１ａ〜３１ｂの駆動・停止処理、サブ制御基板６０等へのコマンドの送信処理等を行なうＣＰＵ１３と、後述するクロック信号発生部１４及び送信部１５とを備えている。一方、サブ制御基板６０は、主に遊技の演出に関する制御を行うものである。このサブ制御基板６０は、遊技の演出に関する制御を行うという点で、主基板１０とは機能上、独立したものである。サブ制御基板６０は、主基板１０からの信号に基づいて液晶制御基板７０、枠演出基板７２、サブリール基板７４及びスピーカ部７３を制御する。また、サブ制御基板６０は、図示しないが、主基板と同様にＲＯＭ、ＲＡＭ、ＣＰＵ等を有しており、これにより、後述する、受信部６５、認識部６８、取込部６９等を備える。

リール基板２０Ａは、主基板１０からの信号に基づいて、第一回胴リール駆動手段３２ａ，第二回胴リール駆動手段３２ｂ，第三回胴リール駆動手段３２ｃを制御するものである。第一回胴リール駆動手段３２ａは、第一回胴リール３１ａを駆動し、第二回胴リール駆動手段３２ｂは、第二回胴リール３１ｂを駆動し、そして、第三回胴リール駆動手段３２ｃは、第三回胴リール３１ｃを駆動する。ここで、各リール駆動手段３２ａ，３２ｂ，３２ｃとしては、例えばステッピングモータが用いられる。第一回胴リール３１ａ、第二回胴リール３１ｂ、第三回胴リール３１ｃは、図１に示すように、回胴式遊技機の中央部のやや上側に配設されている。各回胴リール３１ａ，３１ｂ，３１ｃは、複数の図柄を一列に配した図柄列を有しており、回転可能に構成されている。

また、回胴リール３１ａ，３１ｂ，３１ｃに対応する位置には、透明な表示窓３３が設けられている。遊技者は、第一回胴リール３１ａ，第二回胴リール３１ｂ，第三回胴リール３１ｃの停止時において表示窓３３からそれぞれの回胴リール３１ａ，３１ｂ，３１ｃに付された三つの図柄を目視することができる。

操作部中継基板２０Ｂは、所定の操作部から送られた信号を主基板１０に送信したり、主基板１０から送られた信号を所定の操作部に送信したりするものである。ここで、操作部には、例えば、投入メダルセンサ４１、ＭＡＸベットボタン４２、一枚投入ボタン４３、スタートレバー４４、第一停止ボタン４５ａ、第二停止ボタン４５ｂ、第三停止ボタン４５ｃ、清算ボタン４６、ドアセンサ４７等が該当する。

投入メダルセンサ４１は、遊技者がメダルを投入するメダル投入口３４の内部に設けられており、メダルがメダル投入口３４に投入されたことを検出するものである。投入メダルセンサ４１からの検出信号は操作部中継基板２０Ｂを介して主基板１０に送られる。

ＭＡＸベットボタン４２及び一枚投入ボタン４３は、メダルを賭けてゲーム（遊技）を行う旨を指示するための遊技指示手段である。ＭＡＸベットボタン４２は、メダルを三枚賭けてゲームを行うことを選択するボタンであり、また、一枚投入ボタン４３は、メダルを一枚、二枚又は三枚賭けてゲームを行うことを選択するボタンである。具体的には、一枚投入ボタン４３を一回押すことにより、メダルを一枚賭けてゲームを行うことが選択され、一枚投入ボタン４３を二回押すことにより、メダルを二枚賭けてゲームを行うことが選択され、そして、一枚投入ボタン４３を三回押すことにより、メダルを三枚賭けてゲームを行うことが選択される。すなわち、一枚投入ボタン４３を三回押すことは、ＭＡＸベットボタン４２を一回押すことと同じである。ＭＡＸベットボタン４２が押されると、ＭＡＸベットボタン４２が押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。また、一枚投入ボタン４３が押されると、一枚投入ボタン４３が押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。

本実施形態では、三つの回胴リール３１ａ，３１ｂ，３１ｃを停止させて所定の図柄を揃えるための入賞ラインが六つ設定されている。すなわち、表示窓３３の上部、中央部、下部のそれぞれを通り水平方向に延びた三つのラインと、表示窓３３の左上から右下に向かって延びるラインと、表示窓３３の左下から右上に向かって延びるラインと、表示窓３３の左部の真ん中から中央部の真ん中に向かって延び、その中央部の真ん中から右下に向かって延びるラインとである。メダルを何枚賭けるかに応じて、有効な入賞ラインが異なる。メダルを一枚賭けてゲームを行う場合には、表示窓３３の中央部を通り水平方向に延びる一つの入賞ラインだけが有効な入賞ラインとなる。メダルを二枚賭けてゲームを行う場合には、表示窓３３の上部、中央部、下部のそれぞれを通り水平方向に延びた三つの入賞ラインだけが有効な入賞ラインとなる。そして、メダルを三枚賭けてゲームを行う場合には、六つの入賞ラインすべてが有効な入賞ラインとなる。三つの回胴リール３１ａ，３１ｂ，３１ｃが停止したときに、六つの入賞ラインのうち有効な入賞ライン上に所定の図柄が揃い、所定の役が成立すると、当該ゲームが入賞となり、所定数のメダルが払い出される。

スタートレバー４４は、ゲームを開始する旨を指示するために遊技者が操作するものである。スタートレバー４４が操作されると、スタートレバー４４が操作された旨の信号（ゲーム開始信号）が操作部中継基板２０Ｂを介して主基板１０に送られる。主基板１０は、ゲーム開始信号を受け取ると、三つの回胴リール３１ａ，３１ｂ，３１ｃの回転動作を開始する。

第一停止ボタン４５ａは第一回胴リール３１ａの回転動作の停止を指示するためのものであり、第二停止ボタン４５ｂは第二回胴リール３１ｂの回転動作の停止を指示するためのものであり、第三停止ボタン４５ｃは第三回胴リール３１ｃの回転動作の停止を指示するためのものである。第一停止ボタン４５ａが押されると、第一停止ボタン４５ａが押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。第二停止ボタン４５ｂが押されると、第二停止ボタン４５ｂが押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。第三停止ボタン４５ｃが押されると、第三停止ボタン４５ｃが押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。主基板１０は、各停止ボタン４５ａ，４５ｂ，４５ｃが押された旨の信号を受け取ると、当該停止ボタンに対応する回胴リールの回転動作を停止する。こうして、三つの回胴リール３１ａ，３１ｂ，３１ｃが停止したときに、それらの回胴リール３１ａ，３１ｂ，３１ｃに付されている図柄が有効な入賞ライン上において特定の組合せとなると、役が成立し、例えば所定枚数のメダルが払い出されることになる。

清算ボタン４６は、現在のクレジット数に対応する数のメダルを放出することを指示するためのものである。清算ボタン４６が押されると、清算ボタン４６が押された旨の信号が操作部中継基板２０Ｂを介して主基板１０に送られる。主基板１０は、清算ボタン４６が押された旨の信号を受け取ると、電源基板２０Ｄを介して払出基板２０Ｅに所定の信号を送り、現在のクレジット数に対応する数のメダルをメダル放出口３５から放出させる。また、メダル受皿３６は、メダル放出口３５から放出されるメダルを蓄積するための皿である。

ドアセンサ４７は、回胴式遊技機のドア部が開放状態にあることを検出するためのものである。ドアセンサ４７はドア部が開放状態にあることを検出すると、ドア部が開放状態にある旨の信号を、操作部中継基板２０Ｂを介して主基板１０に送信する。主基板１０は、かかるドアセンサ４７からの信号に基づいてドア部が開放状態にあることを認識する。

中部基板２０Ｃには、払出数表示部２１ｃ、クレジット数表示部２２ｃが設けられている。払出数表示部２１ｃは、ゲームにおいて所定の役が成立したときに、その成立した役に対応して払い出されるメダルの払出枚数を表示するものである。クレジット数表示部２２ｃは、メダルのクレジット数を所定の範囲内で表示するものである。例えば、最大５０枚までクレジット数を表示することができる。本実施形態では、払出数表示部２１ｃ及びクレジット数表示部２２ｃとして、例えば、複数のＬＥＤからなる表示装置を用いる。主基板１０は、所定の信号を中部基板２０Ｃに送信することにより、払出数表示部２１ｃ、クレジット数表示部２２ｃを制御する。

電源基板２０Ｄは、外部の商用電源からの電力を主基板１０等に供給するためのものである。払出基板２０Ｅは、主基板１０からの信号に基づいてメダルの払出を制御するためのものである。本実施形態では、払出基板２０Ｅは、電源基板２０Ｄに接続されており、したがって、電源基板２０Ｄを介して主基板１０と信号送信を行うことにしている。

払出用モータ５２は、メダル払出装置（不図示）を駆動するためのものである。具体的には、払出基板２０Ｅが払出用モータ５２にモータ駆動信号を送ると、払出用モータ５２がメダル払出装置を駆動し、メダルが払い出されることになる。また、払出メダルセンサ５１は、払い出されたメダルを検出するためのものである。払出メダルセンサ５１は、メダルが一枚払い出される度に所定の信号を払出基板１０に送出する。そして、払出基板１０は、払出メダルセンサ５１からの信号を、電源基板２０Ｄを介して主基板１０に送信する。これにより、主基板１０は、メダルが何枚放出されたのかを認識することができる。

液晶制御基板７０は、液晶パネル７１に複数の文字、数字、図形やキャラクター等の画像を変動表示することにより、役の成立の予告、所定の情報の告知、その他の遊技の演出を行うものである。この液晶制御基板７０の制御は、主基板１０からの信号に基づいて演出用の制御基板であるサブ制御基板６０により行われる。

枠演出基板７２は、多数のランプやＬＥＤの点灯を制御し、各種の遊技状態を報知したり、遊技の演出を行ったりする。この枠演出基板７２の制御は、主基板１０からの信号に基づいてサブ制御基板６０により行われる。また、サブリール基板７４は、各回胴リール３１ａ〜３１ｃ内に配置されているバックライト（不図示）の点灯を制御するバックライト基板７５を制御する。サブリール基板７４の制御も、主基板１０からの信号に基づいてサブ制御基板６０により行われる。また、スピーカ部７３は、音により遊技の演出を行うものである。スピーカ部７３の制御は、主基板１０からの信号に基づいてサブ制御基板６０により行われる。

次に、主基板１０とサブ制御基板６０の間のデータの送受方法について説明する。まず、主基板１０の送信部１５及びサブ制御基板６０の受信部６５で使用するタイミング信号の生成について説明する。図３は、送信部１５及び受信部６５で使用するタイミング信号を生成するクロック信号発生部１４の回路図、図４は、クロック信号発生部で生成される各タイミング信号間の時間経過に伴う関係を示すタイミングチャートである。クロック信号発生部１４は、主基板１０のＣＰＵ１３が用いている基準クロック信号CLKを分周等することにより、送信シフトタイミング信号SRCLKと、送信データロード信号LOADと、受信同期クロック信号CLKOと、受信データラッチ信号LATの４つの信号を生成する。送信シフトタイミング信号SRCLKと送信データロード信号LOADは、送信部１５に供給され、受信同期クロック信号CLKOと受信データラッチ信号LATは、受信部６５に供給される。このクロック信号発生部１４は、74HC14や74HC393等のいずれかのHighspeed C-MOSデジタルＩＣを使用することが可能である。

送信シフトタイミング信号SRCLKは、基準クロック信号CLKをインバート（反転）した信号であり、シリアルデータを１ビットずつ送出するためのタイミング信号である。送信部１５はこの送信シソフタイミング信号SRCLKの立ち上り時に１ビットずつ送出する。なお、本実施形態では、以下の各信号も基準クロック信号CLK等の各タイミング信号の立ち上り時に各動作が行われる。送信データロード信号LOADは、１６個の基準クロック信号CLKごとに、オン・オフする信号である。したがって、この送信データロード信号LOADは、３２個の基準クロック信号CLKごとに立ち上がる信号となる。受信同期クロック信号CLKOは、１６個の基準クロック信号CLKと同じ信号を送出すると、次の１６個分の基準クロック信号CLKの間はオフとなる信号である。受信データラッチ信号LATは、１６個の基準クロック信号CLKごとに一つの立ち上りが出るように生成されている。なお、図３に示すクロック信号発生部自体は、74HC14や74HC393等の公知のものであるので、その詳細な説明は省略する。

図５は送信部の概略ブロック図、図６は送信部で使用されるC-MOSデジタルＩＣの詳細図である。送信部１５は、２つのC-MOSデジタルＩＣ（74HC597）を備えて構成している。本実施形態の遊技機は、主基板１０のＣＰＵ１３において１６ビットのパラレルデータを使用している。これに対し、現在は８ビット用のデジタルＩＣしか市販されていないので、本実施形態では、この８ビット用のデジタルＩＣを２個使用している。１６ビット用のデジタルＩＣがあれば、１６ビット用のＩＣを使用することが望ましい。本送信部１５は、送信第１フリップフロップ回路１６ａ，１６ｂと送信第２フリップフロップ回路１７ａ，１７ｂと、送出部１８ａ，１８ｂとを備えている。なお、以下では、二つの送信第１フリップフロップ回路１６ａ，１６ｂを示すときには、送信第１フリップフロップ回路１６と省略して表記する。送信第２フリップフロップ回路及び送出部についても同様である。また、後述する受信部６５の説明においても同様の表記を行っている。

送信第１フリップフロップ回路１６は、ＣＰＵ１３から書込み信号WR1，WR2を受けたときに、パラレルデータをラッチ（保持）する。送信第２フリップフロップ回路１７は、クロック信号発生部１４から送られてくる送信データロード信号LOADの立ち上りのタイミングで第１フリップフロップ回路１６に保持された１６ビットのパラレルデータを取得し、シリアルデータに変換するものである。送出部１８は、クロック信号発生部１４から送られてくる送信シフトタイミング信号SRCLKの立ち上りのタイミングで送信第２フリップフロップ回路１７が保持するデータを上位ビットから１ビットずつ順に取り出して、シリアル出力端子QHからサブ制御基板６０の受信部６５に出力する。なお、送信第１フリップフロップ回路１６は、データが読み出されても、データを保持しているが、送信第２フリップフロップ回路１７は、データが読み出されると空になる。

次に、送信部１５の動作について図７のタイミングチャートを参照して説明する。送信部１５は、遊技機の電源投入と同時に動作を開始し、以下の処理がそれぞれのタイミングで実行される。

（１） 主基板１０のＣＰＵ１３から書込み信号WR1，WR2が送られてくると、送信第１フリップフロップ回路１６にＣＰＵ１３から送られたパラレルデータが書き込まれる。

（２） クロック信号発生部１４から送信データロード信号LOADが送られてくると、この信号の立ち上りのタイミングで、すなわち送信データロード信号LOADの立ち上り時に、送信第１フリップフロップ回路１６のパラレルのデータが送信第２フリップフロップ１７に転送される。この転送は、送信データロード信号LOADが３２個の基準クロック信号CLKごとに立ち上がる信号であるので、３２個の基準クロック信号CLKごとに行われる。なお、この転送を行っても、送信第１フリップフロップ回路１６は、転送前と同じデータを保持している。

（３） 送出部１８は、クロック信号発生部１４から送られてくる送信シフトタイミング信号SRCLKの立ち上りのタイミングで、すなわち送信シフトタイミング信号SRCLKの各立ち上り時に、第２フリップフロップ回路１７に保持されているデータを１ビットずつ読み出してシリアル出力端子QHからサブ制御基板６０の受信部６５に出力する。この送出動作は、送信シフトタイミング信号SRCLKからわかるように、常時行われる。しかしながら、送信第２フリップフロップ回路１７は、データが読み出されると、空になる。また、上述したように送信第１フリップフロップ１６から送信第２フリップフロップ回路１７へのデータの転送は、３２個の基準クロック信号ごとにしか行われない。このため、送出部１８が常時、送信シフトタイミング信号SRCLKの立ち上りのタイミングで、データを送出しても、１６個のシリアルデータ（実データ）を読み出して送った後は、送信第２フリップフロップ回路１７が空になるので、次の１６個の送信シフトタイミング信号SRCLKの立ち上りのタイミングでは、空のデータを送出することになる。すなわち、送出部１８は、１６個の実データと１６個の空データとを交互に読み出して送出する。尚、図４に示すように、本実施形態では、クロックパルスの１周期は２５０ｎsec.（ナノ秒）である。そのため、３２個のクロックパルスの放出には８μsec.(マイクロ秒)かかる。そして、送信部１５は、ＣＰＵ１３から新しいデータ（コマンド）が送出されるまで、送信第１フリップフロップ回路１６にそのデータを保持し、送出部１８からシリアルデータの形態で８μsec.毎に繰り返し送信する。また、遊技機のＣＰＵ１３は、現状では数ＭＨｚ程度であるので、１６ビットのデータであれば、数μsec.で送信部１５に送信することができる。

図７のタイミングチャートは、２つの８ビットのパラレルデータ「５３」，「Ａ３」（D[7..0]）を送る場合について示している。書込み信号WR2の立ち上りのタイミングで、パラレルデータD[7..0]の「５３」のデータが送信第１フリップフロップ回路１６ｂに書き込まれる。また、書込み信号WR1の立ち上りのタイミングで、パラレルデータD[7..0]の「Ａ３」のデータが送信第１フリップフロップ回路１６ａに書き込まれる。送信第１フリップフロップ回路１６に書き込まれたこれらのデータは、送信データロード信号LOADの立ち上りのタイミングで送信第２フリップフロップ１７に転送され、シリアル信号に変換される。上記の（１）〜（３）の処理は、各々独立して、それぞれのタイミングで実行される。また、（２）及び（３）の処理は、電源投入時から遮断時まで、常時、実行される。

送出部１８は、送信シフトタイミング信号SRCLKの立ち上りのタイミングで、第２フリップフロップ回路１７に保持されているシリアルデータを１ビットずつ読み出してシリアル出力端子QHからサブ制御基板６０の受信部６５に出力する。この送出信号SER_OUTは、図７に示すように、最初の４ビットが「０１０１」でパラレルデータの「５」に対応し、次の４ビットが「００１１」でパラレルデータの「３」に対応し、次の４ビットの「１０１０」はパラレルデータの「Ａ」に対応し、最後の４ビットが「００１１」となっており、パラレルデータの「３」に対応している。この後、送出信号SER_OUTは、１６個の空データを送り、次に「０１０１」〜「００１１」の１６ビットの実データを送る。以下、空データと実データとを交互に送り続ける。なお、送信第１フリップフロップ回路１６が書き換えられるまでは、実データは同一のものが送られ、書き換えられたときには、書換え後の実データが送られる。また、図７のパラレルデータD[7..0]のうち「ＡＡ」の部分は意味のないデータである。

図８は受信部６５の概略ブロック図、図９は受信部で使用されるC-MOSデジタルＩＣの詳細図である。受信部６５は、２つのC-MOSデジタルＩＣ（74HC595）を備えている。受信部６５も、送信部１５と同様の理由から、２つの同一の８ビット用デジタルＩＣを備えている。本受信部６５は、受信第２フリップフロップ回路６６ａ，６６ｂと受信第１フリップフロップ回路６７ａ，６７ｂとを備えている。受信第２フリップフロップ回路６６は、受信同期クロック信号CLKOの立ち上りのタイミングで、送信部１５から送られてきた、シリアルデータを１ビットずつシフトしながらラッチする。受信同期クロック信号CLKOは、１６個の基準クロック信号CLKと同じ信号を送出すると、次の１６個分の基準クロック信号CLKの間はオフとなる信号である。したがって、受信第２フリップフロップ回路６６は、１６個のシリアルデータを取得すると、次の１６個のデータは取得しない。これにより、送信側では、１６個の実データと１６個の空データを交互に送出していても、受信側では、１６個の実データのみを受信し、１６個の空データは破棄していることになる。受信第１フリップフロップ６７は、受信第２フリップフロップ６６がラッチしたデータを受信データラッチ信号LATの立ち上りのタイミングで、すなわち、１６個の基準クロック信号毎に取得し、パラレルデータに変換し、次のデータ変換を行うまで、その内容を保持する。

次に、受信部６５の動作について図１０のタイミングチャートを参照して説明する。受信部６５は、遊技機の電源投入と同時に動作を開始し、以下の処理がそれぞれのタイミングで実行される。

（１） 受信第２フリップフロップ回路６６は、受信同期クロック信号CLKOの立ち上りのタイミングで、すなわち受信同期クロック信号CLKOの立ち上り時に、送信部１５から送られたシリアルデータを１ビットずつシフトしながら１６個分のデータを保持する。受信同期クロック信号CLKOは、１６個の基準クロック信号CLKと同じ信号を送出すると、次の１６個分の基準クロック信号CLKの間はオフとなる信号である。この信号の前半の１６個の基準クロック信号CLKと同じ信号により、シリアルデータ（実データ）を１ビットずつシフトしながら保持する。次の１６ビットの間は、送信部１５からは空データが送られてくるが、受信同期クロック信号CLKOがオフ状態となるので、空データの取り込みは行われない。このオフ状態の後、受信同期クロック信号CLKOは１６個の基準クロック信号CLKと同じ信号を送出するので、再び１６個の実データの取り込みが行われる。すなわち、送信側１５では、データを連続して送出するが、受信側では、１６個の実データを取得すると、次の１６個の空データは破棄する。以後、実データは取り込むが、空データは破棄するという動作を繰り返す。

（２） 図１０に示す受信データラッチ信号LATの立ち上りタイミング、すなわちタイミングT1とT2で、受信第２フリップフロップ回路６６から受信第１フリップフロップ回路６７にデータがラッチされる。通常、タイミングT1とタイミングT2で、受信第２フリップフロップ回路６６のデータの内容は変っていないので、本来的には、タイミングT1でラッチすれば、タイミングT2でのラッチは必要ない。しかしながら、タイミングT2の立ち上りを削除するためには、このための新たなロジック回路が必要となるので、本実施形態は、タイミングT2でも、ラッチするようにし、ロジック回路の使用量を節約している。もちろん、通常、受信第２フリップフロップ６６のデータは、タイミングT1とタイミングT2で変ることはないので、両タイミングで読み込んでも、動作上、全く問題は生じない。上記の（１）及び（２）の処理も、電源投入時から遮断時まで、連続して実行される。

サブ制御基板６０の認識部６８は、読出し信号RD1（下位ビット用），RD2（上位ビット用）を受信部６５に送って、受信第１フリップフロップ回路６７により保持されているパラレルデータを読み出す。第１フリップフロップ回路６７は、新たなデータがラッチされるまでは、データが読み出された後も、そのデータを保持する。図１０のQD[7..0]は、読み出されたパラレルデータを示すものである。認識部６８から送られてくる読出し信号RD1の立ち上りのタイミングで「５３」が読み出され、読出し信号RD2の立ち上りのタイミングで「Ａ３」が読み出される。

認識部６８は、パラレルデータを３回取得し、取得した３つのパラレルデータが全て同じあったときには、正しいデータであると認識する。３つのパラレルデータが一致しなかったときには、ノイズ等による誤動作であると認識し、取得したデータを破棄して再度、パラレルデータを３回取得して、認識しなおす。なお、認識部６８は、読出し信号RD1，RD2を、どのタイミングで出してもよい。しかしながら、タイミングT1を跨って読出し信号を送出して複数回の読出しを行うと、受信第１フリップフロップ回路６７の内容が書き換えられているおそれがある。本実施形態では、ノイズによる後認識の他に、このタイミングT1を跨って読み出すことを考慮し、３回の読出しを行って、３回読み出したデータが同じときだけ、正しいデータであると判断するようにしている。これにより、２回の読出しで判断する場合に比べて、認識精度の向上を図ることができる。一般に、遊技機では、不正防止の観点から取締法規により双方向のデータ通信ができないので、送ったデータが正しいデータであるか否かを主基板側で確認することができない。このため、必ず、正しいデータの送り出しができるようにするために、３回の読出・確認を実行している。

また、サブ制御基板６０の取込部６９は、認識部６８が正しいデータであると判断したデータを送信部１５から送られてきた正しいデータとして取り込み、ＲＡＭに記憶する。サブ制御基板６０のＣＰＵは、取込部６９が正しいデータとして取り込んだデータに基づいて、サブ制御基板６０内の図示しないＲＯＭに記憶されている複数の演出パターンの中から今回のデータに対応させて実行する演出パターンを抽選により選択する。そして、その選択した演出パターンに基づいて液晶制御基板７０、枠演出基板７２、スピーカ部７３、サブリール基板７４、バックライト基板７５等を制御することにより、所定時間、画像、ランプ、サブリール、音声等の組み合わせによる所定の演出を行なう。

図１１は、主基板とサブ制御基板との間でパラレル通信によりデータを送受するときの両基板間の結線図である。図１１から分るように、パラレル通信の場合、１６本の信号線が必要となる。図１２は、主基板とサブ制御基板との間でシリアル通信によりデータを送受するときの両基板間の結線図である。本実施形態のシリアル通信の場合、図１２から分るように、３本の信号線だけで足りる。したがって、パラレル通信の場合に比べて主基板とサブ制御基板間の配線が容易且つ簡易なものとなる。

上記の本実施形態によれば、クロック信号発生部１４、送信部１５及び受信部６５は、デジタルＩＣで構成され、更に、送信部１５及び受信部６５は、クロック信号発生部１４が生成するタイミング信号により動作し、各基板のＣＰＵに負担を強いるものではない。したがって、本実施形態のシリアル通信方法によれば、主基板のＣＰＵに余分な負荷をかけることはない。

また、上記の本実施形態によれば、サブ制御基板の受信部６５の制御は、主基板側に配置されたクロック信号発生部が生成したタイミング信号により制御し、サブ制御基板からは主基板に信号を送る必要は一切ない。したがって、本実施形態によれば、一方方向のシリアル通信で主基板からサブ制御基板にデータを送ることができる。また、上記の本実施形態によれば、パラレル通信方法に比べて、基板間の結線数を大幅に減らすことができる。

また、上記の本実施形態によれば、サブ制御基板の認識部は、３回のデータを読み出して、読み出した３個のデータが一致したときにのみ、正しいデータと判断するので、一方向通信でも、ノイズによる誤認識を行う可能性は殆どなく、確実なデータ送信を行うことができる。

また、上記の本実施形態によれば、主基板やサブ制御基板のＣＰＵは、送信部や受信部にたいして、パラレルポートに対して行うのと同様にアウト命令等を実行することにより、データの転送を行うことができる。

尚、本発明は上記の実施形態に限定されるものではなく、その要旨の範囲内において種々の変形が可能である。例えば、上記の実施形態では、認識部は、３回のデータ取得を行って、正しいデータであるか否かの認識を行っていたが、認識のための回数は２回でも、４回以上であってもよい。

サブ制御基板６０による演出が１つ終了するまでに例えば１秒かかるとすると、その間に主基板１０からサブ制御基板６０に向けて送られるデータは変らないとすると、同一シリアルデータは１秒／８μ秒＝１２５，０００回、即ち１０万回以上送られることになる。したがって、サブ制御基板６０は、１０万回以内であれば演出制御に影響が出ない範囲で何度でもデータの同一性の認識・確認を行うことが可能である。

また、上記の実施形態では、送信部及び受信部を74HC595等のゲートＩＣを使用する場合について説明したが、送信部や受信部はプログラム可能なロジックＩＣであるＦＰＧＡ（Field Programmable Gate Alley）やＣＰＬＤ（Complex Programmable Logic Device）等を使用してもよい。

また、上記の実施形態では、主基板とサブ制御基板の間で一方向のシリアル通信を行う場合について説明したが、基板間で一方向の通信を行うものであれば、他の基板間、例えばサブ制御基板と枠演出基板間等にも用いることができる。

また、クロック信号発生部をサブ制御基板側に配置することは、遊技機の取締法規上できないが、技術的には可能である。

また、上記の実施形態では、認識部をサブ制御基板のＣＰＵを用いてソフト的に実現するようにしたが、認識部はハードウェアロジック回路で構成するようにしてもよい。

また、上記の実施形態では、認識部がパラレル信号を用いて同一性の判断を行う場合について説明したが、この同一性の判断は、シリアル信号をパラレル信号に変換する前の信号、すなわちシリアル信号を用いて行うようにしてもよい。

また、上記の実施形態では、本発明を、遊技媒体としてメダルを使用した回胴式遊技機に適用した場合について説明したが、例えば、パロット機、パチロット機等と称される、遊技媒体としてパチンコ球を使用したスロットマシンに適用してもよい。更に、本発明をパチンコ遊技機に適用してもよい。

以上説明したように、本発明によれば、送信側は所定量の情報を逐次送信して複数回送出し、受信側は逐次受信された情報を複数回受信し、複数回受信した情報が同一であることを確認することにより、受信した情報を取り込むので、例えば遊技機においても、遊技内容を制御するソフトウェアに負担をかけることなく、一方向通信を行うことができる。したがって、本発明は、パチンコ機、スロットマシン等の遊技機に適用することができる。

本発明の一実施形態である遊技機の概略正面図である。 本発明の一実施形態である遊技機の概略ブロック図である。 送信部１５及び受信部６５で使用するタイミング信号を生成するクロック信号発生部の回路図である。 クロック信号発生部で生成される各タイミング信号間の時間経過に伴う関係を示すタイミングチャートである。 送信部の概略ブロック図である。 送信部で使用されるC-MOSデジタルＩＣの詳細図である。 送信部のタイミングチャートである。 受信部の概略ブロック図である。 受信部で使用されるC-MOSデジタルＩＣの詳細図である。 受信部のタイミングチャートである。 主基板とサブ制御基板との間でパラレル通信によりデータを送受するときの両基板間の結線図である。 主基板とサブ制御基板との間でシリアル通信によりデータを送受するときの両基板間の結線図である。

符号の説明

１０ 主基板（送信側基板、遊技制御基板）
１１ ＲＯＭ
１２ ＲＡＭ
１３ ＣＰＵ（情報発生手段）
１４ クロック信号発生部
１５ 送信部（シリアルデータ送信手段）
１６，１６ａ，１６ｂ 送信第１フリップフロップ回路（保持手段）
１７，１７ａ，１７ｂ 送信第２フリップフロップ回路（並−直変換手段）
１８，１８ａ，１８ｂ 送出部
２０Ａ リール基板
２０Ｂ 操作部中継基板
２５ｂ，２６ｂ 入出力エキスパンダ
２０Ｃ 中部基板
２１ｃ 払出数表示部
２２ｃ クレジット数表示部
２５ｃ，２６ｃ 入出力エキスパンダ
２０Ｄ 電源基板
２０Ｅ 払出基板
３１ａ 第一回胴リール
３１ｂ 第二回胴リール
３１ｃ 第三回胴リール
３２ａ 第一回胴リール駆動手段
３２ｂ 第二回胴リール駆動手段
３２ｃ 第三回胴リール駆動手段
３３ 表示窓
３４ メダル投入口
３５ メダル放出口
３６ メダル受皿
４１ 投入メダルセンサ
４２ ＭＡＸベットボタン
４３ 一枚投入ボタン
４４ スタートレバー
４５ａ 第一停止ボタン
４５ｂ 第二停止ボタン
４５ｃ 第三停止ボタン
４６ 清算ボタン
４７ ドアセンサ
５１ 払出メダルセンサ
５２ 払出用モータ
６０ サブ制御基板（受信側基板、演出制御基板）
６５ 受信部（受信手段）
６６，６６ａ，６６ｂ 受信第２フリップフロップ回路
６７，６７ａ，６７ｂ 受信第１フリップフロップ回路（直−並変換手段）
６８ 認識部（確認手段）
６９ 取込部（取込手段）
７０ 液晶制御基板（演出実行手段）
７１ 液晶パネル（演出実行手段）
７２ 枠演出基板（演出実行手段）
７３ スピーカ部（演出実行手段）
７４ サブリール基板（演出実行手段）
７５ バックライト基板（演出実行手段）

Claims (4)

1. 所定量の情報を逐次送信するためのシリアルデータにして複数回送信するためのシリアルデータ送信手段と、前記シリアルデータ送信手段からのシリアルデータを複数回受信する受信手段と、前記受信手段が受信した複数回のシリアルデータの同一性を確認するための確認手段と、この確認手段により確認されたデータを取り込む取込手段と、
   を備え、
   前記シリアルデータ送信手段は、前記所定量の情報を保持する保持手段と、この保持手段により保持されている前記情報を所定間隔で発信されるクロック信号に基づいてシリアルデータに変換する並−直変換手段とを更に有し、前記保持手段に保持されている前記情報を前記並−直変換手段によりシリアルデータに変換して得られた実データと、前記実データが送出された後に前記クロック信号に基づいて所定期間送出される、前記実データと同一データ長の空データとを交互に送り続け、前記保持手段の保持する情報が書き換えられるまでは、前記実データは同一のものを送信し、前記保持手段の保持する情報が書き換えられたときには、書き換え後のデータを送信し、
   前記受信手段は、前記実データを取得し、前記空データを破棄するという動作を繰り返し行う受信データ保持手段と、その受信データ保持手段により取得された前記実データの前記シリアルデータをパラレルデータに変換する直−並変換手段とを備え、
   前記確認手段は前記直−並変換手段により変換された後の複数の前記実データのパラレルデータを用いて前記同一性を判断することを特徴とするシリアル通信装置。
2. 前記確認手段は、前記シリアルデータ送信手段から送信され、前記受信手段が受信した連続する複数のシリアルデータが同一であることを確認するものであることを特徴とする請求項１記載のシリアル通信装置。
3. 前記シリアルデータ送信手段は前記受信手段に向けて情報を一方向に送信することを特徴とする請求項１又は２記載のシリアル通信装置。
4. 前記受信手段で使用するクロック信号を送信手段側から供給することを特徴とする請求項１、２又は３記載のシリアル通信装置。

Images