JP4740607B2 - 固体撮像素子及びその駆動方法 - Google Patents

Description

本発明は、固体撮像素子に係り、特にＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）型固体撮像素子に関する。

ＣＩＳ型固体撮像素子は、携帯電話カメラ、デジタルスチルカメラに装着され、視野に展開される映像を撮像して電気的信号に変換し、デジタル信号処理部へ伝送する。デジタル信号処理部は、固体撮像素子から出力されるカラーイメージデータ（Ｒ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）データ）を信号処理してＬＣＤのようなディスプレイ装置を駆動する。

図１は、一般的なＣＩＳ型固体撮像素子１００を示すブロック図である。図１を参照すると、一般的なＣＩＳ型固体撮像素子１００は、ＡＰＳ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ）アレイ１１０、ロードライバ１２０、及びアナログ−デジタル変換部（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）１３０を備える。ロードライバ１２０はローデコーダ（図示せず）から制御信号を受け、ＡＤＣ １３０はカラムデコーダ（図示せず）から制御信号を受ける。それ以外に固体撮像素子１００は、全般的なタイミング制御信号と、各ピクセルの選択及び感知された映像信号の出力のためのアドレシング信号とを生成するコントロール部（図示せず）を備える。通常、カラー固体撮像素子１００の場合には、ＡＰＳアレイ１１０を構成する各ピクセルの上部に特定のカラーの光のみを受け入れるようにカラーフィルタを設置するが、色信号を構成するためには少なくとも３つのカラーフィルタを配置する。最も一般的なカラーフィルタアレイは、一行にＲ、Ｇの２つのカラーパターン、及び他の行にＧ、Ｂの２つのカラーパターンが反復的に配置されるベイヤーパターンを有する。この時、輝度信号と密接な関連があるＧは、あらゆる行に配置され、Ｒカラー、Ｂカラーは、各行ごとに交互に配置されて輝度解像度を高める。デジタルスチルカメラには、解像度を高めるために、１００万ピクセル以上の多数のピクセルを配列したＣＩＳが適用されている。

このようなピクセル構造を有するＣＩＳ型固体撮像素子１００において、ＡＰＳアレイ１１０は、光素子を利用して光を感知し、電気的信号に変換して映像信号を生成する。ＡＰＳアレイ１１０から出力される映像信号は、Ｒ、Ｇ、Ｂの３色のアナログ信号である。ＡＤＣ １３０は、ＡＰＳアレイ１１０から出力されるアナログ映像信号を受けてデジタル信号に変換する。

図１のような一般的なＣＩＳ型固体撮像素子１００において、光素子で感知された映像信号をＡＤＣ １３０からデジタル信号に変換する時、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）方式を利用する。このような駆動方式については、特許文献１または特許文献２に記載されている。ＣＤＳ方式のアナログ−デジタル変換では、基本的にＡＰＳアレイ１１０からリセット信号を受けた後、光素子で感知された映像信号を受けてデジタル信号に変換する二段階に区分される。光素子で所定周期で光を新たに感知する度に、光素子が新たに感知された映像信号をＡＤＣ １３０に出力する前に、ＡＰＳアレイ１１０はＡＤＣ １３０にリセット信号を出力する。ＡＤＣ １３０は、リセット信号を受けてリセットした後に、光素子から入力される映像信号をデジタル信号に変換して出力する。このように変換されたデジタル信号は、デジタル信号処理部に出力されて所定の補間処理が行なわれる。また、後続するデジタル信号処理部は、ＬＣＤのようなディスプレイ装置の該当解像度に適した駆動信号を生成してディスプレイ装置を駆動する。

図２は、ＡＰＳアレイ１１０の水平位置と蓄積時間との関係を表わすグラフである。図２のように、一般的に、ＡＰＳアレイ１１０の水平位置と光素子の蓄積時間とは一定に設計される。図３は、ＡＰＳアレイの水平位置と感度との関係を表わすグラフである。ＡＰＳアレイ１１０の水平位置についての光素子の感度は、図３に示すように、中心部に比べて周辺部で相対的に小さい。したがって、図２のように、あらゆるピクセルでの光素子の蓄積時間が一定であれば、空間的にＡＰＳアレイ１１０の中心部では、ピクセルを構成する光素子が光を多く受け入れて多くの電荷を蓄積し、周辺部のピクセルであるほど光を少なく受け入れて相対的に少ない電荷を蓄積する。このような従来のＣＩＳ型固体撮像素子１００から出力される映像信号によってディスプレイする場合に、ディスプレイ装置の画面上の中心部は明るく、周辺部は相対的に暗くなるという問題がある。このような問題は、ピクセル数が３５２＊２８８であるＣＩＦ（Ｃｏｍｍｏｎ Ｉｎｔｅｒｍｅｄｉａｔｅ ｆｏｒｍａｔ）の場合にはわずかに表われる程度であるが、ピクセル数が１２８０＊１０２４であるＳＸＧＡ（Ｓｕｐｅｒ Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｄａｐｔｏｒ）の場合には深刻であり、解像度が増加するほどこのような問題はさらに激しくなる。

このように表われる中心部と周辺部との間の輝度の差を解消するために、ＡＰＳアレイ１１０のピクセル設計と工程コントロールとに依存することには限界があり、ＡＤＣ内にＰＧＡ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）を使用するか、またはＡＤＣの出力信号をＩＳＰ（Ｉｍａｇｅ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）で補償する方法が試みられている。しかし、このように信号処理する場合にも量子化ノイズは増加するので、画面上の明滅など他の問題を惹起する。
米国特許ＵＳＰ５，９８２，３１８ 米国特許ＵＳＰ６，０６７，１１３

本発明が解決しようとする課題は、量子化ノイズは増加させず、かつディスプレイ画面の輝度が全体的に均一に表われるように、ＡＰＳアレイのエッジ部分のＳＮＲ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）や感度の減少がなく、中心部と周辺部とが均一のレベルを有する映像信号を出力できる固体撮像素子を提供することにある。

本発明が解決しようとする他の課題は、ディスプレイ画面の輝度が全体的に均一に表われるように、ＡＰＳアレイの中心部と周辺部とが均一のレベルを有する映像信号を出力できる固体撮像素子の駆動方法を提供することにある。

前記課題を解決するための本発明による固体撮像素子は、ＡＰＳアレイ、ロードライバ、蓄積時間コントロールドライバ、及びＡＤＣを備えることを特徴とする。ＡＰＳアレイは、２次元行列形態でピクセルが配列されており、選択された行で、伝達制御信号に応答して光素子から光電変換された映像信号を出力し、リセット制御信号に応答してリセット信号を生成して出力する。ロードライバは順次にアクティブ化される行選択信号を生成してＡＰＳアレイの各行を選択し、リセット制御信号を生成する。蓄積時間コントロールドライバは、光素子の蓄積時間を一定でなく設定した伝達制御信号を生成する。ＡＤＣは、リセット信号についての映像信号の差に対応するアナログ信号をデジタル信号に変換して出力する。

蓄積時間コントロールドライバは、ＡＰＳアレイが複数行ずつ分類された複数個のグループについて、相異なる形態で設定した伝達制御信号を生成し、選択された行に該当するグループの各行の光素子の蓄積時間は一定でなく、該当グループ内で同列に配列された光素子の蓄積時間は、いずれも同一に設定した伝達制御信号を生成することを特徴とする。蓄積時間コントロールドライバは、該当グループの各行の光素子の蓄積時間が、中心部から両周辺部へ行くほどますます長くなるように設定した伝達制御信号を生成することを特徴とする。蓄積時間コントロールドライバは、ＡＰＳアレイが分類されたグループについて、中心行を基準として対称とされる位置に配列された光素子の蓄積時間をいずれも同一に設定した伝達制御信号を生成することを特徴とする。

蓄積時間コントロールドライバは、カウンタ、レジスタ、及び伝達制御信号生成ロジックを備えることを特徴とする。カウンタは、垂直同期信号に同期したシステムクロックをカウントして、ＡＰＳアレイの行番号を知らせる行番号情報を生成する。レジスタは、行番号情報を利用して該当行の曲率情報を生成する。伝達制御信号生成ロジックは、曲率情報を利用して伝達制御信号を生成する。

他の課題を解決するための本発明による固体撮像素子の駆動方法は、順次にアクティブされる行選択信号を生成してＡＰＳアレイの各行を選択する段階と、リセット制御信号を生成する段階と、２次元行列形態でピクセルが配列されているＡＰＳアレイの光素子の蓄積時間を一定でなく設定した伝達制御信号を生成する段階と、ＡＰＳアレイの選択された行で、伝達制御信号に応答して光素子から光電変換された映像信号を出力し、リセット制御信号に応答してリセット信号を生成して出力する段階と、リセット信号についての映像信号の差に対応するアナログ信号をデジタル信号に変換して出力する段階と、を備えることを特徴とする。

本発明による固体撮像素子は、量子化ノイズがなく、ＡＰＳアレイの中心部と周辺部とが均一のレベルを有する映像信号を出力できる。したがって、ディスプレイ画面の輝度が全体的に均一に表われる効果を奏する。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付された図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。

図４は、本発明の一実施例によるＣＩＳ型固体撮像素子４００を表わすブロック図である。図４を参照すると、本発明の一実施例によるＣＩＳ型固体撮像素子４００は、ＡＰＳアレイ４１０、ロードライバ４２０、蓄積時間コントロールドライバ４３０、及びＡＤＣ ４４０を備える。

ＡＰＳアレイ４１０には、２次元行列形態でピクセルが配列されている。周知のように、ＡＰＳアレイ４１０のピクセルのそれぞれは、図５のような回路で構成される。図５を参照すると、ＡＰＳアレイ４１０は、行選択信号ＳＥＬによって選択された行で、伝達制御信号ＴＸに応答して光素子（ｐｈｏｔｏ ｄｉｏｄｅ：ＰＤ）から光電変換された映像信号ＶＦＤを出力し、リセット制御信号ＲＸに応答してリセット信号ＶＲＳＴを生成して出力する。即ち、図５において、一つのピクセルは、４個のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｍ１〜Ｍ４、一つの光素子ＰＤ、及びバイアス回路をモデリングして表わした電流源ＣＳ１で構成される。行選択信号ＳＥＬが論理ハイ状態にアクティブ化された状態で、リセット制御信号ＲＸが論理ハイ状態にアクティブ化されれば、電源ＶＤＤから伝送されたＦＤノードの電圧がソースフォロアの役割を行うＭ３のソース端子を介して出力される。Ｍ３のソース端子に出力されたＦＤノードの電圧は、Ｍ１のソース端子を介してリセット信号ＶＲＳＴとしてＡＤＣ ４４０に出力される。実質的には、リセット制御信号ＲＸが論理ロー状態に立ち下がる時、クロックフィードスルーの影響を受けてＦＤノードの電圧より若干小さくなった電圧がリセット信号ＶＲＳＴとなりうる。一方、伝達制御信号ＴＸが論理ハイ状態にアクティブ化される時には、リセット制御信号ＲＸが論理ロー状態となる状態であり、この時には、光素子ＰＤから光電変換された映像信号ＶＦＤがＭ１のソース端子を介してＡＤＣ４４０に出力される。

ロードライバ４２０は、順次にアクティブ化される行選択信号ＳＥＬを生成してＡＰＳアレイ４１０の各行を選択し、リセット制御信号ＲＸを生成する。

蓄積時間コントロールドライバ４３０は、光素子ＰＤの蓄積時間を一定でなく設定した伝達制御信号ＴＸを生成する。即ち、本発明の一実施例では、ディスプレイ画面の輝度が中心部と周辺部とで全体的に均一に表われるようにするために、ＡＰＳアレイ４１０の光素子ＰＤの蓄積時間がいずれも一定ではなく、周辺部の光素子ＰＤの蓄積時間が長く設定された伝達制御信号ＴＸを生成する蓄積時間コントロールドライバ４３０を備えている。ディスプレイ画面の輝度は、周辺部、即ちＡＰＳアレイ４１０の角部分側に対応する位置で中心部に比べて相対的に暗くなる。したがって、ＡＰＳアレイ４１０の角部分側に配列された光素子ＰＤの蓄積時間を長く設定することによって、ディスプレイ画面の輝度を全体的に均一にすることができる。このように、ＡＰＳアレイ４１０の角部分側の蓄積時間を相対的に長くコントロールするために、行ごとに光素子ＰＤが相異なる蓄積時間を有するようにするが、それは、蓄積時間コントロールドライバ４３０のハードウェアを非常に複雑にする。したがって、本発明の一実施例では、図４に示すように、ＡＰＳアレイ４１０を複数行ずつ複数個のグループＡ、Ｂ、Ｃ、Ｄに分類し、光素子ＰＤが相異なる蓄積時間を有するようにコントロールする。図４において、ＡＰＳアレイ４１０は、４つのグループＡ、Ｂ、Ｃ、Ｄに分類したが、より多くのグループが存在でき、そのグループの数は奇数個でも偶数個でもよい。グループＡ、Ｂ、Ｃ、Ｄそれぞれにおいて、一つのグループ内のあらゆる行について同じ形態で蓄積時間コントロールが行われ、一つのグループ内の列については相異なる蓄積時間を有するように蓄積時間コントロールが行われる。このような蓄積時間コントロールについては、図６ないし図１１を参照してさらに詳細に説明する。

一方、ＡＤＣ ４４０は、ＣＤＳ方式によって、リセット信号ＶＲＳＴについての映像信号ＶＦＤの差に対応するアナログ信号をデジタル信号に変換して出力する。このように変換されたデジタル信号は、デジタル信号処理部に出力されて所定の補間処理が行なわれる。また、後続するデジタル信号処理部は、ＬＣＤのようなディスプレイ装置の該当解像度に適した駆動信号を生成してディスプレイ装置を駆動する。

図６は、図４の蓄積時間コントロールドライバ４３０を具体的に表わしたブロック図である。図６を参照すれば、蓄積時間コントロールドライバ４３０は、カウンタ４３１、レジスタ４３２、及び伝達制御信号生成ロジック４３３を備える。

カウンタ４３１は、垂直同期信号ＶＳに同期したシステムクロックＳＣＬＫをカウントして、ＡＰＳアレイ４１０の行番号を知らせる行番号情報ＲＯＷＮＵＭを生成する。垂直同期信号ＶＳは、一画面、即ち、一フレーム期間を知らせる信号である。一方、図４において、行選択信号ＳＥＬは、各行のリセット信号ＶＲＳＴと映像信号ＶＦＤとを伝達するために、毎行を選択する度にアクティブ化される信号である。システムクロックＳＣＬＫは、行選択信号ＳＥＬを生成する時にも使われ、行選択信号ＳＥＬに同期している。

レジスタ４３２は、行番号情報ＲＯＷＮＵＭを利用して該当行の曲率情報ＣＶＤを生成する。例えば、曲率情報ＣＶＤは、図４のように、ＡＰＳアレイ４１０が４個のグループＡ、Ｂ、Ｃ、Ｄに分類された場合に、図７のように、各グループごとにＡＰＳアレイ４１０の水平位置についての蓄積時間を知らせる情報である。図７において、ＸはＡＰＳアレイ４１０の左端または右端からの水平位置を表わす。即ち、図７において、図４の（Ａ）及び（Ｄ）グループは、（Ｂ）及び（Ｃ）グループに比べてＡＰＳアレイ４１０の左右でさらに長い蓄積時間を有する。これは、ＡＰＳアレイ４１０の角部分側に対応するディスプレイ画面が中央側の左右に比べてより暗く表われるので、それを補償するためである。

このように、曲率情報ＣＶＤを利用するのは、蓄積時間についての光素子ＰＤの感度及び映像信号ＶＦＤの関係が、図８のように表われるので可能である。即ち、蓄積時間が長くなるほど光素子ＰＤの感度及び映像信号ＶＦＤは大きくなる。したがって、光素子ＰＤの蓄積時間を延長させることによって、ＰＧＡでゲインを増加させて出力電圧を高める役割を行えるということを意味する。

このような関係によって、伝達制御信号生成ロジック４３３は、曲率情報ＣＶＤを利用して、グループＡ、Ｂ、Ｃ、Ｄのそれぞれについて一定でない伝達制御信号ＴＸを生成する。即ち、上述のように、伝達制御信号ＴＸは一つのグループ内のあらゆる行が同じ形態で蓄積時間を有するように設定され、一つのグループ内の列については相異なった蓄積時間を有するように設定される。ＡＰＳアレイ４１０が複数個ずつ分類された複数個のグループＡ、Ｂ、Ｃ、Ｄのそれぞれについては、伝達制御信号ＴＸが相異なる形態に設定される。このように、伝達制御信号ＴＸが生成される場合に、ＡＰＳアレイ４１０の水平位置についての感度との関係は図９のように一定になる。したがって、ＡＰＳアレイ４１０の中心部と周辺部とに対応するディスプレイ画面の輝度が均一に表われる。

以下、図４の蓄積時間コントロールドライバ４３０の動作をさらに詳細に説明する。
図１０は、図４の蓄積時間コントロールドライバ４３０の動作説明のためのタイミング図である。図１０を参照すると、蓄積時間コントロールドライバ４３０の伝達制御信号生成ロジック４３３は、グループＡ、Ｂ、Ｃ、Ｄのそれぞれについて、各行によって相異なる伝達制御信号ＴＸを生成して出力する。即ち、蓄積時間コントロールドライバ４３０の伝達制御信号生成ロジック４３３は、該当グループの各行の光素子ＰＤの蓄積時間が中心部から両周辺部へ行くに従って長くなるように設定した伝達制御信号ＴＸを生成する。例えば、図１１のような曲率情報ＣＶＤを有する該当グループについて、図１０のように伝達制御信号ＴＸを生成すれば、ｘ_１位置のピクセルではＴＸ（ｘ_１）を伝達制御信号ＴＸとして受け、該当光素子ＰＤはＴ_１期間の間に光を蓄積して光電変換する。同様に、ｘ_ｎ位置のピクセルではＴＸ（ｘ_ｎ）を伝達制御信号ＴＸとして受け、該当光素子ＰＤはＴ_ｎ期間の間に光を蓄積して光電変換する。この時、ＡＰＳアレイ４１０が図４のように偶数個のグループＡ、Ｂ、Ｃ、Ｄに分類された場合に、中心行を基準として対称とされる位置に配列された光素子ＰＤの蓄積時間は、いずれも同一に設定される。ＡＰＳアレイ４１０が図４のように偶数個のグループＡ、Ｂ、Ｃ、Ｄに分類された場合に、中心行を基準として対称とされるグループの曲率情報ＣＶＤは同一であるためである。

また、ＡＰＳアレイ４１０が奇数個のグループに分類された場合にも、中心行を基準として対称とされる位置に配列された光素子ＰＤの蓄積時間は、いずれも同一に設定される。即ち、ＡＰＳアレイ４１０が奇数個のグループに分類された場合に、中心ピクセル周囲の中心グループでは、各行の光素子ＰＤの蓄積時間は一定でなく、その該当グループ内で同列に配列された光素子ＰＤの蓄積時間はいずれも同一に設定される。したがって、中心グループでは、同列に配列された光素子ＰＤの蓄積時間がいずれも同一であるので、中心行を基準として対称とされる位置に配列された光素子ＰＤの蓄積時間はいずれも同一である。また、中心グループ以外のグループでも、中心行を基準として対称とされるグループの曲率情報ＣＶＤは同一に設定され、これにより中心行を基準として対称とされる位置に配列された光素子ＰＤの蓄積時間がいずれも同一に設定される。

上述したように、本発明の一実施例による固体撮像素子４００は、ＡＰＳアレイ４１０の列及び行で光素子ＰＤの蓄積時間を、中心部は短くして周辺部へ行くほど長くして変化を与え、全体ピクセルで光素子ＰＤの感度が一定であり、光素子ＰＤから感知された映像信号ＶＦＤの大きさが均一となるように出力される。したがって、ＡＰＳアレイ４１０の中心部と周辺部とから出力される映像信号ＶＦＤレベルの相対的な差がなくなり、エッジ部分のＳＮＲや感度の減少を解消できる。

以上のように、図面と明細書で最適実施例が開示された。ここで、特定の用語が使われたが、これは、本発明を説明するための目的で使われたものであり、意味限定や特許請求範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。従って、本発明の真の技術的な保護範囲は、特許請求範囲の技術的思想により決まらなければならない。

本発明による固体撮像素子及び固体撮像素子の駆動方法は、携帯電話カメラ、デジタルスチルカメラの撮像システムに利用できる。

一般的なＣＩＳ型固体撮像素子を示すブロック図である。 ＡＰＳアレイの水平位置と蓄積時間との関係を示すグラフである。 ＡＰＳアレイの水平位置と感度との関係を表わすグラフである。 本発明の一実施例によるＣＩＳ型固体撮像素子を示すブロック図である。 図４のＡＰＳアレイの単位ピクセルを示す回路図である。 図４の蓄積時間コントロールドライバを具体的に示したブロック図である。 図４の固体撮像素子で、ＡＰＳアレイの水平位置と蓄積時間との関係を表わすグラフである。 図４の固体撮像素子で、ＡＰＳアレイの蓄積時間と感度／映像信号との関係を示すグラフである。 図４の固体撮像素子で、ＡＰＳアレイの水平位置と感度との関係を表わすグラフである。 図４の蓄積時間コントロールドライバの動作説明のためのタイミング図である。 図１０によるＡＰＳアレイの水平位置と蓄積時間との関係を示すグラフである。

符号の説明

４００ ＣＩＳ型固体撮像素子
４１０ ＡＰＳアレイ
４２０ ロードライバ
４３０ 蓄積時間コントロールドライバ
４４０ ＡＤＣ

Claims (13)

1. ２次元行列形態でピクセルが配列され、複数行ずつまとめて複数個のグループに分類され、選択された行で、伝達制御信号に応答して前記ピクセル内の光素子から光電変換された映像信号を出力し、リセット制御信号に応答してリセット信号を生成して出力するＡＰＳアレイと、
   順次にアクティブ化される行選択信号を生成して前記ＡＰＳアレイの各行を選択し、前記リセット制御信号を生成するロードライバと、
   選択された各行のそれぞれの前記光素子の蓄積時間が一定とならないように設定した前記伝達制御信号を生成する蓄積時間コントロールドライバと、
   前記リセット信号と前記映像信号との差に対応するアナログ信号をデジタル信号に変換して出力するアナログ−デジタル変換部と、を備え、
   前記伝達制御信号は、同一グループ内では水平位置と蓄積時間との関係がすべての行で同じ形態となり、異なるグループ間では、互いに相異なる形態となるように生成され、かつ、
   前記同一グループ内で同列に配列された前記光素子の蓄積時間は、いずれも同一となるように生成されることを特徴とする固体撮像素子。
2. 各グループの各行の前記光素子の蓄積時間が、中心部から両周辺部へ行くに従って長くなるように前記伝達制御信号を生成することを特徴とする請求項１に記載の固体撮像素子。
3. 各グループの中心行を基準として対称とされる位置に配列された前記光素子の蓄積時間が同一となるように前記伝達制御信号を生成することを特徴とする請求項１に記載の固体撮像素子。
4. 前記蓄積時間コントロールドライバは、
   垂直同期信号に同期したシステムクロックをカウントして、前記ＡＰＳアレイの行番号を知らせる行番号情報を生成するカウンタと、
   前記行番号情報を利用して該当行の曲率情報を生成するレジスタと、
   前記曲率情報を利用して前記伝達制御信号を生成する伝達制御信号生成ロジックと、を備えることを特徴とする請求項１に記載の固体撮像素子。
5. 前記レジスタは、
   中心行を基準として対称とされる位置に配列された前記光素子の蓄積時間をいずれも同一に設定するよう前記曲率情報を生成することを特徴とする請求項４に記載の固体撮像素子。
6. 前記ピクセルのそれぞれは、
   前記映像信号を生成する前記光素子と、
   前記行選択信号及び電源を受信し、前記リセット制御信号及び前記映像信号を出力する第１トランジスタと、
   前記リセット制御信号及び前記電源電圧を受信する第２トランジスタと、
   前記電源電圧を受信し、前記電源電圧を前記第１トランジスタに出力する第３トランジスタと、
   前記伝達制御信号を受信し、前記映像信号を伝送する第４トランジスタと、を含むことを特徴とする請求項１に記載の固体撮像素子。
7. 前記固体撮像素子は、
   前記アナログ−デジタル変換部から前記デジタル信号を受信し、ディスプレイ装置を駆動する信号を生成するデジタル信号処理器をさらに備えることを特徴とする請求項１に記載の固体撮像素子。
8. 順次にアクティブ化される行選択信号を生成して、２次元行列形態でピクセルが配列され、複数行ずつまとめて複数個のグループに分類されたＡＰＳアレイの各行を選択する段階と、
   リセット制御信号を生成する段階と、
   選択された各行の前記ピクセル内のそれぞれの光素子の蓄積時間が一定とならないように設定した伝達制御信号を生成する段階と、
   前記ＡＰＳアレイの選択された行で、前記伝達制御信号に応答して前記光素子から光電変換された映像信号を出力し、前記リセット制御信号に応答してリセット信号を生成して出力する段階と、
   前記リセット信号と前記映像信号との差に対応するアナログ信号をデジタル信号に変換して出力する段階と、を備え、
   前記伝達制御信号は、同一グループ内では水平位置と蓄積時間との関係がすべての行で同じ形態となり、異なるグループ間では互いに相異なる形態となるように生成され、かつ、
   前記同一グループ内で同列に配列された前記光素子の蓄積時間は、いずれも同一となるように生成されることを特徴とする固体撮像素子の駆動方法。
9. 前記伝達制御信号は、
   前記該当グループの各行の光素子の蓄積時間が、中心部から両周辺部へ行くに従って長くなるように設定されたことを特徴とする請求項８に記載の固体撮像素子の駆動方法。
10. 前記伝達制御信号は、
    前記ＡＰＳアレイが分類されたグループについて、中心行を基準として対称とされる位置に配列された光素子の蓄積時間はいずれも同一に設定されたことを特徴とする請求項８に記載の固体撮像素子の駆動方法。
11. 前記伝達制御信号を生成する段階は、
    垂直同期信号に同期したシステムクロックをカウントして、前記ＡＰＳアレイの行番号を知らせる行番号情報を生成する段階と、
    前記行番号情報を利用して該当行の曲率情報を生成する段階と、
    前記曲率情報を利用して前記伝達制御信号を生成する段階と、を含むことを特徴とする請求項１０に記載の固体撮像素子の駆動方法。
12. 前記曲率情報は、
    中心行を基準として対称とされる位置に配列された前記光素子の蓄積時間をいずれも同一に設定する情報であることを特徴とする請求項１１に記載の固体撮像素子の駆動方法。
13. 前記固体撮像素子の駆動方法は、
    前記デジタル信号に応答してディスプレイ装置を駆動する信号を生成する段階をさらに含むことを特徴とする請求項８に記載の固体撮像素子の駆動方法。

Images