以下、本発明の実施形態について添付の図面を参照して具体的に説明する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。図1は、第1の実施形態に係る撮像装置の構成を示すブロック図である。
第1の実施形態に係る撮像装置1には、光学部101、カラー撮像素子部102、ピクセル露光量設定部103、境界輝度パラメータ保存部104、ゲイン演算部105、画素補間部106、画像処理部107、及びメモリ部108が設けられている。更に、表示部109及び画像出力部110も設けられている。
光学部101には、シャッタ、レンズ、絞り、及び光学ローパスフィルタ(LPF)等が設けられている。カラー撮像素子部102には、モザイク状に複数色配列されたカラー
フィルタ及びCMOSセンサが設けられており、カラー撮像素子部102は、予備撮像及び本撮像を行う。ピクセル露光量設定部103は、カラー撮像素子部102の撮像結果から各ビクセルの露光量を設定する。境界輝度パラメータ保存部104は、複数の露光量間の境界輝度に関するパラメータを記憶している。ゲイン演算部105は、カラー撮像素子部102によって本撮像された画像、及びピクセル露光量設定部103によって設定された露光量に基づいて各画素についてのゲイン演算を行う。画素補間部106は、ゲイン演算部105によって処理が施されたモザイク状の画像に補間を施し、複数枚の独立プレーン画像を得る。画像処理部107は、色処理、ノイズ低減処理及び鮮鋭性向上処理等の処理を施す。メモリ部108は、画像処理部107によって処理された画像を記録する。表示部109は、撮影中、撮影後、及び画像処理後の画像等を表示する。表示部109としては、例えば液晶ディスプレイが用いられる。画像出力部110は、例えば出力インタフェースであり、画像出力部110に、ケーブル等を介してプリンタ、ディスプレイ及びメモリカード等の記録媒体等を接続することができ、画像出力部110を介して、メモリ部108に記録されている画像が外部の機器等に出力される。
本実施形態では、ピクセル露光量設定部103は、境界輝度パラメータ保存部104に格納された予備撮像パラメータを用いて境界輝度の設定を行い、カラー撮像素子部102がこの境界輝度に基づく撮像を行う。
次に、撮像装置1の動作である広ダイナミックレンジ画像の撮像動作について図2を参照しながら説明する。図2は、撮像装置1の動作を示すフローチャートである。
先ず、ステップS201において、初期化動作を行い、表示部109が境界輝度パラメータ設定ユーザインタフェース(UI)を表示し、ユーザ入力により、境界輝度パラメータ設定UIにパラメータを設定する。この結果、境界輝度パラメータが境界輝度パラメータ保存部104に保存される。なお、初期化動作では、例えば、予備撮像の終了を表す変数iへのFALSEの設定、及びメモリの確保等が行われる。輝度境界パラメータ設定UIの詳細については後述する。
次いで、ステップS202において、カラー撮像素子部102が光学部101を介して予備撮影を行う。
その後、ステップS203において、ピクセル露光量設定部103が所定の判定基準を満たしているか判定し、満たしていれば、変数iをTRUEに設定してステップS204へ移行し、そうでなければ、ステップS202へ移行する。この判断の詳細については後述する。
ステップS204では、ピクセル露光量設定部103が、ステップS202で取得された予備撮像に基づいて、所定のピクセル露光量に基づき各画素の露光量を設定する。ピクセル露光量設定部103の詳細については後述する。
続いて、ステップS205において、カラー撮像素子部102が、ステップS204で設定された各画素の露光量に基づき、本撮像処理を行う。
次いで、ステップS206において、ゲイン演算部105が、ステップS204で設定された各画素の露光量に基づき、ステップS205で取得された本撮像のデータにゲイン演算を行う。ゲイン演算の詳細については後述する。
その後、ステップS207において、画素補間部106が、ゲイン演算部105によるゲイン演算後のモザイク状の撮像画像に対する画素補間処理を行う。
続いて、ステップS208において、画像処理部107が、色処理、ノイズ低減処理、鮮鋭性向上処理等の画像処理を行う。
次いで、ステップS209において、メモリ部108が、ステップS207で処理された画像データを記録し、終了に関する動作を行う。
なお、予備撮像の初期撮像条件におけるシャッタースピードは、本撮像に比べて十分短く設定されていることが望ましい。
<境界輝度パラメータ設定UI>
次に、境界輝度パラメータ設定UIについて図3を参照しながら説明する。図3は、ステップS201において表示される境界輝度パラメータ設定UIのダイアログウィンドウの例を示す図である。
この境界輝度パラメータ設定UIのダイアログウィンドウ301内には、図3(a)及び(b)に示すように、境界輝度パラメータ設定ボタン302、終了ボタン303、主要被写体領域指定ラジオボタン304、及び相対輝度指定ラジオボタン305が表示される。
境界輝度パラメータ設定ボタン302(主要被写体領域設定ボタン)が押下されると、設定した境界輝度パラメータを境界輝度パラメータ保存部104が記録する。終了ボタン303が押下されると、境界輝度パラメータが設定されている場合は、そのまま、RAM等のメモリの解放等が行われ、表示部109における境界輝度パラメータ設定UIのダイアログウィンドウの表示が終了する。一方、境界輝度パラメータが設定されていない場合は、予め与えられている測光ウィンドウ内の平均輝度を境界輝度パラメータ保存部104が境界輝度パラメータとして記録する。そして、RAM等のメモリの解放等が行われ、表示部109における境界輝度パラメータ設定UIのダイアログウィンドウの表示が終了する。
主要被写体領域指定ラジオボタン304が選択されると、図3(a)に示すように、ウィンドウ306及び307、スライドバー308及び309、並びにテキストボックス310及び311が表示される。一方、相対輝度指定ラジオボタン305が選択されと、図3(b)に示すように、ウィンドウ312、スライドバー313及びテキストボックス314が表示される。
ウィンドウ306は、ファインダ画像表示ウィンドウとして機能し、ファインダ画像を表示する。ウィンドウ307は、主要被写体ウィンドウとして機能し、スライドバー308及び309の設定に基づいてウィンドウ306内での主要被写体の位置を表示する。スライドバー308及び309は、ウィンドウ位置設定スライドバーとして機能し、スライドバー308及び309がスライドされると、これに伴ってウィンドウ307の位置が変更される。テキストボックス310及び311は、主要被写体ウィンドウサイズ指定テキストボックスとして機能し、テキストボックス310及び311に数値が入力されると、これに伴ってウィンドウ307のサイズが変更される。
ウィンドウ312は、ヒストグラム表示ウィンドウとして機能し、ヒストグラムを表示する。スライドバー313は、主要被写体輝度設定スライドバーとして機能し、スライドバー313がスライドされると、この結果としてスライドされた相対輝度がテキストボックス314に反映される。逆に、テキストボックス314に数値が入力されると、この結果がスライドバー313に反映される。
次に、境界輝度パラメータ設定UIの境界輝度パラメータ設定動作について図4を参照しながら説明する。図4は、境界輝度パラメータ設定動作を示す状態遷移図である。
ステート401では、初期設定値を読み込み、図3(a)に示す境界輝度パラメータ設定UIの表示等の初期化動作を行い、ステート402へ移行する。
ステート402では、図3(a)に示す境界輝度パラメータ設定UIに対するユーザ操作判断待ち状態となる。また、境界輝度パラメータの指定パターンを示す変数kがTRUEに設定される。ここで、スライドバー308又は309の位置が変更されると、ステート403へ移行し、ウィンドウ307の位置を変更すると共に、ウィンドウ307を再描画した後、ステート402へ移行する。また、テキストボックス310又は311に数値が入力されると、ステート404へ移行する。ステート404では、入力された数値に基づいてウィンドウ307のサイズを変更すると共に、ウィンドウ307を再描画した後、ステート402へ移行する。境界輝度パラメータ設定ボタン302が押下されると、ウィンドウ307の位置及びサイズ並びに境界輝度パラメータの指定パターンを示す変数kをメモリ部108に格納する。終了ボタン303が押下されると、ステート409へ移行し、終了に関する動作を行う。
ステート402で、相対輝度指定ラジオボタン305が選択されると、ステート406へ移行し、図3(b)に示す境界輝度パラメータ設定UIに対するユーザ操作判断待ち状態となる。また、境界輝度パラメータの指定パターンを示す変数kがFALSEに設定される。ここで、スライドバー313又はテキストボックス314が変更されると、ステート407へ移行する。ステート407では、変更後のスライドバー313の位置又はテキストボックス314に入力された情報に基づき主要被写体輝度を変更し、ステート406へ移行する。境界輝度パラメータ設定ボタン302が押下されると、主要被写体輝度及び境界輝度パラメータの指定パターンを示す変数kをメモリ部108に格納する。終了ボタン303が押下されると、ステート409へ移行し、終了に関する動作を行う。
境界輝度パラメータ設定UIには、上述のような表示がなされ、これを介して上述のような動作が行われる。
<ピクセル露光量設定部103>
次に、ピクセル露光量設定部103について図5を参照しながら説明する。図5は、ピクセル露光量設定部103の一例を示すブロック図である。
ピクセル露光量設定部103には、飽和判定部501、予備撮像条件変更部502、撮像条件記録部503、輝度算出部504、露光時間MAP生成部505、露光時間MAP記録部506、及びタイミングジェネレータ部507が設けられている。
飽和判定部501は、予備撮像結果に飽和画素が含まれているかを判定する。予備撮像条件変更部502は、飽和判定結果から予備撮像条件を変更する。撮像条件記録部503は、各画素について不飽和となる撮像条件を記録する。輝度算出部504は、撮像条件記録部503に記録されている撮像条件に基づき、各画素の輝度を算出する。露光時間MAP生成部505は、露光量マップ生成手段として、境界輝度パラメータ保存部104に保持された予備撮像パラメータ、及び輝度算出部504により算出された輝度情報に基づいて、ピクセル露光時間MAP(露光量マップ)を生成する。露光時間MAP記録部506は、露光時間MAP生成部505により生成されたMAP情報を記録する。タイミングジェネレータ部507は、露光時間MAPに基づき各画素のCMOSセンサのトランジスタの駆動パルス(画素駆動信号)を生成する。なお、露光時間MAP記録部506に記録された情報は、後述のゲイン演算処理においても利用される。
<再予備撮像判定動作>
次に、ステップS203の判断(再予備撮像判定動作)について図6を参照しながら説明する。図6は、再予備撮像判定動作の詳細を示すフローチャートである。
先ず、ステップS601において、ピクセル露光量設定部103が初期化動作を行う。例えば、画素番号を表す変数jへの0の設定、及びメモリの確保等が行われる。
次いで、ステップS602において、飽和判定部501が、画素jと所定の値とを比較し、画素jの方が小さければステップS603へ移行し、そうでなければステップS606へ移行する。ここで、所定の値とは、例えば、カラー撮像素子部102のカラー撮像素子のセンサ値が輝度に対して線形性を保持できる最大値が用いられる。なお、センサが取得しうる値であれば用いることができる。
ステップS603では、ピクセル露光量設定部103が、画素jに対する撮像条件が撮像条件記録部503に記録されているかを判断し、記録されていなければステップS604へ移行し、記録されていればステップS605へ移行する。ここで、撮像条件とは、例えば絞り値、シャッタースピード、ISO感度及び画素値である。
ステップS604では、撮像条件記録部503が、図7に示すように、画素番号と関連付けされた撮像条件を記録する。
ステップS605では、ピクセル露光量設定部103が、全ての画素に対して処理が行われたか判断し、行われていればステップS607へ移行し、そうでなければ画素番号を表す変数jに1を加えてステップS602へ移行する。
ステップS606では、予備撮像条件変更部502が、撮像条件のシャッタースピードを変更し、タイミングジェネレータ部507が全ての画素に同じ撮像条件に対するカラー撮像素子部102の画素駆動パルスを生成する。その後、終了に関する処理を行う。
ステップS607では、予備撮像の終了を表す変数iにTRUEを設定し、終了に関する処理を行う。
<ピクセル露光量設定動作>
次に、ステップS204のピクセル露光量設定動作について図8を参照しながら説明する。図8は、ピクセル露光量設定動作の詳細を示すフローチャートである。
先ず、ステップS801において、ピクセル露光量設定部103が初期化動作を行う。例えば、撮像条件記録部503に格納されている絞り値、ISO感度及び各画素の輝度値の読み込み、並びにメモリの確保等が行われる。
次いで、ステップS802において、輝度算出部504が、図7に示すような撮像条件を取得し、下記の式(数1〜数6)を用いて輝度を算出する。ここで、画素番号を表す変数をj、画素値を表す変数をPj、画素の輝度値を表す変数をPBj、絞り値を表す変数をFj、シャッタースピードを表す変数をTj、ISO感度をISOj、被写体の適正輝度を
表す変数をBjとする。また、絞り値を表すAPEX値をAVj、シャッタースピードを表すAPEX値をTVj、ISO感度を表すAPEX値をSVj、被写体輝度を表すAPEX値をBVjとする。
即ち、輝度算出部504は、先ず、撮像条件から画素番号jの各APEX値を数1〜数3に基づいて算出する。
次いで、輝度算出部504は、数4から被写体輝度のAPEX値を算出する。
その後、輝度算出部504は、数5から被写体輝度を算出する。
続いて、輝度算出部504は、数6から画素番号iの輝度を算出する。
ステップS802の後、ピクセル露光時間MAP生成部505が露光時間MAPを生成し、これを露光時間MAP記録部506が記録する。露光時間MAPの詳細については後述する。
次いで、ステップS804において、ステップS803に生成された露光時間MAPに基づき、タイミングジェネレータ部507が画素の駆動パルスを生成し、終了に関する処理を行う。
<露光時間MAP生成処理>
次に、ステップS803の露光時間MAP生成処理について図9を参照しながら説明する。図9は、露光時間MAP生成処理の詳細を示すフローチャートである。
先ず、ステップS901において、ピクセル露光量設定部103が初期化動作を行う。例えば、境界輝度パラメータ保存部104に保存されている境界輝度パラメータ、撮像条件記録部503に格納されている絞り値、ISO感度及び各画素の輝度値の読み込み、並びにメモリの確保等が行われる。
次いで、ステップS902において、ピクセル露光時間MAP生成部505が、全画素の輝度値を走査して最大輝度値MBを取得する。
その後、ステップS903において、ピクセル露光時間MAP生成部505が、境界輝度パラメータの指定パターンを示す変数kがTRUEであるか判定し、TRUEであればステップS904へ移行し、そうでなければ905へ移行する。
ステップS904では、ピクセル露光時間MAP生成部505が、境界輝度パラメータの指定領域位置の輝度情報、及びステップS903で取得した最大輝度値MBに基づいて、数7及び数8から境界輝度パラメータを算出すると共に、境界輝度を設定する。以後、境界輝度未満の輝度の領域を明領域、それ以上の輝度の領域を暗領域という。ここで、指定領域のサイズをm×nとし、各画素輝度PBk、平均輝度PBave、境界輝度SBとする。
ステップS905では、ピクセル露光時間MAP生成部505が、ステップS903で取得した最大輝度値MB、及び境界輝度パラメータに基づいて、数9から境界輝度を算出すると共に、境界輝度SBを設定する。
ステップS904又はS905の後、ステップS906において、ピクセル露光時間MAP生成部505が、画素番号jの輝度値と設定された境界輝度とを比較する。そして、画素番号jの輝度値の方が小さければステップS907Sへ移行し、そうでなければステップS908へ移行する。
ステップS907では、ピクセル露光時間MAP生成部505が、明領域を示す0を記録する。ステップS908では、ピクセル露光時間MAP生成部505が、暗領域示す1を記録する。なお、ピクセル露出時間MAPは、例えば図10に示すように記録される。
ステップS907又はS908の後、ステップS909において、ピクセル露光時間MAP生成部505が、全ての画素に対して処理を行ったかを判定する。そして、行っていればステップS910へ移行し、そうでなければ画素番号を表すjに1を加えてステップS906へ移行する。
ステップS910では、ピクセル露光時間MAP生成部505が、数10〜数12に基づいて、明領域のシャッタースピードTlightを算出する。
即ち、ピクセル露光時間MAP生成部505は、先ず、数10から主要被写体のBVlightを求める。
次に、ピクセル露光時間MAP生成部505は、上記の数1及び数3からAVlight及
びSVlightを求め、数11からTVlightを求める。
そして、ピクセル露光時間MAP生成部505は、数12から暗領域のシャッタースピードTlightを算出する。
ステップS910の後、ステップS911において、ピクセル露光時間MAP生成部505が、数13〜数15を用いて、暗領域のシャッタースピードTdarkを算出する。
即ち、ピクセル露光時間MAP生成部505は、先ず、数13から主要被写体のBVdarkを求める。
次に、ピクセル露光時間MAP生成部505は、上記の数1及び数3からAVdark及びSVdarkを求め、数14からTVdarkを求める。
そして、ピクセル露光時間MAP生成部505は、数15から暗領域のシャッタースピードTdarkを算出する。
ステップS911の後、ステップS912において、露光時間MAP記録部506が、暗領域のシャッタースピードを表すTdark及び明領域のシャッタースピードを表すTlightを格納する。その後、終了に関する処理を行う。
<駆動パルス生成処理>
次に、ステップS804の駆動パルス生成処理について図11を参照しながら説明する。図11は、第1の実施形態における駆動パルス生成処理の詳細を示すフローチャートである。
先ず、ステップS1101において、タイミングジェネレータ部507が初期化動作を行う。例えば、行を表す変数l、列を表す変数qを夫々0に設定する等の動作が行われる。
次いで、ステップS1102において、タイミングジェネレータ部507が、第1行目の全ての露出量設定MAPの値を読み込む。
その後、ステップS1103において、タイミングジェネレータ部507が、第q列目のシャッタースピードが明領域のシャッタースピードであるか判断し、そうであればステップS1104へ移行し、そうでなければステップS1105へ移行する。
ステップS1104では、タイミングジェネレータ部507が、第1行第q列目の画素に対し、明領域のシャッタースピードに対応する列転送トランジスタの駆動パルスを割り当てる。ステップS1105では、タイミングジェネレータ部507が、第l行第q列目の画素に対し、暗領域のシャッタースピードに対応する後述の列転送トランジスタの駆動パルスを割り当てる。
ステップS1104又はS1105の後、ステップS1106において、タイミングジェネレータ部507が、行中の全ての列について割り当てが行われたかを判定する。そして、行われていれば列を表す変数qを0に設定してステップS1107へ移行し、そうでなければ列を表す変数qに1を加えてステップS1103へ移行する。
ステップS1107では、タイミングジェネレータ部507が、第l行目の画素に対し、後述の行転送トランジスタ及びリセットトランジスタの駆動パルス(第1の行転送パルス、第2の行転送パルス及びリセットパルス)を生成する。また、タイミングジェネレータ部507は、これらを垂直走査回路に送信する。また、タイミングジェネレータ部507は、ステップS1104又はステップS1105で割り当てた列転送トランジスタの駆動パルス(列転送パルス)を生成し、これを水平走査回路に送信する。
ステップS1108では、タイミングジェネレータ部507が、全ての行に対して駆動パルスの送信が行われているかを判定し、行われていれば終了に関する処理を行い、そうでなければ行を表す変数lに1を加えてステップS1102へ移行する。
<カラー撮像素子部102>
次に、カラー撮像素子部102について図12を参照しながら説明する。図12は、カラー撮像素子部102を構成する各構成要素の配置の一例を示す模式図である。
カラー撮像素子部102では、撮像面1201上に、水平方向及び垂直方向(二次元)に並んだ複数の画素1202、垂直走査回路1203、水平走査回路1204、出力回路1205、出力アンプ1206、及びタイミングジェネレータ1207等が設けられている。そして、画素1202の水平行毎の並びと垂直走査回路1203とが行選択線1208で互いに結ばれ、画素1002の垂直列毎の並びと水平走査回路1204及び出力回路1205とが列信号線1209で結ばれている。このため、行又は列の所定単位毎(所定行毎又は所定列毎)の制御が行われる。
カラー撮像素子部102の撮像動作の際には、ピクセル露光量設定部103の露光量設定に基づき、タイミングジェネレータ部507にて生成された駆動パルスをタイミングジェネレータ1207が垂直走査回路1203及び出力回路1205に出力する。各画素1202で、駆動パルスによるトランジスタの導通/非導通によって、リセット及び読み出しが制御される。読み出された電荷は電圧に変換され、水平走査回路1204から出力回路1205に、順次、転送され、出力アンプ1206に出力される。
図13は、第1の実施形態における画素1202の構造の一例を示す回路図である。
画素1202には、受光素子である埋め込み型PD(フォトダイオード)1301、及びNチャンネルMOSトランジスタ1302〜1305が含まれている。トランジスタ1302及びトランジスタ1304のドレイン、並びにトランジスタ1303のソースの接続部は、FD(フローティングディフュージョン)1306で構成されている。行選択線1307、行信号線1308、列選択線1309及び列信号線1310は各トランジスタに対する信号を伝送し、図13中のVDDは電源、GNDは接地を示す。なお、信号がH(High)であれば各ゲートが導通し、L(Low)ならば非導通になるように構成されている。
PD1301は光電変換部(受光部)であり、被写体からの入射光量に応じた電荷を一時的に蓄積し、蓄積した信号電荷が転送ゲートとよばれる行転送トランジスタ1302又は列転送トランジスタ1304によってFD1306に完全転送されることで出力される。転送された信号電荷は、蓄積部として機能するFD1306に一時的に蓄積される。以下、行転送トランジスタ1302の電位をφTX1、列転送トランジスタ1304の電位をφTX2と表す。
トランジスタ1303はリセットトランジスタとよばれ、トランジスタ1303が導通することによってFD1306が既定の電位(φRSB)にリセットされる。このリセット動作の際に、リセットノイズとよばれる、リセット動作を行う毎にFD1306の電位がφRSBに対してばらつくノイズが発生することがある。
トランジスタ1305は、ソースフォロワ増幅回路を構成し、FD1106の電位VF
Dに対する電流増幅を行うことで、出力インピーダンスを下げる。また、トランジスタ1305のドレインは列信号線1310に接続されており、低インピーダンス化されて、画素出力VOUTとして、列信号線1310へ導出される。
図14A〜図14Dは、図13に示す画素1202の駆動方法及びその特性を示す図である。図14Aは、転送ゲートであるトランジスタ1302及びトランジスタ1304、並びにリセットトランジスタ1303の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t11〜t15はタイミングを表す。
図14Aに示す例では、タイミングt11で、リセットトランジスタ1303及び行転送トランジスタ1302のゲートが導通になる。この結果、PD1301の電荷がFD1306に完全転送されてリセットされ、FD1306もリセットトランジスタ1303のドレイン電位にリセットされる(第1のリセット、第2のリセット)。タイミングt11から所定時間後のタイミングt12で、行転送トランジスタ1302のゲートが非導通になる。この結果、PD1301への電荷の蓄積が開始される。また、リセットトランジスタ1303は導通のままであり、露光中にFD1306にて発生するノイズが列転送トランジスタ1304のゲート導通前に除去される。なお、これ以降の説明では、動作に変化のないトランジスタの状態に関する説明は省略する。タイミングt11から所定時間後のタイミングt13で、リセットトランジスタ1303が非導通、列転送トランジスタ1304のゲートが導通となり、被写体からの光がPD1301の電荷がFD1306に完全転送される(第1の転送、第2の転送)。タイミングt11から所定時間後のタイミングt14で、トランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、画素出力VOUTとして、出力回路1205に接続された信号線へ導出される。タイミングt11から所定時間後のタイミングt15で出力回路1205に接続された信号線への導出が終了する(第3の転送)。
次に、ライン内の各画素に2種類の列転送パルスを送信して長短露光を制御する方法について、図14B及び図14Cを参照しながら説明する。なお、本実施形態における長短露光は、列転送トランジスタ毎に2種類のうちいずれかの導通タイミングを与えることにより制御を実現する。図14Bは、撮像画素第n行目の第m列〜第m+4列までの露光量を示す模式図であり、白い部分が長秒露光、黒い部分が短秒露光を表す。また、図14Cは、行転送トランジスタ1302、列転送トランジスタ1304及びリセットトランジスタ1303の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t21〜t28はタイミングを表す。
図14Cに示す例では、タイミングt21で、全てのリセットトランジスタ1303、及び全ての行転送トランジスタ1302のゲートが導通になる。この結果、全てのPD1301の電荷がFD1106に完全転送されてリセットされ、全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt22で、全ての行転送トランジスタ1302のゲートが非導通になる。この結果、全てのPD1301への電荷の蓄積が開始される。
タイミングt23で、リセットトランジスタ1303が非導通となり、短秒露光が割り当てられている第m+1列目、第m+2列目及び第m+4列目の列転送トランジスタ1304のゲートが導通となり、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt24で、短秒露光が割り当てられている第m+1列目、第m+2列目及び第m+4列目の列転送トランジスタ1304のゲートが非導通となり、トランジスタ13
05が導通する。この結果、FD1306の電位が低インピーダンス化されて、短秒画素出力VOUTsとして、個別に、出力回路1205に接続された信号線へ導出される。ま
た、出力回路1205に接続された信号線へ導出された後、リセットトランジスタ1303が導通、列転送トランジスタ1304が非導通となる。
タイミングt25で、短秒画素出力VOUTsの出力回路1205に接続された信号線
への導出が終了する。
タイミングt26で、リセットトランジスタ1303が非導通となり、長秒露光が割り当てられている第m列目及び第m+3列目の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt27で、長秒露光が割り当てられている第m列目及び第m+3列目の列転送トランジスタ1304のゲートが非導通となり、トランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、長秒画素出力VOUTLとし
て、出力回路1205に接続された信号線へ導出される。
タイミングt28で、長秒画素出力VOUTLの出力回路1205に接続された信号線
への導出が終了する。
次に、各ラインの各画素に2種類の列転送パルスを送信して長短露光を制御する方法について、図14Dを参照しながら説明する。図14Dは、撮像画素第n行〜第n+3行目までの行転送トランジスタ1302、列転送トランジスタ1304及びリセットトランジスタ1303の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t31〜t320はタイミングを表す。
図14Dに示す例では、タイミングt31で、第n行目全てのリセットトランジスタ1303、及び第n行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt32で、第n行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n行目全てのPD1301への電荷の蓄積が開始される。
タイミングt33で、第n行目全てのリセットトランジスタ1303が非導通となり、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt34で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、n列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の短秒画素出力VOUTn_sとして、出力回路1205に接続された信号線へ導出される。また、出力回路120
5に接続された信号線へ導出された後、第n行目全てのリセットトランジスタ1303が導通となる。
タイミングt35で、短秒画素出力VOUTn_sの出力回路1205に接続された信号
線への導出が終了する。
タイミングt36で、第n行目全てのリセットトランジスタ1303が非導通となり、第n行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt37で、第n行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の長秒画素出力VOUTn_Lとして、出力回路1205に接続された信号線へ導出される。更に、第n+1行目
全てのリセットトランジスタ1303及び第n+1行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+1行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目全てのFD1306も第n+1行目のリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt38で、第n+1行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+1行目全てのPD1301への電荷の蓄積が開始される。
タイミングt39で、第n+1行目のリセットトランジスタ1303が非導通となり、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。また、長秒画素出力VOUTn_Lの出力回路1205に接続された信号線への導出が終了する。
タイミングt310で、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+1列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n+1列目の短秒画素出力VOUTn+1_sとして、出力回路1205に接続された信号線へ導出される。また、出力回路1205に接続された信号線へ導出された後、リセットトランジスタ1303が導通となる。
タイミングt311で、短秒画素出力VOUTn+1_sの出力回路1205に接続された
信号線への導出が終了する。
タイミングt312で、第n+1行目のリセットトランジスタ1303が非導通となり、第n+1行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt313で、第n+1行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+1列目のトランジスタ1105が導通すると。この結果、FD1306の電位が低インピーダンス化されて、第n+1列目の長秒画素出力VOUTn+1_sとして、出力回路1205に接続された信号線へ導出される。
また、出力回路1205に接続された信号線へ導出された後、リセットトランジスタ1303が導通となる。更に、第n+2行目全てのリセットトランジスタ1303及び第n+2行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+2行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+2行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt314で、第n+2行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+2行目全てのPD1301への電荷の蓄積が開始される。
タイミングt315で、第n+1行目のリセットトランジスタ1303が非導通となり、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1106に完全転送される。また、長秒画素出力VOUTn+1_Lの出力回路1205に接続された信号線への導出が終了する。
タイミングt316で、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+2列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n+2列目の短秒画素出力VOUTn+2_sとして、出力回路1205に接続された信号線へ導出される。ま
た、出力回路1205に接続された信号線へ導出された後、リセットトランジスタ1303が導通となる。
タイミングt317で、短秒画素出力VOUTn+2_sの出力回路1205に接続された
信号線への導出が終了する。
タイミングt318で、第n+2行目のリセットトランジスタ1303が非導通となり、第n+2行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt319で、第n+2行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+2列目のトランジスタ1305が導通すると。この結果、FD1306の電位が低インピーダンス化されて、第n+2列目の長秒画素出力VOUTn+2_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt320で、長秒画素出力VOUTn+2_Lの出力回路1205に接続された
信号線への導出が終了する。
<ゲイン演算>
次に、ステップS206のゲイン演算について図15を参照しながら説明する。図15は、ゲイン演算の詳細を示すフローチャートである。
先ず、ステップS1501において、ゲイン演算部105が初期化動作を行う。例えば、画素番号を表す変数jへの0の設定、本撮像結果及び長秒短秒の露光時間の取得、並びにメモリの確保等が行われる。
次いで、ステップS1502において、ゲイン演算部105が、ステップS1501で取得した長露光時間TLと短露光時間Tsとの比αを数16から算出する。
その後、ステップS1503において、ゲイン演算部105が、全画素の露光時間MAPを取得する。
続いて、ステップS1504において、ゲイン演算部105が、画素番号jの露光時間が短秒であるかを判定し、短秒であればステップS1505へ移行し、そうでなければステップS1506へ移行する。
ステップS1505では、画素番号jの画素値Pj及び露光時間比αに基づいて、数1
7からゲイン演算を行う。
次いで、ステップS1506において、ゲイン演算部105が、画素値Pjを記録する
。
その後、ステップS1507において、ゲイン演算部105が、全ての画素に対して処理を行ったかを判定し、行っていれば終了に関する処理を行い、そうでなければ画素番号を表すjに1を加えてステップS1504へ移行する。
このような第1の実施形態では、列転送トランジスタ毎に2種類のうちのいずれかの導通タイミングを与えることにより、画素毎の露出時間の長短露出制御が可能である。この際、予備撮像時の被写体の輝度を用いて各画素の露光時間を割り当てることで、白トビ、黒ツブレのない広いダイナミックレンジを得ることができる。また、露光時間での露光量の制御のため、感度を自由に変えることができるため、様々なダイナミックレンジの被写体に対応することが可能である。更に、一度に広ダイナミックレンジの撮像が取得可能なため、動体撮影であっても、合成による位置ズレ等の問題は解決される。また、固定パターンでの広ダイナミックレンジ撮像と比較して、解像度の低下及び被写体輝度に適さない短秒露光になった際のノイズ増加等の問題を回避することもできる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第2実施形態は、各ラインの各画素に2種類の列転送パルスを送信して長短露光を制御する際に、画素読み出し速度の高速化を実現するためのものである。なお、本実施形態では、2種類のリセットタイミングのうちのいずれかを与えることにより長短露光の制御を実現する。一方は、行転送トランジスタ1302及びリセットトランジスタ1303の組み合わせである。他方は、列転送トランジスタ1304及びリセットトランジスタ1303の組み合わせである。図16は、第2の実施形態における画素1202の駆動方法及びその特性を示す図であり、転送ゲートであるトランジスタ1302及びトランジスタ1304、並びにリセットトランジスタ1303の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t41〜t418はタイミングを表す。また、図16に記載のタイミングt320は、第1の実施形態との比較を表すために記載しており、本実施形態における動作のタイミングには関係しない。以降、第1の実施形態との相違点を中心にして説明する。
先ず、タイミングt41で、第n行目全てのリセットトランジスタ1303、及び第n行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt42で、第n行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n行目全てのPD1301への電荷の蓄積が開始される。
タイミングt43で、第n+1行目全てのリセットトランジスタ1303、及び第n+1行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+1行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt44で、第n+1行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+1行目全てのPD1301への電荷の蓄積が開始される。
タイミングt45で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt46で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304が非導通になる。この結果、第n行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt47で、第n+2行目全てのリセットトランジスタ1303、及び第n+2行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+2行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+2行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt48で、第n行目全てのリセットトランジスタ1303が非導通となり、第n行目全ての行転送トランジスタ1302のゲートが導通となり、被写体からの光がPD1301の電荷がFD1306に完全転送される。
タイミングt49で、第n+2行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+2行目全てのPD1301への電荷の蓄積が開始される。
タイミングt410で、第n行目全ての行転送トランジスタ1302のゲートが非導通となり、第n列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の画素出力VOUTnとして、出力回路1205に
接続された信号線へ導出される。また、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n+1行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt411で、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304が非導通になる。この結果、第n+1行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt412で、第n+1行目全てのリセットトランジスタ1303が非導通となり、第n+1行目全ての行転送トランジスタ1302のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt413で、第n+1行目全ての行転送トランジスタ1302のゲートが非導通となり、第n+1列目全てのトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の画素出力VOUTn+1として、出力回路1205に接続された信号線へ導出される。また、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n+2行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt414で、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304が非導通になる。この結果、第n+2行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt415で、第n+2行目全てのリセットトランジスタ1303が非導通となり、第n+2行目全ての行転送トランジスタ1302のゲートが導通となる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt416で、第n+2行目全ての行転送トランジスタ1302のゲートが非導通となり、第n+2行目全てのトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、画素出力VOUTn+2として、出力回路1205に接続された信号線へ導出される。
タイミングt417で、画素出力VOUTn+2の出力回路1205に接続された信号線
への導出が終了する。
他の構成及び動作は第1の実施形態と同様である。
このような第2の実施形態では、2種類のリセットタイミングうちのいずれかを与えることにより長短露光の制御を実現することが可能である。この際に、1行につき一度で読み出しできるため、1フレームあたりの読み出し時間を短縮することができる。また、列転送トランジスタの導通制御は1種類でよいため、トランジスタ制御処理にかかる負荷及びメモリを軽減することができる。また、短秒長秒にかかわらず、PD1301の電荷がFD1306に完全転送される前に、必ずFD1306がリセットトランジスタ1303のドレイン電位にリセットされるため、露光中にFD1306で発生する可能性があるノイズを除去することができる。
(第3の実施形態)
次に、本発明の第3実施形態について説明する。第3の実施形態は、各ラインの各画素に2種類の列転送パルスを送信して長短露光を制御する際に、ライン中の長短露光の時間的な重心を揃えることによって、長短露光間での時間差の軽減を実現するためのものである。なお、本実施形態では、2種類のリセット−読み出し動作のうちのいずれかを与えることにより重心を揃えた長短露光の制御を実現する。一方のリセット−読み出し動作は、行転送トランジスタ1302及びリセットトランジスタ1303によるリセット並びに行転送トランジスタ1302の導通による読み出しの組み合わせである。他方のリセット−読み出し動作は、列転送トランジスタ1304及びリセットトランジスタ1303によるリセット並びに列転送トランジスタ1304の導通による読み出しの組み合わせである。図17は、第3の実施形態における画素1202の駆動方法及びその特性を示す図であり、転送ゲートであるトランジスタ1302及びトランジスタ1304、並びにリセットトランジスタ1303の導通/非道通を制御する駆動方法を示すタイミングチャートである。なおt51〜t526はタイミングを表す。以降、第1の実施形態との相違点を中心にして説明する。
先ず、タイミングt51で、第n行目全てのリセットトランジスタ1303、及び第n行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt52で、第n行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n行目全てのPD1301への電荷の蓄積が開始される。
タイミングt53で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt54で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通になる。この結果、第n行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt55で、第n行目の短秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt56で、第n行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の短秒画素出力VOUTn_sとして、出力回路1205に接続された信号線へ導出される。また、出力回路12
05に接続された信号線へ導出された後、第n行目全てのリセットトランジスタ1303が導通となる。
タイミングt57で、第n行目の長秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n行目の長秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光がPD1301の電荷がFD1306に完全転送される。また、第n+1行目全てのリセットトランジスタ1303、及び第n+1行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+1行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt58で、第n行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となる。また、第n+1行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+1行目全てのPD1301への電荷の蓄積が開始される。
タイミングt59で、短秒画素出力VOUTn_sの出力回路1205に接続された信号
線への導出が終了する。また、第n列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の長秒画素出力VOUTn_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt510で、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n+1行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt511で、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通になる。この結果、第n+1行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt512で、長秒画素出力VOUTn_Lの出力回路1205に接続された信
号線への導出が終了する。
タイミングt513で、第n+1行目の短秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt514で、第n+1行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+1列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n列目の短秒画素出力VOUTn+1_sとして、出力回路1205に接続された信号線へ導出される。また、
出力回路1205に接続された信号線へ導出された後、第n行目全てのリセットトランジスタ1303が導通となる。
タイミングt515で、第n+1行目の長秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n+1行目の長秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。また、第n+2行目全てのリセットトランジスタ1303、及び第n+2行目全ての行転送トランジスタ1302のゲートが導通になる。この結果、第n+2行目全てのPD1301の電荷がFD1306に完全転送されてリセットされ、第n+2行目全てのFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt516で、第n+1行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となる。また、第n+2行目全ての行転送トランジスタ1302のゲートが非導通になる。この結果、第n+2行目全てのPD1301への電荷の蓄積が開始される。
タイミングt517で、短秒画素出力VOUTn+1_sの出力回路1205に接続された
信号線への導出が終了する。また、第n+1列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n+1列目の長秒画素出力VOUTn+1_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt518で、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが導通となる。この結果、第n+1行目の短秒露光が割り当てられている列のPD1301の電荷がFD1306に完全転送されてリセットされ、第n+1行目の短秒露光が割り当てられている列のFD1306もリセットトランジスタ1303のドレイン電位にリセットされる。
タイミングt519で、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通になる。この結果、第n+2行目の短秒露光が割り当てられている列のPD1301への電荷の蓄積が開始される。
タイミングt520で、長秒画素出力VOUTn+1_Lの出力回路1205に接続された
信号線への導出が終了する。
タイミングt521で、第n+2行目の短秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt522で、第n+2行目の短秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となり、第n+2列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n+2列目の短秒画素出力VOUTn+2_sとして、出力回路1205に接続された信号線へ導出される。ま
た、出力回路1205に接続された信号線へ導出された後、第n+2行目全てのリセットトランジスタ1303が導通となる。
タイミングt523で、第n+2行目の長秒露光が割り当てられている列のリセットトランジスタが非導通となり、第n+2行目の長秒露光が割り当てられている列の列転送トランジスタ1304が導通になる。この結果、被写体からの光から得られたPD1301の電荷がFD1306に完全転送される。
タイミングt524で、第n+2行目の長秒露光が割り当てられている列の列転送トランジスタ1304のゲートが非導通となる。
タイミングt525で、短秒画素出力VOUTn+2_sの出力回路1205に接続された
信号線への導出が終了する。また、第n+2列目のトランジスタ1305が導通する。この結果、FD1306の電位が低インピーダンス化されて、第n+2列目の長秒画素出力VOUTn+1_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt526で、長画素出力VOUTn+2_Lの出力回路1205に接続された信
号線への導出が終了する。
他の構成及び動作は第1の実施形態と同様である。
このような第3の実施形態では、電荷蓄積期間内にリセットトランジスタ及び列転送トランジスタを導通することで、画素毎の短秒露光の開始時間を制御することが可能である。また、列転送トランジスタを導通することで、画素毎の短秒露光の終了時間の制御が可能となる。更に、露光開始時間及び露光終了時間の双方を制御すれば、自由に露光時間を制御することが可能となる。例えば、長秒短秒の露光時間の重心を合わせた制御が可能である。つまり、所定のリセットと所定の転送との間の時間間隔を一致させた制御が可能である。これによって、同一ライン中の時間ズレを解消することができる。また、列転送トランジスタの導通制御は1種類でよいため、トランジスタ制御処理にかかる負荷及びメモリを軽減することができる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。第4の実施形態では、画素1202の構成及び駆動方法が第1の実施形態と相違している。図18は、第4の実施形態における画素1202の構造の一例を示す回路図である。
画素1202には、受光素子である埋め込み型PD(フォトダイオード)1801、及びNチャンネルMOSトランジスタ1802〜1805が含まれている。トランジスタ1802及びトランジスタ1804のドレイン、並びにトランジスタ1803及びトランジスタ1804のソースの接続部はFD(フローティングディフュージョン)1806で構成されている。行選択線1807、行信号線1808、列信号線1809及び列信号線1810は各トランジスタに対する信号を伝送し、図18中のVDDは電源、GNDは接地を示す。なお、信号がH(High)であれば各ゲートが導通し、L(Low)ならば非導通になるように構成されている。
PD1801は光電変換部(受光部)であり、被写体からの入射光量に応じた電荷を蓄積し、蓄積した信号電荷が転送ゲートとよばれる行転送トランジスタ1802によってFD1806に完全転送されることで出力される。転送された信号電荷は、蓄積部として機能するFD1806に一時的に蓄積される。なお、行転送トランジスタ1802の電位をφTXで表す。
トランジスタ1803は行リセットトランジスタとよばれ、トランジスタ1803が導通することによってFD1806が既定の電位(φRSB1)にリセットされる。トランジスタ1804は列リセットトランジスタとよばれ、トランジスタ1804が導通することによってFD1806が既定の電位(φRSB2)にリセットされる。これらのリセット動作の際に、リセットノイズとよばれる、リセット動作を行う毎にFD1806の電位がφRSBに対してばらつくノイズが発生することがある。
トランジスタ1805は、ソースフォロワ増幅回路を構成し、FD1806の電位VFDに対する電流増幅を行うことで、出力インピーダンスを下げる。また、トランジスタ1805のドレインは列信号線1810に接続されており、低インピーダンス化されて、画素出力VOUTとして、列信号線1810へ導出される。
本実施形態では、第2の実施形態と同様に、2種類のリセットタイミングのうちのいずれかを与えることにより長短露光の制御を実現する。一方は、行転送トランジスタ1802及び行リセットトランジスタ1803の組み合わせである。他方は、行転送トランジスタ1802及び列リセットトランジスタ1804の組み合わせである。図19は、第4の実施形態における画素1202の駆動方法及びその特性を示す図である。この図19は、転送ゲートであるトランジスタ1802、行リセットトランジスタ1803、及び列リセットトランジスタ1804の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t61〜t618はタイミングを表す。
本実施形態では、タイミングt61で、第n行目全ての行リセットトランジスタ1803、及び第n行目全ての行転送トランジスタ1802のゲートが導通になる。この結果、第n行目全てのPD1801の電荷がFD1806に完全転送されてリセットされ、第n行目全てのFD1806もリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt62で、第n行目全ての行リセットトランジスタ1803のゲートが非導通になる。この結果、第n行目全てのPD1801の電荷がFD1806に転送され始める。
タイミングt63で、第n+1行目全てのリセットトランジスタ1803、及び第n+1行目全ての行転送トランジスタ1802のゲートが導通になる。この結果、第n+1行目全てのPD1801の電荷がFD1806に完全転送されてリセットされ、第n+1行目全てのFD1806もリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt64で、第n+1行目全ての行リセットトランジスタ1803のゲートが非導通になる。この結果、第n+1行目全てのPD1801の電荷がFD1806に転送され始める。
タイミングt65で、第n行目の短秒露光が割り当てられている列のリセットトランジスタ1804のゲートが導通となる。この結果、第n行目の短秒露光が割り当てられている列のFD1806の電荷がリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt66で、第n行目の短秒露光が割り当てられている列の列リセットトランジスタ1804が非導通になる。この結果、第n行目の短秒露光が割り当てられている列の電荷がFD1806に転送され始める。
タイミングt67で、第n+2行目全てのリセットトランジスタ1803、及び第n+2行目全ての行転送トランジスタ1802のゲートが導通になる。この結果、第n+2行目全てのPD1801の電荷がFD1806に完全転送されてリセットされ、第n+2行目全てのFD1806もリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt68で、第n+2行目全ての行リセットトランジスタ1803のゲートが非導通になる。この結果、第n+2行目全てのPD1801の電荷がFD1806に転送され始める。
タイミングt69で、第n行目全ての行転送トランジスタ1802のゲートが非導通となり、第n列目のトランジスタ1805が導通する。この結果、FD1806の電位が低インピーダンス化されて、第n列目の画素出力VOUTnとして、出力回路1205に接
続された信号線へ導出される。また、第n+1行目の短秒露光が割り当てられている列のリセットトランジスタ1804のゲートが導通となる。この結果、第n+1行目の短秒露光が割り当てられている列のFD1806の電荷がリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt610で、第n+1行目の短秒露光が割り当てられている列の列リセットトランジスタ1804が非導通になる。この結果、第n+1行目の短秒露光が割り当てられている列の電荷がFD1806に転送され始める。
タイミングt611で、画素出力VOUTnの出力回路1205に接続された信号線へ
の導出が終了する。
タイミングt612で、第n+1行目全ての行転送トランジスタ1802のゲートが非導通となり、第n+1列目のトランジスタ1805が導通する。この結果、FD1806の電位が低インピーダンス化されて、第n列目の画素出力VOUTn+1として、出力回路
1205に接続された信号線へ導出される。また、第n+2行目の短秒露光が割り当てられている列のリセットトランジスタ1804のゲートが導通となる。この結果、第n+2行目の短秒露光が割り当てられている列のFD1806の電荷がリセットトランジスタ1803のドレイン電位にリセットされる。
タイミングt613で、第n+2行目の短秒露光が割り当てられている列の列リセットトランジスタ1804が非導通になる。この結果、第n+2行目の短秒露光が割り当てられている列の電荷がFD1806に転送され始める。
タイミングt614で、画素出力VOUTn+1の出力回路1205に接続された信号線
への導出が終了する。
タイミングt615で、第n+2行目全ての行転送トランジスタ1802のゲートが非導通となり、第n+2列目のトランジスタ1805が導通する。この結果、FD1806の電位が低インピーダンス化されて、第n+2列目の画素出力VOUTn+2として、出力
回路1205に接続された信号線へ導出される。
タイミングt616で、画素出力VOUTn+2の出力回路1205に接続された信号線
への導出が終了する。
他の構成及び動作は第1の実施形態と同様である。
このような第4の実施形態では、第2の実施形態と同様に、2種類のリセットタイミングうちのいずれかを与えることにより長短露光の制御を実現することが可能である。また、この際に、1行につき一度で画素出力VOUTを導出できるため、1フレームあたりの読み出し時間を短縮することができる。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。第5の実施形態では、画素1202の構成及び駆動方法が第1の実施形態と相違している。図20は、第5の実施形態における画素1202の構造の一例を示す回路図である。
画素1202には、受光素子である埋め込み型PD(フォトダイオード)2001、及びNチャンネルMOSトランジスタ2002〜2006が含まれている。トランジスタ2002及びトランジスタ2005のドレイン、並びにトランジスタ2003のソースの接続部はFD(フローティングディフュージョン)2007で構成されている。行信号線2008、行信号線2009、行選択線2010、列信号線2011及び列信号線2012は各トランジスタに対する信号を示し、図20中のVDDは電源、GNDは接地を示す。なお、信号がH(High)であれば各ゲートが導通し、L(Low)ならば非導通になるように構成されている。
PD2001は光電変換部(受光部)であり、被写体からの入射光量に応じた電荷を蓄積し、蓄積した信号電荷が転送ゲートとよばれる行転送トランジスタ2002によってFD2007に完全転送されるか、列転送トランジスタ2004及び行転送トランジスタ2005が同時に導通することによってFD2007に完全転送されることで出力される。転送された信号電荷は、蓄積部として機能するFD2007に一時的に蓄積される。なお、行転送トランジスタ2002の電位をφTX1、列転送トランジスタ2004の電位をφTX2、行転送トランジスタ2005の電位をφTX3で表す。
トランジスタ2003は行リセットトランジスタとよばれ、トランジスタ2003が導通することによってFD2007が既定の電位(φRST1)にリセットされる。トランジスタ2006は、ソースフォロワ増幅回路を構成し、FD2007の電位VFDに対する電流増幅を行うことで、出力インピーダンスを下げる。また、トランジスタ2006のドレインは列信号線2012に接続されており、低インピーダンス化されて、画素出力VOUTとして、列信号線2012へ導出される。
<駆動パルス生成処理>
次に、本実施形態におけるステップS804の駆動パルス生成処理について図21を参照しながら説明する。図21は、第5の実施形態における駆動パルス生成処理の詳細を示すフローチャートである。
先ず、ステップS2101において、タイミングジェネレータ部507が初期化動作を行う。例えば、行を表す変数l、列を表す変数qを夫々0に設定する等の動作が行われる。
次いで、ステップS2102において、タイミングジェネレータ部507が、第1行目の全ての露出量設定MAPの値を読み込む。
その後、ステップS2103において、タイミングジェネレータ部507が、第q列目のシャッタースピードが明領域のシャッタースピードであるか判断し、そうであればステップS2104へ移行し、そうでなければステップS2105へ移行する。
ステップS2104では、タイミングジェネレータ部507が、第l行第q列目の画素に対し、明領域のシャッタースピードに対応する後述の列転送トランジスタ2004の駆動パルスφTX2、行転送トランジスタ2005の駆動パルスφTX3、及びリセットトランジスタ2003の駆動パルスφRSTを割り当てる。ステップS2105では、タイミングジェネレータ部507が、第l行第q列目の画素に対し、行転送トランジスタ2002の駆動パルスφTX1を割り当てる。
ステップS2104又はS2105の後、ステップS2106において、タイミングジェネレータ部507が、行中の全ての列について割り当てが行われたかを判定する。そして、行われていれば列を表す変数qを0に設定してステップS2107へ移行し、そうでなければ列を表す変数qに1を加えてステップS2103へ移行する。
ステップS2107では、タイミングジェネレータ部507が、ステップS2104又はステップS2105の結果に従って、第l行目の画素に対し、行転送トランジスタ2002、行転送トランジスタ2005、リセットトランジスタ2003の駆動パルスを生成し、これらを垂直走査回路に送信する。また、タイミングジェネレータ部507は、列転送トランジスタ2004の駆動パルスを生成し、これを水平走査回路に送信する。
ステップS2108では、タイミングジェネレータ部507が、全ての行に対して駆動パルスの送信が行われているかを判定し、行われていれば終了に関する処理を行い、そうでなければ行を表す変数lに1を加えてステップS2102へ移行する。
次に、ライン内の各画素に2種類の行転送パルスと、列転送パルスを送信して長短露光を制御する方法について、図22を参照しながら説明する。本実施形態でも、2種類のリセットタイミングうちいずれかを与えることにより長短露光の制御を実現する。一方は、行転送トランジスタ2002及びリセットトランジスタ2003の組み合わせである。他方は、列転送トランジスタ2004及び行転送トランジスタ2005とリセットトランジスタ2003の組み合わせである。図22は、第5の実施形態における画素1202の駆動方法及びその特性を示す図である。この図22は、行転送トランジスタ2002、列転送トランジスタ2004、行転送トランジスタ2005、及びリセットトランジスタ2003の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t61〜t618はタイミングを表す。
先ず、タイミングt61で、第n行目全てのリセットトランジスタ2003、及び第n行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt62で、第n行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n行目全てのPD2001への電荷の蓄積が開始される。
タイミングt63で、第n+1行目全てのリセットトランジスタ2003、及び第n+1行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+1行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+1行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt64で、第n+1行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+1行目全てのPD2001への電荷の蓄積が開始される。
タイミングt65で、第n+2行目全てのリセットトランジスタ2003、及び第n+2行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+2行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+2行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt66で、第n+2行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+2行目全てのPD2001への電荷の蓄積が開始される。
タイミングt67で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt68で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt69で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt610で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt611で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt612で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt613で、第n行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt614で、第n行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTnとして、出力回路1205に接続された信号線へ導出される。
タイミングt615で、第n+1行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt616で、第n+1行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1として、出力回路1205に接続された信号線へ導出される。
タイミングt617で、第n+2行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt618で、第n+2行目全てのトランジスタ2006が導通する.この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2として、出力回路1205に接続された信号線へ導出される。
他の構成及び動作は第1の実施形態と同様である。
このような第5の実施形態では、第1の行転送トランジスタで構成される導通路、又は列転送トランジスタ及び第2の行転送トランジスタを直列に配した導通路の2種類のうちいずれかの導通タイミングを与えられる。このため、画素毎の露出時間の長短露出制御が可能である。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。第6の実施形態は、第5の実施形態の画素回路構成において、長短露光時間の開始時間を揃えるためのものである。なお、本実施形態でも、ライン内の各画素に2種類の行転送パルスと、列転送パルスを送信して長短露光を制御する。この方法について、図23を参照しながら説明する。図23は、第6の実施形態における画素1202の駆動方法及びその特性を示す図である。この図23は、行転送トランジスタ2002、列転送トランジスタ2004、行転送トランジスタ2005、及びリセットトランジスタ2003の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t71〜t718はタイミングを表す。
先ず、タイミングt71で、第n行目全てのリセットトランジスタ2003及びn行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt72で、第n行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n行目全てのPD2001への電荷の蓄積が開始される。
タイミングt73で、第n+1行目全てのリセットトランジスタ2003及び第n+1行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+1行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+1行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt74で、第n+1行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+1行目全てのPD2001への電荷の蓄積が開始される。
タイミングt75で、第n+2行目全てのリセットトランジスタ2003及び第n+2行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+2行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+2行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt76で、第n+2行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+2行目全てのPD2001への電荷の蓄積が開始される。
タイミングt77で、第n行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt78で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt79で、第n+1行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt710で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt711で、第n+2行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt712で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt713で、第n行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt714で、第n行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt715で、第n+1行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt716で、第n+1行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt717で、第n+2行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt718で、第n+2行目全てのトランジスタ2006が導通すると、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2_Lとして、出力回路1205に接続された信号線へ導出される。
他の構成及び動作は第5の実施形態と同様である。
このような第6の実施形態では、第1の行転送トランジスタで構成される導通路、又は列転送トランジスタ及び第2の行転送トランジスタを直列に配した導通路の2種類のうちいずれかの導通タイミングを与える。このため、同一行内の画素毎の露出時間開始時間を揃えることで行内の露光タイミングのずれを軽減することが可能である。
(第7の実施形態)
次に、本発明の第7の実施形態について説明する。第7の実施形態は、第5の実施形態の画素回路構成において、同一行内にて複数種類の長短露光時間制御を行うためのものである。図24は、第7の実施形態における画素1202の駆動方法及びその特性を示す図である。この図24は、転送ゲートであるトランジスタ2002、トランジスタ2004、トランジスタ2005、及びリセットトランジスタ2003の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t81〜t824はタイミングを表す。
先ず、タイミングt81で、第n行目全てのリセットトランジスタ2003、及び第n行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt82で、第n行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n行目全てのPD2001への電荷の蓄積が開始される。
タイミングt83で、第n+1行目全てのリセットトランジスタ2003、及び第n+1行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+1行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+1行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt84で、第n+1行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+1行目全てのPD2001への電荷の蓄積が開始される。
タイミングt85で、第n+2行目全てのリセットトランジスタ2003、及び第n+2行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+2行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+2行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt86で、第n+2行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+2行目全てのPD2001への電荷の蓄積が開始される。
タイミングt87で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt88で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt89で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt810で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt811で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt812で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となる。この結果、PD2001への電荷の蓄積が再び開始される。
タイミングt813で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt814で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt815で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt816で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt817で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt818で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt819で、第n行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt820で、第n行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTnとして、出力回路1205に接続された信号線へ導出される。
タイミングt821で、第n+1行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt822で、第n+1行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1として、出力回路1205に接続された信号線へ導出される。
タイミングt823で、第n+2行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt824で、第n+2行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2として、出力回路1205に接続された信号線へ導出される。
他の構成及び動作は第5の実施形態と同様である。
このような第7の実施形態では、第1の行転送トランジスタで構成される導通路、又は列転送トランジスタ並びに第2の行転送トランジスタを直列に配した導通路の2種類のうちいずれかの導通タイミングを複数種類与える。このため、同一行内の画素毎の複数種類の露出時間の長短露出制御が可能である。
(第8の実施形態)
次に、本発明の第8の実施形態について説明する。第8の実施形態は、第5の実施形態の画素回路構成において、同一行内にて任意の長短露光時間制御を行うためのものである。図25は、第8の実施形態における画素1202の駆動方法及びその特性を示す図である。この図25は、転送ゲートであるトランジスタ2002、トランジスタ2004、トランジスタ2005、及びリセットトランジスタ2003の導通/非道通を制御する駆動方法を示すタイミングチャートである。なお、t91〜t924はタイミングを表す。
先ず、タイミングt91で、第n行目全てのリセットトランジスタ2003、及び第n行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt92で、第n行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n行目全てのPD2001への電荷の蓄積が開始される。
タイミングt93で、第n+1行目全てのリセットトランジスタ2003、及び第n+1行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+1行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+1行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt94で、第n+1行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+1行目全てのPD2001への電荷の蓄積が開始される。
タイミングt95で、第n+2行目全てのリセットトランジスタ2003、及び第n+2行目全ての行転送トランジスタ2002のゲートが導通になる。この結果、第n+2行目全てのPD2001の電荷がFD2007に完全転送されてリセットされ、第n+2行目全てのFD2007もリセットトランジスタ2003のドレイン電位にリセットされる。
タイミングt96で、第n+2行目全ての行転送トランジスタ2002のゲートが非導通になる。この結果、第n+2行目全てのPD2001への電荷の蓄積が開始される。
タイミングt97で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt98で、第n行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt99で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt910で、第n+1行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt911で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となる。この結果、被写体からの光であるPD2001の電荷がFD2007に完全転送されリセットされる。
タイミングt912で、第n+2行目全てのリセットトランジスタ2003及び行転送トランジスタ2005、並びに短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが非導通となり、PD2001への電荷の蓄積が再び開始される。
タイミングt913で、第n行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt914で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt915で、第n+1行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt916で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt917で、第n+2行目全ての行転送トランジスタ2005、及び短秒露光が割り当てられている第m列目の列転送トランジスタ2004のゲートが導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt918で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2_sとして、出力回路1205に接続された信号線へ導出される。
タイミングt919で、第n行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt920で、第n行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt921で、第n+1行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt922で、第n+1行目全てのトランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+1_Lとして、出力回路1205に接続された信号線へ導出される。
タイミングt923で、第n+2行目全ての行転送トランジスタ2002が導通となり、被写体からの光であるPD2001の電荷がFD2007に完全転送される。
タイミングt924で、トランジスタ2006が導通する。この結果、FD2007の電位が低インピーダンス化されて、画素出力VOUTn+2_Lとして、出力回路1205に接続された信号線へ導出される。
他の構成及び動作は第5の実施形態と同様である。
このような第8の実施形態では、第1の行転送トランジスタで構成される導通路、又は列転送トランジスタ及び第2の行転送トランジスタを直列に配した導通路の2種類のうちいずれかの導通タイミングを複数種類与える。このため、同一行内の画素毎に任意の複数種類の露出時間の長短露出制御が可能である。
なお、上述した実施形態の処理は、各機能を具現化したソフトウェアのプログラムコードを記録した記憶媒体をシステム或いは装置に提供しても実現することができる。そして、そのシステム又は装置のコンピュータ(若しくはCPU、MPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによって、前述した実施形態の機能を実現することができる。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク等を用いることができる。また、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM等を用いることもできる。
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけではない。そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、その処理によって前述した各実施例の機能が実現される場合も含まれている。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書きこまれてもよい。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含むものである。
つまり、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記の印刷処理用のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。