JP4726489B2 - 集積構造体の製造方法 - Google Patents

集積構造体の製造方法 Download PDF

Info

Publication number
JP4726489B2
JP4726489B2 JP2004550791A JP2004550791A JP4726489B2 JP 4726489 B2 JP4726489 B2 JP 4726489B2 JP 2004550791 A JP2004550791 A JP 2004550791A JP 2004550791 A JP2004550791 A JP 2004550791A JP 4726489 B2 JP4726489 B2 JP 4726489B2
Authority
JP
Japan
Prior art keywords
cantilever
forming
substrate
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004550791A
Other languages
English (en)
Other versions
JP2006506237A (ja
Inventor
ポギー、ベルナード
デスポント、ミヒャエル
ドレヒスラー、ウーテ
プラサド、チャンドリカ
ヴェッティガー、ペーター
ユイ、ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006506237A publication Critical patent/JP2006506237A/ja
Application granted granted Critical
Publication of JP4726489B2 publication Critical patent/JP4726489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0307Anchors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Description

本発明は、マイクロ電気機械システム(MEMS)およびMEMSへ信号を伝達するチップを含む集積構造体に関する。
最近、超高密度データ記憶装置にマイクロ電気機械システム(MEMS)およびナノ電気機械システム(NEMS)を使用することが報告されている。データ記憶へのこの手法は、原子力顕微鏡および走査型トンネル顕微鏡技術で現在使われているような、ナノメートル規模の先端からなる大型アレイを用いた熱機械局所プローブ技術(thermomechanical local probe technique)を利用するものである。この技術では、読取り/書込み動作は、カンチレバー機構を加熱し、先端を薄膜記憶媒体と接触させ、そこにくぼみを作ることによって、または作られたくぼみを検出することによって行われる。
記憶装置用MEMS構造体の設計の詳細は、近年、IBM J. Res.Develop. 44、323頁(2000)、ならびにセンサおよびアクチュエータ(Sensors and Actuators)80、100頁(2000)に発表されている。
個々のカンチレバー・セルの概略図を、図1(横断面図)および図2(平面図)に示した。通常シリコンからなるMEMSチップ1を加工して、先端11およびヒーター13を有するシリコン・カンチレバー10を作る。図1に示したように、チップ1の表面の層にカンチレバー構造10を形成し、次いでカンチレバー10の背後のバルク・シリコンにキャビティをエッチングする。貫通接続15を経由して電力を加えることにより、ヒーターおよび、記憶媒体12(通常、シリコン基板上の薄いポリマー・フィルム)と接触している先端の温度を上昇させる。記憶媒体への先端の圧力と、先端を加熱することを組み合わせることによって、先端が記憶媒体にくぼみを作り、これにより非常に高いビット面密度(bit areal densities)を有する熱機械データ書込み(thermomechanical data writing)が実現する。
MEMSチップ1を制御するための、従来の2次元配置の概略図を図3に示した。多数の個別セルを含むMEMSチップ1は、チップ1の側部への通常のワイヤボンディング接続を有するマルチプレックス・ドライバ2によって電気的に制御される。電気接続の2次元配置には固有の限界がある。例えば、チップ1のセルの数が増加するにつれて、セル間を電気的に分離することが困難になる。同時に、個々の接続のサイズが小さくなる一方で、セル・アレイをアドレスするのにより大きな電力が必要になる。
IBM J. Res. Develop. 44、323頁(2000) センサおよびアクチュエータ(Sensors and Actuators)80、100頁(2000)
したがって、従来の2次元配置の電気的限界を克服するために、MEMSデバイスとその制御デバイス(CMOSロジック・チップなど)を相互接続することができる3次元集積方式が必要とされている。
本発明は、マイクロ機械装置を有するチップと、電子デバイスを有するチップを集積する方法を提供する。具体的には、本発明は、チップとMEMSを垂直に集積する方法を提供する。この方法では、MEMSが表面(記憶装置としての役割を果たすフィルムの表面など)と接触することができ、その表面に対して垂直方向の機械的運動を行う。
本発明の一態様によれば、マイクロ電気機械システム(MEMS)およびこのMEMSへ信号を伝達するチップを含む集積構造体を組み立てる方法が提供される。MEMSは、基板上に形成され、アンカー部を有し、これにより基板に接続されている。(本発明の一実施形態では、MEMSは、基板のキャビティ上に突き出ているカンチレバーであり、アンカー部で基板に固定されている。)MEMSのアンカー部からMEMS基板を貫通して延在する導体が形成されている。チップは、基板の表面に対して垂直方向に、MEMS基板に取り付けられており、チップからMEMSへの導電経路を作っている。
一実施形態では、チップにC4金属パッドを形成し、このC4金属パッドを導体に対して整合させ、次いでこのC4金属をこの導体に結合することによってチップを取り付けることができる。別の実施形態では、チップを取り付けるステップは、チップに金属スタッドを形成するステップと、導体に対してこのスタッドを整合させるステップと、スタッドを導体に結合するステップとをさらに含む。別の実施形態では、チップを取り付けるステップは、チップに金属スタッドおよび金属パッドの一方を形成するステップと、金属スタッドおよび金属パッドのもう一方を導体と接触させて形成するステップと、パッドに対してスタッドを整合させるステップと、スタッドをパッドに結合するステップとをさらに含む。
好ましくは、MEMSは、前記表面に垂直な方向に延在した先端を持つように形成される。さらに好ましくは、本方法は、この先端と接触して記憶媒体層を設けるステップであって、前記層が、この先端によってその中に作られるくぼみに応じてデータを記憶する記憶媒体を含むステップをさらに含む。さらに好ましくは、MEMSを形成するステップは、一端がアンカー部にあり、他端が表面に垂直な方向に延在した先端を持つカンチレバー構造を形成するステップと、このカンチレバーの下にある基板の一部にキャビティを形成するステップとをさらに含む。
好ましい一実施形態では、導体を形成するステップは、基板にバイアを形成するステップと、このバイアに金属を付着させるステップと、MEMS基板にキャリア・プレートを取り付けるステップと、MEMS基板の裏面を薄くして金属を露出させるステップと、バイアの金属と接触させて、裏面に金属パッドを形成するステップとをさらに含む。好ましくは、キャリア・プレートは剥離性放射線(ablating radiation)に透明であり、チップを取り付ける前記ステップは、このプレートを剥離性放射線に露出させ、それによりこのプレートを剥離させるステップをさらに含む。より好ましくは、導体を形成する前記ステップは、MEMS基板の裏面に第1のポリイミド層を塗布するステップと、この第1のポリイミド層に開口を形成して導体を露出させるステップと、金属スタッドおよび金属パッドの一方を導体と接触させて形成するステップとを含み、チップを取り付ける前記ステップは、チップに第2のポリイミド層を塗布するステップと、この第2のポリイミド層に開口を形成して、その中に金属スタッドおよび金属パッドのもう一方を形成するステップと、積層プロセスを行って第1のポリイミド層と第2のポリイミド層とを結合させるステップとを含む。さらに好ましくは、本方法は、前記積層プロセスに引き続き、MEMSがカンチレバー構造を持つようにMEMS基板にキャビティを形成するステップを含めて、MEMSの形成を完了させるステップを含む。
チップを取り付ける前にMEMS基板を薄くすることが好ましい。これは、初めにキャリア・プレートを取り付け、次いで薄くするプロセスが完了した後、キャリア・プレートを除去することによって好都合に行うことができる。
好ましくは、マイクロ電気機械システム(MEMS)およびこのMEMSへ信号を伝達するチップを含む集積構造体を組み立てる方法が提供される。この方法では、MEMSは、基板上に形成され、内部に開口を有するアンカー部を持つ。アンカー部の開口に導体が形成される。次いで、MEMS基板を除去することにより、MEMSと導体の下側を露出させる。次いで、チップを、表面に垂直な方向に、MEMSのアンカー部に取り付けて、チップからMEMSへ導電経路を作る。基板を除去する前に、MEMSの上に重なる層を付着させ、キャリア・プレートをそこに取り付けることが好都合である。キャリア・プレートは、MEMSとチップを結合させた後で除去する。チップとMEMSの接続は、チップの上に重なる層の開口内に、チップ上に形成された金属スタッドを経由して行われる。したがって、MEMSの下側は、この層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
好ましい一実施形態では、本方法は、チップに第2の層を付着させるステップと、この第2の層に開口を形成するステップと、第2の層のこの開口に金属スタッドを形成するステップとをさらに含み、前記取り付けるステップが、金属スタッドを、MEMS下面の導体に対して整合させるステップと、積層プロセスを行って、MEMSを第2の層に結合させるステップとをさらに含む。好ましくは、本方法は、チップに第2の層を付着させるステップと、この第2の層に開口を形成するステップと、第2の層のこの開口に金属パッドを形成するステップと、金属スタッドを、前記導体と接触させて、MEMSの下面に形成するステップとをさらに含み、前記取り付けるステップが、スタッドをパッドに対して整合させるステップと、積層プロセスを行って、MEMSを第2の層に結合させるステップとをさらに含む。より好ましくは、キャリア・プレートは剥離性放射線に透明であり、本方法は、チップを取り付ける前記ステップの後、キャリア・プレートを剥離性放射線に露出させ、それによりキャリア・プレートを第1の層から剥離させるステップと、第1の層を除去するステップとをさらに含む。
好適には、MEMSを形成する前記ステップは、一端がアンカー部にあり、他端が表面に垂直な方向に延在した先端を持つカンチレバー構造を形成するステップをさらに含み、このカンチレバーは、第2の層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
第2の態様によれば、本発明は、マイクロ電気機械システム(MEMS)と、前記MEMSへ信号を伝達するチップとが接続された垂直集積構造体を提供する。この構造体は、チップの一部の上に重なり、かつ内部に開口を有する層と、MEMSにあって、この層に取り付けられ、この開口に対して整合された導体を含むアンカー部と、そこから水平に延在した末端部と、開口内にあって、チップおよび導体と接触している金属スタッドとを含み、MEMSは、層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
好ましくは、MEMSはカンチレバー構造を含み、末端部は垂直方向に延在した先端を含む。より好ましくは、この構造は、水平に延在し垂直方向にチップから間隔をおいて配置された層をさらに含み、前記層は先端と接触している。
次に、以下の図面に示したように、本発明を、その好ましい実施形態について、単に実施例としての目的で説明する。
図4は、記憶装置がMEMSチップ1とCMOSチップ2の3次元集積を含み、かつチップ間の接続がC4技術を用いてなされている、本発明の一実施形態を示す。MEMSチップは、CMOSチップ上のC4はんだバンプ30のアレイに対して位置を整合させたカンチレバー10のアレイを有する。MEMSチップ上のカンチレバー10は、記憶媒体12と接触している。カンチレバーの動きは、CMOSチップによって制御される。個々のカンチレバーとCMOSチップは、MEMSチップを貫通したインターコネクト15、MEMSチップ裏面のポリイミド層31に形成されたパッド33、およびC4はんだバンプ30を含む電気経路を通して接続されている。(はんだバンプは、CMOSチップ2のポリイミド層32に形成された、図示されていないパッドに接続されている。)
図5は、本発明の別の実施形態を示す。この場合は、垂直スタッド/バイア接続を用いてMEMSチップ1とCMOSチップ2を集積することによって、記憶装置が製造されている。MEMSチップは、チップを貫通したインターコネクト15とチップの裏面のポリイミド塗膜16とを有する。このポリイミド塗膜の開口に形成されたパッド17を通して、MEMSチップへの電気的接触が得られる。CMOSチップ2もその裏面にポリイミド塗膜23を有しており、この塗膜にはパッド17の位置に合わせた開口がある。CMOSチップはこれらの開口にスタッド21を有し、パッド17とこのスタッドとの導電接続は、はんだ22によって得られる。MEMSチップおよびCMOSチップのポリイミド層16、23は機械的に接触しており、その結果これらのチップは機械的にも電気的にも集積されている。
次に、MEMSチップとCMOSチップの3次元集積のプロセスの詳細を説明する。MEMSカンチレバー構造は単に一例に過ぎず、本発明は様々なマイクロ電気機械装置に適用できることを理解されたい。
MEMSチップの作製
本発明の一実施形態によれば、シリコン・カンチレバーのアレイを有するMEMSチップは、図6〜11に示すようにして作製される。図6は、バルク・シリコン51上の埋め込み酸化物(BOX)層52、BOXの上にあるシリコン層53、および熱酸化物層54を有するシリコン・オン・インシュレータ(SOI)ウェーハを示す。層52〜54の厚みは、通常、それぞれ400nm、4μmおよび500nmである。次いで、酸化物層54をマスキングしてエッチングし、一部分54aのみを残す。この部分が、次にシリコン層53をエッチングするためのマスクとしての役割を果たす(図7参照)。このシリコン層のマスク部分は、その後加工されてナノメートル規模の先端が形成される。次いで、基板51中に深いバイア開口55をエッチングする。このバイアの寸法は、利用できるリソグラフィとMEMSセルのデザインに応じて決まる(図8)。
次いで、シリコン層53および開口55の側壁の上に熱酸化物層56を成長させる。層53の小さな未エッチング部分は酸化プロセスで部分的に消費されるが、これはシリコンをとがらせて先端53tを形成する効果がある(図9)。次いで、層53と56をエッチングしてヒーターを含むカンチレバー構造を形成するが、先端53tは酸化物で保護されている(図10)。
次いで、エッチングされたバイア開口55に、貫通接続を形成することになる金属57を充填する。次いで、カンチレバーの先端と反対側の端部の、バイア頂部および隣接するシリコンの上にコンタクト・パッド58を付着させる。ブランケット層として別の酸化物層59(好ましくは、低温酸化物)を付着させ、次いで基板51の表面まで開口60をエッチングする(図11参照)。
この点で、MEMS構造体は、エッチングして基板にキャビティを作り(それにより基板からカンチレバー先端を放し)、かつCMOSデバイスとの接合に備えて薄くする準備ができている。これらの工程は、それぞれ図12〜14および図15〜17に示したように、2つの異なる方法で行うことができる。
(1)図12は、図11の構造体を初めにポリイミド層61で覆い、次いでこのポリイミドにキャリア・プレート62を接着させたものを示す。キャリア・プレートは、MEMS基板を薄くした後、この基板の取り扱いを容易にするために用いられる。後で都合良く取り外すことができるように、このキャリアは剥離性放射線(ablating radiation)に透明であることが好ましい(例えば、ガラス・ウェーハ)。次いで、電気的貫通接続を基板の裏面51bに露出させるために、研削または研磨操作でMEMS基板を薄くする(図13)。次いで、基板の裏面にポリイミド層63を付着させ、そこに開口64を形成してメタライゼーション57を露出させる。次いで、この開口に金属パッド65を形成して金属57と接触させ、貫通接続を完成させる(図14)。キャリア62およびポリイミド層61を取り除いた後、開口60を通してキャビティ・エッチングを行う。この構造は、以下により詳細に説明するように、スタッド/バイア接続を用いたCMOSチップによって集積を行うのに適している。
(2)図15は、基板51に(キャビティ開口60を用い、層59をマスクとして)キャビティ・エッチングを行った後の、図11の構造を示す。次いで、酸化物層59とBOX層52をエッチングする。特に、BOX層52は、シリコン層53の残った部分がキャビティ70の上に突き出たカンチレバーになるように、キャビティ70を通してその下側をエッチングする(図16)。次いで、(キャビティを含めた)MEMS構造の上面をポリイミド層71で覆い、そこにキャリア・プレート72を接着する。上述のように、キャリア・プレートは透明であることが好ましい(例えば、ガラス・ウェーハ)。キャリアを取り付けた後、金属57が基板の裏面51bに露出するように、基板を薄くする。次いで、この裏面にポリイミド層73を塗布し、このポリイミド層に開口74を形成する。この開口に金属パッド75を形成して金属57と接触させる(図17)。このMEMS構造は、以下のように、C4接続を用いてCMOSデバイスと集積するのに適している。
C4を用いたMEMS/CMOS集積
図18〜20に、C4接続を用いたMEMS/CMOS集積のプロセスを示す。図18に示すように、CMOS基板81は、その表面に金属パッド82を有し、かつ基板表面の上に重なるポリイミド層83を有する。(MEMSチップを制御するための電子デバイスは既に製造されており、CMOS基板81の一部であることを理解されたい。これらのCMOSデバイスについての詳細な説明は行わない。)当分野の技術者が熟知しているように、C4接続は、ポリイミド層83に開口を形成してパッド82を露出させ、この開口にシード層84を付着し、マスクを通してC4金属をめっきすることによって作製される。次いで、マスクと過剰のシード層を除去し、リフロー・プロセスを行ってC4ボンディング・パッド85を形成する。
次いで、MEMSチップ(図17に示すように、既に形成されたキャビティ70を有する)をCMOSチップと(キャリア72を用いて)整合して、C4パッドと結合させる。具体的には、CMOSチップからMEMSチップを通してカンチレバー構造へ、電気的および熱的貫通接続が行われるように、MEMSチップ裏面のパッド75をC4パッド85と結合させる(図19参照)。C4ボンディング・プロセスの詳細は当技術分野において公知である。
次いで、キャリア72を、ポリイミド層71から(好ましくは、キャリアとポリイミド層71の界面のレーザ・アブレーションによって)剥離し、MEMSチップの表面から除去する。次いで、ポリイミド層71を取り除いて、図20に示す構造を形成する。この実施形態では、それぞれMEMSチップおよびCMOSチップ上の向かい合うポリイミド層73と83の間にギャップ88があることに留意されたい。
スタッド/バイア接続を用いたMEMS/CMOS集積
図21には、電子デバイスがその中に既に製造されていることを前提とするCMOS基板91が示されている。図21には、基板91の上面への配線接続92が示されている。基板は、ポリイミド層93によって覆われており、CMOSデバイスへの接続を作製するために、その中に開口が形成されている。図21に示したように、開口は、MEMSチップへの整合を容易にするためにテーパがつけてある。この開口にはスタッド94が作製されて、配線92と電気的接触を行う。このスタッドの頂上は、MEMSチップの金属パッドとの接続を行うために、はんだ95で覆われている。
図22は、CMOSチップと整合させてこれと結合させた、(図14に従って加工した)MEMSチップを示す。現在利用できる技術を用いて、この整合は1μm未満まで正確に行うことができる。MEMSチップの裏面のポリイミド層63を、CMOSチップのポリイミド層93と接触させる。メタライズ化バイア57と接触している、MEMSチップのボンディング・パッド65をスタッド94と整合させる。次いで、高温積層プロセスを行ってはんだ95を流動させ、ポリイミド層の開口を満たしてパッド65に結合させる。この実施形態では、向かい合うポリイミド層63、93は、チップ間のギャップ無しで接触していることに留意されたい。積層プロセスを行う前に、ポリイミド層63、93の一方または両方に接着剤を塗布しておくこともできる。
結合プロセスの後、好ましくはレーザ・アブレーションによって、キャリア62をポリイミド層61から除去する。次いで、ポリイミド層61を除去してキャビティ・エッチング用開口60を露出させる。次いで、キャビティ・エッチング工程を行って、カンチレバー構造の背後からシリコンを除去する(図23)。次いで、酸化物層52、56、59をエッチングして、カンチレバーおよびカンチレバー先端を露出させる。完成したMEMS/CMOS集積構造を図24に示す。
別のスタッド/バイア接続プロセスを図25〜27に示す。このプロセスでは、スタッドは、CMOSチップではなくMEMSチップ上にある。図25に示すように、MEMS基板の裏面(ここでは、図13のように加工した)は、ポリイミド層96で覆われており、その中に開口を有する。次いで、この開口にスタッド97を作製し、CMOSチップと接続するために、はんだ98を被せる。CMOSチップ91は、その上にポリイミド層121が形成されており、CMOSデバイスと電気接続を行うための開口を有する。これらの開口にボンディング・パッド99を形成して、配線92と電気的接触を行う(図26、図21と比較されたい)。次いで、図27に示したように(図22と比較されたい)、MEMSチップとCMOSチップを、スタッド97に対して整合したパッド99と接触させる。はんだ98がパッド99と結合するように、上記のようにして高温積層プロセスを行う。積層プロセスを行う前に、ポリイミド層96、121の一方または両方に接着剤を塗布しておくこともできる。結合プロセスを終えると、上記のように、MEMS/CMOS集積構造体の加工は完了する。
図20、24および27に示したように、上記のプロセスにより、電気信号がMEMSチップを介してz方向(即ち、カンチレバー先端が動かされる方向)に移動する3次元集積MEMS/CMOS構造が形成される。
本発明の別の実施形態では、電気的および熱的接触が、ウェーハ貫通接続(through-waferconnection)なしに、CMOSチップからカンチレバーに直接行われる。
カンチレバー/CMOS直接接触
本発明のこの実施形態では、CMOSチップに直接接続されたスタッド/バイア配置にカンチレバー構造を固定する。カンチレバーの製造は、図6について上述したSOIウェーハから始まる。図28に示したように、酸化物層54をマスキングしてエッチングし、一部分54aおよび54bを残す。次いで、下にあるシリコン層53をエッチングする。次いで、エッチングしていないシリコン領域を加工して、カンチレバー先端およびアンカー端部を形成する。
シリコン層53の熱酸化によってカンチレバー先端53tを尖らす。次いで、図29に示したように、シリコン層をパターン化してカンチレバーを形成する。具体的には、カンチレバーのアンカー部100には、下にあるBOX層52の一部を露出させるように、バイア開口101が形成される。次いで、バイア開口に金属層102を形成する。次いで、この構造体にポリイミド層103を塗布し、キャリア・プレート104をここに取り付ける(図30を参照)。
次いで、研削、研磨、ウエット・エッチングまたはプラズマ・エッチング・プロセスによってシリコン基板51を除去する。ウエット・エッチングまたはプラズマ・エッチング・プロセスによって、BOX層52も除去する。図31に得られた構造体を示す。
図32に示すように、CMOSチップを作製する。上述のように、CMOS基板105の中には電子デバイスが形成され、基板の表面に配線接続されていることを前提としている。基板上に厚み1μm〜2μmの無機層106を付着させ、これをパターン化して配線接続を露出させる開口を有する構造体を形成する。(図21について上述したように)この開口にスタッド107を形成し、このスタッドの頂上にはんだ108を被せる。
次いで、MEMSチップおよびCMOSチップを整合させ、カンチレバーのアンカー部100をパターン化された無機層106の上面106aと接触させる。次いで、高温積層プロセスを行ってはんだ108を流動させ、これによりカンチレバーのアンカー部100でスタッド107と金属パッド102の間に電気的かつ熱的な接触を確立する。得られた構造を図33に示す。次いで、キャリア・プレート104をポリイミド層103から(上述のように、好ましくはレーザ・アブレーションによって)剥離させて、これを取り除く。最後に、好ましくはプラズマ・プロセスを用いて、ポリイミド層103を取り除く。図34に示すように、このプロセスで得られた集積構造体においては、個々のMEMSデバイスのアレイはz方向にCMOSチップと接続しており、MEMS基板に貫通接続を必要としない。上記の実施形態では、基板にキャビティ70をエッチングして先端に垂直動作の範囲を与えることが必要であったが、この実施形態では、層106の厚みに応じてチップとカンチレバーの間に間隔110が確立される。
具体的な実施形態によって本発明を説明してきたが、上記説明に鑑みて、当分野の技術者には多数の代案、修正および変更が明白であることが明らかに分かる。したがって、本発明は、本発明の範囲および頭記の特許請求の範囲に入るこうした代案、修正および変更のすべてを包含するものである。
データ記憶に用いられるMEMSチップのセルの概略横断面図である。 図1のセルの平面図である。 MEMSチップをドライバ・チップに接続するための、従来の2次元配置の概略図である。 MEMSチップとCMOSチップの接続をC4技術を用いて実現した、完成された3次元集積MEMS/CMOSデバイスの横断面図である。 MEMSチップとCMOSチップの接続を垂直スタッド/バイア接続を用いて実現した、完成された3次元集積MEMS/CMOSデバイスの横断面図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 本発明の一実施形態に従って、ウェーハ貫通接続を有するMEMSチップを製造する工程を示す図である。 図6〜11に示した工程に引き続いて、MEMSチップを製造するその後の工程を示す図である。 図6〜11に示した工程に引き続いて、MEMSチップを製造するその後の工程を示す図である。 図6〜11に示した工程に引き続いて、MEMSチップを製造するその後の工程を示す図である。 MEMSチップ製造において、図12〜14のプロセスの代案を示す図である。 MEMSチップ製造において、図12〜14のプロセスの代案を示す図である。 MEMSチップ製造において、図12〜14のプロセスの代案を示す図である。 C4接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 C4接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 C4接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 スタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 スタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 スタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 スタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 別のスタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 別のスタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 別のスタッド/バイア接続を用いて、MEMSチップとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。 本発明の別の実施形態に従って、MEMSデバイスとCMOSチップを3次元集積する工程を示す図である。

Claims (10)

  1. カンチレバー及び該カンチレバーへ信号を伝達するチップを含む集積構造体の製造方法であって、
    基板上に第1酸化物層及びシリコン層を形成するステップと、
    前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第1開口を形成するステップと、
    前記第1開口を金属で充填し、該金属と接続するコンタクト・パッドを前記アンカー部に形成するステップと、
    前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第1酸化物層に形成するステップと、
    前記第2開口を介して前記基板のうち、前記カンチレバーの下側を前記アンカー部に向かう方向にエッチングすることにより、前記カンチレバーの下側にキャビティを形成して前記カンチレバーの下側の前記第1酸化物層を露出するステップと、
    前記露出された第1酸化物層を除去するステップと、
    前記カンチレバーを覆い且つ前記キャビティを充填するようにポリイミド層を付着し、該ポリイミド層の上にキャリア・プレートを接着するステップと、
    前記金属を露出するために前記基板の裏面を研磨するステップと、
    前記基板の裏面に前記金属と接触する金属パッドを形成するステップと、
    前記チップの表面に設けられた接続部を前記基板の裏面の前記金属パッドに接続することにより前記チップを前記基板の裏面に取り付けて、前記チップから前記カンチレバーへの導電経路を形成するステップと、
    前記キャリア・プレートを除去し、前記ポリイミド層を除去するステップと、を含む方法。
  2. 前記チップから前記カンチレバーへの導電経路を形成するステップが、
    前記チップにボンディング・パッドを形成するステップと、
    前記ボンディング・パッドを前記金属パッドに結合するステップと
    を含む、請求項に記載の方法。
  3. 前記キャリア・プレートが剥離性放射線に対して透明であり、前記キャリア・プレートを除去するステップが、前記キャリア・プレートを剥離性放射線に露出する、請求項に記載の方法。
  4. 前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第1開口を形成するステップが、
    前記シリコン層上に第1熱酸化物層を形成するステップと、
    前記第1熱酸化物層の一部分をマスクとして前記シリコン層の上部を選択的にエッチングすることにより前記シリコン層に未エッチング部分である突出部を形成するステップと、
    前記シリコン層を貫通して前記基板内に延びる前記第1開口を形成するステップと、
    前記第1開口の壁及び前記シリコン層を覆って第2熱酸化物層を成長させることにより、前記シリコン層の前記突出部を加工して前記先端にするステップと、
    前記第1開口の壁、前記シリコン層の表面のうち前記壁に続く一部分及び前記先端に前記第2熱酸化物層を残すように、前記第2熱酸化物層および前記シリコン層をエッチングすることにより前記カンチレバーを形成するステップとからなる、請求項に記載の方法。
  5. 前記コンタクト・パッドを前記アンカー部に形成するステップの次に、前記第1酸化物層及び前記カンチレバーを覆うように第2酸化物層を付着するステップを行い、
    前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第1酸化物層に形成するステップが、前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第2酸化物層及び前記第1酸化物層に形成する、請求項に記載の方法。
  6. カンチレバー及び該カンチレバーへ信号を伝達するチップを含む集積構造体の製造方法であって、
    基板上に第1酸化物層及びシリコン層を形成するステップと、
    前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第1開口を形成するステップと、
    前記第1開口を金属で充填し、該金属と接続するコンタクト・パッドを前記アンカー部に形成するステップと、
    前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第1酸化物層に形成するステップと、
    前記カンチレバー及び前記第2開口を覆うようにポリイミド層を付着し該ポリイミド層の上にキャリア・プレートを接着するステップと、
    前記金属を露出するために前記基板の裏面を研磨するステップと、
    前記基板の裏面に前記金属と接触する金属パッドを形成するステップと、
    前記チップの表面に設けられた接続部を前記基板の裏面の前記金属パッドに接続することにより前記チップを前記基板の裏面に取り付けて、前記チップから前記カンチレバーへの導電経路を形成するステップと、
    前記キャリア・プレートを除去し、前記ポリイミド層を除去することにより、前記第2開口を露出するステップと、
    前記第2開口を介して前記基板のうち、前記カンチレバーの下側を前記アンカー部に向かう方向にエッチングすることにより、前記カンチレバーの下側にキャビティを形成して前記カンチレバーの下側の前記第1酸化物層を露出するステップと、
    前記露出された第1酸化物層を除去するステップとを含む方法。
  7. 前記チップから前記カンチレバーへの導電経路を形成するステップが、
    前記チップに金属スタッドを形成するステップと、
    前記金属スタッドを前記金属パッドに結合するステップと
    を含む、請求項に記載の方法。
  8. 前記キャリア・プレートが剥離性放射線に対して透明であり、前記キャリア・プレートを除去するステップが、前記キャリア・プレートを剥離性放射線に露出する、請求項に記載の方法。
  9. 前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第1開口を形成するステップが、
    前記シリコン層上に第1熱酸化物層を形成するステップと、
    前記第1熱酸化物層の一部分をマスクとして前記シリコン層の上部を選択的にエッチングすることにより前記シリコン層に未エッチング部分である突出部を形成するステップと、
    前記シリコン層を貫通して前記基板内に延びる前記第1開口を形成するステップと、
    前記第1開口の壁及び前記シリコン層を覆って第2熱酸化物層を成長させることにより、前記シリコン層の前記突出部を加工して前記先端にするステップと、
    前記第1開口の壁、前記シリコン層の表面のうち前記壁に続く一部分及び前記先端に前記第2熱酸化物層を残すように、前記第2熱酸化物層および前記シリコン層をエッチングすることにより前記カンチレバーを形成するステップとからなる、請求項に記載の方法。
  10. 前記コンタクト・パッドを前記アンカー部に形成するステップの次に、前記第1酸化物層及び前記カンチレバーを覆うように第2酸化物層を付着するステップを行い、
    前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第1酸化物層に形成するステップが、前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第2開口を前記第2酸化物層及び前記第1酸化物層に形成する、請求項に記載の方法。
JP2004550791A 2002-11-14 2003-11-07 集積構造体の製造方法 Expired - Fee Related JP4726489B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/294,140 US6835589B2 (en) 2002-11-14 2002-11-14 Three-dimensional integrated CMOS-MEMS device and process for making the same
US10/294,140 2002-11-14
PCT/GB2003/004829 WO2004043850A2 (en) 2002-11-14 2003-11-07 An integrated structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2006506237A JP2006506237A (ja) 2006-02-23
JP4726489B2 true JP4726489B2 (ja) 2011-07-20

Family

ID=32296907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004550791A Expired - Fee Related JP4726489B2 (ja) 2002-11-14 2003-11-07 集積構造体の製造方法

Country Status (8)

Country Link
US (2) US6835589B2 (ja)
EP (1) EP1578686A2 (ja)
JP (1) JP4726489B2 (ja)
KR (1) KR20050074512A (ja)
CN (1) CN100433292C (ja)
AU (1) AU2003301975A1 (ja)
TW (1) TWI229888B (ja)
WO (1) WO2004043850A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122906A (ja) * 2006-05-19 2014-07-03 Robert Bosch Gmbh マイクロメカニカル素子およびマイクロメカニカル素子の製造方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233517B2 (en) * 2002-10-15 2007-06-19 Nanochip, Inc. Atomic probes and media for high density data storage
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
JP3849680B2 (ja) * 2003-10-06 2006-11-22 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US20050095814A1 (en) * 2003-11-05 2005-05-05 Xu Zhu Ultrathin form factor MEMS microphones and microspeakers
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US7410590B2 (en) * 2003-12-19 2008-08-12 Palo Alto Research Center Incorporated Transferable micro spring structure
CN1309040C (zh) * 2004-06-29 2007-04-04 北京大学 一种将cmos电路与体硅mems单片集成的方法
KR100595523B1 (ko) * 2004-07-20 2006-07-03 엘지전자 주식회사 캔틸레버 전사를 이용한 나노 정보 저장장치 및 그 제조방법
US7361581B2 (en) * 2004-11-23 2008-04-22 International Business Machines Corporation High surface area aluminum bond pad for through-wafer connections to an electronic package
US7179674B2 (en) * 2004-12-28 2007-02-20 Stmicroelectronics, Inc. Bi-directional released-beam sensor
CN100446355C (zh) * 2005-02-03 2008-12-24 旺矽科技股份有限公司 微接触元件
US7352039B2 (en) * 2005-03-24 2008-04-01 Intel Corporation Methods and apparatuses for microelectronic assembly having a material with a variable viscosity around a MEMS device
US20070041237A1 (en) * 2005-07-08 2007-02-22 Nanochip, Inc. Media for writing highly resolved domains
US7367119B2 (en) * 2005-06-24 2008-05-06 Nanochip, Inc. Method for forming a reinforced tip for a probe storage device
US7354788B2 (en) * 2005-06-28 2008-04-08 Intel Corporation Method for processing a MEMS/CMOS cantilever based memory storage device
US20070041238A1 (en) * 2005-07-08 2007-02-22 Nanochip, Inc. High density data storage devices with read/write probes with hollow or reinforced tips
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
WO2007041585A1 (en) * 2005-09-30 2007-04-12 Sv Probe Pte Ltd Cantilever probe structure for a probe card assembly
DE602005025132D1 (de) * 2005-10-27 2011-01-13 Lg Electronics Inc Nanodatenschreib- und Lesevorrichtung mit Cantileverstruktur und Herstellungsverfahren dafür
US20070125961A1 (en) * 2005-11-17 2007-06-07 Michel Despont Micromechanical system
CN100439234C (zh) * 2005-12-29 2008-12-03 中国科学院上海微系统与信息技术研究所 二氟化氙气体腐蚀过程中锚的制作方法
KR100703043B1 (ko) * 2006-09-21 2007-04-09 (주)에이펙스 검사용 프로브 기판 및 그 제조 방법
US7704874B1 (en) * 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure
CN100397616C (zh) * 2006-11-10 2008-06-25 北京大学 一种可去除残余硅的体硅mems与cmos电路集成的方法
WO2008070669A2 (en) * 2006-12-05 2008-06-12 Miradia Inc. Method and apparatus for mems oscillator
US7645701B2 (en) * 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US8367471B2 (en) 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US7687297B2 (en) * 2007-06-29 2010-03-30 Intel Corporation Forming a cantilever assembly for vertical and lateral movement
US7677088B2 (en) * 2007-08-28 2010-03-16 Intellectual Properties Partners LLC Cantilever probe and applications of the same
JP2010538403A (ja) * 2007-08-29 2010-12-09 アイメック 先端部形成方法
US8201325B2 (en) 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US7851875B2 (en) 2008-01-11 2010-12-14 Infineon Technologies Ag MEMS devices and methods of manufacture thereof
KR100867667B1 (ko) * 2008-04-18 2008-11-10 주식회사 엔아이씨테크 마이크로 구조물 및 그 제조방법
US8125046B2 (en) 2008-06-04 2012-02-28 Infineon Technologies Ag Micro-electromechanical system devices
US8093099B2 (en) * 2008-09-26 2012-01-10 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced
US9064717B2 (en) * 2008-09-26 2015-06-23 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced thereby
US7855455B2 (en) 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
US20100105168A1 (en) * 2008-10-29 2010-04-29 Freescale Semiconductor, Inc. Microelecronic assembly and method for forming the same
US7964474B2 (en) * 2008-12-31 2011-06-21 Stmicroelectronics, Inc. Use of field oxidation to simplify chamber fabrication in microfluidic devices
US8680955B1 (en) 2009-02-20 2014-03-25 Rf Micro Devices, Inc. Thermally neutral anchor configuration for an electromechanical actuator
US8570122B1 (en) * 2009-05-13 2013-10-29 Rf Micro Devices, Inc. Thermally compensating dieletric anchors for microstructure devices
US8247895B2 (en) 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8330262B2 (en) 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
US8323992B2 (en) * 2010-09-09 2012-12-04 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
US9402138B2 (en) 2012-10-12 2016-07-26 Infineon Technologies Ag MEMS device and method of manufacturing a MEMS device
US9123492B2 (en) * 2012-12-19 2015-09-01 International Business Machines Corporation Three-dimensional inter-chip contact through vertical displacement MEMS
US8564076B1 (en) 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
US9038269B2 (en) * 2013-04-02 2015-05-26 Xerox Corporation Printhead with nanotips for nanoscale printing and manufacturing
US9105644B2 (en) 2013-07-23 2015-08-11 Analog Devices, Inc. Apparatus and method for forming alignment features for back side processing of a wafer
DE102014202842B4 (de) * 2014-02-17 2022-10-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauteils
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
DE102017205360B3 (de) * 2017-03-29 2018-07-19 Te Connectivity Germany Gmbh Elektrisches Kontaktelement und Verfahren zur Herstellung einer hartgelöteten, elektrisch leitenden Verbindung mit einem Gegenkontakt mittels eines eingepressten Lotkörpers aus Hartlot
US10734348B2 (en) 2018-09-21 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded semiconductor devices and methods of forming the same
US11255189B2 (en) 2020-05-20 2022-02-22 Halliburton Energy Services, Inc. Methods to characterize subterranean fluid composition and adjust operating conditions using MEMS technology
US11060400B1 (en) 2020-05-20 2021-07-13 Halliburton Energy Services, Inc. Methods to activate downhole tools
US11255191B2 (en) * 2020-05-20 2022-02-22 Halliburton Energy Services, Inc. Methods to characterize wellbore fluid composition and provide optimal additive dosing using MEMS technology
WO2021237191A1 (en) 2020-05-22 2021-11-25 Magic Leap, Inc. Method and system for scanning mems cantilevers
WO2023154993A1 (en) * 2022-02-18 2023-08-24 The University Of British Columbia Methods of fabricating micro electro-mechanical systems structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148389A (ja) * 1995-11-22 1997-06-06 Advantest Corp プローブカードおよびマイクロコンタクトピン
JPH1050887A (ja) * 1996-05-28 1998-02-20 Harris Corp 半導体パッケージング装置及び方法
JPH11168104A (ja) * 1997-10-01 1999-06-22 Matsushita Electron Corp 電子装置及びその製造方法
JP2000068313A (ja) * 1998-08-18 2000-03-03 Hitachi Ltd 半導体チップおよびそれを使用した半導体装置
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
JP2000338445A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp マイクロミラー装置およびその製造方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
US20020160583A1 (en) * 2001-04-26 2002-10-31 Samsung Electronics Co., Ltd. MEMS relay and mehtod of fabricating the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0210684A1 (en) 1985-07-31 1987-02-04 MALLINCKRODT, INC.(a Missouri corporation) Composition comprising a radioactive metal compound for radioassaying
US4906840A (en) * 1988-01-27 1990-03-06 The Board Of Trustees Of Leland Stanford Jr., University Integrated scanning tunneling microscope
DE68902141T2 (de) * 1989-08-16 1993-02-25 Ibm Verfahren fuer die herstellung mikromechanischer messfuehler fuer afm/stm-profilometrie und mikromechanischer messfuehlerkopf.
US5347226A (en) * 1992-11-16 1994-09-13 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
US5474318B1 (en) * 1993-09-15 1997-12-30 John P Castellano Long-travel rear suspension system for bicycles
US5475318A (en) * 1993-10-29 1995-12-12 Robert B. Marcus Microprobe
US6482013B2 (en) * 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US5534466A (en) 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
US6012336A (en) * 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
US6087638A (en) * 1997-07-15 2000-07-11 Silverbrook Research Pty Ltd Corrugated MEMS heater structure
US6294101B1 (en) * 1997-07-15 2001-09-25 Silverbrook Research Pty Ltd Method of manufacture of a thermoelastic bend actuator ink jet printer
JP3529596B2 (ja) * 1997-08-06 2004-05-24 株式会社東芝 赤外線固体撮像装置及びその製造方法
US6059982A (en) * 1997-09-30 2000-05-09 International Business Machines Corporation Micro probe assembly and method of fabrication
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
DE69900384T2 (de) * 1998-04-28 2003-02-27 Nano World Ag, Neuchatel Kostengünstiger mikrobiegebalken aus photoplastischem material
JPH11320259A (ja) 1998-05-15 1999-11-24 Michiko Suzuki 放電加工方法及び該方法を実施するための装置
US6645145B1 (en) * 1998-11-19 2003-11-11 Siemens Medical Solutions Usa, Inc. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6255727B1 (en) * 1999-08-03 2001-07-03 Advantest Corp. Contact structure formed by microfabrication process
JP2000186931A (ja) 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
KR20020028159A (ko) * 1999-05-27 2002-04-16 나노넥서스, 인코포레이티드 전자 회로용 대량 병렬 인터페이스
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
US6445106B1 (en) * 2000-02-18 2002-09-03 Intel Corporation Micro-electromechanical structure resonator, method of making, and method of using
US6586133B1 (en) * 2000-02-21 2003-07-01 The University Of Tulsa Nano-battery systems
EP1151962B1 (en) 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof
US6674141B1 (en) * 2000-08-01 2004-01-06 Hrl Laboratories, Llc Single crystal, tunneling and capacitive, three-axes sensor using eutectic bonding and a method of making same
US6483419B1 (en) * 2000-09-12 2002-11-19 3M Innovative Properties Company Combination horizontal and vertical thermal actuator
US6531947B1 (en) * 2000-09-12 2003-03-11 3M Innovative Properties Company Direct acting vertical thermal actuator with controlled bending
US6583411B1 (en) * 2000-09-13 2003-06-24 Europaisches Laboratorium Für Molekularbiologie (Embl) Multiple local probe measuring device and method
US6495905B2 (en) * 2000-11-09 2002-12-17 Texas Instruments Incorporated Nanomechanical switches and circuits
US6473361B1 (en) * 2000-11-10 2002-10-29 Xerox Corporation Electromechanical memory cell
US6636653B2 (en) 2001-02-02 2003-10-21 Teravicta Technologies, Inc. Integrated optical micro-electromechanical systems and methods of fabricating and operating the same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6448103B1 (en) * 2001-05-30 2002-09-10 Stmicroelectronics, Inc. Method for making an accurate miniature semiconductor resonator
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6692145B2 (en) * 2001-10-31 2004-02-17 Wisconsin Alumni Research Foundation Micromachined scanning thermal probe method and apparatus
WO2003041133A2 (en) * 2001-11-09 2003-05-15 Wispry, Inc. Electrothermal self-latching mems switch and method
US6651325B2 (en) * 2002-02-19 2003-11-25 Industrial Technologies Research Institute Method for forming cantilever beam probe card and probe card formed
US6798029B2 (en) * 2003-05-09 2004-09-28 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148389A (ja) * 1995-11-22 1997-06-06 Advantest Corp プローブカードおよびマイクロコンタクトピン
JPH1050887A (ja) * 1996-05-28 1998-02-20 Harris Corp 半導体パッケージング装置及び方法
JPH11168104A (ja) * 1997-10-01 1999-06-22 Matsushita Electron Corp 電子装置及びその製造方法
JP2000068313A (ja) * 1998-08-18 2000-03-03 Hitachi Ltd 半導体チップおよびそれを使用した半導体装置
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
JP2000338445A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp マイクロミラー装置およびその製造方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
US20020160583A1 (en) * 2001-04-26 2002-10-31 Samsung Electronics Co., Ltd. MEMS relay and mehtod of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122906A (ja) * 2006-05-19 2014-07-03 Robert Bosch Gmbh マイクロメカニカル素子およびマイクロメカニカル素子の製造方法

Also Published As

Publication number Publication date
WO2004043850A2 (en) 2004-05-27
US20040097004A1 (en) 2004-05-20
TWI229888B (en) 2005-03-21
US20040097002A1 (en) 2004-05-20
AU2003301975A1 (en) 2004-06-03
JP2006506237A (ja) 2006-02-23
US7071031B2 (en) 2006-07-04
WO2004043850A3 (en) 2005-03-24
US6835589B2 (en) 2004-12-28
CN100433292C (zh) 2008-11-12
EP1578686A2 (en) 2005-09-28
KR20050074512A (ko) 2005-07-18
CN1711210A (zh) 2005-12-21
TW200411723A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
JP4726489B2 (ja) 集積構造体の製造方法
US9355901B2 (en) Non-lithographic formation of three-dimensional conductive elements
Despont et al. Wafer-scale microdevice transfer/interconnect: Its application in an AFM-based data-storage system
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US6465355B1 (en) Method of fabricating suspended microstructures
US7833830B2 (en) 3D interconnect with protruding contacts
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
CN103508413B (zh) 用于制造具有电覆镀通孔的构件的方法
JP4813035B2 (ja) 貫通電極付基板の製造方法
JPH08510360A (ja) 垂直方向接触接続部付き半導体素子のための製造方法
US7463454B2 (en) Micro-actuator for hard drive utilizing insulating portions to separate biasing regions from adjacent regions of the micro-actuator and simplified manufacture process therefore
JP2007215177A (ja) 容量性マイクロマシン加工超音波トランスジューサ並びにその製作方法
TW200826229A (en) Process for the collective fabrication of 3D electronic modules
JP2012506144A (ja) ビア配線を作るための方法
CN104701452A (zh) 电容式微加工超声换能器及其制造方法
JP2009540291A (ja) カンチレバー型プローブ製造方法及びこれを用いるプローブカード製造方法
JP2006013330A (ja) 貫通電極及びその製造方法
KR20040083726A (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
US20090313808A1 (en) Electromechanical transducer and fabrication method of electromechanical transducing apparatus
CN102388165A (zh) 具有集成通路和间隔的mems器件
CN106664794B (zh) 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
CN114988345A (zh) 微机电系统和制造方法
JPH0576771B2 (ja)
KR20210122157A (ko) 마이크로-전기 기계 시스템 및 그 제조 방법
Belov et al. Nanochip: a MEMS-based ultra-high data density memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Ref document number: 4726489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees