JP4688822B2 - 外部デバイスアクセス装置およびシステムlsi - Google Patents
外部デバイスアクセス装置およびシステムlsi Download PDFInfo
- Publication number
- JP4688822B2 JP4688822B2 JP2006547231A JP2006547231A JP4688822B2 JP 4688822 B2 JP4688822 B2 JP 4688822B2 JP 2006547231 A JP2006547231 A JP 2006547231A JP 2006547231 A JP2006547231 A JP 2006547231A JP 4688822 B2 JP4688822 B2 JP 4688822B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- external device
- read
- write
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
- Communication Control (AREA)
Description
本発明の第1の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
本発明の第2の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
格納部215に格納されている状態信号を、読み出しデータ許可信号264で選択して、状態信号出力バス254を介してマスタ201へ出力する。
本発明の第3の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
本発明の第4の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
本発明の第5の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
。
本発明の第6の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
本発明の第7の実施形態の外部デバイスアクセス装置について、図面を参照しながら説明する。
102 外部デバイス
103 外部デバイスアクセス装置
110 書き込みアドレス格納部
111 書き込みデータ格納部
112 読み出しアドレス格納部
113 読み出しデータ格納部
114 アドレス制御部
150 アドレスバス
151 書き込みデータ入力バス
152 読み出しデータ出力バス
153 R/W信号バス
160 書き込みアドレス
161 書き込み許可信号
162 読み出しアドレス
163 読み出しアドレス許可信号
164 読み出しデータ許可信号
170 書き込みアドレス出力バス
171 書き込みデータ入力出力バス
172 読み出しアドレス出力バス
173 読み出しデータ入力バス
215 状態信号格納部
254 状態信号出力バス
274 状態信号入力バス
364 読み出しデータ格納部制御
365 読み出しアドレス
372 読み出しアドレスバス
415 未実装情報格納部
454 未実装情報バス
465 未実装情報
515 エラーアドレス格納部
554 エラーアドレスバス
565 エラーアドレス
664 読み出しデータ格納部制御
665 エラーアドレス
715 格納動作状態保持部
765 格納動作状態
Claims (3)
- マスタから外部デバイスへのアクセスを制御する外部デバイスアクセス装置であって、
前記マスタからの外部デバイスへの書き込み要求に応じて、書き込みアドレスを格納するための書き込みアドレス格納手段と、
前記書き込み要求に応じて、書き込みデータを格納するための書き込みデータ格納手段と、
前記マスタからアクセス可能であり、読み出しアドレスを格納するための読み出しアドレス格納手段と、
前記マスタからアクセス可能であり、外部デバイスから読み出されたデータを格納するための読み出しデータ格納手段と、
前記マスタからの書き込み要求または読み出し要求とアドレス指定に応じて、外部デバイスへのアクセスを制御する制御手段と、
前記外部デバイスから出力される状態信号を格納する状態信号格納手段と、
前記外部デバイスから出力される状態信号と、前記状態格納手段に格納された状態信号との一方を選択して前記マスタに出力する選択手段と、
を備え、
前記制御手段は、
前記マスタから外部デバイスへの書き込み要求に応じて、マスタからの書き込みアドレスと書き込みデータとをそれぞれ書き込みアドレス格納手段と書き込みデータ格納手段とに格納するとともに、マスタに受理信号を出力し、さらに、当該書き込みアドレスによって指定される外部デバイスに対して、当該書き込みデータを書き込み、
前記マスタから前記読み出しデータ格納手段への書き込み要求に応じて、前記読み出しアドレス格納手段に読み出しアドレスを格納し、さらに、当該読み出しアドレスによって指定される外部デバイスからデータを読み出して前記読み出しデータ格納手段に格納し、さらに、前記読み出しデータ格納手段に格納すると同時に、前記外部デバイスから出力される状態信号を前記状態信号格納手段に格納し、
前記マスタから前記読み出しデータ格納手段へのデータ読み出し要求に応じて、前記読み出しデータ格納手段から読み出しデータを出力し、さらに、前記状態信号格納手段から状態信号を前記選択手段を介して出力する
ことを特徴とする外部デバイスアクセス装置。 - 請求項1記載の外部デバイスアクセス装置であって、
前記制御手段は、
前記マスタから外部デバイスへの書き込み要求に応じて、マスタからの書き込みアドレスと書き込みデータとをそれぞれ書き込みアドレス格納手段と書き込みデータ格納手段とに格納するとともに、マスタに受理信号を出力するのと同時に、その時点の外部デバイスからの状態信号を前記選択手段を介して出力する制御と、
前記マスタから前記読み出しデータ格納手段への書き込み要求に応じて、前記読み出しアドレス格納手段に読み出しアドレスを格納するとともに、その時点の外部デバイスからの状態信号を前記選択手段を介して出力する制御と、
前記マスタから前記読み出しデータ格納手段へのデータ読み出し要求に応じて、前記読み出しデータ格納手段から読み出しデータを出力するのと同時に、前記状態信号格納手段から格納している状態信号を前記選択手段を介して前記マスタに出力する制御と
を行う
ことを特徴とする外部デバイスアクセス装置。 - マスタと、
請求項1または2に記載の外部デバイスアクセス装置と、
前記マスタから外部デバイスアクセス装置を介してアクセスされる外部デバイスと
を備えるシステムLSI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006547231A JP4688822B2 (ja) | 2005-06-15 | 2006-06-06 | 外部デバイスアクセス装置およびシステムlsi |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175677 | 2005-06-15 | ||
JP2005175677 | 2005-06-15 | ||
PCT/JP2006/311337 WO2006134804A1 (ja) | 2005-06-15 | 2006-06-06 | 外部デバイスアクセス装置 |
JP2006547231A JP4688822B2 (ja) | 2005-06-15 | 2006-06-06 | 外部デバイスアクセス装置およびシステムlsi |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163414A Division JP2010244580A (ja) | 2005-06-15 | 2010-07-20 | 外部デバイスアクセス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006134804A1 JPWO2006134804A1 (ja) | 2009-01-08 |
JP4688822B2 true JP4688822B2 (ja) | 2011-05-25 |
Family
ID=37532167
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547231A Expired - Fee Related JP4688822B2 (ja) | 2005-06-15 | 2006-06-06 | 外部デバイスアクセス装置およびシステムlsi |
JP2010163414A Pending JP2010244580A (ja) | 2005-06-15 | 2010-07-20 | 外部デバイスアクセス装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163414A Pending JP2010244580A (ja) | 2005-06-15 | 2010-07-20 | 外部デバイスアクセス装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7685351B2 (ja) |
EP (1) | EP1895425A4 (ja) |
JP (2) | JP4688822B2 (ja) |
KR (1) | KR20070122228A (ja) |
CN (1) | CN100587678C (ja) |
TW (1) | TW200708967A (ja) |
WO (1) | WO2006134804A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2120153A1 (en) * | 2008-01-28 | 2009-11-18 | Panasonic Corporation | Orthogonal converter and integrated circuit |
CN101939733A (zh) * | 2008-02-08 | 2011-01-05 | 松下电器产业株式会社 | 外部设备存取装置、其控制方法及系统大规模集成电路 |
KR20120115854A (ko) * | 2011-04-11 | 2012-10-19 | 에스케이하이닉스 주식회사 | 리페어 방법과 이를 이용한 집적회로 |
CN103970687B (zh) * | 2013-02-05 | 2017-11-10 | 中兴通讯股份有限公司 | 一种访问地址处理系统及方法 |
US9934117B2 (en) * | 2015-03-24 | 2018-04-03 | Honeywell International Inc. | Apparatus and method for fault detection to ensure device independence on a bus |
CN108153703A (zh) * | 2016-12-05 | 2018-06-12 | 深圳市中兴微电子技术有限公司 | 一种外设访问方法和装置 |
EP4092556A1 (en) * | 2021-05-20 | 2022-11-23 | Nordic Semiconductor ASA | Bus decoder |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003006133A (ja) * | 2001-04-19 | 2003-01-10 | Canon Inc | 情報処理方法および制御プログラムおよび情報処理装置および周辺装置および応答方法および代理応答装置およびネットワークシステム |
JP2004252580A (ja) * | 2003-02-18 | 2004-09-09 | Nec Corp | 不在装置通知手段を備えた接続状態検出システム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2618624B1 (fr) * | 1987-07-24 | 1992-04-30 | Michel Servel | Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee |
US5003465A (en) * | 1988-06-27 | 1991-03-26 | International Business Machines Corp. | Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device |
JPH0512190A (ja) | 1991-07-09 | 1993-01-22 | Fujitsu Ltd | 転送情報制御方式 |
US5768548A (en) * | 1992-04-15 | 1998-06-16 | Intel Corporation | Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data |
EP0574598A1 (de) * | 1992-06-13 | 1993-12-22 | International Business Machines Corporation | Datenpufferspeicher |
JPH06110823A (ja) | 1992-09-28 | 1994-04-22 | Fuji Xerox Co Ltd | バス変換システムおよびバッファ装置 |
EP0601715A1 (en) | 1992-12-11 | 1994-06-15 | National Semiconductor Corporation | Bus of CPU core optimized for accessing on-chip memory devices |
JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
JP3061106B2 (ja) * | 1996-02-28 | 2000-07-10 | 日本電気株式会社 | バスブリッジおよびそれを備えた計算機システム |
JP3206528B2 (ja) * | 1997-11-17 | 2001-09-10 | 日本電気株式会社 | バスブリッジ回路 |
JP3711432B2 (ja) * | 1998-04-15 | 2005-11-02 | セイコーエプソン株式会社 | 周辺処理装置およびその制御方法 |
US6366973B1 (en) * | 1999-05-03 | 2002-04-02 | 3Com Corporation | Slave interface circuit for providing communication between a peripheral component interconnect (PCI) domain and an advanced system bus (ASB) |
US6546451B1 (en) * | 1999-09-30 | 2003-04-08 | Silicon Graphics, Inc. | Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller |
JP4097883B2 (ja) * | 2000-07-04 | 2008-06-11 | 松下電器産業株式会社 | データ転送装置および方法 |
US20030093604A1 (en) * | 2001-11-14 | 2003-05-15 | Lee Terry Ping-Chung | Method of error isolation for shared PCI slots |
JP2004139361A (ja) * | 2002-10-18 | 2004-05-13 | Sony Corp | ダイレクトメモリアクセス装置およびその制御方法 |
KR100505689B1 (ko) * | 2003-06-11 | 2005-08-03 | 삼성전자주식회사 | 송수신 흐름에 따라 공유 버퍼 메모리의 할당량을제어하는 송수신 네트워크 제어기 및 그 방법 |
US7213092B2 (en) * | 2004-06-08 | 2007-05-01 | Arm Limited | Write response signalling within a communication bus |
-
2006
- 2006-06-06 JP JP2006547231A patent/JP4688822B2/ja not_active Expired - Fee Related
- 2006-06-06 KR KR1020077025387A patent/KR20070122228A/ko not_active Application Discontinuation
- 2006-06-06 CN CN200680021374A patent/CN100587678C/zh not_active Expired - Fee Related
- 2006-06-06 EP EP06757075A patent/EP1895425A4/en not_active Withdrawn
- 2006-06-06 WO PCT/JP2006/311337 patent/WO2006134804A1/ja active Application Filing
- 2006-06-06 US US11/916,319 patent/US7685351B2/en not_active Expired - Fee Related
- 2006-06-07 TW TW095120239A patent/TW200708967A/zh unknown
-
2010
- 2010-07-20 JP JP2010163414A patent/JP2010244580A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003006133A (ja) * | 2001-04-19 | 2003-01-10 | Canon Inc | 情報処理方法および制御プログラムおよび情報処理装置および周辺装置および応答方法および代理応答装置およびネットワークシステム |
JP2004252580A (ja) * | 2003-02-18 | 2004-09-09 | Nec Corp | 不在装置通知手段を備えた接続状態検出システム |
Also Published As
Publication number | Publication date |
---|---|
KR20070122228A (ko) | 2007-12-28 |
US7685351B2 (en) | 2010-03-23 |
EP1895425A4 (en) | 2009-03-18 |
JP2010244580A (ja) | 2010-10-28 |
JPWO2006134804A1 (ja) | 2009-01-08 |
TW200708967A (en) | 2007-03-01 |
WO2006134804A1 (ja) | 2006-12-21 |
US20090037779A1 (en) | 2009-02-05 |
CN101198940A (zh) | 2008-06-11 |
CN100587678C (zh) | 2010-02-03 |
EP1895425A1 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4688822B2 (ja) | 外部デバイスアクセス装置およびシステムlsi | |
JP6046216B2 (ja) | ホストシステム及びホストコントローラ | |
JP3561915B2 (ja) | スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法 | |
JP6005392B2 (ja) | ルーティングのための方法及び装置 | |
JP2002117002A (ja) | 共用型ペリフェラルアーキテクチャ | |
WO2010016169A1 (ja) | マルチプロセッサシステム及びその制御方法 | |
JP5856434B2 (ja) | バス接続回路、半導体装置及びバス接続回路の動作方法 | |
JP4642531B2 (ja) | データ要求のアービトレーション | |
JP5578698B2 (ja) | 半導体データ処理装置及びデータ処理システム | |
WO2009098737A1 (ja) | 外部デバイスアクセス装置、その制御方法及びシステムlsi | |
JP4779010B2 (ja) | バッファリング装置およびバッファリング方法 | |
US7558901B2 (en) | Apparatus and method for connecting processor to bus | |
JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
JP4594889B2 (ja) | 複数の処理装置を備えたシステム上で実行されるプログラムのトレース方法、および、複数の処理装置を備えたシステム | |
JP5058116B2 (ja) | ストリーミングidメソッドによるdmac発行メカニズム | |
JP4924970B2 (ja) | データ処理システム | |
JP3897028B2 (ja) | 情報処理システム、共有データ処理方法、共有データ処理プログラム | |
JPH10247162A (ja) | 電子計算機システム | |
JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
JP3006487B2 (ja) | エミュレーション装置 | |
JP2001331370A (ja) | マイクロコンピュータ | |
JP2008198119A (ja) | データ転送装置、データ転送システムおよびデータ転送方法 | |
JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム | |
JP2007334835A (ja) | メモリ制御装置及びその制御方法 | |
JP2005259051A (ja) | プロセッシングユニットおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |