CN101939733A - 外部设备存取装置、其控制方法及系统大规模集成电路 - Google Patents
外部设备存取装置、其控制方法及系统大规模集成电路 Download PDFInfo
- Publication number
- CN101939733A CN101939733A CN200880126342.0A CN200880126342A CN101939733A CN 101939733 A CN101939733 A CN 101939733A CN 200880126342 A CN200880126342 A CN 200880126342A CN 101939733 A CN101939733 A CN 101939733A
- Authority
- CN
- China
- Prior art keywords
- work
- looking ahead
- main frame
- external unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及的外部设备存取装置(103),包括:地址控制部(114),接受来自主机(101)的预取请求及预取数据读出请求,进行预取工作及预取数据读出工作;读出数据存储部(113),存储由预取工作所读出的数据;存储工作状态保存部(115),保存示出所述预取工作是否已结束的预取工作状态;以及受理信号生成部(116),向主机(101)输出受理信号,该受理信号示出接受了来自主机(101)的预取数据读出请求,向主机(101)输出第一信息,该第一信息示出基于预取工作状态的预取工作的状态。
Description
技术领域
本发明涉及外部设备存取装置、其控制方法及系统大规模集成电路,尤其涉及按照主机的请求向外部装置进行预取存取的外部设备存取装置。
背景技术
在媒介处理中,有时外部装置能够有效协助主机。因此有时主机具有用于扩充外部装置的扩充总线。
在此,媒介处理是指音频处理及图象处理等数据处理,主机是指CPU或者微电脑等担当主控制的装置,外部设备是指协助CPU或者微电脑等的协处理器、加速器或者存储器等外围设备。
主机向外部设备的资源分配存取空间,从而将该外部设备的资源作为主机扩充的资源来处理。据此,可以高速进行主机和外部设备的通信。在此,存取空间是指主机可以存取的空间,是为了进行程序存取、数据存取、以及输入和输出存取等而被赋予地址的空间。
为了提高主机的处理性能,对外部设备使用预取的方法。预取是指主机先行进行读出请求,在某个一定等待期间之后先行获得读出的数据,进行下一个处理的方法。
例如,按照来自主机的请求,对外部设备进行预取工作的外部设备存取装置已经公开(例如,参考专利文献1)。专利文献1记载的以往的外部设备存取装置,按照来自主机的请求从外部设备读出数据,进行下列工作,一时地存储读出的数据的预取工作、以及向主机输出存储的数据的预取数据读出工作。
而且,以往的外部设备存取装置,对外部设备进行预取工作时,按照来自主机的请求进行预取数据读出工作的情况下,向主机输出读出数据与预取工作的结束取同步。据此,可以避免预取工作结束之前向主机输出错误的数据。
图1是利用以往的外部设备存取装置的情况下的主机处理流程的流程图。
首先,主机对外部设备进行预取工作(S501)。其次,主机进行处理,该处理是到进行预取数据读出为止可以执行的处理(S502)。在此,主机进行处理的期间是,外部设备正常地结束预取工作为止的期间。其次,主机读出预取数据(S503)。在预取工作结束的情况下(S504的“否”),主机利用读出的数据执行处理(S505)。这样在预取工作结束的某个一定期间内外部设备有应答,就没有问题。
专利文献1:国际公开第2006/134804号宣传手册
然而,由于外部设备的异常状态、或来自其他主机的存取冲突等,预取工作没有结束的情况下(S504的“是”),直到预取工作结束为止主机处于待机状态。据此,以往的技术中存在这样的课题,就是主机的处理效率下降。
发明内容
本发明是解决所述课题的发明,其目的在于,提供一种可以有效使用主机的外部设备存取装置以及系统大规模集成电路。
为了达到上述目的,本发明涉及的外部设备存取装置,按照来自主机的请求,进行预取工作和预取数据读出工作,所述预取工作是指从外部设备读出数据,所述预取数据读出工作是指向所述主机输出所述预取工作中读出的数据,其特征在于,包括:控制部,接受来自所述主机的预取请求及预取数据读出请求,进行所述预取工作及所述预取数据读出工作;数据存储部,存储由所述预取工作所读出的数据;状态保存部,保存示出所述预取工作是否已结束的预取工作状态;以及受理信号生成部,向所述主机输出受理信号,该受理信号示出接受了来自所述主机的所述预取数据读出请求,所述控制部,作为所述预取数据读出工作,向所述主机输出所述数据存储部所存储的数据,所述控制部,向所述主机输出第一信息,该第一信息示出基于所述预取工作状态的所述预取工作的状态。
根据这个结构,本发明涉及的外部设备存取装置,向主机输出表示预取工作的状态的第一信息。据此,主机在预取数据读出工作时,预取工作没有结束的情况下,可以先进行其他的处理。从而,本发明涉及的外部设备存取装置能够有效地使用主机。
而且,所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,不论所述预取工作是否已结束,都向所述主机输出所述受理信号,所述控制部,在接受了所述预取数据读出请求时,向所述主机输出所述第一信息。
根据这个结构,主机通过接受受理信号,在预取工作没有结束的情况下,可以先进行其他处理。
而且,所述控制部,将所述预取工作状态作为所述第一信息输出到所述主机。
根据这个结构,主机可以判断外部设备存取装置是否完成了预取工作。
而且,所述外部设备存取装置和所述主机经由读出数据总线被连接,所述控制部,将所述数据存储部所存储的数据以及所述第一信息,经由所述读出数据总线输出到所述主机。
根据这个结构,可以不用设置从外部设备存取装置向主机输出第一信息的专用总线。
而且,所述控制部,在所述预取工作状态示出所述预取工作已结束的情况下,将所述数据存储部所存储的数据经由所述读出数据总线输出到所述主机,在所述预取工作状态示出所述预取工作没有结束的情况下,将预先规定的数据作为所述第一信息,经由所述读出数据总线输出到所述主机。
而且,所述控制部,在所述预取工作状态示出所述预取工作已结束的情况下,将所述数据存储部所存储的数据经由所述读出数据总线输出到所述主机,在所述预取工作状态示出所述预取工作没有结束的情况下,将该预取工作中进行读出的所述外部设备的地址作为所述第一信息,经由所述读出数据总线输出到所述主机。
而且,所述控制部,还接受来自所述主机的预取工作状态读出请求,所述控制部,在接受了所述预取工作状态读出请求的情况下,将所述第一信息输出到所述主机。
根据这个结构,主机在预取数据读出工作之前,进行预取工作状态读出请求,从而可以不进行不必要的预取数据读出请求。
而且,所述外部设备输出状态信号,该状态信号示出该外部设备的工作状态,所述外部设备存取装置,还包括:状态信号存储部,存储所述预取工作结束时的所述状态信号;以及状态信号输出部,在所述预取工作状态示出所述预取工作已结束的情况下,将所述状态信号存储部所存储的所述状态信号输出到所述主机,在所述预取工作状态示出所述预取工作没有结束的情况下,将由所述外部设备所输出的状态信号输出到所述主机。
根据这个结构,主机能够掌握预取执行中的外部设备的状态。据此,按照外部设备状态,主机可以进行最佳处理。
而且,所述外部设备输出状态信号,该状态信号示出该外部设备的工作状态,所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,按照所述状态信号,有选择地进行第一工作或者第二工作,所述第一工作是指不论所述预取工作是否已结束,都向所述主机输出所述受理信号,所述第二工作是指在所述预取工作结束之后,向所述主机输出所述受理信号。
根据这个结构,本发明涉及的外部设备存取装置按照外部设备的状态,可以选择是立刻输出受理信号,还是预取工作结束后输出受理信号。据此,即使对于正常状态下的预取结束为止的等待时间可以变化的外部设备,主机没有必要总是空出最长的等待时间期间来进行预取数据读出工作,而是空出最短的等待时间期间进行预取数据读出工作就可以。
而且,所述控制部,还接受来自所述主机的预取中止请求,所述外部设备存取装置,还包括预取中止部,在由所述控制部接受了所述预取中止请求的情况下,中止所述预取工作。
根据这个结构,主机按照外部设备的状态可以中止预取工作。
而且,所述外部设备输出状态信号,该状态信号示出该外部设备的工作状态,所述外部设备存取装置,还包括预取中止部,在由所述控制部接受了所述预取数据读出请求、且所述预取工作状态示出所述预取工作没有结束的情况下,按照由所述外部设备所输出的所述状态信号,中止所述预取工作。
根据这个结构,本发明涉及的外部设备存取装置,在预取数据读出工作时,预取工作是执行中、且外部设备是异常状态的情况下自动地中止预取工作。据此,主机可以不进行中止预取工作的控制。从而,本发明涉及的外部设备存取装置能够减少主机进行的处理。
而且,所述外部设备输出状态信号,该状态信号示出该外部设备的工作状态,所述外部设备存取装置和所述主机经由第一信号总线被连接,所述外部设备存取装置,还包括:状态信号存储部,存储所述预取工作结束时的所述状态信号;读出时状态存储部,存储读出时预取工作状态,该读出时预取工作状态是由所述控制部接受了所述预取数据读出请求时的所述预取工作状态;以及信号输出部,在所述预取工作状态示出所述预取工作没有结束的情况下,将该预取工作状态经由所述第一信号总线输出到所述主机,在所述预取工作状态示出所述预取工作已结束的情况下,将由所述状态信号存储部所存储的状态信号经由所述第一信号总线输出到所述主机,所述控制部,在接受了所述预取工作状态读出请求的情况下,将所述读出时预取工作状态作为所述第一信息输出到所述主机。
根据这个结构,本发明涉及的外部设备存取装置,可以经由第一信号总线向主机输出预取工作状态和状态信号。据此,可以不用分别设置输出预取工作状态的总线和输出状态信号的总线。
而且,所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,有选择地进行第一工作或者第二工作,所述第一工作是指不论所述预取工作是否已结束,都向所述主机输出所述受理信号,所述第二工作是指在所述预取工作结束之后,向所述主机输出所述受理信号。
根据这个结构,本发明涉及的外部设备存取装置,可以选择是立刻输出受理信号,还是预取工作结束之后输出受理信号。
而且,所述受理信号生成部,按照从所述主机输出的控制信号,有选择地进行所述第一工作或者所述第二工作。
根据这个结构,主机能够选择第一工作及第二工作。
而且,所述预取读出请求,包含第一预取数据读出请求和第二预取数据读出请求,所述控制部,在从所述主机输出了第一地址的情况下,接受所述第一预取数据读出请求,在从所述主机输出了第二地址的情况下,接受所述第二预取数据读出请求,所述受理信号生成部,在由所述控制部接受了所述第一预取数据读出请求的情况下,进行所述第一工作,在由所述控制部接受了所述第二预取数据读出请求的情况下,进行所述第二工作。
根据这个结构,在外部设备存取装置和主机之间,可以不用重新设置控制用的总线,主机也能选择第一工作及第二工作。
而且,所述外部设备存取装置,还包括状态设定部,第一状态或者第二状态被设定在所述状态设定部,所述控制部,还接受来自所述主机的预取读出控制工作请求,所述控制部,在接受了所述预取读出控制工作请求的情况下,将来自所述主机的被指定的所述第一状态或者所述第二状态,设定在所述状态设定部,所述受理信号生成部,在所述状态设定部设定有所述第一状态的情况下进行所述第一工作,在所述状态设定部设定有所述第二状态的情况下进行所述第二工作。
根据这个结构,在外部设备存取装置和主机之间,可以不用重新设置控制用的总线,主机也能选择第一工作及第二工作。
而且,所述外部设备存取装置,还包括计数部,在所述预取工作的执行中,由所述控制部接受了预取数据读出请求的情况下,对从该预取数据读出请求被接受之后到该预取工作结束为止的时间进行计数,所述控制部,将由所述计数部所计数的时间作为所述第一信息输出到所述主机。
根据这个结构,主机可以将请求预取数据读出工作的定时,变更为预取工作结束之后的时刻。据此,主机可以不用多次请求预取数据读出工作,从而能够提高效率。
而且,所述控制部,还接受来自所述主机的时间读出请求,所述外部设备存取装置还包括时间存储部,存储由所述计数部所计数的时间,所述控制部,在接受了所述时间读出请求的情况下,将所述时间存储部所存储的所述时间作为所述第一信息输出到所述主机。
根据这个结构,外部设备存取装置,与主机之间可以不用重新设置信号输出用的总线,就能通知主机预取工作结束为止的时间。
而且,本发明涉及的系统大规模集成电路,包括所述的外部设备存取装置和主机,其特征在于,所述外部设备存取装置,将所述第一信息作为所述主机的中断信号、或线程切换信号来输出,所述主机将所述第一信息作为中断处理或线程切换信号来处理。
根据这个结构,根据CPU或者微电脑等的命令,主机使读出受理控制信号的输出与预取数据读出请求同步,从而每次预取读出工作就能选择两个工作。从而,主机能够进行更加最适合的处理。
而且,本发明涉及的系统大规模集成电路,包括所述的外部设备存取装置和主机,其特征在于,所述外部设备存取装置将所述第一信息作为所述主机可以进行软件处理的标志信号来输出,所述主机将所述第一信息作为可以进行软件处理的标志信号来处理。
而且,本发明涉及的系统大规模集成电路,包括所述的外部设备存取装置和主机,其特征在于,所述主机,使所述控制信号与所述预取数据读出请求同步,输出到所述外部设备存取装置。
根据这个结构,根据CPU或者微电脑等的命令,主机将读出受理控制信号的输出与预取数据读出请求取同步,每次预取读出工作就能选择两个工作。从而,主机能够进行更加最适合的处理。
而且,本发明涉及的控制方法,是外部设备存取装置的控制方法,该外部设备存取装置按照来自主机的请求,进行预取工作和预取数据读出工作,所述预取工作是指从外部设备读出数据,所述预取数据读出工作是指向所述主机输出所述预取工作中读出的数据,其特征在于,包括:预取请求接受步骤,接受来自所述主机的预取请求;预取步骤,在接受了所述预取请求的情况下,从所述外部设备读出数据,将读出的数据存储在数据存储部;状态保存步骤,保存示出所述预取步骤是否已结束的预取工作状态;预取数据读出请求接受步骤,接受来自所述主机的预取数据读出请求;受理信号生成步骤,在接受了所述预取数据读出请求的情况下,向所述主机输出受理信号,所述受理信号示出接受了所述预取数据读出请求;预取数据读出步骤,在接受了所述预取数据读出请求的情况下,将所述数据存储部所存储的数据输出到所述主机;以及第一信息输出步骤,向所述主机输出第一信息,所述第一信息示出基于所述预取工作状态的所述预取工作的状态。
据此,本发明涉及的外部设备存取装置的控制方法,向主机输出第一信息,该第一信息示出预取工作的状态。由此,主机,在预取数据读出工作时预取工作没有结束的情况下,可以先进行其他处理。因此,本发明涉及的外部设备存取装置的控制方法,可以有效地使用主机。
另外,本发明,不仅作为上述外部设备存取装置来实现,还作为将外部设备存取装置包含的特征性单元作为步骤的外部设备存取装置的控制方法来实现,也作为使计算机执行上述特征特性步骤的程序来实现。并且,也可以将该程序记录在CD-ROM等记录介质或通过因特网等传送介质来流通。
根据上述,本发明能够提供有效地使用主机的外部设备存取装置、其控制方法及系统大规模集成电路。
附图说明
图1是示出使用以往的外部设备存取装置的情况下,主机的预取处理的流程的流程图。
图2是示出本发明的实施例1涉及的外部设备存取装置结构的方框图。
图3是示出使用本发明的实施例1涉及的外部设备存取装置的情况下的主机的预取处理的流程的流程图。
图4是示出本发明的实施例2涉及的外部设备存取装置结构的方框图。
图5是示出本发明的实施例2涉及的外部设备存取装置的变形例的结构的方框图。
图6是示出本发明的实施例3涉及的外部设备存取装置结构的方框图。
图7是示出本发明的实施例4涉及的外部设备存取装置结构的方框图。
图8是示出本发明的实施例5涉及的外部设备存取装置结构的方框图。
图9是示出本发明的实施例6涉及的外部设备存取装置结构的方框图。
图10是示出本发明的实施例7涉及的外部设备存取装置结构的方框图。
图11是示出本发明的实施例8涉及的外部设备存取装置结构的方框图。
图12是示出本发明的实施例9涉及的外部设备存取装置结构的方框图。
图13是示出本发明的实施例10涉及的外部设备存取装置结构的方框图。
图14是示出本发明的实施例11涉及的外部设备存取装置结构的方框图。
图15是示出本发明的实施例12涉及的外部设备存取装置结构的方框图。
符号说明
101主机
102外部设备
103,203,213,303,403,503,603,703,803,903,1003,1103,1203外部设备存取装置
110写入地址存储部
111写入数据存储部
112,612读出地址存储部
113读出数据存储部
114,314,614,1014,1214地址控制部
115,615,815存储工作状态保存部
116,516,916,1016,1116受理信号生成部
117状态信号存储部
118周期计数部
130错误数据生成部
131,731预取中止控制部
132读出控制部
133计数值存储部
140,141,142,143,144,145选择器
150地址总线
151写入数据输入总线
152读出数据输出总线
153R/W信号总线
155受理信号总线
156预取工作状态信号总线
157外部设备状态信号输出总线
158读出受理控制信号总线
159调试信息总线
160写入地址
161写入允许信号
162读出地址
163读出地址允许信号
164读出数据允许信号
165预取工作状态信号
170写入地址输出总线
171写入数据输出总线
172读出地址输出总线
173读出数据输入总线
174外部设备状态信号输入总线
175读出中止信号总线
180错误数据
181存储工作状态读出允许信号
182预取数据读出时状态信号
183读出控制信号
184计数值读出允许信号
具体实施方式
下面,参照附图详细说明本发明涉及的外部设备存取装置的实施例。
在以下的实施例中,主机是CPU或者微电脑等担当写入及读出的控制的装置。外部设备是指协助CPU或者微电脑等的协处理器或者加速器等的装置。还有,外部设备通过主机指定地址,从而具有可以存取的资源。
(实施例1)
本发明的实施例1涉及的外部设备存取装置,在预取数据读出工作中,在预取工作尚未结束的情况下,向主机输出下列信号,表示接受了预取数据读出工作的受理信号和表示预取工作是否已经结束的预取工作状态信号。
据此,主机在预取工作尚未结束的情况下,可以进行其他的处理。从而,本发明的实施例1涉及的外部设备存取装置能够有效率地使用主机。
首先,说明本发明的实施例1涉及的外部设备存取装置的结构。
图2是示出本发明的实施例1涉及的外部设备存取装置结构的方框图。
外部设备存取装置103,经由地址总线150、写入数据输入总线151、读出数据输出总线152、写入读出控制信号(以下称为R/W信号)总线153、受理信号总线155、以及预取工作状态信号总线156,被连接在主机101上。外部设备存取装置103经由写入地址输出总线170、写入数据输出总线171、读出地址输出总线172、以及读出数据输入总线173,被连接在外部设备102上。
外部设备存取装置103进行正常写入工作、预取工作、以及预取数据读出工作。正常写入工作是对外部设备102进行的正常的数据写入工作。预取工作是预先将外部设备102的数据存储到读出数据存储部113的工作。预取数据读出工作是将读出数据存储部113所存储的数据输出到主机101的工作。
主机101向外部设备存取装置103请求正常写入工作、预取工作、以及预取数据读出工作。
外部设备存取装置103按照来自主机101的请求进行正常写入工作、预取工作、以及预取数据读出工作。
外部设备102将输出到写入数据输出总线171的写入数据,存储在输出到写入地址输出总线170的写入地址。而且,外部设备102读出输出到读出地址输出总线172的读出地址上存储的数据,将读出的数据输出到读出数据输入总线173。
例如,主机101、外部设备102、以及外部设备存取装置103包含在一个系统大规模集成电路中。另外,主机101、外部设备102及外部设备存取装置103中的两个以上包含在一个系统大规模集成电路中也可以,或者各自分别形成一个大规模集成电路也可以。
外部设备存取装置103包括写入地址存储部110、写入数据存储部111、读出地址存储部112、读出数据存储部113、地址控制部114、存储工作状态保存部115、以及受理信号生成部116。
地址控制部114接受来自主机101的正常写入工作的请求(以下称为正常写入请求。)、预取工作的请求(以下称为预取请求。)、以及预取数据读出工作的请求(以下称为预取读出请求)。地址控制部114,根据输出到地址总线150的地址、输出到写入数据输入总线151的写入数据、输出到R/W信号总线153的R/W信号,从主机101接受正常写入请求、预取请求以及预取数据读出请求。
具体而言,地址控制部114,在输出到地址总线150的地址不是分配给读出数据存储部113的地址、且由R/W信号指示了数据写入的情况下,识别来自主机101的请求是正常写入请求,接受正常写入请求。
在此,读出数据存储部113具有分配给主机101具有的存取空间中的地址,可以从主机101存取。在此,可以存取是指,通过主机101指定读出数据存储部113的地址,执行读出数据存储部113所存储的数据的读出及写入中的至少一个。
并且,地址控制部114,在输出到地址总线150的地址是分配给读出数据存储部113的地址、且由R/W信号指示了数据写入的情况下,识别来自主机101的请求是预取请求,接受预取请求。
并且,地址控制部114,在输出到地址总线150的地址是分配给读出数据存储部113的地址、且由R/W信号指示了数据读出的情况下,识别来自主机101的请求是预取数据读出请求,接受预取数据读出请求。
地址控制程序114,按照正常写入请求、预取请求及预取数据读出请求,进行正常写入工作、预取工作及预取数据读出工作。地址控制部114通过对写入地址存储部110、写入数据存储部111、读出地址存储部112、读出数据存储部113、存储工作状态保存部115、以及受理信号生成部116进行控制,来进行正常写入工作、预取工作及预取数据读出工作。
具体而言,地址控制部114按照正常写入请求、预取请求及预取数据读出请求,生成写入地址160、写入允许信号161、读出地址162、读出地址允许信号163、以及读出数据允许信号164。
地址控制部114接受了正常写入请求的时候,将写入数据输入总线151的数据作为写入地址160来输出,并输出写入允许信号161。地址控制部114接受了预取请求的时候,将写入数据输入总线151的数据作为读出地址162来输出,并输出读出地址允许信号163。地址控制部114接受了预取数据读出请求的时候,输出读出数据允许信号164。
写入地址存储部110,在由地址控制部114输出了写入允许信号161的时候,读取写入地址160,存储读取的写入地址160。写入地址存储部110,将存储的写入地址160输出到写入地址输出总线170。
写入数据存储部111,在由地址控制部114输出了写入允许信号161的时候,读取写入数据输入总线151的写入数据,存储读取的写入数据。写入数据存储部111,将存储的写入数据输出到写入数据输出总线171。
读出地址存储部112,在由地址控制部114输出了读出地址允许信号163的时候,读取读出地址162,存储读取的读出地址162。读出地址存储部112,将存储的读出地址162输出到读出地址输出总线172。
读出数据存储部113存储被输出到读出数据输入总线173的读出数据。也就是,读出数据存储部113存储由预取工作读出的数据。读出数据存储部113,在由地址控制部114输出了读出数据允许信号164的时候,向读出数据输出总线152输出存储的读出数据。
存储工作状态保存部115保存预取工作状态信号,该预取工作状态信号表示读出数据存储部113是否在存储工作中,即由外部设备102所输出的读出数据的存储工作中。换句话说,预取工作状态信号是表示预取工作是否已经结束的信息。
具体而言,存储工作状态保存部115,在由读出地址存储部112读出地址被输出到读出地址输出总线172的时候,保存表示存储工作中的信息。存储工作状态保存部115,在由外部设备102读出数据被输出到读出数据输入总线173的时候,取消保存的表示存储工作中的信息,保存表示存储工作结束的信息。
而且,存储工作状态保存部115,在由地址控制部114输出了读出数据允许信号164的时候,向预取工作状态信号总线156输出保存的预取工作状态信号。
受理信号生成部116向主机101输出受理信号,该受理信号表示接受了来自主机101的正常写入请求、预取请求、以及预取数据读出请求。具体而言,受理信号生成部116,在由地址控制部114输出了写入允许信号161、读出地址允许信号163或者读出数据允许信号164的时候,向受理信号总线155输出受理信号。
而且,受理信号生成部116,在接受了预取数据读出请求的时候,不论预取工作是否已经结束,立刻向主机101输出受理信号。
其次说明外部设备存取装置103的工作。
首先说明正常写入工作。
在正常写入工作的时候,主机101向写入数据输入总线151输出写入数据,向地址总线150输出写入地址,向R/W信号总线153输出指示数据写入的R/W信号。在此,主机101向地址总线150输出的写入地址与分配给读出数据存储部113的地址不同。
地址控制部114判定地址总线150的地址是不是分配给读出数据存储部113的地址。地址控制部114,因为地址总线150的地址不是分配给读出数据存储部113的地址、且由R/W信号指示了数据写入,所以识别来自主机101的请求是正常写入工作。也就是,地址控制部114接受来自主机101的正常写入请求。
接受了正常写入请求的地址控制部114,将地址总线150的地址即写入地址160输出到写入地址存储部110。还有,地址控制部114,向写入地址存储部110、写入数据存储部111、以及受理信号生成部116输出写入允许信号161。
写入地址存储部110,按照写入允许信号161存储写入地址160。写入数据存储部111,按照写入允许信号161,存储写入数据输入总线151的写入数据。受理信号生成部116按照写入允许信号161,在写入地址160及写入数据分别存储到写入地址存储部110及写入数据存储部111的时刻,向受理信号总线155输出受理信号。
写入地址存储部110,将存储的写入地址160输出到写入地址输出总线170。写入数据存储部111,将存储的写入数据输出到写入数据输出总线171。写入地址存储部110及写入数据存储部111,将存储的写入地址及写入数据,保存到外部设备102受理为止。
外部设备存取装置103,在外部设备102完成受理之后完成正常写入工作。
其次说明预取工作。
在预取工作中,主机101向写入数据输入总线151输出读出地址,向地址总线150输出分配给读出数据存储部113的地址,向R/W信号总线153输出指示数据写入的R/W信号。
地址控制部114,判定地址总线150的地址是不是分配给读出数据存储部113的地址。地址控制部114,因为地址总线150的地址是分配给读出数据存储部113的地址、且由R/W信号指示了数据写入,所以识别来自主机101的请求是预取工作。也就是,地址控制部114接受来自主机101的预取请求。
接受了预取请求的地址控制部114,将写入数据输入总线151的数据即读出地址162输出到读出地址存储部112。还有,地址控制部114,向读出地址存储部112、受理信号生成部116输出读出地址允许信号163。
读出地址存储部112按照读出地址允许信号163来存储读出地址162。受理信号生成部116按照读出地址允许信号163,在读出地址162被存储到读出地址存储部112的时候,向受理信号总线155输出受理信号。
读出地址存储部112,将存储的读出地址162输出到读出地址输出总线172。而且,读出地址存储部112,将存储的读出地址162输出到存储工作状态保存部115,从而表示在存储工作中。
存储工作状态保存部115接受由读出地址存储部112输出的读出地址,保存表示存储工作中的信息。
外部设备102接受读出地址,向读出数据输入总线173输出读出数据。
读出数据存储部113存储输出到读出数据输入总线173的读出数据。而且,存储工作状态保存部115接受输出到读出数据输入总线173的读出数据,取消保存的表示存储工作中的信息。
而且,读出地址存储部112,从输出到读出数据输入总线173的读出数据存储到读出数据存储部113为止,存储读出地址162。
根据上述结束预取工作。
其次说明预取数据读出工作。
在预取数据读出工作时,主机101向地址总线150输出分配给读出数据存储部113的地址,向R/W信号总线153输出指示数据读出的R/W信号。
地址控制部114判定地址总线150的地址是不是分配给读出数据存储部113的地址。地址控制部114,因为地址总线150的地址是分配给读出数据存储部113的地址、且由R/W信号指示了数据写入,所以识别来自主机101的请求是预取数据读出工作。也就是,地址控制部114接受来自主机101的预取数据读出请求。
接受了预取数据读出请求的地址控制部114,向读出数据存储部113、存储工作状态保存部115、以及受理信号生成部116输出读出数据允许信号164。
读出数据存储部113接受读出数据允许信号164,将存储的数据输出到读出数据输出总线152。
存储工作状态保存部115接受读出数据允许信号164,向预取工作状态信号总线156输出预取工作状态信号。在存储工作状态保存部115保存了表示存储工作中的信息的情况下,输出表示执行预取工作中的预取工作状态信号,在没有保存表示存储工作中的信息的情况下,输出表示不在执行预取工作中的预取工作状态信号。
受理信号生成部116接受读出数据允许信号164,向受理信号总线155输出受理信号。在此,受理信号生成部116,即使在预取工作中,也向受理信号总线155输出受理信号。
根据上述预取数据读出工作结束。
其次说明本发明的实施例1涉及的连接在外部设备存取装置103上的主机101的工作。
图3是示出主机101的预取处理流程的流程图。
如图3所示,首先,主机101对外部设备存取装置103请求预取工作(S101)。
其次,主机101实施进行预取数据读出工作为止可以执行的处理(S102)。在此,主机101进行处理的期间是外部设备存取装置103在正常状态下结束预取工作为止的期间。
其次,主机101向外部设备存取装置103请求预取数据读出工作(S103)。
主机101接受输出到受理信号总线155的受理信号,确认输出到预取工作状态信号总线156的预取工作状态信号,判定预取工作是否在执行中(S104)。
预取工作结束的情况下(S104的“否”),主机101使用输出到读出数据输出总线152的读出数据,执行处理(S105)。
另一方面,外部设备102的异常状态,或者根据来自其他主机的存取冲突等预取工作尚未结束的情况下(S104的“是)”,主机101转移到下面的处理,或者另外的处理,执行转移后的处理(S106)。
其次,规定的时间之后,主机101恢复到原来的处理(S107),再次向外部设备存取装置103请求读出预取数据的工作(S103)。
如此,外部设备存取装置103在预取数据读出工作中,即使是外部设备102由于异常状态等处于预取工作执行中,也对主机101输出受理信号。这样,可以使预取数据读出工作结束。据此,外部设备102由于异常状态等预取工作尚未结束的情况下,主机101也可以转移到下面的处理。
而且,外部设备存取装置103输出预取工作状态信号。据此,主机101可以对在预取数据读出工作时预取工作是否在执行中进行判断。据此,主机101在预取工作尚未结束的情况下,可以先进行其他处理。因此,本发明的实施例1涉及的外部设备存取装置103能够有效地使用主机101。
另外,外部设备存取装置103,将预取工作状态信号,作为中断信号、线程切换信号、或者主机可以进行软件处理的标志信号来输出,主机可以将预取工作状态信号,作为中断信号、线程切换信号、或者主机可以进行软件处理的标志信号来处理。
(实施例2)
本发明的实施例2涉及的外部设备存取装置是上述实施例1涉及的外部设备存取装置103的变形例。实施例2涉及的外部设备存取装置,在预取数据读出工作时,预取工作尚未结束的情况下,输出表示读出数据输出总线152发生了错误的数据。
首先说明本发明的实施例2涉及的外部设备存取装置的结构。
图4是示出本发明的实施例2涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例2涉及的外部设备存取装置203除了实施例1涉及的外部设备存取装置103的结构之外,还包括错误数据生成部130和选择器140。
而且,与实施例1的不同之处在于,外部设备存取装置203没有经由预取工作状态信号总线156与主机101连接。
错误数据生成部130生成预先规定的错误数据180,向选择器140输出。
选择器140,将读出数据存储部113存储的读出数据,或者由错误数据生成部130所输出的错误数据180,按照从存储工作状态保存部115所输出的预取工作状态信号165来选择,将选择的读出数据或者错误数据180输出到读出数据输出总线152。具体而言,选择器140,在预取工作状态信号165表示预取工作中的情况下,选择错误数据180,在预取工作状态信号165表示不在预取工作中的情况下,选择读出数据。
其次说明外部设备存取装置203的工作。另外,省略说明与实施例1相同的工作。
正常写入工作及预取工作与实施例1相同。
下面说明预取数据读出工作。
在预取数据读出工作中,选择器140,在由存储工作状态保存部115所输出的预取工作状态信号165表示预取工作中的情况下,选择错误数据180,并将选择的错误数据180输出到读出数据输出总线152。并且,选择器140,在预取工作状态信号165表示不在预取工作中的情况下,选择读出数据存储部113所存储的读出数据,并将选择的读出数据输出到读出数据输出总线152。
根据上述,主机101,在输出到读出数据输出总线152的数据是预先规定的错误数据180的情况下,可以判断为预取工作执行中,在输出到读出数据输出总线152的数据不是错误数据180的情况下,可以判断预取工作已经结束。
据此,本发明的实施例2涉及的外部设备存取装置203,除了实施例1涉及的外部设备存取装置103的优点之外,还有与主机101之间可以不用设置预取工作状态信号总线156的优点。
另外,外部设备存取装置103在预取工作执行中的情况下,可以代替错误数据180输出从读出地址存储部112所输出的读出地址。
图5是示出本发明的实施例2涉及的外部设备存取装置203的变形例的结构的图。
图5示出的外部设备存取装置213不包括错误数据生成部130,且对选择器140输入的是读出地址存储部112存储的读出地址,以代替错误数据180。选择器140,在预取工作状态信号165表示预取工作中的情况下,选择读出地址存储部112存储的读出地址,并将选择的读出地址输出到读出数据输出总线152。
据此,主机101,在输出到读出数据输出总线152的数据是预取工作中的读出地址的情况下,可以判断为预取工作执行中。
(实施例3)
本发明的实施例3涉及的外部设备存取装置是上述实施例1涉及的外部设备存取装置103的变形例。实施例3涉及的外部设备存取装置,还进行预取执行状态读出工作,该预取执行状态读出工作输出表示预取工作是否已经结束的信息。
首先,说明本发明的实施例3涉及的外部设备存取装置的结构。
图6是示出本发明的实施例3涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例3涉及的外部设备存取装置303除了实施例1涉及的外部设备存取装置103的结构之外,还包括选择器141。而且,外部设备存取装置303相对于外部设备存取装置103,地址控制部314的结构不同。
而且,与实施例1的不同之处在于,外部设备存取装置303没有经由预取工作状态信号总线156与主机101连接。
外部设备存取装置303除了正常写入工作、预取工作、预取数据读出工作之外,还进行预取执行状态读出工作。
预取执行状态读出工作是将表示现在预取工作是否在执行中的信息输出到主机101的工作。而且,存储工作状态保存部115具有分配给主机101持有的存取空间中的地址,可以从主机101存取。
地址控制部314除了地址控制部114的功能之外,还接受来自主机101的预取执行状态读出工作的请求(以下称为预取执行状态读出请求)。具体而言,地址控制部314,在输出到地址总线150的地址是分配给存储工作状态保存部115的地址、且由R/W信号指示了数据读出的情况下,识别来自主机101的请求是预取执行状态读出请求,接受预取执行状态读出请求。
地址控制部314按照预取执行状态读出请求进行预取执行状态读出工作。地址控制部314通过控制读出数据存储部113及选择器141,从而进行预取执行状态读出工作。
具体而言,地址控制部314在接受了预取执行状态读出请求的时候,输出读出数据允许信号164及存储工作状态读出允许信号181。
选择器141在地址控制部314没有输出存储工作状态读出允许信号181的情况下,选择读出数据存储部113存储的读出数据,将选择的读出数据输出到读出数据输出总线152。选择器141在地址控制部314输出了存储工作状态读出允许信号181的情况下,选择存储工作状态读出数据存储部113存储的预取工作状态信号165,并将选择的预取工作状态信号165输出到读出数据输出总线152。
其次说明外部设备存取装置303的工作。另外,省略说明与实施例1相同的工作。
正常写入工作及预取工作与实施例1相同。
下面说明预取数据读出工作。
在预取数据读出工作中,因为地址控制部314没有输出存储工作状态读出允许信号181,选择器141选择读出数据存储部113存储的读出数据,并将选择的读出数据输出到读出数据输出总线152。
下面说明预取执行状态读出工作。
在预取执行状态读出工作时,主机101,向地址总线150输出分配给存储工作状态保存部115的地址,向R/W信号总线153输出指示数据读出的R/W信号。
地址控制部314判定地址总线150的地址是不是分配给读出数据存储部113的地址,以及是不是分配给读出存储工作状态保存部115的地址。地址控制部314,因为地址总线150的地址是分配给存储工作状态保存部115的地址、且由R/W信号指示了数据读出,所以识别来自主机101的请求是预取执行状态读出工作。
地址控制部314,向读出数据存储部113、存储工作状态保存部115、以及受理信号生成部116输出读出数据允许信号164,向选择器141输出存储工作状态读出允许信号181。
存储工作状态保存部115接受读出数据允许信号164,输出预取工作状态信号165。
选择器141,因为地址控制部314输出了存储工作状态读出允许信号181,所以选择预取工作状态信号165,并将选择的预取工作状态信号165输出到读出数据输出总线152。
受理信号生成部116接受读出数据允许信号164,向受理信号总线155输出受理信号。
根据上述,结束预取执行状态读出工作。
根据上述,本发明的实施例3涉及的外部设备存取装置303除了实施例1涉及的外部设备存取装置103的优点之外,还有与主机101之间可以不用设置预取工作状态信号总线156的优点。
进而,主机101在进行预取数据读出工作之前,进行预取执行状态读出工作,从而有这样的效果,不必要的预取数据读出工作可以不用进行。
(实施例4)
本发明的实施例4涉及的外部设备存取装置是上述的实施例1涉及的外部设备存取装置103的变形例。实施例4涉及的外部设备存取装置向主机101输出表示外部设备102状态的外部设备状态信号。
首先说明本发明的实施例4涉及的外部设备存取装置的结构。
图7是示出本发明的实施例4涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例4涉及的外部设备存取装置403除了实施例1涉及的外部设备存取装置103的结构之外,还包括状态信号存储部117和选择器142。
而且,外部设备存取装置403,除了实施例1的连接关系之外,经由外部设备状态信号输出总线157与主机101连接,经由外部设备状态信号输入总线174与外部设备102连接。
而且,外部设备102向外部设备状态信号输入总线174输出外部设备状态信号。外部设备状态信号是表示外部设备102的工作状态的信号,例如表示异常状态,或者表示因来自其他主机的存取处于写入或者读出工作中的信号。
状态信号存储部117,在预取工作结束的时候,对由外部设备102输出到外部设备状态信号输入总线174的外部设备状态信号进行读取和存储。状态信号存储部117,向选择器142输出存储的外部设备状态信号。
选择器142按照输出到预取工作状态信号总线156的预取工作状态信号,选择输出到外部设备状态信号输入总线174的外部设备状态信号、或者存储在状态信号存储部117的外部设备状态信号,向外部设备状态信号输出总线157输出选择的外部设备状态信号。具体而言,选择器142,在预取工作状态信号表示预取工作中的情况下,选择外部设备状态信号输入总线174的外部设备状态信号,预取工作状态信号表示不在预取工作中的情况下,选择状态信号存储部117存储的外部设备状态信号。
其次说明外部设备存取装置403的工作。另外,省略说明与实施例1相同的工作。
正常写入工作与实施例1相同。
在预取工作中,预取工作结束的时候,状态信号存储部117读取外部设备状态信号输入总线174的外部设备状态信号进行存储。
下面说明预取数据读出工作。
在预取数据读出工作中,选择器142在由存储工作状态保存部115所输出的预取工作状态信号表示预取工作中的情况下,向外部设备状态信号输出总线157输出外部设备状态信号输入总线174的外部设备状态信号。而且,选择器142在预取工作状态信号表示不在预取工作中的情况下,向外部设备状态信号输出总线157输出存储在状态信号存储部117的外部设备状态信号。
根据上述,外部设备存取装置403,在预取执行中的情况下,向主机101通知当前的外部设备102的状态,预取工作已经结束的情况下,向主机101通知该预取工作结束时的外部设备102的状态。
据此,本发明的实施例4涉及的外部设备存取装置403除了实施例1涉及的外部设备存取装置103的优点之外还有这样的优点,主机101知道预取执行中的外部设备102的状态。从而,主机101可以按照外部设备102的状态进行最佳的处理。
(实施例5)
本发明的实施例5涉及的外部设备存取装置是上述的实施例4涉及的外部设备存取装置403的变形例。实施例5涉及的外部设备存取装置,在预取工作执行中的情况下,按照外部设备102的状态,选择是立刻输出受理信号,还是预取工作结束后输出受理信号。
图8是示出本发明的实施例5涉及的外部设备存取装置结构的方框图。另外,与图7同样的构件标上相同的符号,不重复说明。
实施例5涉及的外部设备存取装置503相对于实施例4涉及的外部设备存取装置403,受理信号生成部516的结构不同。
受理信号生成部516,在接受了预取数据读出请求的时候,按照外部设备状态信号输入总线174的外部设备状态信号,有选择地进行下列工作:不论预取工作是否已结束向主机101输出受理信号的工作、或者预取工作结束之后向主机101输出受理信号的工作。
具体而言,受理信号生成部516按照读出数据允许信号164、由存储工作状态保存部115所输出的预取工作状态信号、以及外部设备状态信号输入总线174的外部设备状态信号,来选择向受理信号总线155输出受理信号的工作。
受理信号生成部516,在预取工作状态信号示出不在预取工作中的情况下,由地址控制部114输出了读出数据允许信号164时,向受理信号总线155输出受理信号。
而且,受理信号生成部516,在预取工作状态信号示出预取工作中、且由外部设备状态信号示出外部设备102正常工作的情况下,在预取工作结束之后向受理信号总线155输出受理信号。
而且,受理信号生成部516,在预取工作状态信号示出预取工作中、且由外部设备状态信号示出外部设备102处于异常状态的情况下,不等预取工作结束,在由地址控制部114输出了读出数据允许信号164时,向受理信号总线155输出受理信号。
根据以上的结构,实施例5涉及的外部设备存取装置503,在预取工作执行中的情况下,按照外部设备102的状态,选择是立刻输出受理信号,还是预取工作结束之后输出受理信号。
据此,针对正常状态下预取结束为止的等待时间可变的外部设备102,主机101可以不用总是空出最大的等待时间期间进行预取数据读出工作,而是只空出最小的等待时间期间进行预取数据读出工作就可以。因此,实施例5涉及的外部设备存取装置503可以更有效率地使用主机101。
(实施例6)
本发明的实施例6涉及的外部设备存取装置是上述的实施例4涉及的外部设备存取装置403的变形例。实施例6涉及的外部设备存取装置,还进行中止预取工作的预取中止工作。
首先说明本发明的实施例6涉及的外部设备存取装置的结构。
图9是示出本发明的实施例6涉及的外部设备存取装置结构的方框图。另外,与图7同样的构件标上相同的符号,不重复说明。
实施例6涉及的外部设备存取装置603相对于实施例4涉及的外部设备存取装置403,读出地址存储部612及存储工作状态保存部615的结构不同。而且,外部设备存取装置603,除了外部设备存取装置403的结构之外,还包括预取中止控制部131。
而且,外部设备存取装置603,除了实施例4的连接关系之外,还经由读出中止信号总线175,连接在外部设备102上。
外部设备存取装置603除了进行正常写入工作、预取工作、以及预取数据读出工作之外,还进行预取中止工作。
预取中止工作是中止现在执行中的预取工作的工作。而且,预取中止控制部131具有分配给主机101持有的存取空间的地址,可以从主机101进行存取。
地址控制部614,除了地址控制部114的功能之外,还接受来自主机101的预取中止工作的请求(以下称为预取中止请求)。具体而言,地址控制部614,在输出到地址总线150的地址是分配给预取中止控制部131的地址、且由R/W信号指示了数据写入的情况下,识别来自主机101的请求是预取中止请求,接受预取中止请求。
地址控制部614按照预取中止请求进行预取中止工作。地址控制部614通过控制预取中止控制部131来进行预取中止工作。
具体而言,地址控制部614在接受了预取中止请求的时候,向预取中止控制部131输出写入地址160和写入允许信号161。
预取中止控制部131按照写入数据输入总线151的写入数据、写入地址160以及写入允许信号161,向读出中止信号总线175输出读出中止信号。具体而言,预取中止控制部131,在写入地址160是分配给预取中止控制部131的地址、且写入数据输入总线151的写入数据为规定的值的情况下,由地址控制部614输出了写入允许信号161的时候,向读出中止信号总线175输出读出中止信号。
读出地址存储部612在由预取中止控制部131输出了读出中止信号的情况下,取消保存的读出地址。存储工作状态保存部615在由预取中止控制部131输出了读出中止信号的情况下,取消保存的示出存储工作中的信息。
外部设备102在由预取中止控制部131向读出中止信号总线175输出了读出中止信号的情况下,中止现在执行中的读出工作。
其次,说明外部设备存取装置603的工作。另外,省略说明与实施例4相同的工作。
正常写入工作、预取工作、以及预取数据读出工作,与实施例4相同。
下面说明预取中止工作。
在预取执行状态读出工作的时候,主机101,向地址总线150输出分配给预取中止控制部131的地址,向R/W信号总线153输出指示数据写入的R/W信号。
地址控制部614,判定地址总线150的地址是否是分配给读出数据存储部113的地址,以及是否是分配给预取中止控制部131的地址。地址总线150的地址是分配给预取中止控制部131的地址、且由R/W信号指示了数据写入,所以地址控制部614识别来自主机101的请求是预取中止工作。
地址控制部614向写入数据存储部111输出写入允许信号161,将写入允许信号161以及地址总线150的地址作为写入地址160输出到预取中止控制部131。
预取中止控制部131,因为写入地址160是分配给预取中止控制部131的地址、且写入数据输入总线151的写入数据是规定的值,所以由地址控制部614输出了写入允许信号161的时候,向读出中止信号总线175输出读出中止信号。
读出地址存储部612收到读出中止信号,取消保存的读出地址。而且,存储工作状态保存部615收到读出中止信号,取消保存的示出存储工作中的信息。
外部设备102收到读出中止信号,中止现在执行中的读出工作。
根据上述,预取中止工作结束。
根据上述,实施例6涉及的外部设备存取装置603,按照主机101的请求,中止预取工作。据此,主机101可以按照外部设备的状态中止预取工作。因此,本发明的实施例6涉及的外部设备存取装置603,除了具有实施例4涉及的外部设备存取装置403的优点之外,还具有能够有效率地使用外部设备102这样的优点。
(实施例7)
本发明的实施例7涉及的外部设备存取装置是上述的实施例6涉及的外部设备存取装置603的变形例。实施例7涉及的外部设备存取装置,在预取数据读出时,预取工作在执行中的情况下,按照外部设备102的状态中止预取工作。
图10是示出本发明的实施例7涉及的外部设备存取装置结构的方框图。另外,与图9同样的构件标上相同的符号,不重复说明。
实施例7涉及的外部设备存取装置703相对于实施例6涉及的外部设备存取装置603,预取中止控制部731的结构不同。
而且,外部设备存取装置703进行正常写入工作、预取工作、以及预取数据读出工作,不按照来自主机101的请求进行预取中止工作。
而且,地址控制部114结构与实施例4相同。
预取中止控制部731,在接受预取数据读出请求、且由预取工作状态信号总线156的预取工作状态信号示出预取工作尚未结束的情况下,按照外部设备状态信号输入总线174的外部设备状态信号,进行中止预取工作的控制。
具体而言,预取中止控制部731在由预取工作状态信号示出预取工作中、且由外部设备状态信号示出外部设备102处于异常状态的情况下,由地址控制部114输出了读出数据允许信号164时,向读出中止信号总线175输出读出中止信号。
根据上述结构,在预取数据读出工作时,预取工作在执行中、且外部设备102处于异常状态的情况下,外部设备存取装置703中止预取工作。据此,主机101可以不请求预取中止工作。因此,本发明的实施例7涉及的外部设备存取装置703除了具有实施例6涉及的外部设备存取装置703的优点之外,还具有减少主机101进行的处理这样的优点。
(实施例8)
本发明的实施例8涉及的外部设备存取装置是上述的实施例4涉及的外部设备存取装置403的变形例。实施例8涉及的外部设备存取装置,在预取执行中的情况下,向外部设备状态信号输出总线157输出预取工作状态信号165。
首先说明本发明的实施例8涉及的外部设备存取装置的结构。
图11是示出本发明的实施例8涉及的外部设备存取装置结构的方框图。另外,与图6以及图7同样的构件标上相同的符号,不重复说明。
实施例8涉及的外部设备存取装置803相对于实施例4涉及的外部设备存取装置403,存储工作状态保存部815、选择器144、以及地址控制部314的结构不同。另外,地址控制部314的结构与实施例3相同。而且,外部设备存取装置803除了外部设备存取装置403的结构之外还包括选择器143。
存储工作状态保存部815,除了存储工作状态保存部115的功能之外,还存储预取数据读出时状态信号182,该预取数据读出时状态信号182是指在接受预取数据读出请求时的预取工作状态。也就是,预取数据读出时状态信号182示出预取数据读出时的预取工作的执行状态。存储工作状态保存部815向选择器142输出存储的预取数据读出时状态信号182。
选择器143在没有由地址控制部314输出存储工作状态读出允许信号181的情况下,选择读出数据存储部113所存储的读出数据,向读出数据输出总线152输出选择的读出数据。选择器141,在由地址控制部314输出了存储工作状态读出允许信号181的情况下,选择由存储工作状态读出数据存储部113所输出的预取数据读出时状态信号182,向读出数据输出总线152输出选择的预取数据读出时状态信号182。
选择器144按照预取工作状态信号165,选择预取工作状态信号165、或状态信号存储部117所存储的外部设备状态信号,将选择的预取工作状态信号165或者外部设备状态信号输出到外部设备状态信号输出总线157。具体而言,选择器144,在预取工作状态信号165示出预取工作中的情况下,选择预取工作状态信号165,在预取工作状态信号示出不在预取工作中的情况下,选择状态信号存储部117所存储的外部设备状态信号。
其次,说明外部设备存取装置803的工作。另外,省略说明与实施例4相同的工作。
正常写入工作及预取工作与实施例4相同。
下面说明预取数据读出工作。
在预取数据读出工作中,没有由地址控制部314输出存储工作状态读出允许信号181,所以选择器143选择读出数据存储部113所存储的读出数据,向读出数据输出总线152输出选择的读出数据。
而且,选择器144,在预取工作执行中的情况下,向外部设备状态信号输出总线157输出预取工作状态信号165,在预取工作结束的情况下,向外部设备状态信号输出总线157输出状态信号存储部117所存储的状态信号。
而且,存储工作状态保存部115存储该预取数据读出工作时的预取执行状态。
根据上述,在预取数据读出工作中,外部设备存取装置803,将读出数据存储部113所存储的读出数据输出到读出数据输出总线152。而且,在预取工作执行中的情况下,向外部设备状态信号输出预取工作状态信号165。
据此,主机101,在预取数据读出工作的时候,可以判断外部设备存取装置803是否在执行预取工作中。
下面说明预取执行状态读出工作。
在预取执行状态读出工作中,因为由地址控制部314输出了存储工作状态读出允许信号181,所以选择器143选择由存储工作状态保存部815所输出的预取数据读出时状态信号182,向读出数据输出总线152输出选择的预取数据读出时状态信号182。
而且,选择器144,在预取工作执行中的情况下,向外部设备状态信号输出总线157输出预取工作状态信号165,在预取工作结束的情况下,将状态信号存储部117存储的状态信号输出到外部设备状态信号输出总线157。
根据上述,实施例8涉及的外部设备存取装置803,在预取执行状态读出工作中,在预取工作执行中的情况下,向外部设备状态信号输出总线157输出预取工作状态信号165。
据此,主机101通过请求预取执行状态读出工作,从而可以判断外部设备存取装置803是否在预取工作执行中。
而且,在预取执行状态读出工作中,预取工作已经结束的情况下,外部设备存取装置803,向读出数据输出总线152输出预取数据读出时状态信号182,该预取数据读出时状态信号182示出在预取读出工作时预取工作是否在执行中的,向外部设备状态信号输出总线157输出预取读出工作时的外部设备102的状态。
据此,主机101可以知道预取执行中的外部设备102的状态。
根据上述,本发明的实施例8涉及的外部设备存取装置803,除了实施例3涉及的外部设备存取装置303,和实施例4涉及的外部设备存取装置403的优点之外,还有这样的优点,就是将预取工作状态信号总线156和外部设备状态信号输出总线157并为一个。
(实施例9)
本发明的实施例9涉及的外部设备存取装置是上述的实施例1涉及的外部设备存取装置103的变形例。实施例9涉及的外部设备存取装置,按照由主机101输出的读出受理控制信号,选择是立刻输出受理信号,还是预取工作结束之后输出受理信号。
首先说明本发明的实施例9涉及的外部设备存取装置的结构。
图12是示出本发明的实施例9涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例9涉及的外部设备存取装置903相对于实施例1涉及的外部设备存取装置103,受理信号生成部916的结构不同。
而且,外部设备存取装置903,除了实施例1的连接关系之外,经由读出受理控制信号总线158连接在主机101上。
受理信号生成部916,在接受预取数据读出请求的时候,按照预取工作状态信号总线156的预取工作状态信号及读出受理控制信号总线158的读出受理控制信号,有选择地进行下列工作:不论预取工作有没有结束向主机101输出受理信号的工作、或者预取工作结束之后向主机101输出受理信号的工作。
具体而言,受理信号生成部916,在预取工作状态信号示出不在预取工作中的情况下,由地址控制部114输出了读出数据允许信号164时,向受理信号总线155输出受理信号。
而且,受理信号生成部916,在预取工作状态信号示出在预取工作中、且读出受理控制信号为第一逻辑的情况下,预取工作结束之后向受理信号总线155输出受理信号。
而且,受理信号生成部916,在预取工作状态信号示出在预取工作中、且读出受理控制信号为第二逻辑的情况下,不等预取工作结束,由地址控制部114输出了读出数据允许信号164的时候,向受理信号总线155输出受理信号。
根据上述结构,实施例9涉及的外部设备存取装置903,按照读出受理控制信号总线158的读出受理控制信号,在预取工作执行中的情况下,选择是立刻输出受理信号,还是预取工作结束之后输出受理信号。
据此,主机101可以使外部设备存取装置903有选择地执行上述的实施例1的工作,或者预取工作结束之后返还受理信号的工作。
另外,根据CPU或者微电脑等的命令,主机101可以使读出受理控制信号的输出与预取数据读出请求同步来输出。据此,主机101在每次预取读出工作时,可以选择两个工作。因此,主机101能够进行最佳的处理。
而且,上述说明中,根据输出到读出受理控制信号总线158的读出受理控制信号来选择两个工作,不过,向读出数据存储部113分配两个地址,通过选择该两个地址中的一个来选择两个工作也可以。
具体而言,地址控制部114,在由主机101分配给读出数据存储部113的两个地址中第一地址被输出的情况下,接受立刻输出受理信号的第一预取数据读出请求。并且,地址控制部114,在由主机101分配给读出数据存储部113的两个地址中第二地址被输出的情况下,接受预取工作结束之后输出受理信号的第二预取数据读出请求。
地址控制部114,向受理信号生成部916输出控制信号,该控制信号是按照接受的预取数据读出请求是第一预取数据读出请求,还是第二预取数据读出请求来不同的信号。
受理信号生成部916,按照该控制信号,接受了第一预取数据读出请求的情况下,可以进行立刻输出受理信号的工作,接受了第二预取数据读出请求的情况下,可以进行预取工作结束之后输出受理信号的工作。
(实施例10)
本发明的实施例10涉及的外部设备存取装置是上述的实施例1涉及的外部设备存取装置103的变形例。实施例10涉及的外部设备存取装置,进行预取读出控制工作,该预取读出控制工作是指,对是立刻输出受理信号,还是预取工作结束之后输出受理信号进行设定。
首先说明本发明的实施例10涉及的外部设备存取装置的结构。
图13是示出本发明的实施例10涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例10涉及的外部设备存取装置1003,除了实施例1涉及的外部设备存取装置103的结构之外,还包括读出控制部132。而且,外部设备存取装置1003相对于外部设备102,地址控制部1014及受理信号生成部1016的结构不同。
外部设备存取装置1003,除了正常写入工作、预取工作、以及预取数据读出工作之外,还进行预取读出控制工作。
预取读出控制工作是在预取数据读出工作时预取工作执行中的情况下,设定是立刻输出受理信号,还是预取工作结束之后输出受理信号的工作。而且,读出控制部132具有分配给主机101持有的存取空间的地址,可以从主机101进行存取。
地址控制部1014,除了地址控制部114的功能之外,还接受来自主机101的预取读出控制工作的请求(以下称为预取读出控制请求)。具体而言,地址控制部1014,在输出到地址总线150的地址是分配给读出控制部132的地址、且由R/W信号指示了数据写入的情况下,识别来自主机101的请求是预取读出控制请求,接受预取读出控制请求。
地址控制部1014按照预取读出控制请求进行预取读出控制工作。地址控制部1014通过控制读出控制部132,从而进行预取读出控制工作。
具体而言,地址控制部1014,在接受了预取读出控制请求的时候,将写入地址160和写入允许信号161输出到读出控制部132。
在接受了预取读出控制工作请求的时候,根据来自主机101的指定,读出控制部132设定读出控制信号183,该读出控制信号183示出是立刻输出受理信号,还是预取工作结束之后输出受理信号。读出控制部132,向受理信号生成部1016输出被设定的读出控制信号183。
具体而言,读出控制部132,在写入地址160是分配给读出控制部132的地址,由地址控制部1014输出了写入允许信号161的时候,保存与写入数据输入总线151的写入数据对应的读出控制信号183。
受理信号生成部1016,按照读出数据允许信号164、由存储工作状态保存部115所输出的预取工作状态信号,以及读出控制信号183,向受理信号总线155输出受理信号。
具体而言,受理信号生成部1016,在预取工作状态信号示出不在预取工作中的情况下,由地址控制部114输出了读出数据允许信号164的时候,向受理信号总线155输出受理信号。
而且,受理信号生成部1016,在预取工作状态信号示出在预取工作中、且由读出控制信号183示出预取工作结束之后输出受理信号的情况下,在预取工作结束之后,向受理信号总线155输出受理信号。
而且,受理信号生成部1016,在预取工作状态信号示出在预取工作中、且由读出控制信号183示出立刻输出受理信号的情况下,不等预取工作结束,由地址控制部114输出了读出数据允许信号164的时候,向受理信号总线155输出受理信号。
其次,说明外部设备存取装置1003的工作。
正常写入工作和预取工作与实施例1相同。
下面说明预取数据读出工作。
在预取数据读出工作时,受理信号生成部1016,按照读出控制信号183,选择是立刻输出受理信号,还是预取工作结束之后输出受理信号。
具体而言,受理信号生成部1016,在由读出控制信号183示出预取工作结束之后输出受理信号的情况下,在预取工作结束之后,向受理信号总线155输出受理信号。
而且,受理信号生成部1016,由读出控制信号183示出立刻输出受理信号的情况下,不等预取工作结束,由地址控制部114输出了读出数据允许信号164的时候,向受理信号总线155输出受理信号。
下面说明预取读出控制工作。
在预取读出控制工作时,主机101,向地址总线150输出分配给读出控制部132的地址,向R/W信号总线153输出指示数据写入的R/W信号。
地址控制部1014判定地址总线150的地址是否是分配给读出数据存储部113的地址,以及是否是分配给读出控制部132的地址。地址控制部1014,因为地址总线150的地址是分配给读出控制部132的地址、且由R/W信号指示了数据写入,所以识别来自主机101的请求是预取读出控制工作。
地址控制部1014,向写入数据存储部111输出写入允许信号161,将写入允许信号161以及地址总线150的地址作为写入地址160输出到读出控制部132。
读出控制部132,因为写入地址160是分配给读出控制部132的地址,所以在由地址控制部614输出了写入允许信号161的时候,存储与写入数据输入总线151的写入数据对应的读出控制信号183,并将存储的读出控制信号183输出到受理信号生成部1016。
而且,受理信号生成部1016,收到由地址控制部1014输出的写入允许信号161,在读出控制部132存储了读出控制信号183的时刻,向受理信号总线155输出受理信号。
根据上述,外部设备存取装置1003,根据预取读出控制工作,被设定立刻输出受理信号,还是预取工作结束之后输出受理信号。据此,主机101,可以切换外部设备存取装置1003的上述的实施例1的工作,和预取工作结束之后返还受理信号的工作。
进而,实施例10涉及的外部设备存取装置1003,相对于实施例9涉及的外部设备存取装置903,有这样的优点,即与主机101之间不需要重新设置读出受理控制信号总线158。
(实施例11)
本发明的实施例11涉及的外部设备存取装置是上述的实施例1涉及的外部设备存取装置103的变形例。实施例11涉及的外部设备存取装置,在预取数据读出时处于预取工作中的情况下,输出调试信息,该调试信息是示出从有了来自主机101的预取数据读出请求的时刻开始到预取工作结束为止的时间的信息。
图14是示出本发明的实施例11涉及的外部设备存取装置结构的方框图。另外,与图2同样的构件标上相同的符号,不重复说明。
实施例11涉及的外部设备存取装置1103,除了实施例1涉及的外部设备存取装置103的结构之外,还包括周期计数部118。而且,外部设备存取装置1103相对于外部设备102,受理信号生成部1116的结构不同。
而且,外部设备存取装置1103除了外部设备存取装置103的连接关系之外,还经由调试信息总线159连接在主机101上。而且,外部设备存取装置1103没有经由预取工作状态信号总线156与主机101连接。
受理信号生成部1116,在预取工作状态信号165示出不在预取工作中的情况下,由地址控制部114输出了读出数据允许信号164的时候,向受理信号总线155输出受理信号。
而且,受理信号生成部1016,在预取工作状态信号165示出在预取工作中的情况下,在预取工作结束之后向受理信号总线155输出受理信号。
周期计数部118,在预取工作执行中,预取数据读出请求被接受的情况下,对从该预取数据读出请求被接受的时刻开始到预取工作结束为止的时间进行计数。具体而言,周期计数部118对周期数进行计数,该周期数为:从由地址控制部114输出了读出数据允许信号164的时刻开始,直到由存储工作状态保存部115保存的预取工作状态信号165从正在预取工作执行中被变更为预取工作结束为止。周期计数部118,将计数的周期数作为调试信息输出到调试信息总线159。
根据上述结构,实施例11涉及的外部设备存取装置1103,在预取数据读出工作时预取工作执行中的情况下,向调试信息总线159输出调试信息,该调试信息是示出有了来自主机101的预取数据读出请求的时刻开始,到预取工作结束为止的时间的信息。
据此,主机101请求预取数据读出工作的定时,变更为预取工作结束之后的时刻。从而,主机101可以不用多次请求预取数据读出工作,所以能够提高效率。
(实施例12)
本发明的实施例12涉及的外部设备存取装置是上述的实施例11涉及的外部设备存取装置1103的变形例。实施例12涉及的外部设备存取装置进行调试信息读出工作,即向读出数据输出总线152输出调试信息。
首先说明本发明的实施例12涉及的外部设备存取装置的结构。
图15是示出本发明的实施例12涉及的外部设备存取装置结构的方框图。另外,与图14同样的构件标上相同的符号,不重复说明。
实施例12涉及的外部设备存取装置1203除了实施例11涉及的外部设备存取装置1103的结构之外,还包括,计数值存储部133和选择器145。而且,外部设备存取装置1203相对于外部设备存取装置1103,地址控制部1214的结构不同。另外,受理信号生成部116的结构,与实施例1相同。
而且,外部设备存取装置1203,与实施例1的连接关系相同,经由预取工作状态信号总线156与主机101连接,不经由调试信息总线159与主机101连接。
外部设备存取装置1203除了正常写入工作、预取工作、以及预取数据读出工作之外,进行调试信息读出工作。
调试信息读出工作是指,在预取数据读出工作时预取工作执行中的情况下输出调试信息的工作,该调试信息示出有了来自主机101的预取数据读出请求的时刻开始,到预取工作结束为止的时间。而且,计数值存储部133具有分配给主机101持有的存取空间的地址,可以从主机101进行存取。
计数值存储部133,存储预取工作状态信号总线156的预取工作状态信号从预取工作执行中变更为预取工作结束的时候,由周期计数部118所输出的调试信息。
地址控制部1214,除了地址控制部114的功能之外,还接受来自主机101的调试信息读出工作的请求(以下称为调试信息读出请求)。具体而言,地址控制部1214,在输出到地址总线150的地址是分配给计数值存储部133的地址、且由R/W信号指示了数据读出的情况下,识别来自主机101的请求是调试信息读出请求,接受调试信息读出请求。
地址控制部1214按照调试信息读出请求进行调试信息读出工作。地址控制部1214,通过控制选择器145,从而进行调试信息读出工作。
具体而言,地址控制部1214接受了调试信息读出请求的时候,向选择器145输出计数值读出允许信号184。
选择器145,按照从地址控制部1214所输出的计数值读出允许信号184,选择读出数据存储部113所存储的读出数据和计数值存储部133所存储的调试信息,向读出数据输出总线152输出选择的读出数据或者调试信息。具体而言,选择器145在没有由地址控制部1214输出计数值读出允许信号184的情况下,选择读出数据,在由地址控制部1214输出了计数值读出允许信号184的情况下,选择调试信息。
其次,说明外部设备存取装置1203的工作。另外,省略说明与实施例11相同的工作。
正常写入工作、以及预取工作,与实施例11相同。
下面说明预取数据读出工作。
在预取数据读出工作中,周期计数部118,在预取工作的执行中进行了预取数据读出工作的情况下,计数从进行了该预取数据读出工作的时刻开始到预取工作结束为止的周期数。周期计数部118,将计数了的周期数作为调试信息输出到计数值存储部133。
计数值存储部133,存储预取工作状态信号总线156的预取工作状态信号从预取工作执行中到被变更为预取工作结束时,由周期计数部118所输出的调试信息。
而且,选择器145,因为没有由地址控制部1214输出计数值读出允许信号184,所以将读出数据存储部113所存储的读出数据输出到读出数据输出总线152。
下面说明调试信息读出工作。
在调试信息读出工作时,主机101,向地址总线150输出分配给计数值存储部133的地址,向R/W信号总线153输出指示数据读出的R/W信号。
地址控制部1214,判定地址总线150的地址是否是分配给读出数据存储部113地址,以及是否是分配给计数值存储部133的地址。因为地址总线150的地址是分配给计数值存储部133的地址、且由R/W信号指示了数据读出,所以地址控制部1214识别来自主机101的请求是调试信息读出工作。
地址控制部1214向选择器145输出计数值读出允许信号184。
选择器145,因为由地址控制部1214输出了计数值读出允许信号184,所以向读出数据输出总线152输出计数值存储部133所存储的调试信息。
根据上述,调试信息读出工作结束。
根据上述,实施例12涉及的外部设备存取装置1203,根据调试信息读出工作,向读出数据输出总线152输出调试信息。
据此,主机101可以将请求预取数据读出工作的定时,变更为预取工作结束之后的时刻。从而,主机101可以不用多次请求预取数据读出工作,所以能够提高效率。
而且,外部设备存取装置1203相对于实施例11涉及的外部设备存取装置1103有这样的优点,与主机101之间不需要设置调试信息总线159。
本发明可适用于包括外部设备存取装置、CPU或者微电脑等的主机、以及协处理器或者加速器等外部设备的系统大规模集成电路。
Claims (22)
1.一种外部设备存取装置,按照来自主机的请求,进行预取工作和预取数据读出工作,所述预取工作是指从外部设备读出数据,所述预取数据读出工作是指向所述主机输出所述预取工作中读出的数据,其特征在于,包括:
控制部,接受来自所述主机的预取请求及预取数据读出请求,进行所述预取工作及所述预取数据读出工作;
数据存储部,存储由所述预取工作所读出的数据;
状态保存部,保存预取工作状态,该预取工作状态表示所述预取工作是否已结束;以及
受理信号生成部,向所述主机输出受理信号,该受理信号表示接受了来自所述主机的所述预取数据读出请求,
所述控制部,作为所述预取数据读出工作,向所述主机输出所述数据存储部所存储的数据,
所述控制部,向所述主机输出第一信息,该第一信息表示基于所述预取工作状态的所述预取工作的状态。
2.如权利要求1所述的外部设备存取装置,其特征在于,
所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,不论所述预取工作是否已结束,都向所述主机输出所述受理信号,
所述控制部,在接受了所述预取数据读出请求时,向所述主机输出所述第一信息。
3.如权利要求1所述的外部设备存取装置,其特征在于,
所述控制部,将所述预取工作状态作为所述第一信息输出到所述主机。
4.如权利要求1所述的外部设备存取装置,其特征在于,
所述外部设备存取装置和所述主机经由读出数据总线被连接,
所述控制部,将所述数据存储部所存储的数据以及所述第一信息,经由所述读出数据总线输出到所述主机。
5.如权利要求4所述的外部设备存取装置,其特征在于,
所述控制部,在所述预取工作状态表示所述预取工作已结束的情况下,将所述数据存储部所存储的数据经由所述读出数据总线输出到所述主机,在所述预取工作状态表示所述预取工作没有结束的情况下,将预先规定的数据作为所述第一信息,经由所述读出数据总线输出到所述主机。
6.如权利要求4所述的外部设备存取装置,其特征在于,
所述控制部,在所述预取工作状态表示所述预取工作已结束的情况下,将所述数据存储部所存储的数据经由所述读出数据总线输出到所述主机,在所述预取工作状态表示所述预取工作没有结束的情况下,将在该预取工作中进行读出的所述外部设备的地址作为所述第一信息,经由所述读出数据总线输出到所述主机。
7.如权利要求1所述的外部设备存取装置,其特征在于,
所述控制部,还接受来自所述主机的预取工作状态读出请求,
所述控制部,在接受了所述预取工作状态读出请求的情况下,将所述第一信息输出到所述主机。
8.如权利要求1所述的外部设备存取装置,其特征在于,
所述外部设备输出状态信号,该状态信号表示该外部设备的工作状态,
所述外部设备存取装置还包括:
状态信号存储部,存储所述预取工作结束时的所述状态信号;以及
状态信号输出部,在所述预取工作状态表示所述预取工作已结束的情况下,将所述状态信号存储部所存储的所述状态信号输出到所述主机,在所述预取工作状态表示所述预取工作没有结束的情况下,将由所述外部设备所输出的状态信号输出到所述主机。
9.如权利要求1所述的外部设备存取装置,其特征在于,
所述外部设备输出状态信号,该状态信号表示该外部设备的工作状态,
所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,按照所述状态信号,有选择地进行第一工作或者第二工作,所述第一工作是指,不论所述预取工作是否已结束,都向所述主机输出所述受理信号,所述第二工作是指,在所述预取工作结束之后,向所述主机输出所述受理信号。
10.如权利要求8所述的外部设备存取装置,其特征在于,
所述控制部,还接受来自所述主机的预取中止请求,
所述外部设备存取装置还包括预取中止部,该预取中止部在由所述控制部接受了所述预取中止请求的情况下,中止所述预取工作。
11.如权利要求1所述的外部设备存取装置,其特征在于,
所述外部设备输出状态信号,该状态信号表示该外部设备的工作状态,
所述外部设备存取装置还包括预取中止部,该预取中止部在由所述控制部接受了所述预取数据读出请求、且所述预取工作状态表示所述预取工作没有结束的情况下,按照由所述外部设备所输出的所述状态信号,中止所述预取工作。
12.如权利要求7所述的外部设备存取装置,其特征在于,
所述外部设备输出状态信号,该状态信号表示该外部设备的工作状态,
所述外部设备存取装置和所述主机经由第一信号总线被连接,
所述外部设备存取装置还包括:
状态信号存储部,存储所述预取工作结束时的所述状态信号;
读出时状态存储部,存储读出时预取工作状态,该读出时预取工作状态是当由所述控制部接受了所述预取数据读出请求时的所述预取工作状态;以及
信号输出部,在所述预取工作状态表示所述预取工作没有结束的情况下,将该预取工作状态经由所述第一信号总线输出到所述主机,在所述预取工作状态表示所述预取工作已结束的情况下,将由所述状态信号存储部所存储的状态信号经由所述第一信号总线输出到所述主机,
所述控制部,在接受了所述预取工作状态读出请求的情况下,将所述读出时预取工作状态作为所述第一信息输出到所述主机。
13.如权利要求1所述的外部设备存取装置,其特征在于,
所述受理信号生成部,在由所述控制部接受了所述预取数据读出请求时,有选择地进行第一工作或者第二工作,所述第一工作是指,不论所述预取工作是否已结束,都向所述主机输出所述受理信号,所述第二工作是指,在所述预取工作结束之后,向所述主机输出所述受理信号。
14.如权利要求13所述的外部设备存取装置,其特征在于,
所述受理信号生成部,按照从所述主机输出的控制信号,有选择地进行所述第一工作或者所述第二工作。
15.如权利要求13所述的外部设备存取装置,其特征在于,
所述预取读出请求包含第一预取数据读出请求和第二预取数据读出请求,
所述控制部,在从所述主机输出了第一地址的情况下,接受所述第一预取数据读出请求,在从所述主机输出了第二地址的情况下,接受所述第二预取数据读出请求,
所述受理信号生成部,在由所述控制部接受了所述第一预取数据读出请求的情况下,进行所述第一工作,在由所述控制部接受了所述第二预取数据读出请求的情况下,进行所述第二工作。
16.如权利要求13所述的外部设备存取装置,其特征在于,
所述外部设备存取装置还包括状态设定部,第一状态或者第二状态被设定在所述状态设定部,
所述控制部,还接受来自所述主机的预取读出控制工作请求,
所述控制部,在接受了所述预取读出控制工作请求的情况下,将来自所述主机的被指定的所述第一状态或者所述第二状态,设定在所述状态设定部,
所述受理信号生成部,在所述状态设定部设定有所述第一状态的情况下进行所述第一工作,在所述状态设定部设定有所述第二状态的情况下进行所述第二工作。
17.如权利要求1所述的外部设备存取装置,其特征在于,
所述外部设备存取装置还包括计数部,该计数部在所述预取工作的执行中,在由所述控制部接受了预取数据读出请求的情况下,对从该预取数据读出请求被接受开始到该预取工作结束为止的时间进行计数,
所述控制部,将由所述计数部所计数的时间作为所述第一信息输出到所述主机。
18.如权利要求17所述的外部设备存取装置,其特征在于,
所述控制部,还接受来自所述主机的时间读出请求,
所述外部设备存取装置还包括时间存储部,该时间存储部存储由所述计数部所计数的时间,
所述控制部,在接受了所述时间读出请求的情况下,将所述时间存储部所存储的所述时间作为所述第一信息输出到所述主机。
19.一种系统大规模集成电路,包括权利要求1所述的外部设备存取装置和主机,其特征在于,
所述外部设备存取装置,将所述第一信息作为所述主机的中断信号或线程切换信号来输出,
所述主机将所述第一信息作为中断处理或线程切换信号来处理。
20.一种系统大规模集成电路,包括权利要求1所述的外部设备存取装置和主机,其特征在于,
所述外部设备存取装置将所述第一信息作为所述主机能够进行软件处理的标志信号来输出,
所述主机将所述第一信息作为能够进行软件处理的标志信号来处理。
21.一种系统大规模集成电路,包括权利要求14所述的外部设备存取装置和主机,其特征在于,
所述主机,使所述控制信号与所述预取数据读出请求同步地输出到所述外部设备存取装置。
22.一种控制方法,是外部设备存取装置的控制方法,该外部设备存取装置按照来自主机的请求,进行预取工作和预取数据读出工作,所述预取工作是指从外部设备读出数据,所述预取数据读出工作是指向所述主机输出所述预取工作中读出的数据,其特征在于,包括:
预取请求接受步骤,接受来自所述主机的预取请求;
预取步骤,在接受了所述预取请求的情况下,从所述外部设备读出数据,将读出的数据存储在数据存储部;
状态保存步骤,保存预取工作状态,该预取工作状态表示所述预取步骤是否已结束;
预取数据读出请求接受步骤,接受来自所述主机的预取数据读出请求;
受理信号生成步骤,在接受了所述预取数据读出请求的情况下,向所述主机输出受理信号,所述受理信号表示接受了所述预取数据读出请求;
预取数据读出步骤,在接受了所述预取数据读出请求的情况下,将所述数据存储部所存储的数据输出到所述主机;以及
第一信息输出步骤,向所述主机输出第一信息,所述第一信息表示基于所述预取工作状态的所述预取工作的状态。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-029356 | 2008-02-08 | ||
JP2008029356 | 2008-02-08 | ||
PCT/JP2008/002206 WO2009098737A1 (ja) | 2008-02-08 | 2008-08-13 | 外部デバイスアクセス装置、その制御方法及びシステムlsi |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101939733A true CN101939733A (zh) | 2011-01-05 |
Family
ID=40951826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880126342.0A Pending CN101939733A (zh) | 2008-02-08 | 2008-08-13 | 外部设备存取装置、其控制方法及系统大规模集成电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100318707A1 (zh) |
JP (1) | JPWO2009098737A1 (zh) |
CN (1) | CN101939733A (zh) |
WO (1) | WO2009098737A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102043713A (zh) * | 2009-10-26 | 2011-05-04 | 鸿富锦精密工业(深圳)有限公司 | 计时电路与计时方法 |
US20120226839A1 (en) * | 2011-03-02 | 2012-09-06 | Texas Instruments Incorporated | Method and System for Monitoring and Debugging Access to a Bus Slave Using One or More Throughput Counters |
US9396130B2 (en) | 2012-08-18 | 2016-07-19 | Qualcomm Technologies, Inc. | System translation look-aside buffer integrated in an interconnect |
CN104133691B (zh) * | 2014-05-05 | 2016-08-31 | 腾讯科技(深圳)有限公司 | 加速启动的方法及装置 |
JP7049507B2 (ja) * | 2021-05-19 | 2022-04-06 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03278156A (ja) * | 1990-03-27 | 1991-12-09 | Pfu Ltd | バスアクセス制御方式 |
JPH05189311A (ja) * | 1992-01-09 | 1993-07-30 | Mitsubishi Electric Corp | キャッシュメモリ・システム |
US5339395A (en) * | 1992-09-17 | 1994-08-16 | Delco Electronics Corporation | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode |
JPH0756846A (ja) * | 1993-08-18 | 1995-03-03 | Mitsubishi Electric Corp | 入出力制御装置及びマイクロプロセッサ及びデータ処理システム並びにデータの転送方法 |
JP3548616B2 (ja) * | 1995-01-20 | 2004-07-28 | 株式会社日立製作所 | 情報処理装置 |
JPH10134008A (ja) * | 1996-11-05 | 1998-05-22 | Mitsubishi Electric Corp | 半導体装置およびコンピュータシステム |
JPH10301892A (ja) * | 1997-04-23 | 1998-11-13 | Hitachi Ltd | バスブリッジ |
JP4313607B2 (ja) * | 2003-05-08 | 2009-08-12 | 富士通株式会社 | バス接続回路及びバス接続システム |
EP1895425A4 (en) * | 2005-06-15 | 2009-03-18 | Panasonic Corp | EXTERNAL SETUP ACCESS DEVICE |
JP2007241612A (ja) * | 2006-03-08 | 2007-09-20 | Matsushita Electric Ind Co Ltd | マルチマスタシステム |
-
2008
- 2008-08-13 WO PCT/JP2008/002206 patent/WO2009098737A1/ja active Application Filing
- 2008-08-13 JP JP2009529455A patent/JPWO2009098737A1/ja active Pending
- 2008-08-13 US US12/866,061 patent/US20100318707A1/en not_active Abandoned
- 2008-08-13 CN CN200880126342.0A patent/CN101939733A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2009098737A1 (ja) | 2011-05-26 |
US20100318707A1 (en) | 2010-12-16 |
WO2009098737A1 (ja) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112204524B (zh) | 用于硬件加速的硬件资源的嵌入式调度 | |
US20090157913A1 (en) | Method for Toggling Non-Adjacent Channel Identifiers During DMA Double Buffering Operations | |
CN110187835A (zh) | 用于管理访问请求的方法、装置、设备和存储介质 | |
US20130036426A1 (en) | Information processing device and task switching method | |
US20130151776A1 (en) | Rapid memory buffer write storage system and method | |
CN111459856B (zh) | 一种数据传输装置及传输方法 | |
CN101939733A (zh) | 外部设备存取装置、其控制方法及系统大规模集成电路 | |
CN110209597A (zh) | 处理访问请求的方法、装置、设备和存储介质 | |
WO2020106482A1 (en) | Programming and controlling compute units in an integrated circuit | |
CN111258950B (zh) | 原子访存方法、存储介质、计算机设备、装置和系统 | |
CN105264608B (zh) | 存储数据的方法、内存控制器和中央处理器 | |
CN106681948A (zh) | 可编程逻辑器件的逻辑控制方法及装置 | |
US8990741B2 (en) | Circuit design support device, circuit design support method and program | |
US7647532B2 (en) | Trace controller, microprocessor, and trace control method | |
JPS6145272B2 (zh) | ||
CN112068948B (zh) | 数据散列方法、可读存储介质和电子设备 | |
US20080209085A1 (en) | Semiconductor device and dma transfer method | |
JP2003347930A (ja) | プログラマブル論理回路及びコンピュータシステム並びにキャッシュ方法 | |
CN111258653B (zh) | 原子访存方法、存储介质、计算机设备、装置和系统 | |
CN101739341A (zh) | 具有处理器及输入/输出控制器的系统 | |
KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
JP4723334B2 (ja) | Dma転送システム | |
JP5000858B2 (ja) | データ処理装置 | |
CN112579481B (zh) | 数据处理方法、数据处理装置和计算装置 | |
JP2007087244A (ja) | コプロセッサ及びコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110105 |