JP5578698B2 - 半導体データ処理装置及びデータ処理システム - Google Patents

Description

本発明は、リソースに対して中央処理装置（ＣＰＵ）毎のドメインの設定が可能にされる半導体データ処理装置、更にはそれを用いたデータ処理システムに関し、例えば自動車などの機器組み込み用途のシステム・オン・チップ（ＳＯＣ）のマイクロコンピュータに適用して有効な技術に関する。

デュアルコアＣＰＵなどを搭載したＳＯＣに関し、それぞれのＣＰＵがオペレーティングシステム（ＯＳ）を実行する非対称型マルチプロセッサ方式（ＡＭＰ）としてそれを使用する場合には、それぞれのＣＰＵ間のリソースの競合や誤動作の相互影響などにより、信頼性が低下すると言う問題がある。この問題を解決する技術として、リソースに対してＣＰＵ毎のドメインを設定して、ハードウェア的にそれぞれのアクセス領域を保護する、所謂“ドメイン分離”を実現して信頼性を向上させる技術がある。

例えば特許文献１には、バスマスタデバイスとバスの間に不正アドレスアクセス遮断機構を挿入し、この不正アドレスアクセス遮断機構内に、アクセスを許可するアドレス範囲を設定するレジスタを設け、アドレス線に出力されているアドレスが、その範囲内であるかどうかを比較器によって判定し、範囲を逸脱した場合には、制御線の出力を抑止することによって不正アドレスアクセスを遮断する、というドメイン分離技術が記載される。

特許文献２には、異なるオペレーティングシステムの制御下でユーザプログラムを実行する複数の仮想マシン及び仮想マシンマネジャがモードレジスタに設定された情報にしたがって選択的に構成する中央演算処理装置と、前記仮想マシンが利用可能なハードウェアリソースに対するアクセスを管理するリソースアクセス管理モジュールとを有し、前記リソースアクセス管理モジュールは、設定されたモードレジスタから得られる情報と中央演算処理装置によるハードウェアリソースへのアクセス制御情報を入力し、当該入力情報と制御レジスタに設定された情報とを比較してアクセス制御情報に応ずる前記ハードウェアリソースへのアクセスの可否を制御する、というドメイン分離技術が記載される。

特開２００４−３３４４１０号公報 特開２００８−９７１７３号公報

上記先行技術文献におけるドメイン分離は、各ＣＰＵがリソースへのアクセスを発行する際に識別ＩＤのような識別情報を発行し、リソースを管理するモジュールが識別情報を検出して、リソース側に設定外のＣＰＵがアクセスしようとする場合に、そのアクセスの拒否やアドレス変換を実施してリソースへのアクセスを保護して誤動作を防止するものである。この様にＡＭＰにおける信頼性を向上させる為には、リソースのドメイン分離を明確に行なって、相互のＣＰＵによるリソースアクセスが干渉しないようにハードウェア的に対応することが重要である。

しかし、一方で製品コンセプト側からこのシステムを見直した場合、必ずしもリソースを分離できないケースが存在する。たとえばディスプレイやキーボードインターフェースなどのＨＭＩ（ヒューマンインターフェース）に依存する部分では、ドメイン分離したシステムであっても一部においてリソースの共用を認めないと逆に著しく認識性や操作性に問題が生じる場合のあることが本発明者によって見出された。例えば、カーナビゲーションシステムにＡＭＰを採用し、信頼性を重視した車両の運行情報の制御系と、エンタテイメントや情報通信を受け持つ情報系に別々のＣＰＵを持ち、制御系と情報系に分けてドメイン分離を行なうことを想定したとき、表示デバイスが普段は地図や通信情報を表示しており情報系ドメインの管理下にあり、制御系ドメインから重大な情報を伝達したい場合には、制御系のＣＰＵから情報系のＣＰＵに必要な情報を渡して情報系ドメインを用いた情報表示を行わなければならない。情報系のＣＰＵが何らかの原因でハングアップしていた場合には最早、重大な情報を表示することができず、車両運行制御などの信頼性低下が問題になる。一方、制御系ＣＰＵがその都度必要に応じてドメイン分離の設定状態を変更することを認めると、それによって、ドメイン分離”による信頼性向上という本来の目的が失われる虞を生ずる。

本発明の目的はドメイン分離による全体的な信頼性を保ちながら一部のリソースを複数のＣＰＵに共有させることができる半導体データ処理装置を提供することにある。

本発明の別の目的は、高い信頼性が要求される第１処理系とそれよりも信頼性が緩和された第２処理系が混在されたデータ処理システムにおいて、第１処理系と第２処理系に一部のリソースを共有させても第１処理が第２処理によって制限されることを抑制しながらドメイン分離による信頼性を維持することができるようにすることにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、内部バスを介して複数個の中央処理装置に利用可能にされるリソースユニットのアクセスを管理するアクセス管理回路を有し、アクセス管理回路がドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行うことによって、中央処理装置毎にリソースユニットのドメイン分離を行なうことが可能な半導体データ処理装置において、前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとしてアクセスされることが選択的に認められる一部のリソースユニットに、レジスタ設定によって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御機能を設ける。

これにより、基本となるドメイン分離とは別のレジスタ設定により特定のリソースユニットに対するアクセス主体となる中央処理装置を選択可能にされる。その選択範囲はアクセス管理回路によるドメイン分離により共有リソースとしてアクセスが認められた中央処理装置の範囲に限られる。したがって、半導体処理装置全体のドメイン分離による信頼性を保ちながら一部のリソースを複数のＣＰＵに共有させることができる。

高い信頼性が要求される第１処理系とそれよりも信頼性が緩和された第２処理系が混在されたデータ処理システムに上記半導体データ処理装置を適用する。このとき、第１処理系と第２処理系に異なる中央処理装置を割当て、表示コントローラなどの特定のリソースユニットを双方の中央処理装置の共有リソースとするようにドメイン分離を行なっておき、緊急時などの必要なときだけ第1処理系の中央処理装置によるアクセスを優先させるように当該特定のリソースユニットのレジスタ設定を変えれば、第１処理系と第２処理系に一部のリソースを共有させても第１処理が第２処理によって制限されることを抑制でき、ドメイン分離による全体的な信頼性も維持することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、本発明の半導体データ処理装置によれば、ドメイン分離による全体的な信頼性を保ちながら一部のリソースを複数のＣＰＵに共有させることができる。

本発明のデータ処理システムによれば、高い信頼性が要求される第１処理系とそれよりも信頼性が緩和された第２処理系が混在されたデータ処理システムにおいて、第１処理系と第２処理系に一部のリソースを共有させても第１処理が第２処理によって制限されることを抑制しながらドメイン分離による信頼性を維持することができる。

図１は本発明に係るデータ処理システムの一例としてカーナビゲーションシステムを例示するブロック図である。 図２はドメイン毎のリソース割当ての設定例を示す説明図である。 図３はマイクロコンピュータのアドレスマップを例示する説明図である。 図４はドメインの割り当てとしてリードアクセスとライトアクセス毎に“許可”と“遮断”を設定できるようにした設定例を示す説明図である。 図５はドメインの割り当てとしてリードアクセスとライトアクセス毎に“許可”と“遮断”を設定できるようにした別の設定例を示す説明図である。 図６はドメイン設定レジスタに対する初期設定動作を例示するフローチャートである。 図７は中央処理装置の共有リソースとされることが可能にされるリソースユニットの具体例として表示コントローラの詳細を示すブロック図である。 図８はレジスタインタフェースの具体例を示すブロック図である。 図９はマイクロコンピュータによる優先制御レジスタの設定変更を用いて制御系と情報系を制御するときの動作を例示するフローチャートである。 図１０は中央処理装置の共有リソースとされることが可能にされるリソースユニットの別の例を示すブロック図である。 図１１はＣＰＵ＃１用のレジスタインタフェースの具体例を示すブロック図である。 図１２はＣＰＵ＃０用のレジスタインタフェースの具体例を示すブロック図である。 図１３は図１０の構成を採用したマイクロコンピュータによる優先制御レジスタの設定変更を用いて制御系と情報系を制御するときの動作を例示するフローチャートである。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕半導体データ処理装置（１）は、複数個の中央処理装置（１０，１１）と、前記中央処理装置が接続される内部バス（６０）と、前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニット（４０〜５１）と、前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路（２０〜３１）と、を有する。前記アクセス管理回路はドメイン設定レジスタ（６５）の設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行う。前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとしてアクセスされることが選択的に認められる一部のリソースユニット（４０，４１）は、所定の中央処理装置によって優先制御データが書き込み可能にされる優先制御レジスタ（１００Ｃ）と、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路（（８０〜８２，８５，８６）、（１２０〜１２２，１１２））とを有する。

これにより、基本となるドメイン分離とは別のレジスタ設定により特定のリソースユニットに対するアクセス主体となる中央処理装置を選択可能にされる。その選択範囲はアクセス管理回路のドメイン設定レジスタによるドメイン分離によって共有リソースとしてアクセスが認められた中央処理装置の範囲に限られる。したがって、半導体処理装置全体のドメイン分離による信頼性を保ちながら一部のリソースを複数のＣＰＵに共有させることができる。

〔２〕項１の半導体データ処理装置において、前記所定の中央処理装置が優先制御レジスタの初期設定を行う。

優先度の高い処理を制御するような一つの中央処理装置による操作に限定するは、ドメイン分離の信頼性に維持に好都合である。

〔３〕項２の半導体データ処理装置において、前記複数個の中央処理装置は夫々固有のオペレーティングシステムの管理の下で前記リソースユニットを利用する。

複数個の中央処理装置を搭載してデータ処理効率を向上させる意義を発揮させることが容易になる。

〔４〕項３の半導体データ処理装置において、前記所定の中央処理装置はパワーオンにより起動して(Ｓ1)前記ドメイン設定レジスタの初期設定を行い（Ｓ２）、その後、前記所定の中央処理装置が自らのオペレーティングシステムを起動する（Ｓ３）と共にその他の中央処理装置を起動し（Ｓ４）、起動後に当該その他の中央処理装置が自らのオペレーティングシステムを起動する(Ｓ５)。

半導体データ処理装置自体でこのような順序立った起動シーケンスを実現することにより、ドメイン分離の処理が他の中央処理措置やオペレーティングシステムなどの影響を受けて不所望に変化する事態の発生を未然に防止するのに役立つ。

〔５〕項１の半導体データ処理装置において、前記一部のリソースユニット（４０）は、当該リソースユニットの処理に用いられるレジスタセット（１００）を有する。前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダ（８０，８１）と、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路（８２）と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路（８５，８６）とを有する。

これにより、共有リソースとすることが認められる複数の中央処理装置に対してレジスタセットの物理的回路を共通化することができ、回路規模の縮小に寄与することができる。但し、アクセス管理回路によるドメイン分離ではアクセスが遮断されていないが制御回路によってアクセスが許可されていない中央処理装置によるレジスタセットのアクセスはエラーを生ずることになる。

〔６〕項６の半導体データ処理装置において、前記所定の中央処理装置は、優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、メモリにレジスタセットの情報が退避されているとき優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報をレジスタセットに復帰させる。

上記アクセスエラーを生ずることになるが、レジスタ情報の退避・復帰を行うことにより、元の表示制御を容易に開始することが可能になる。

〔７〕項１の半導体データ処理装置において、前記一部のリソースユニットは、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置の数に等しい数だけ用意され当該リソースユニットの処理に用いられる複数のレジスタセット（１００Ａ，１００Ｂ）を有する。前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に対応する前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダ（１２０）と、前記アドレスデコーダのデコード信号に基づいて対応するレジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路（１２１，１２２）と、複数のレジスタセットの中から優先制御データによって特定されるレジスタセットを前記処理回路に接続するレジスタ選択回路（１１２）と、を有する。

項５のようなレジスタセットの共通化による回路規模の縮小に資することは出来ないが、アクセス管理回路によるドメイン分離ではアクセスが遮断されていないが制御回路によってアクセスが許可されていない中央処理装置によるレジスタセットのアクセスはエラーを生じない。

〔８〕項７の半導体データ処理装置において、前記所定の中央処理装置は、優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、メモリにレジスタセットの情報が退避されているとき優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報をレジスタセットに復帰させる。

レジスタ情報の退避・復帰を行うことにより、元の表示制御を容易に開始することが可能になる。

〔９〕項１の半導体データ処理装置において、前記複数個のリソースユニットの一部として、前記複数個の中央処理装置による初期設定にしたがってデータ転送制御を行うダイレクト・メモリ・アクセス・コントローラ（４７，４８）を有する。

ドメイン設定レジスタによるドメイン分離においては初期設定する中央処理装置と初期設定されるダイレクト・メモリ・アクセス・コントローラは同じドメインに属することが必要になる。

〔１０〕項１の半導体データ処理装置において、前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして、表示コントローラ（４０）及びオーディオコントローラ(４１)を備える。その他のリソースユニットとして、画像認識処理回路(５１)及び複数の外部コミュニケーションインタフェースコントローラ(４２)を有する。

〔１１〕データ処理システムは、半導体データ処理装置（１）と、前記半導体データ処理装置によって表示制御されるディスプレイ（２）と、を有する。前記半導体データ処理装置は、複数個の中央処理装置と、前記中央処理装置が接続される内部バスと、前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有する。前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行う。前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして表示コントローラ（４０）を有し、前記表示コントローラは、所定の中央処理装置によって優先制御データが書き込み可能にされる優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有する。

例えば高い信頼性が要求される機器制御系のような第１処理系とそれよりも信頼性が緩和された情報表示系のような第２処理系が混在されたデータ処理システムを想定し、第１処理系と第２処理系に異なる中央処理装置を割当て、表示コントローラを双方の中央処理装置の共有リソースとするようにドメイン分離を行なっておき、緊急時などのような必要なときだけ第1処理系の中央処理装置によるアクセスを優先させるように当該表示コントローラの優先制御レジスタ設定を変えれば、第１処理系と第２処理系に表示コントローラを共有させても、第１処理における緊急事態発生の表示がビデオ映像表示のような第２処理によって制限されることを抑制でき、ドメイン分離による全体的な信頼性も維持することができる。

〔１２〕項１１のデータ処理システムは、前記半導体データ処理装置にビデオ信号を供給するビデオカメラ（５）を更に有する。前記半導体データ処理装置は前記ビデオ信号を入力するビデオ信号入力回路（５０）と、ビデオ信号入力回路から入力されたビデオ信号に基づいて画像認識のための画像処理を行なう画像認識処理回路（５１）とを更に有する。前記所定の中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記表示コントローラに前記表示装置への警告表示を指示する。

〔１３〕項１２のデータ処理システムは、前記半導体データ処理装置の出力を受ける車両制御ユニット（４）を更に有する。前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラ（４２）を更に有する。前記所定の中央処理装置は、前記表示コントローラから前記表示装置へ警告表示データを出力させると共に、外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる。

〔１４〕別の観点によるデータ処理システムは、半導体データ処理装置と、前記半導体データ処理装置から出力されるオーディオ信号を入力するオーディオアンプ（３）とを有する。前記半導体データ処理装置は、複数個の中央処理装置と、前記中央処理装置が接続される内部バスと、前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有する。前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行う。前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして前記オーディオ信号を出力するオーディオコントローラ（４１）を有し、前記オーディオコントローラは、所定の中央処理装置によって優先制御データが書き込み可能にされる優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有する。

例えば高い信頼性が要求される機器制御系のような第１処理系とそれよりも信頼性が緩和されたオーディオ系のような第２処理系が混在されたデータ処理システムを想定し、第１処理系と第２処理系に異なる中央処理装置を割当て、オーディオコントローラを双方の中央処理装置の共有リソースとするようにドメイン分離を行なっておき、緊急時などのような必要なときだけ第1処理系の中央処理装置によるアクセスを優先させるようにオーディオコントローラの優先制御レジスタの設定を変えれば、第１処理系と第２処理系にオーディオコントローラを共有させても、第１処理における緊急事態発生の警告がオーディオ音声出力のような第２処理によって制限されることを抑制でき、ドメイン分離による全体的な信頼性も維持することができる。

〔１５〕項１４のデータ処理システムは、前記半導体データ処理装置にビデオ信号を供給するビデオカメラ（５）を更に有する。前記所定の中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記オーディオコントローラに前記オーディオアンプへの警告の発声を指示する。

〔１６〕項１５のデータ処理システムは、前記半導体データ処理装置の出力を受ける車両制御ユニット（４）を更に有する。前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラ（４２）を更に有する。前記所定の中央処理装置は、前記表示コントローラから前記オーディオアンプへ警告の発声データを出力させると共に、外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる。

２．実施の形態の詳細
図１には本発明に係るデータ処理システムの一例としてカーナビゲーションシステムが例示される。同図に示されるカーナビゲーションシステムは、本発明に係るデータ処理装置の一例であるマイクロコンピュータ(ＭＣＵ)１に、ビデオカメラ５、テレビチューナ（ＴＶチューナ）７、ＤＤＲＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）のようなメモリ８、液晶ディスプレイ２、オーディオアンプ３、及び車両制御ユニット４が接続されて構成される。マイクロコンピュータ１は、特に制限されないが、ビデオカメラ５で撮影した画像データを用いて画像認識を行い、認識結果に基づいて車両運行をアシストするための案内を液晶ディスプレイ２に表示する制御やオーディオアンプ３から音声で出力する制御を行うと共に、自動車のエンジン制御やブレーキアシストなどの電子制御を行う車両制御ユニット（ＥＣＵ）４を画像認識結果などに基づいて制御する。

マイクロコンピュータ１は、夫々異なるＯＳ（オペレーティングシステム）によってアプリケーションプログラムを実行する２個の中央処理装置（ＣＰＵ＃０，ＣＰＵ＃１）１０，１１を有し、その中央処理装置１０，１１のリソースであるリソースユニットとして、例えば表示コントローラ４０、オーディオコントローラ４１、シリアル・コミュニケーション・インタフェース・コントローラ（ＳＣＩ＃０，ＳＣＩ＃１）４２，４３、タイマ（ＴＭＲ＃０，ＴＭＲ＃１）４４，４５、メモリコントローラとしてのＳＤＲＡＭコントローラ４６、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ＃０，ＤＭＡＣ＃１）４７，４８、ビデオ入力回路（ＶＩＮ＃０，ＶＩＮ＃１）４９，５０、及び画像認識処理回路５１を備える。それらリソースユニット４０〜５１は内部バス６０を経由して中央処理装置１０，１１によりアクセスされて利用される。前記中央処理装置（ＣＰＵ＃０，ＣＰＵ＃１）１０，１１は命令フェッチ、命令デコード及び演算などの基本的な機能だけを備えていてもよいし、また、それら基本的な機能の他にワークメモリとしてのＳＲＡＭ、ＯＳ等の基本プログラムを格納した不揮発性メモリ、及び浮動小数点演算ユニット等のアクセラレータなどの回路を備えた所謂ＣＰＵコアのような回路構成であってもよい。システムコントローラ（ＳＹＳＣＮＴ）１２はパワーオン時におけるマイクロコンピュータの起動シーケンスや動作モードの制御などを行う。特に制限されないが、中央処理装置（第１中央処理装置、ＣＰＵ＃０）１０は高い信頼性が要求される車両運行制御のための制御系の制御に利用され、中央処理装置（第２中央処理装置、ＣＰＵ＃１）１１は要求される信頼性が前記制御系よりも緩和されるオーディオ・ビデオ制御のための情報系の制御に利用される。

マイクロコンピュータ１は複数の中央処理装置１０，１１が利用するリソースに対してドメイン分離のためのアクセス管理を行うアクセス管理回路（ＡＣＣＳＣ＃０〜ＡＣＣＳＣ＃１１）２０〜３１を有する。ここではアクセス管理回路（ＡＣＣＳＣ＃０〜ＡＣＣＳＣ＃１１）２０〜３１はリソースユニット４０〜５１に一対一対応で図示される。この例では、ドメインは中央処理装置（ＣＰＵ＃０）１０の制御を受ける制御系ドメイン（制御系の制御に用いるリソースユニット群）と、中央処理装置（ＣＰＵ＃１）１１の制御を受ける情報系ドメイン（情報系の制御に用いるリソースユニット群）とに分けられる。例えばドメイン毎のリソース割当ての設定例が図２示される。○印は当該リソースが対応するドメインに割当てられていることを示す。このドメイン割当てにおいて、表示コントローラ４０、オーディオコントローラ４１及びＳＤＲＡＭコントローラ４６は中央処理装置１０，１１の何れもが利用可能な共有リソースとされる。

図３にはマイクロコンピュータのアドレスマップが例示される。図２で説明したようなドメイン割り当ては図３に例示されるようなドメイン設定レジスタ６５に対して行われる。図３の例では“アクセス制御”の欄の“ＣＰＵ＃０”，“ＣＰＵ＃１”，“ＤＭＡＣ＃０”，“ＤＭＡＣ＃１”の各欄に対して“許可”又は“遮断”を意味するコードを設定することによってドメイン割り当てが行われる。“許可”は対応するドメインの中央処理装置が利用可能なリソースであることを意味し、“遮断”は対応するドメインの中央処理装置が利用不可能なリソースであることを意味する。ＤＭＡＣ＃０，ＤＭＡＣ＃１はそれを初期設定して利用する中央処理装置のドメインにおいて当該中央処理装置が利用するリソースユニットを最大限として転送対象とし、当該中央処理装置が利用できないリソースは転送対象とすることはできない。アクセスアクセス管理回路２０〜３１に対する設定は中央処理装置（ＣＰＵ＃０）１０だけが行うようになっておる。アクセス管理回路２０〜３１は、特に制限されないが、遮断が設定されたリソースユニットに対するアクセスに対しては当該アクセスを無効とし且つアクセス要求元の中央処理装置にはエラーレスポンスを返す。

図３にはリソースに割当てられるアドレスが例示されているが、これは固定であってもよいし、レジスタ設定により可変にすることも可能である。図３において、リソースのアドレスとは、メモリコントローラ４６に対してはメモリ（ＤＤＲＳＤＲＡＭ）８のメモリアドレス、その他の回路に対してはレジスタセットのアドレスとされる。レジスタセットとは夫々のリソースユニットの処理回路の動作に用いるレジスタであって中央処理装置のアドレス空間に配置される複数個のレジスタを意味する。ここで、共有リソースに設定することが可能なリソースアドレスはドメインにより相違される。例えばＤＤＲＳＤＲＡＭ８は０００００ｈ−３ＦＦＦＦｈと４００００ｈ−７ＦＦＦＦｈに分離される。表示コントローラ４はＦ００００ｈ−Ｆ０７ＦＦｈの表示コントローラレジスタセット１００Ａと、Ｆ０８００ｈ−Ｆ０ＦＦＦｈに含まれる表示コントローラレジスタセット１００Ｂに分離される。オーディオコントローラ４１はＦ１０００ｈ−Ｆ１７ＦＦｈのオーディオコントローラレジスタセット１０１ＡとＦ１８００ｈ−Ｆ１ＦＦＦｈに含まれるオーディオレジスタセット１０１Ｂに分離される。詳細は後述するが、共有リソースのドメイン毎に異なったアドレスにマッピングされるレジスタセットは、特に制限されないが、アドレスマッピング毎に物理的に異なるレジスタセットを備える構成であってもよいし（後述する図１０の構成）、物理的に１つのレジスタセットに異なるアドレスをマッピングする構成であってもよい（後述する図８の構成）。その他のリソースユニット４２〜４５，４７〜５１にはレジスタセット１０２〜１１０が配置され、夫々図３に例示されるアドレスがマッピングされる。

図４及び図５にはドメインの割り当ての別の例が示される。ドメイン割り当ては図３のような“許可”と“遮断”の２通りの設定に限らず、図４及び図５の例のように、リードアクセスとライトアクセス毎に“許可”と“遮断”を設定できるようにしてもよい。アクセス管理回路２０は、リードアクセスの遮断が設定されたリソースユニットへの不正なリードアクセスが発生した場合、エラーレスポンスをリードデータとは別に返す、或いは常に固定値例えば全ビット０を返す、又は、エラーレスポンスと共に固定値例えば全ビット０を返す。また、アクセス管理回路２０は、ライトアクセスの遮断が設定されたリソースユニットへの不正なライトアクセスが発生した場合、ライトデータを無効にすると共にエラーレスポンスを返す、或いはライトデータの無効化だけを行う。リードアクセスとライトアクセス毎の“許可”と“遮断”の設定はその他のリソースユニットに対するドメイン設定にも当然適用可能である。

図６にはドメイン設定レジスタ６５に対する初期設定動作のフローチャートが例示される。マイクロコンピュータ１に動作電源が投入されると、内部はハードウェアリセットされ、一方の中央処理装置１０が起動し、他方の中央処理装置１１がスタンバイ状態とされる(Ｓ１)。起動された中央処理装置１０は予め決められたプログラム開始アドレスからプログラムを実行して、アクセス制御回路２０〜３１のドメイン設定レジスタ６５の初期設定を行い(Ｓ２)、その後、中央処理装置１０は自らのオペレーティングシステムを起動する（Ｓ３）。これに並行して中央処理装置１０は他方の中央処理装置１１のスタンバイ状態を解除して起動し(Ｓ４)、起動後に当該中央処理装置１１は自らのオペレーティングシステムを起動する(Ｓ５)。

マイクロコンピュータ１自体でこのような順序立った起動シーケンスを実現することにより、１個の中央処理装置（ＣＰＵ＃０）１０によるドメイン分離の処理が他の中央処理措置やオペレーティングシステムなどの影響を受けて不所望に変化する事態の発生を未然に防止するのに役立つ。

図７には中央処理装置１０，１１の共有リソースとされることが可能にされるリソースユニットの具体例として表示コントローラ４０の詳細が示される。図７では便宜上表示コントローラ４０をレジスタインタフェース７０と表示制御回路７１に分けて図示することによって、共有リソースにおけるレジスタセットに対する優先制御によるアクセス競合回避のための構成を理解し易いようにしている。レジスタインタフェース７０には表示コントローラ７０におけるレジスタと外部とのインタフェースのための構成を集約して示している。表示制御回路７１をレジスタインタフェース７０以外の回路を総称する。

図８にはレジスタインタフェース７０の具体例が示される。前述のようにアクセス管理回路２０〜３１によって双方の中央処理装置１０，１１の共有リソースとされることが可能にされるリソースユニットである表示コントローラ４０は、所定の中央処理装置１０によって優先制御データが書き込み可能にされる優先制御レジスタ１００Ｃを備える。優先制御レジスタ１００Ｃは、これに書込まれた優先制御データによって特定される中央処理装置１０又は中央処理装置１１の一方によるアクセスをその他方の中央処理装置によるアクセスよりも優先して許可する制御を行なうために利用される。この制御を行うためにアドレスデコーダ８０，８１、デコーダ出力選択回路８２、レジスタセット１００に対するアクセス制御回路としてのレジスタライト制御回路８５およびレジスタリード制御回路８６が設けられる。アドレスデコーダ８１はレジスタセット１００と優先制御レジスタ１００Ｃを図３のアドレスＦ０８００ｈ−Ｆ０ＦＦＦｈにマッピングするデコード論理を備え、アドレスデコーダ８はレジスタセット１００を図３のアドレスＦ００００ｈ−Ｆ０７ＦＦｈにマッピングするデコード論理を備える。アドレスデコーダ８０，８１は入力されるアドレス信号をそのデコード論理に従ってデコードしてレジスタセット１００に含まれるレジスタの選択信号及び優先制御レジスタ１００Ｃのレジスタ選択信号を生成する。デコーダ出力選択回路８２は、優先制御レジスタ１００Ｃにセットされた優先制御データＳ１がＣＰＵ＃０を示しているときはアドレスデコーダ８１が出力するレジスタセット１００Ｂのレジスタ選択信号を選択し、優先制御レジスタ１００Ｃにセットされた優先制御データＳ１がＣＰＵ＃１を示しているときはアドレスデコーダ８０が出力するレジスタセット１００Ａのレジスタ選択信号を選択する。レジスタライト制御回路８５及びレジスタリード制御回路８６はデコーダ出力選択回路８２から出力されるレジスタ選択信号を入力し、リードライト信号ＲＷにより書き込み動作が指示されている場合にはレジスタライト制御回路８５がそのレジスタ選択信号に従ってレジスタライトデータをレジスタセット１００に書き込み、リードライト信号ＲＷにより読み出し動作が指示されている場合にはレジスタリード制御回路８６がそのレジスタ選択信号に従ってレジスタセット１００からレジスタリードデータを読み出す。前記優先制御レジスタ１００Ｃのアクセス制御にはレジスタライト制御回路８３及びレジスタリード制御回路８４を用いる。レジスタライト制御回路８３及びレジスタリード制御回路８４は優先制御レジスタ１００Ｃの選択信号をアドレスデコーダ８１から入力し、リードライト信号ＲＷにより書き込み動作が指示されている場合にはレジスタライト制御回路８３がそのレジスタ選択信号に従って優先制御データを優先制御レジスタ１００Ｃに書き込み、リードライト信号ＲＷにより読み出し動作が指示されている場合にはレジスタリード制御回路８４がそのレジスタ選択信号に従って優先制御レジスタ１００Ｃから優先制御データを読み出す。論理和回路８７はレジスタリード制御回路８４の出力とレジスタリード制御回路８７の出力との論理和信号を形成する。

特に図示はしないが、オーディオコントローラ４１についても同様に構成することができる。

これにより、ドメイン設定レジスタ６５の設定に従ったアクセス管理回路２０，２１による基本となるドメイン分離制御とは別の優先制御レジスタ１００Ｃに対するレジスタ設定により、特定のリソースユニット４０，４１に対するアクセス主体となる中央処理装置を選択可能にされる。その選択範囲はドメイン設定レジスタ６５によるドメイン分離によって共有リソースとしてアクセスが認められた中央処理装置１０，１１の範囲に限られる。優先制御レジスタ１００Ｃの設定変更はその他のドメイン分離の状態に対して一切影響を与えない。しかも、優先制御レジスタ１００Ｃに対する設定変更が可能にされるには一つの中央処理装置１０に限られる。したがって、マイクロコンピュータ１全体のドメイン分離による信頼性を保ちながら一部のリソース４０，４１を複数の中央処理装置１０，１１に共有させることができる。また、共有リソースとすることが認められる複数の中央処理装置１０，１１に対してレジスタセット１００の物理的回路を共通化することができ、回路規模の縮小に寄与することができる。但し、アクセス管理回路によるドメイン分離ではアクセスが遮断されていないが優先制御レジスタ１００Ｃによってアクセスが許可されていない中央処理装置によるレジスタセット１００のアクセスはエラーを生ずることになる。その間にレジスタセット１００へのアクセスがなければ何ら問題はない。

図９にはマイクロコンピュータ１による優先制御レジスタの設定変更を用いて制御系と情報系を制御するときの動作フローが例示される。ここでは中央処理装置（ＣＰＵ＃０）１０、中央処理装置（ＣＰＵ＃１）１１、表示コントローラ４０、オーディオコントローラ４１、シリアル・コミュニケーション・インタフェース・コントローラ（ＳＣＩ＃０）４２、及びビデオ入力回路（ＶＩＮ＃１）４９の動作が例示される。ドメイン設定レジスタ６５は図３のように初期設定されたものとする。時刻ｔ０において優先制御レジスタ１００Ｃには中央処理装置（ＣＰＵ＃１）１１を優先させる優先制御データがセットされている。中央処理装置（ＣＰＵ＃１）１１は、レジスタセット１００Ａ、１０１Ａに対するレジスタ設定を行い、それにしたがって液晶ディスプレイ２にナビゲーション画像表示やＴＶ表示の制御を行い、オーディオアンプ３による音楽再生などを制御している。

画像認識処理回路５１は中央処理装置（ＣＰＵ＃０）１０のバックグランドで画像認識のための画像処理を常時実行している。画像認識処理回路５１による処理画像データは中央処理装置１０が入力して画像認識処理を行なう。その結果、時刻ｔ１で危険を検知したら、中央処理装置（ＣＰＵ＃０）１０はシリアル・コミュニケーション・インタフェース・コントローラ（ＳＣＩ＃０）４２を使用して車両制御ユニット４と通信を行って、ブレーキアシストやエンジン制御などの設定を行う。これと共に中央処理装置１０は表示コントローラ４０、オーディオコントローラ４１の優先制御レジスタ１００ＣをＣＰＵ＃０優先とする設定に変更し（時刻ｔ２）、表示コントローラ４０及びオーディオコントローラ４１のレジスタセット（１００）の情報をＳＤＲＡＭ８に退避し、その後に、表示コントローラ４０及びオーディオコントローラ４１のレジスタセット（１００）に新たな制御データなどを設定する（時刻ｔ３）。これにより、中央処理装置（ＣＰＵ＃０）１０は警告メッセージや警告音声のデータを生成して表示コントローラ４０及びオーディオコントローラ４１に与え、表示コントローラ４０及びオーディオコントローラ４１は、レジスタセット（１００）に新たに設定された制御データなどに基づいて、警告メッセージや警告の画像表示を液晶ディスプレイ２に行うと共にオーディオアンプ３を用いて警告音声を発生させる。この間、中央処理装置（ＣＰＵ＃１）１１は表示コントローラ４０及びオーディオコントローラ４１のレジスタセットに対するアクセスを行っても無視されるが、ナビゲーション処理を継続することは可能である。画像認識処理回路５１による処理画像データにより中央処理装置１０が危険回避を検知すると、中央処理装置（ＣＰＵ＃０）１０は、今度は、シリアル・コミュニケーション・インタフェース・コントローラ（ＳＣＩ＃０）４２を介して車両制御ユニット４と通信を行って、ブレーキアシストやエンジン制御などの設定を通常運行状態に戻し、更に、先に退避したレジスタデータをＳＤＲＡＭ８から表示コントローラ４０及びオーディオコントローラ４１のレジスタセット（１００）に復帰させ（時刻ｔ４）、表示コントローラ４０及びオーディオコントローラ４１の優先制御レジスタ１００ＣをＣＰＵ＃１優先とする設定に変更し（時刻ｔ５）、中央処理装置（ＣＰＵ＃１）１１によるナビゲーション処理に基づくナビゲーション画像の表示や音楽再生を再開させる。中央処理装置（ＣＰＵ＃０）１０はこれに並行して画像認識処理を行ない、次の危険検知に備える。

このように、物理的に１セットのレジスタセットに対して複数のアドレスマッピングを行う場合に、レジスタセットの設定変更によって優先使用が拒否される側の中央処理装置（ＣＰＵ＃１）１１ではアクセスエラーを生ずることになるが、優先制御レジスタ１００Ｃの設定変更に伴ってレジスタセットデータの退避・復帰を行うことにより、元の表示制御や音声再生などの動作を容易に再開することが可能になる。

図１０には中央処理装置１０，１１の共有リソースとされることが可能にされるリソースユニットの別の例が示される。ここではアドレスマッピング毎に物理的に異なるレジスタセットを設けるときの構成が示される。例えば表示コントローラ４０を一例とする。中央処理装置（ＣＰＵ＃０）１０用と中央処理装置（ＣＰＵ＃１）１１用に別々にレジスタインタフェース１１０，１１１を備え、表示制御回路７１とレジスタインタフェース１１０，１１１との間にセレクタ１１２が配置される。レジスタインタフェース回路１１０がレジスタセット１００Ａを備え、レジスタインタフェース回路１１１がレジスタセット１００Ｂと優先制御レジスタ１００Ｃを備える。

図１１にはＣＰＵ＃１用のレジスタインタフェース１１０の具体例が示される。レジスタインタフェース１１０はアドレスデコーダ１２０、レジスタセット１００Ａに対するアクセス制御回路としてのレジスタライト制御回路１２１およびレジスタリード制御回路１２２を備える。アドレスデコーダ１２０はレジスタセット１００Ａを図３のアドレスＦ００００ｈ−Ｆ０７ＦＦｈにマッピングするデコード論理を備える。アドレスデコーダ１２０は入力されるアドレス信号をそのデコード論理に従ってデコードしてレジスタセット１００Ａに含まれるレジスタの選択信号を生成する。レジスタライト制御回路１２１及びレジスタリード制御回路１２２はアドレスデコーダ１２０から出力されるレジスタ選択信号を入力し、リードライト信号ＲＷにより書き込み動作が指示されている場合にはレジスタライト制御回路１２１がそのレジスタ選択信号に従ってレジスタライトデータをレジスタセット１００Ａに書き込み、リードライト信号ＲＷにより読み出し動作が指示されている場合にはレジスタリード制御回路１２２がそのレジスタ選択信号に従ってレジスタセット１００Ａからレジスタリードデータを読み出す。

図１２にはＣＰＵ＃０用のレジスタインタフェース１１１の具体例が示される。レジスタインタフェース１１１はアドレスデコーダ１３０、レジスタセット１００Ａ及び優先制御レジスタ１００Ｃに対するアクセス制御回路としてのレジスタライト制御回路１３１およびレジスタリード制御回路１３２を備える。アドレスデコーダ１３０はレジスタセット１００Ｂと優先制御レジスタ１００Ｃを図３のアドレスＦ０８００ｈ−Ｆ０ＦＦＦｈにマッピングするデコード論理を備える。アドレスデコーダ１３０は入力されるアドレス信号をそのデコード論理に従ってデコードしてレジスタセット１００Ｂに含まれるレジスタの選択信号及び優先制御レジスタ１００Ｃのレジスタ選択信号を生成する。レジスタライト制御回路１３１及びレジスタリード制御回路１３２はアドレスデコーダ１３０から出力されるレジスタ選択信号を入力し、リードライト信号ＲＷにより書き込み動作が指示されている場合にはレジスタライト制御回路１３１がそのレジスタ選択信号に従ってレジスタライトデータをレジスタセット１００Ｂ又は優先制御レジスタ１０Ｃに書き込み、リードライト信号ＲＷにより読み出し動作が指示されている場合にはレジスタリード制御回路１３２がそのレジスタ選択信号に従ってレジスタセット１００Ｂ又は優先制御レジスタ１００Ｃからデータを読み出す。優先制御レジスタ１０Ｃにセットされた制御データはセレクタ１１２に供給される。セレクタ１１２は、優先制御レジスタ１００Ｃにセットされた優先制御データＳ１がＣＰＵ＃０を示しているときはレジスタインタフェース１１１のレジスタセット１００Ｂを表示制御回路７１に接続する状態を選択し、優先制御レジスタ１００Ｃにセットされた優先制御データＳ１がＣＰＵ＃１を示しているときはレジスタインタフェース１１０のレジスタセット１００Ａを表示制御回路７１に接続する状態を選択する。図１０の論理和回路１１３はレジスタリード制御回路１２２の出力とレジスタリード制御回路１３２の出力との論理和信号を形成する。

特に図示はしないが、オーディオコントローラ４１についても同様に構成することができる。

これにより、ドメイン設定レジスタ６５の設定に従ったアクセス管理回路２０，２１による基本となるドメイン分離制御とは別の優先制御レジスタ１００Ｃに対するレジスタ設定により、特定のリソースユニット４０，４１に対するアクセス主体となる中央処理装置を選択可能にされる。その選択範囲はドメイン設定レジスタ６５によるドメイン分離によって共有リソースとしてアクセスが認められた中央処理装置１０，１１の範囲に限られる。優先制御レジスタ１００Ｃの設定変更はその他のドメイン分離の状態に対して一切影響を与えない。しかも、優先制御レジスタ１００Ｃに対する設定変更が可能にされるには一つの中央処理装置１０に限られる。したがって、マイクロコンピュータ１全体のドメイン分離による信頼性を保ちながら一部のリソース４０，４１を複数の中央処理装置１０，１１に共有させることができる。また、共有リソースとすることが認められる複数の中央処理装置１０，１１毎に物理回路としてのレジスタセット１００Ａ，１００Ｂを有するから、図８の場合比べて回路規模は大きくなるが、アクセス管理回路によるドメイン分離ではアクセスが遮断されていないが優先制御レジスタ１００Ｃによってアクセスが許可されていない中央処理装置によるレジスタセットに対するアクセスはエラーを生じない。

図１３には図１０の構成を採用したマイクロコンピュータ１による優先制御レジスタの設定変更を用いて制御系と情報系を制御するときの動作フローが例示される。基本的な動作条件は図９と同一とする。ここでは、表示コントローラ４０及びオーディオコントローラ４１は中央処理装置１０，１１毎にレジスタセット１００Ａ、１００Ｂを物理的に別々の存在として備えるから、図９で説明した時刻ｔ２の後の退避処理と時刻ｔ４における復帰処理を必要としない。したがって中央処理装置（ＣＰＵ＃０）１０が警告メッセージの表示制御などを行っているとき中央処理装置（ＣＰＵ＃１）１１がナビゲーション処理のために表示コントローラ４０及びオーディオコントローラ４１のレジスタセット１００Ａに対するデータセットは有効に行われる。但し、そのデータセットは表示や音楽再生の動作には反映されない。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、中央処理装置は２個に限定されず、それ以上あってもよく、また、中央処理装置は命令実行制御のための基本機能だけでなくアクセラレータやワークＲＡＭ等を含んだコアユニットであってもよい。アクセス管理回路はリソースユニット毎に分散された構成として図示しているがこれに限定されずその論理構成は集中的に配置されていてもよい。リソースユニットの機能や個数、バスの構成、などは適宜変更可能である。半導体データ処理装置は１チップの半導体集積回路に限定されず、マルチチップで一つのパッケージに樹脂封止されたモジュールデバイスであってもよい。本発明に係る半導体データ処理装置を適用するデータ処理システムはカーナビゲーションシステムに限定ざれず、テレビ、画像記録再生装置、電話機、プリンタ等の種々のコンシューマ向け電子機器、更には産業用の制御機器に広く適用することができる。車両に適用する場合も自動車に限定されず、電車や船舶等の交通機関にも適用することが可能である。

１ マイクロコンピュータ(ＭＣＵ)
２ 液晶ディスプレイ
３ オーディオアンプ
４ 車両制御ユニット
５ ビデオカメラ
７ テレビチューナ
８ ＤＤＲＳＤＲＡＭのようなメモリ
１０，１１ 中央処理装置（ＣＰＵ＃０，ＣＰＵ＃１）
２０〜３１ アクセス管理回路（ＡＣＣＳＣ＃０〜ＡＣＣＳＣ＃１１）
４０ 表示コントローラ
４１ オーディオコントローラ
４２，４３ シリアル・コミュニケーション・インタフェース・コントローラ
４４，４５ タイマ（ＴＭＲ＃０，ＴＭＲ＃１）
４６ ＳＤＲＡＭコントローラ
４７，４８ ダイレクト・メモリ・アクセス・コントローラ
４９，５０ ビデオ入力回路（ＶＩＮ＃０，ＶＩＮ＃１）
５１ 画像認識処理回路
６５ ドメイン設定レジスタ
７０ レジスタインタフェース
７１ 表示制御回路
８０，８１ アドレスデコーダ
８２ デコーダ出力選択回路
８３ レジスタライト制御回路
８４ レジスタリード制御回路
８５ レジスタライト制御回路
８６ レジスタリード制御回路
１００Ｃ 優先制御レジスタ
１００ レジスタセット
１００Ｂ レジスタセット
１００Ａ レジスタセット
ＷＲ リードライト信号
１１０，１１１ レジスタインタフェース
１１２ セレクタ
１２０ アドレスデコーダ１２０
１２１ レジスタライト制御回路
１２２ レジスタリード制御回路
１３０ アドレスデコーダ
１３１ レジスタライト制御回路
１３２ レジスタリード制御回路

Claims (15)

1. 複数個の中央処理装置と、
   前記中央処理装置が接続される内部バスと、
   前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
   前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
   前記複数個の中央処理装置には、第１オペレーティングシステムによる管理の下で前記リソースユニットを利用する第１中央処理装置と、前記第１オペレーティングシステムと異なる第２オペレーティングシステムによる管理の下で前記リソースユニットを利用する第２中央処理装置とが含まれ、
   前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
   前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとしてアクセスされることが選択的に認められる一部のリソースユニットは、前記第１中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し、 前記一部のリソースユニットは、当該リソースユニットの処理に用いられるレジスタセットを有し、
   前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、半導体データ処理装置。
2. 前記第１中央処理装置が前記優先制御レジスタの初期設定を行う、請求項１記載の半導体データ処理装置。
3. 前記複数個の中央処理装置は、前記第１及び第２オペレーティングシステムを含む夫々固有のオペレーティングシステムに管理の下で前記リソースユニットを利用する、請求項２記載の半導体データ処理装置。
4. 前記第１中央処理装置はパワーオンにより起動して前記ドメイン設定レジスタの初期設定を行い、その後、前記第１中央処理装置が前記第１オペレーティングシステムを起動すると共にその他の中央処理装置を起動し、起動後に当該その他の中央処理装置が自らのオペレーティングシステムを起動する、請求項３記載の半導体データ処理装置。
5. 前記第１中央処理装置は、前記優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、前記メモリに前記レジスタセットの情報が退避されているとき前記優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報を前記レジスタセットに復帰させる、請求項１記載の半導体データ処理装置。
6. 前記一部のリソースユニットは、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置の数に等しい数だけ用意され当該リソースユニットの処理に用いられる複数のレジスタセットを有し、
   前記制御回路は、前記複数のレジスタセットの中から優先制御データによって特定されるレジスタセットを対応する中央処理装置に接続するレジスタ選択回路を有する請求項１記載の半導体データ処理回路。
7. 前記第１中央処理装置は、前記優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、前記メモリに前記レジスタセットの情報が退避されているとき前記優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報を前記レジスタセットに復帰させる、請求項６記載の半導体データ処理装置。
8. 前記複数個のリソースユニットの一部として、前記複数個の中央処理装置による初期設定にしたがってデータ転送制御を行うダイレクト・メモリ・アクセス・コントローラを有する、請求項１記載の半導体データ処理装置。
9. 前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして、表示コントローラ及びオーディオコントローラを備え、
   その他のリソースユニットとして、画像認識処理回路及び複数の外部コミュニケーションインタフェースコントローラを有する、請求項１記載の半導体データ処理装置。
10. 半導体データ処理装置と、前記半導体データ処理装置によって表示制御されるディスプレイと、を有するデータ処理システムであって、
    前記半導体データ処理装置は、
    複数個の中央処理装置と、
    前記中央処理装置が接続される内部バスと、
    前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
    前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
    前記複数個の中央処理装置には、第１オペレーティングシステムによる管理の下で前記リソースユニットを利用する第１中央処理装置と、前記第１オペレーティングシステムと異なる第２オペレーティングシステムによる管理の下で前記リソースユニットを利用する第２中央処理装置とが含まれ、
    前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
    前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして表示コントローラを有し、前記表示コントローラは、前記第１中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し、
    前記表示コントローラは、前記表示コントローラの処理に用いられるレジスタセットを有し、
    前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、データ処理システム。
11. 前記半導体データ処理装置にビデオ信号を供給するビデオカメラを更に有し、
    前記半導体データ処理装置は前記ビデオ信号を入力するビデオ信号入力回路と、前記ビデオ信号入力回路から入力されたビデオ信号に基づいて画像認識のための画像処理を行なう画像認識処理回路とを更に有し、
    前記第１中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記表示コントローラに前記ディスプレイへ警告の表示を指示する、請求項１０記載のデータ処理システム。
12. 前記半導体データ処理装置の出力を受ける車両制御ユニットを更に有し、
    前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラを更に有し、
    前記第１中央処理装置は、前記表示コントローラから前記ディスプレイへの前記警告の表示データを出力させると共に、前記外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる、請求項１１記載のデータ処理システム。
13. 半導体データ処理装置と、前記半導体データ処理装置から出力されるオーディオ信号を入力するオーディオアンプと、を有するデータ処理システムであって、
    前記半導体データ処理装置は、
    複数個の中央処理装置と、
    前記中央処理装置が接続される内部バスと、
    前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
    前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
    前記複数個の中央処理装置には、第１オペレーティングシステムによる管理の下で前記リソースユニットを利用する第１中央処理装置と、前記第１オペレーティングシステムと異なる第２オペレーティングシステムによる管理の下で前記リソースユニットを利用する第２中央処理装置とが含まれ、
    前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
    前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして前記オーディオ信号を出力するオーディオコントローラを有し、前記オーディオコントローラは、前記第１中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し
    前記オーディオコントローラは、前記オーディオコントローラの処理に用いられるレジスタセットを有し、
    前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、データ処理システム。
14. 前記半導体データ処理装置にビデオ信号を供給するビデオカメラを更に有し、
    前記半導体データ処理装置は前記ビデオ信号を入力するビデオ信号入力回路と、前記ビデオ信号入力回路から入力されたビデオ信号に基づいて画像認識のための画像処理を行なう画像認識処理回路とを更に有し、
    前記第１中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記オーディオコントローラに前記オーディオアンプへの警告の発声を指示する、請求項１３記載のデータ処理システム。
15. 前記半導体データ処理装置の出力を受ける車両制御ユニットを更に有し、
    前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラを更に有し、
    前記第１中央処理装置は、前記オーディオコントローラから前記オーディオアンプへの前記警告の発声データを出力させると共に、外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる、請求項１４記載のデータ処理システム。

Images