JP5578698B2 - 半導体データ処理装置及びデータ処理システム - Google Patents
半導体データ処理装置及びデータ処理システム Download PDFInfo
- Publication number
- JP5578698B2 JP5578698B2 JP2009105406A JP2009105406A JP5578698B2 JP 5578698 B2 JP5578698 B2 JP 5578698B2 JP 2009105406 A JP2009105406 A JP 2009105406A JP 2009105406 A JP2009105406 A JP 2009105406A JP 5578698 B2 JP5578698 B2 JP 5578698B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- register
- processing unit
- access
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
図1には本発明に係るデータ処理システムの一例としてカーナビゲーションシステムが例示される。同図に示されるカーナビゲーションシステムは、本発明に係るデータ処理装置の一例であるマイクロコンピュータ(MCU)1に、ビデオカメラ5、テレビチューナ(TVチューナ)7、DDRSDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)のようなメモリ8、液晶ディスプレイ2、オーディオアンプ3、及び車両制御ユニット4が接続されて構成される。マイクロコンピュータ1は、特に制限されないが、ビデオカメラ5で撮影した画像データを用いて画像認識を行い、認識結果に基づいて車両運行をアシストするための案内を液晶ディスプレイ2に表示する制御やオーディオアンプ3から音声で出力する制御を行うと共に、自動車のエンジン制御やブレーキアシストなどの電子制御を行う車両制御ユニット(ECU)4を画像認識結果などに基づいて制御する。
2 液晶ディスプレイ
3 オーディオアンプ
4 車両制御ユニット
5 ビデオカメラ
7 テレビチューナ
8 DDRSDRAMのようなメモリ
10,11 中央処理装置(CPU#0,CPU#1)
20〜31 アクセス管理回路(ACCSC#0〜ACCSC#11)
40 表示コントローラ
41 オーディオコントローラ
42,43 シリアル・コミュニケーション・インタフェース・コントローラ
44,45 タイマ(TMR#0,TMR#1)
46 SDRAMコントローラ
47,48 ダイレクト・メモリ・アクセス・コントローラ
49,50 ビデオ入力回路(VIN#0,VIN#1)
51 画像認識処理回路
65 ドメイン設定レジスタ
70 レジスタインタフェース
71 表示制御回路
80,81 アドレスデコーダ
82 デコーダ出力選択回路
83 レジスタライト制御回路
84 レジスタリード制御回路
85 レジスタライト制御回路
86 レジスタリード制御回路
100C 優先制御レジスタ
100 レジスタセット
100B レジスタセット
100A レジスタセット
WR リードライト信号
110,111 レジスタインタフェース
112 セレクタ
120 アドレスデコーダ120
121 レジスタライト制御回路
122 レジスタリード制御回路
130 アドレスデコーダ
131 レジスタライト制御回路
132 レジスタリード制御回路
Claims (15)
- 複数個の中央処理装置と、
前記中央処理装置が接続される内部バスと、
前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
前記複数個の中央処理装置には、第1オペレーティングシステムによる管理の下で前記リソースユニットを利用する第1中央処理装置と、前記第1オペレーティングシステムと異なる第2オペレーティングシステムによる管理の下で前記リソースユニットを利用する第2中央処理装置とが含まれ、
前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとしてアクセスされることが選択的に認められる一部のリソースユニットは、前記第1中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し、 前記一部のリソースユニットは、当該リソースユニットの処理に用いられるレジスタセットを有し、
前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、半導体データ処理装置。 - 前記第1中央処理装置が前記優先制御レジスタの初期設定を行う、請求項1記載の半導体データ処理装置。
- 前記複数個の中央処理装置は、前記第1及び第2オペレーティングシステムを含む夫々固有のオペレーティングシステムに管理の下で前記リソースユニットを利用する、請求項2記載の半導体データ処理装置。
- 前記第1中央処理装置はパワーオンにより起動して前記ドメイン設定レジスタの初期設定を行い、その後、前記第1中央処理装置が前記第1オペレーティングシステムを起動すると共にその他の中央処理装置を起動し、起動後に当該その他の中央処理装置が自らのオペレーティングシステムを起動する、請求項3記載の半導体データ処理装置。
- 前記第1中央処理装置は、前記優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、前記メモリに前記レジスタセットの情報が退避されているとき前記優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報を前記レジスタセットに復帰させる、請求項1記載の半導体データ処理装置。
- 前記一部のリソースユニットは、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置の数に等しい数だけ用意され当該リソースユニットの処理に用いられる複数のレジスタセットを有し、
前記制御回路は、前記複数のレジスタセットの中から優先制御データによって特定されるレジスタセットを対応する中央処理装置に接続するレジスタ選択回路を有する請求項1記載の半導体データ処理回路。 - 前記第1中央処理装置は、前記優先制御レジスタの優先制御データを変更したとき前記レジスタセットが保持する情報をメモリに退避し、前記メモリに前記レジスタセットの情報が退避されているとき前記優先制御レジスタの優先制御データを元に戻す場合には前記メモリに退避されている情報を前記レジスタセットに復帰させる、請求項6記載の半導体データ処理装置。
- 前記複数個のリソースユニットの一部として、前記複数個の中央処理装置による初期設定にしたがってデータ転送制御を行うダイレクト・メモリ・アクセス・コントローラを有する、請求項1記載の半導体データ処理装置。
- 前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして、表示コントローラ及びオーディオコントローラを備え、
その他のリソースユニットとして、画像認識処理回路及び複数の外部コミュニケーションインタフェースコントローラを有する、請求項1記載の半導体データ処理装置。 - 半導体データ処理装置と、前記半導体データ処理装置によって表示制御されるディスプレイと、を有するデータ処理システムであって、
前記半導体データ処理装置は、
複数個の中央処理装置と、
前記中央処理装置が接続される内部バスと、
前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
前記複数個の中央処理装置には、第1オペレーティングシステムによる管理の下で前記リソースユニットを利用する第1中央処理装置と、前記第1オペレーティングシステムと異なる第2オペレーティングシステムによる管理の下で前記リソースユニットを利用する第2中央処理装置とが含まれ、
前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして表示コントローラを有し、前記表示コントローラは、前記第1中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し、
前記表示コントローラは、前記表示コントローラの処理に用いられるレジスタセットを有し、
前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、データ処理システム。 - 前記半導体データ処理装置にビデオ信号を供給するビデオカメラを更に有し、
前記半導体データ処理装置は前記ビデオ信号を入力するビデオ信号入力回路と、前記ビデオ信号入力回路から入力されたビデオ信号に基づいて画像認識のための画像処理を行なう画像認識処理回路とを更に有し、
前記第1中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記表示コントローラに前記ディスプレイへ警告の表示を指示する、請求項10記載のデータ処理システム。 - 前記半導体データ処理装置の出力を受ける車両制御ユニットを更に有し、
前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラを更に有し、
前記第1中央処理装置は、前記表示コントローラから前記ディスプレイへの前記警告の表示データを出力させると共に、前記外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる、請求項11記載のデータ処理システム。 - 半導体データ処理装置と、前記半導体データ処理装置から出力されるオーディオ信号を入力するオーディオアンプと、を有するデータ処理システムであって、
前記半導体データ処理装置は、
複数個の中央処理装置と、
前記中央処理装置が接続される内部バスと、
前記内部バスを介して前記複数個の中央処理装置に利用可能にされるリソースユニットと、
前記中央処理装置による前記リソースユニットのアクセスを管理するアクセス管理回路と、を有し、
前記複数個の中央処理装置には、第1オペレーティングシステムによる管理の下で前記リソースユニットを利用する第1中央処理装置と、前記第1オペレーティングシステムと異なる第2オペレーティングシステムによる管理の下で前記リソースユニットを利用する第2中央処理装置とが含まれ、
前記アクセス管理回路はドメイン設定レジスタの設定状態に従って前記中央処理装置による前記リソースユニットに対するアクセスの許可と禁止の制御を行い、
前記リソースユニットのうち前記アクセス管理回路により前記複数個の中央処理装置の共有リソースとされることが認められる一部のリソースユニットとして前記オーディオ信号を出力するオーディオコントローラを有し、前記オーディオコントローラは、前記第1中央処理装置によって優先制御データが書き込み可能にされ他の中央処理装置による優先制御データの書き込みが禁止される優先制御レジスタと、前記優先制御レジスタに書込まれた優先制御データによって特定される中央処理装置によるアクセスをその他の中央処理装置によるアクセスよりも優先して許可する制御を行なう制御回路とを有し
前記オーディオコントローラは、前記オーディオコントローラの処理に用いられるレジスタセットを有し、
前記制御回路は、前記アクセス管理回路により共有リソースとすることが認められる中央処理装置毎に前記レジスタセットを異なるアドレス領域にマッピングする複数個のアドレスデコーダと、前記夫々のアドレスデコーダのデコード信号のうち優先制御データによって特定される中央処理装置に対応するアドレスデコーダの出力信号を有効とするデコーダ出力選択回路と、前記デコーダ出力選択回路で選択された出力信号に基づいて前記レジスタセットのレジスタに対するアクセス制御を行うレジスタアクセス制御回路とを有する、データ処理システム。 - 前記半導体データ処理装置にビデオ信号を供給するビデオカメラを更に有し、
前記半導体データ処理装置は前記ビデオ信号を入力するビデオ信号入力回路と、前記ビデオ信号入力回路から入力されたビデオ信号に基づいて画像認識のための画像処理を行なう画像認識処理回路とを更に有し、
前記第1中央処理装置は、前記画像認識処理回路による処理データに基づいて画像認識を行い、画像認識結果に応じて前記オーディオコントローラに前記オーディオアンプへの警告の発声を指示する、請求項13記載のデータ処理システム。 - 前記半導体データ処理装置の出力を受ける車両制御ユニットを更に有し、
前記半導体データ処理装置は、前記車両制御ユニットに制御データを出力する外部コミュニケーション・インタフェース・コントローラを更に有し、
前記第1中央処理装置は、前記オーディオコントローラから前記オーディオアンプへの前記警告の発声データを出力させると共に、外部コミュニケーション・インタフェース・コントローラから前記車両制御ユニットへ前記警告に対処するための制御データを出力させる、請求項14記載のデータ処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105406A JP5578698B2 (ja) | 2009-04-23 | 2009-04-23 | 半導体データ処理装置及びデータ処理システム |
US12/763,283 US8352096B2 (en) | 2009-04-23 | 2010-04-20 | Semiconductor data processing device and data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105406A JP5578698B2 (ja) | 2009-04-23 | 2009-04-23 | 半導体データ処理装置及びデータ処理システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014089066A Division JP5856220B2 (ja) | 2014-04-23 | 2014-04-23 | ナビゲーションシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010257134A JP2010257134A (ja) | 2010-11-11 |
JP2010257134A5 JP2010257134A5 (ja) | 2012-04-12 |
JP5578698B2 true JP5578698B2 (ja) | 2014-08-27 |
Family
ID=42992836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105406A Active JP5578698B2 (ja) | 2009-04-23 | 2009-04-23 | 半導体データ処理装置及びデータ処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8352096B2 (ja) |
JP (1) | JP5578698B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4802266B2 (ja) * | 2009-09-04 | 2011-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システム及びコンピュータ・システムにおけるデータ転送方法 |
US8918791B1 (en) | 2011-03-10 | 2014-12-23 | Applied Micro Circuits Corporation | Method and system for queuing a request by a processor to access a shared resource and granting access in accordance with an embedded lock ID |
JP5733057B2 (ja) * | 2011-07-01 | 2015-06-10 | 株式会社豊田中央研究所 | プラットフォーム装置、プログラム、及びシステム |
US20160091957A1 (en) * | 2014-09-26 | 2016-03-31 | Suketu R. Partiwala | Power management for memory accesses in a system-on-chip |
JP7180516B2 (ja) | 2019-04-16 | 2022-11-30 | 株式会社デンソー | 車両用装置、車両用装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69230462T2 (de) * | 1991-11-19 | 2000-08-03 | Sun Microsystems, Inc. | Arbitrierung des Multiprozessorzugriffs zu gemeinsamen Mitteln |
JP3765201B2 (ja) * | 1999-07-07 | 2006-04-12 | 株式会社日立製作所 | 計算機システム |
JP2004334410A (ja) | 2003-05-06 | 2004-11-25 | Hitachi Ltd | 情報処理装置及びプロセッサ |
JP4756603B2 (ja) | 2006-10-10 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | データプロセッサ |
JP2008123031A (ja) * | 2006-11-08 | 2008-05-29 | Toyota Motor Corp | 共有メモリ管理装置及び該装置を備えたマルチプロセッサシステム |
JP2009032241A (ja) * | 2008-06-05 | 2009-02-12 | Hitachi Ltd | 計算機システム及び計算機制御方法,制御プログラムを格納した記憶媒体 |
-
2009
- 2009-04-23 JP JP2009105406A patent/JP5578698B2/ja active Active
-
2010
- 2010-04-20 US US12/763,283 patent/US8352096B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010257134A (ja) | 2010-11-11 |
US20100274412A1 (en) | 2010-10-28 |
US8352096B2 (en) | 2013-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7263565B2 (en) | Bus system and integrated circuit having an address monitor unit | |
JP5578698B2 (ja) | 半導体データ処理装置及びデータ処理システム | |
JP6071341B2 (ja) | 領域記述子グローバル化制御を有するメモリ管理ユニット | |
JP2009524140A (ja) | 領域保護装置、命令セット、及びメモリ領域を保護する方法 | |
JP6005392B2 (ja) | ルーティングのための方法及び装置 | |
JP3226055B2 (ja) | 情報処理装置 | |
WO2019058874A1 (ja) | 仮想化システム、仮想化プログラム、及び、記憶媒体 | |
WO2021086747A1 (en) | Embedded system and method | |
JP2010244580A (ja) | 外部デバイスアクセス装置 | |
JP5856434B2 (ja) | バス接続回路、半導体装置及びバス接続回路の動作方法 | |
JP2007334432A (ja) | 情報処理装置及びそのアクセス制御方法 | |
JP2005293596A (ja) | データ要求のアービトレーション | |
JP2010009454A (ja) | 情報処理装置 | |
JP5856220B2 (ja) | ナビゲーションシステム | |
JP2007109053A (ja) | バスアクセス制御装置 | |
EP3246821B1 (en) | Semiconductor device and its memory access control method | |
JP2010086456A (ja) | データ処理システム及び半導体集積回路 | |
JP2003263400A (ja) | データ処理装置、データ処理システムおよびアクセス領域制御方法 | |
JPH09160831A (ja) | 情報処理装置 | |
JP2005346513A (ja) | 半導体装置 | |
JP2001188745A (ja) | 制御装置及び制御方法 | |
JP5464676B2 (ja) | 半導体装置 | |
JP2010049718A (ja) | 半導体装置 | |
JP4810409B2 (ja) | Vmeボード及びcr/csrレジスタのアクセス検知方法 | |
JPH07239811A (ja) | 情報処理装置及びエミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |