JPH07239811A - 情報処理装置及びエミュレーション方法 - Google Patents

Abstract

(57)【要約】 【目的】 記憶手段に対するデータアクセスパフォーマ
ンスをあまり低下せずにＲＡＭウィンドウ等をエミュレ
ートできる情報処理装置を提供すること。 【構成】 ウィンドウ領域を介してＲＡＭ２１等にアク
セスされる領域であるアクセス領域を、ウィンドウ領域
とウィンドウ領域を含む領域間で変更する命令がＣＰＵ
１により発行されると、サブコントローラ２５は、この
変更命令を受け付けると共にＣＰＵ１に対してＳＭＩを
発生する。すると、ＣＰＵ１内のハンドラ手段２６がこ
のＳＭＩによって起動され、変更前のアクセス領域と変
更後のアクセス領域のアドレス情報に応じて設定された
状態遷移パターンに基づいて、所定の処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ハンディターミナル、ＰＤＡ等の情報処理装置及び
アクセス領域変更処理のエミュレーション方法に関す
る。

【０００２】

【従来の技術】従来より、ＣＰＵからのＩ／Ｏ命令によ
りＩ／Ｏポートに格納されたデータを書き換え、これに
よりウィンドウ領域を介してＲＡＭ等の記憶手段にアク
セスできる領域（以下、アクセス領域と呼ぶ）を変更す
る手法が知られている。このようなアクセス領域の変更
手法の１つとして、例えばＲＡＭウィンドウと呼ばれる
手法があり、図１３には、このＲＡＭウィンドウ手法の
概念図が示される。図１３では、アクセス領域を、リア
ルモード空間（例えば０００００Ｈ〜ＦＦＦＦＦＨ）上
のＲＡＭウインドウ領域６００から、プロテクトモード
空間（例えば１０００００Ｈ〜ＦＦＦＦＦＦＨ）上の領
域６０２に変更する処理が行われている。このアクセス
領域の変更処理は、アクセス領域変更用ポート（例えば
４６１Ｈポート）に格納されるアクセス領域変更情報
を、ＣＰＵからのＩ／Ｏ命令（変更命令）により、例え
ば（０８Ｈ）から（ＸＸＨ）に書き換えることにより行
われる（なお、以下、Ｈ（ヘキサ）表示については適宜
省略することにする）。これにより、図１３に示すよう
に、ＲＡＭウィンドウ領域を介してアクセスできる領域
であるアクセス領域が、ＲＡＭウィンドウ領域（８００
００〜９ＦＦＦＦ）からプロテクトモード空間上の領域
（ＸＸ００００〜ＸＸ００００＋１ＦＦＦＦ）に切り替
わることになる。例えば、アクセス領域変更情報が（０
８）から（１０）に書き変わったとすると、アクセス領
域は（８００００〜９ＦＦＦＦ）から（１０００００〜
１１ＦＦＦＦ）に切り替わることになる。これにより、
リアルモード空間のみならずプロテクトモード空間に対
してもデータのアクセスが可能となり、増設された拡張
メモリ等に対するデータアクセスが可能となる。

【０００３】図１４には、このようなＲＡＭウィンドウ
処理等のアクセス領域変更処理を実現するための回路構
成の一例が示される。この回路は、ポートレジスタ６１
０、セレクト信号生成回路６１２、セレクタ６２０、ア
ドレスデコーダ６３０を含んで構成され、コンピュータ
システム上のメモリコントローラＩＣに内蔵される。ま
た、アドレスデコーダ６３０とＲＡＭ６３２（例えばＤ
ＲＡＭ）は、図示しないタイミング回路により接続され
る。この構成により、ＲＡＭ６３２に対するデータアク
セスが可能となる。

【０００４】ここで、ポートレジスタ６１０は、ＣＰＵ
からのＩ／Ｏ命令によりアクセス領域変更情報を格納す
るためのレジスタである。そして、ポートレジスタ６１
０には、ＣＰＵからのＩ／Ｏ命令を受け付けるために、
データ入力端子にデータバスＤＢ７〜ＤＢ１がクロック
端子にＩＯＷ４６１信号が入力され、出力信号Ｑ７〜Ｑ
１をセレクタ６２０に対して出力している。ＩＯＷ４６
１信号は、Ｉ／Ｏアドレス４６１Ｈに対する書き込み信
号である。また、セレクト信号生成回路６１２は、ＡＮ
Ｄ回路６１４、６１６を含んでおり、ＡＮＤ回路６１４
にはアドレス信号Ａ３１〜Ａ２０が、ＡＮＤ回路６１６
には、ＡＮＤ回路６１４の出力信号６１５及びアドレス
信号Ａ１９〜Ａ１７が入力される。これにより、ＡＮＤ
回路６１６は、Ａ３１〜Ａ２０が全て”０”で、Ａ１９
〜Ａ１７が（１００）である場合、即ち、アドレス信号
がウィンドウ領域（８００００〜９ＦＦＦＦ）を示した
場合に”１”を出力することになる。そして、ＡＮＤ回
路６１６の出力がセレクト信号６１８となり、セレクタ
６２０のセレクト端子に入力される。

【０００５】セレクタ６２０は、セレクト信号６１８に
基づいてアドレス信号Ａ２３〜Ａ１７とポートレジスタ
６１０からの出力信号Ｑ７〜Ｑ１のいずれかを選択し、
ＸＡ２３〜ＸＡ１７信号を出力する機能を有する。具体
的には、セレクト信号６１８が”１”の時に、Ｑ７〜Ｑ
１を選択することになる。これにより、Ａ２３〜Ａ１７
信号がＱ７〜Ｑ１信号に交換され、アドレス信号が変更
されることになる。アドレスデコーダ６３０が、この変
更されたアドレス信号をデコードすることにより、ＲＡ
Ｍ６３２に対するデータアクセスが可能となる。

【０００６】図１５には、ＩＯＷ４６１信号を生成する
ための回路の一例が示される。この回路は、デコーダ６
４０、ＡＮＤ回路６４２、６４４、Ｄフィリップフロッ
プ（以下、ＤＦＦと呼ぶ）６４６を含んで構成される。
そして、デコーダ６４０にはアドレス信号Ａ１５〜Ａ０
が入力され、Ａ１５〜Ａ０が”４６１Ｈ”である場合
に”１”を出力することになる。また、ＡＮＤ回路６４
２には、バスコントロール信号であるＭ／ＩＯ＃信号、
Ｄ／Ｃ＃信号、Ｗ／Ｒ＃信号（＃は”０”レベルでアサ
ートであることを示す）が入力され、これによりＣＰＵ
からの命令がＩ／Ｏ命令であり、しかも書き込みモード
である場合に”１”を出力することになる。そして、Ａ
ＮＤ回路６４４にはデコーダ６４０、ＡＮＤ回路６４２
の出力と、ＡＤＳ＃信号をＤＦＦ６４６でサンプルした
信号が入力され、これによりＩＯＷ４６１信号が生成さ
れる。このように、ＩＯＷ４６１信号は、ＣＰＵから入
力されるアドレス信号Ａ１５〜Ａ０が”４６１Ｈ”であ
り、ＣＰＵからの命令がメモリ命令ではなくＩ／Ｏ命令
である場合にアサートされることになる。

【０００７】図１６（Ａ）には、図１４に示す回路の動
作を示すフローチャートが示される。図１６（Ａ）に示
すように、ステップＡ１でＣＰＵがウィンドウ領域（８
００００〜９ＦＦＦＦ）にアクセスすると、ステップＡ
２に示すようにＡＮＤ回路６１６の出力であるセレクト
信号６１８が”１”となり、ステップＡ３でＸＡ２３〜
ＸＡ１７にＱ７〜Ｑ１信号が出力される。これにより、
ステップＡ４に示すように、ＸＡ２３〜ＸＡ１７に示す
ＲＡＭのアドレスがアクセスされることになる。図１６
（Ｂ）には、ＣＰＵがウィンドウ領域（８００００〜９
ＦＦＦＦ）にアクセスした時のアドレス信号が示され、
図１６（Ｃ）には、セレクタ６２０による変更後のアド
レス信号が示される。また、図１６（Ｄ）には、例えば
Ｑ７〜Ｑ１が（２０）の時の変更後のアドレス信号が示
される。この変更処理により、プロテクトモード空間上
の領域（２０００００〜２１ＦＦＦＦ）がアクセス可能
なアクセス領域に設定されることになる。

【０００８】以上説明した構成・動作の回路を用いて、
従来は、上述のＲＡＭウィンドウ処理等のアクセス領域
変更処理を実現していた。

【０００９】

【発明が解決しようとする課題】しかし、図１４から明
らかなように、この従来手法には、ハードウェアが大規
模化、複雑化してしまうという問題があった。即ち、こ
の従来手法では、アクセス領域変更処理を行うために、
セレクト信号生成回路６１２、セレクタ６２０等のハー
ドウェアが新たに必要となるという問題が生じた。

【００１０】また、この従来手法では、図１４に示すよ
うに、ＣＰＵ等から入力されるアドレス信号とアドレス
デコーダ６３０との間にセレクタ６２０が介在すること
になる。そして、セレクタ６２０に入力されるセレクト
信号６１８は、セレクト信号生成回路６１２によりアド
レス信号をデコードすることにより生成される。このた
め、アドレス信号がアドレスデコーダ６３０に入力され
るまでの時間の遅れが大きくなり、ＲＡＭ６３２に対す
るデータアクセスのパフォーマンスが非常に低下すると
いう問題が生じた。特に、近年、パーソナルコンピュー
タシステムの分野では、ＣＰＵの高速化に伴い、システ
ムに要求される動作速度も非常に高まってきている。例
えば、基準クロックが６６ＭＨＺであるパーソナルナル
コンピュータシステムでは非常に速い速度でＲＡＭから
のデータを読み出す必要があり、アドレスデコーダ６３
０、ＲＡＭ６３２に要求されるスペックが非常に厳しい
ものとなる。そして、アドレス信号ラインとアドレスデ
コーダ６３０の間に、このようなセレクト信号生成回路
６１２、セレクタ６２０が介在すると、この要求される
スペックが更に厳しいものとなるという問題が生じた。
特に、この（８００００〜９ＦＦＦＦ）の付近のアドレ
ス領域は、通常、頻繁にアクセスされる領域であるた
め、問題は大きい。

【００１１】更に、例えば、ハードウェア、ソフトウェ
アの占める市場規模が非常に大きい第１のコンピュータ
アーキテクチャと比較的中規模の第２のコンピュータア
ーキテクチャがあったとする。すると、第２のアーキテ
クチャに準ずるハードウェア装置、前記ハードウェア装
置を構成する要素部品は、ソフトウェアの開発規模が小
さくなり、第１のアーキテクチャに比べて潤沢に供給さ
れないという市場原理を否定できない。そして、今、仮
に第１のアーキテクチャにより構成されるメモリコント
ローラＩＣと第２のアーキテクチャにより構成されるメ
モリコントローラＩＣが存在したとする。すると、第１
のアーキテクチャによるメモリコントローラＩＣは、上
述のように市場規模が大きいため、メモリコントローラ
に内蔵されるキャッシュコントローラ、ＰＣＩコントロ
ーラ等が非常に高性能である場合が多い。従って、第２
のアーキテクチャにしたがった命令体系により支配され
るコンピュータシステム、情報処理装置においても、こ
のような第１のアーキテクチャにより構成されるメモリ
コントローラＩＣを利用したいという要請があった。

【００１２】しかし、第１のアーキテクチャに対応して
いて、最新のキャッシュコントローラ、ＰＣＩコントロ
ーラ等を内蔵するメモリコントローラは比較的早期に開
発され、潤沢に入手できるのであるが、Ｉ／Ｏ命令、メ
モリマップ等の互換性の問題から容易には転用すること
ができないという問題がある（なお、ＰＣＩコントロー
ラによりコントロールされるＰＣＩバスとは、高速性、
汎用性、将来的な拡張性を備え、業界内で一定の標準化
が図られた３２ビットあるいは６４ビットのバスであ
り、アドレスとデータがマルチプレクスされたバスであ
る）。例えば、上述のＲＡＭウィンドウ処理について
も、第２のアーキテクチャの命令体系ではサポートされ
ているが、前述の第１のアーキテクチャによるメモリコ
ントローラＩＣではサポートされていない。即ち、具体
的には、第１のアーキテクチャでは、ポートレジスタ６
１０を制御するためのＩ／Ｏ命令についてはサポートさ
れておらず、また、第１のアーキテクチャによるメモリ
コントローラＩＣには、図１４に示すようなセレクト信
号生成回路６１２、セレクタ６２０等は内蔵されていな
い。従って、このような従来の手法では、高速で性能の
高いメモリコントローラＩＣを、第２のアーキテクチャ
にしたがった命令体系に適合させることができなかった
という問題があった。

【００１３】本発明は、以上の問題点を解決すべくなさ
れたものであり、この目的とするところは、記憶手段に
対するデータアクセスのパフォーマンスをあまり低下せ
ずにＲＡＭウィンドウ処理等のアクセス領域変更処理を
エミュレートできる情報処理装置を提供することにあ
る。

【００１４】

【課題を解決するための手段及び作用】上記目的を達成
するために、請求項１の発明は、中央制御手段と記憶手
段とを少なくとも含む情報処理装置であって、メモリ空
間上のウィンドウ領域を介して前記記憶手段にアクセス
される領域であるアクセス領域をメモリ空間上の前記ウ
ィンドウ領域を含む領域間で変更する命令が前記中央制
御手段により発行されると、該変更命令を受け付けると
共に前記中央制御手段に対して最優先割り込みを発生す
る手段と、前記割り込みによって起動され、変更前のア
クセス領域と変更後のアクセス領域のアドレス情報に応
じて設定された状態遷移パターンに基づいて所定の処理
を行うハンドラ手段とを少なくとも含むことを特徴とす
る。

【００１５】請求項１の発明によれば、アクセス領域を
ウィンドウ領域とウインドウ領域を含む領域間で変更す
る命令が中央制御手段により発行されると、中央制御手
段に対して最優先割り込みが発生される。そして、この
割り込みによって起動されたハンドラ手段は、変更前の
アクセス領域と変更後のアクセス領域のアドレス情報に
応じて設定された状態遷移パターンに基づいて所定の処
理を行うことになる。従って、本発明によれば、ＲＡＭ
ウィンドウ処理等のアクセス領域変更処理を、最優先割
り込みにより起動されるハンドラー手段により行うこと
が可能となる。これにより、従来、必要とされていた所
定のハードウェア装置を用意する必要がなくなる。ま
た、ハンドラ手段による前記所定の処理は、変更前のア
クセス領域と変更後のアドレス情報に応じて設定された
状態遷移パターンに基づいて行われる。従って、中央制
御手段の命令により、アクセス領域が種々の領域に変更
されても、その時の状態遷移が上記の状態遷移パターン
に適合する限り、正常な動作が保証されることになる。

【００１６】また、請求項２の発明は、請求項１におい
て、前記ハンドラ手段が、前記状態遷移パターンに基づ
いて、前記アクセス領域を前記ウィンドウ領域と前記メ
モリ空間上の前記ウインドウ領域以外の他の領域との間
で変更する命令が前記中央制御手段により発行された場
合には、前記ウィンドウ領域と前記他の領域との間でデ
ータの交換処理を行うことを特徴とする。

【００１７】請求項２の発明によれば、アクセス領域が
ウィンドウ領域とウィンドウ領域以外の他の領域との間
で変更される命令がされた場合には、ウィンドウ領域に
格納されているデータが他の領域に転送されるととも
に、他の領域に格納されているデータがウィンドウ領域
に転送されるデータの交換処理が行われることになる。
これにより、アクセス領域がウィンドウ領域から他の領
域に変更された場合には、ウィンドウ領域を介して他の
領域のデータに対する読み出し、書き込み動作が可能と
なる。一方、この状態でアクセス領域が他の領域からウ
ィンドウ領域に変更された場合には、ウィンドウ領域を
介して元々ウィンドウ領域に格納されていたデータにア
クセスすることが可能となる。

【００１８】また、請求項３の発明は、請求項１又は２
のいずれかにおいて、前記ハンドラ手段が、前記状態遷
移パターンに基づいて、前記アクセス領域を前記ウィン
ドウ領域と前記メモリ空間上のエミュレート禁止領域と
の間で変更する命令が前記中央制御手段により発行され
た場合には、前記アクセス領域に対するアクセスを不可
にする又は可にする処理を行うことを特徴とする。

【００１９】請求項３の発明によれば、アクセス領域が
ウィンドウ領域からエミュレート禁止領域に変更された
場合には、アクセス領域に対するデータアクセスが不可
になる。これにより、ウィンドウ領域を介してデータア
クセスしてもデータの書き込み、あるいは、正しいデー
タの読み出しができなくなる。また、アクセス領域がエ
ミュレート禁止領域からウィンドウ領域に変更された場
合には、アクセス領域に対するデータアクセスが可能と
なる。これにより、ウィンドウ領域を介してデータアク
セスすると、そのままデータの読み出し、書き込みが可
能となる。

【００２０】また、請求項４の発明は、請求項１乃至３
のいずれかにおいて、前記ハンドラ手段が、前記状態遷
移パターンに基づいて、前記アクセス領域を前記メモリ
空間上の前記ウインドウ領域以外の第１、第２の他の領
域間で変更する命令が前記中央制御手段により発行され
た場合には、前記第１の他の領域と前記ウィンドウ領域
との間でデータの交換処理を行い、前記ウィンドウ領域
と前記第２の他の領域との間でデータの交換処理を行う
ことを特徴とする。

【００２１】請求項４の発明によれば、アクセス領域が
第１、第２の他の領域間で変更された場合には、第１の
他の領域とウィンドウ領域との間でデータの交換処理が
行われ、ウィンドウ領域と第２の他の領域との間でデー
タの交換処理が行われる。従って、アクセス領域を第１
の他の領域から第２の他の領域に変更した場合には、ウ
ィンドウ領域を介して第２の他の領域に対するデータの
読み出し、書き込みが可能となる。

【００２２】また、請求項５の発明は、請求項１乃至４
のいずれかにおいて、前記ハンドラ手段が、前記状態遷
移パターンに基づいて、前記アクセス領域を前記メモリ
空間上の前記ウインドウ領域以外の他の領域と前記メモ
リ空間上のエミュレート禁止領域との間で変更する命令
が前記中央制御手段により発行された場合には、前記他
の領域と前記ウインドウ領域との間でデータの交換処理
を行い、前記アクセス領域に対するアクセスを不可にす
る又は可にする処理を行うことを特徴とする。

【００２３】請求項５の発明によれば、アクセス領域
が、他の領域からエミュレート禁止領域に変更された場
合には、他の領域とウィンドウ領域との間でデータの交
換処理が行われ、アクセス領域に対するアクセスが不可
となる。これにより、元々、他の領域に格納されていた
データが保存されるとともに、ウィンドウ領域を介して
データアクセスしても、データの書き込み、あるいは、
正しいデータの読み出しができなくなる。また、アクセ
ス領域が、エミュレート禁止領域から他の領域に変更さ
れた場合には、アクセス領域に対するアクセスが可に設
定し、他の領域とウィンドウ領域との間でデータの交換
処理が行われる。これにより、ウィンドウ領域を介して
データアクセスすると、そのままデータの書き込み、読
み出しが可能となる。

【００２４】また、請求項６の発明は、請求項１乃至５
のいずれかにおいて、前記ハンドラ手段が、前記状態遷
移パターンに基づいて、前記アクセス領域をメモリ空間
上のエミュレート禁止領域間で変更する命令又は前記ウ
ィンドウ領域間で変更する命令が前記中央制御手段によ
り発行された場合には、何も処理を行わないことを特徴
とする。

【００２５】請求項６の発明によれば、アクセス領域
が、第１のエミュレート禁止領域から第２のエミュレー
ト禁止領域に変更されたり、ウィンドウ領域間で変更さ
れた場合には、何も処理が行われない。これにより、例
えば、第１のエミュレート禁止領域から第２のエミュレ
ート禁止領域に変更された場合には、データアクセス不
可の状態のままとなり、ウィンドウ領域間で変更された
場合には、ウィンドウ領域を介してそのままデータの読
み出しが可能となる。

【００２６】また、請求項７の発明は、請求項１乃至６
のいずれかにおいて、前記ウィンドウ領域はリアルモー
ド空間に属し、前記他の領域はプロテクトモード空間に
属することを特徴とする。

【００２７】請求項７の発明によれば、リアルモード空
間に属するウィンドウ領域を介して、プロテクトモード
空間に属する他の領域にデータアクセスすることが可能
となる。これにより、中央制御手段等は、リアルモード
空間のみならずプロテクトモード空間についてもアドレ
ス制御することが可能となり、広い範囲のアドレス空間
を取り扱うことが可能となる。

【００２８】また、請求項８の発明は、請求項１乃至７
のいずれかにおいて、前記ハンドラ手段により行われる
データ転送処理が、データの交換処理ではなくデータを
アクセス領域変更先の領域に複写する複写処理により行
われることを特徴とする。

【００２９】請求項８の発明によれば、データの転送
が、交換処理ではなく複写処理により行われる。これに
より、データの転送を高速に行うことが可能となる。

【００３０】また、請求項９の発明は、請求項１乃至８
のいずれかにおいて、前記中央制御手段により発行され
る前記変更命令が、アクセス領域変更用のＩ／Ｏポート
に格納されたアクセス領域変更情報の書き換え命令であ
ることを特徴とする。

【００３１】請求項９の発明によれば、中央制御手段の
命令により、アクセス領域変更用のＩ／Ｏポートに格納
されたアクセス領域変更情報が書き換えられ、これによ
りアクセス領域の変更処理が行われる。従って、このア
クセス領域変更情報が書き換えられたか否かを検出する
だけで、中央制御手段からアクセス領域の変更命令が発
行されたか否かを判断することができる。

【００３２】請求項１０の発明は、請求項１乃至９のい
ずれかにおいて、前記ウィンドウ領域がＲＡＭウィンド
ウ領域であることを特徴とする。

【００３３】請求項１０の発明によれば、ＲＡＭウィン
ドウ処理について、従来、必要とされたハードウェア装
置を用意することなく当該処理をエミュレートすること
が可能となる。これにより、ＲＡＭウィンドウ処理をサ
ポートしていない第１のアーキテクチャの制御デバイス
を、第２のアーキテクチャにしたがった命令体系の装置
において使用すること等が可能となる。

【００３４】また、請求項１１の発明は、請求項１乃至
１０のいずれかにおいて、前記最優先割り込み発生手段
により発生される前記割り込みにより前記中央制御手段
の制御モードが所定システムにより管理される制御モー
ドに移行され、該制御モードにおいて前記ハンドラ手段
が制御可能なメモリ領域に前記状態遷移パターンが格納
されていることを特徴とする。

【００３５】請求項１１の発明によれば、ハンドラ手段
には、独自に用意された制御モードが用意され、この独
自の制御モードにおいて制御可能なメモリ領域に、前記
状態遷移パターンを格納することが可能となる。従っ
て、ハンドラ手段は任意のアドレス領域に前記状態遷移
パターンを格納でき、独自の制御モードでメモリ管理を
行うことができる。

【００３６】また、請求項１２の発明は、請求項１乃至
１１のいずれかにおいて、前記最優先割り込み発生手段
により発生される割り込みが、前記中央制御手段をＳＭ
Ｍモードに移行させるためのＳＭＩ割り込みであること
を特徴とする。

【００３７】請求項１２の発明によれば、多くのアプリ
ケーションプログラムが既に使用していることが想定さ
れるＮＭＩや通常の割り込みＩＮＴを使用する必要がな
くなるため、互換性の維持に最適なものとなる。

【００３８】また、請求項１３の発明は、請求項１乃至
１２のいずれかにおいて、前記アクセス領域の変更命令
が、前記記憶手段間でのバンク切り替え命令であること
を特徴とする。

【００３９】請求項１３の発明によれば、アクセス領域
を複数の記憶手段間で変更するバンク切り替え処理のエ
ミュレートが可能となり、ウィンドウ領域を介して複数
の記憶手段にデータアクセスすることが可能となる。

【００４０】

【実施例】以下、本発明の実施例について説明する。

【００４１】１．装置全体の説明 図１には、本実施例に係るコンピュータシステムの全体
の機能的ブロック図が示される。なお、このコンピュー
タシステムは第２のアーキテクチャにしたがった命令体
系により制御されている。なお、以下、情報処理装置と
してコンピュータシステム（パーソナルコンピュータシ
ステム）を例にとり説明を行う。

【００４２】ＣＰＵ１およびキャッシュメモリ３はＣＰ
Ｕバス５によってメモリコントローラ１１に接続されて
いる。メモリコントローラ１１は第１のアーキテクチャ
に対応するよう設計された標準品ＩＣである。本実施例
においては、ＣＰＵ１はインテル社製のＰｅｎｔｉｕｍ
（商標名）と呼ばれるＣＰＵを用いている。このＣＰＵ
は、パイプライン処理等により高機能化が図られれたＣ
ＰＵである。また、メモリコントローラ１１は、同じく
インテル社製の８２４３４ＬＸ、即ちＰＣＭＣ（商標
名）を用いている。これ以外に、図示しない、バスバッ
ファとしてインテル社製の８２４３３ＬＸ ＬＢＸがあ
るが本発明に直接関係しないため説明は省く。

【００４３】メモリコントローラ１１の内部には前記キ
ャッシュメモリ３を制御するキャッシュコントローラ１
３、ＣＰＵバス５によって接続され、高速に動作するＲ
ＡＭ２１を制御するＲＡＭコントローラ１５、ＲＯＭコ
ントローラ１６、メモリ設定レジスタ１７、ＰＣＩバス
２３を制御するＰＣＩコントローラ１９等が内蔵されて
いる。そして、メモリコントローラ１１は、第１のアー
キテクチャにしたがった標準品ＩＣであるため、前述の
図１４に示したようなセレクト信号生成回路６１２、セ
レクタ６２０等の回路は内蔵されておらず、従って、Ｒ
ＡＭウィンドウ処理等を行うことはできない。一方、こ
のメモリコントローラ１１では、上述の回路を内蔵して
いないため、ＣＰＵ１からのアドレス信号を高速にアド
レスデコーダ６３０に入力することが可能となる。これ
によりアドレスデコーダ６３０、ＲＡＭ６３２等に要求
されるスペックを緩和することができる。

【００４４】メモリ設定レジスタ１７では、第１のアー
キテクチャに準じた操作によって、ＲＡＭ２１のメモリ
マッピングおよび各メモリアドレスにマッピングされた
ＲＡＭ２１、ＶＲＡＭ３３、ＲＯＭ４３に対し、リー
ド、ライト、キャッシュの可否が設定される。メモリ設
定レジスタ１７はメモリコントローラ１１の各種設定を
行うｃｏｎｆｉｇレジスタ（図示せず）の一部である。
なお、ＣＰＵ（Ｐｅｎｔｉｕｍ）１の動作を一時的に停
止させるＨＯＬＤ信号７、ＩＮＩＴ信号９（ＣＰＵ１へ
のリセット指示信号）は、ともにメモリコントローラ１
１によって制御されるている。

【００４５】ＰＣＩバス２３には高速、大容量データ転
送が要求されるデバイスであるＶＲＡＭ３３、ＨＤＤ３
７が接続される。そして、ＶＲＡＭ３３のデータは図示
しない表示部によって表示される。

【００４６】更に、ＰＣＩバス２３には、本実施例の要
部の１つであるサブコントローラ２５が接続されてい
る。メモリコントローラ１１は前述のように第１のアー
キテクチャ用に設計されたコントローラであるから、Ｃ
ＰＵ１から発せられる第２のアーキテクチャに準拠した
Ｉ／Ｏ命令を受け取ることができない。よってサブコン
トローラ２５内のＩ／Ｏ受付手段３０によってＩ／Ｏ命
令を受け取り（ＣＰＵ１の命令はコントローラ１１を素
通りすることができ、これによりＰＣＩバス２３、従来
バス４１に接続されたデバイスが該命令を直接受け取る
ことが可能である）、Ｉ／Ｏ受付手段３０がその内容に
したがってＳＭＩステータス２９に要因をセットすると
同時にＳＭＩ発生手段２７がＳＭＩ信号３１によってＣ
ＰＵ１にＳＭＩを通知する。つまり従来ハードウェアロ
ジックによって行われていた処理を、ＳＭＩ（システム
マネジメントインタラプト）と呼ばれる割り込み処理に
よってＣＰＵ１内のハンドラ手段２６に代行させる。こ
のように本実施例では、メモリ制御に関するＩ／Ｏ命令
をエミュレートすることが可能となる。なお、ＳＭＩ処
理についての詳細は後述する。

【００４７】ＰＣＩバス２３はブリッジ回路３９を介し
て比較的低速で従来のデバイスとの互換性を持つ従来バ
ス４１と接続され、従来バス４１にはＢＩＯＳ等を格納
するＲＯＭ４３、ＦＤＤ４７、キーボード等の入力部４
９等が接続される。

【００４８】図２は本実施例におけるＩ／Ｏ命令、メモ
リマッピング等のエミュレーションの概念を説明する図
である。第２のアーキテクチャ用に設計されたアプリケ
ーションプログラム８０によるＩ／Ｏ命令が発生する
と、ＯＳ８２は特に意識せず命令をそのままハードウェ
ア８４に伝える。ハードウェア８４（ＢＩＯＳを含む）
ではエミュレート手段８６（図１のサブコントローラ２
５により起動されるＳＭＩに相当）が、受けた命令をハ
ード変更部分８８（図１のメモリコントローラ１１等）
が動作できるようにエミュレートし、ハード変更部分８
８は当初の命令に準じた動作が可能になる。このように
ハードウェア８４内部においてエミュレート動作を行う
と、アプリケーションプログラム８０、ＯＳ８２に対す
る第２のアーキテクチャの互換性を確保できる上、動作
も高速になる。

【００４９】２．アクセス領域変更（ＲＡＭウィンド
ウ）処理のエミュレーション 次に、本実施例によるアクセス領域変更処理について、
図３に示すフローチャートを用いて説明する。なお、以
下では、アクセス領域変更処理としてＲＡＭウィンドウ
処理を例にとり説明を行う。

【００５０】まず、ステップＢ１で電源が立ち上がる
と、ステップＢ２に示すようにウィンドウ領域（８００
００〜９ＦＦＦＦ）がデータアクセス（Ｒ／Ｗ）可に設
定される。具体的には、メモリ設定レジスタ１７（Ｃｏ
ｎｆｉｇレジスタの一部）の設定を変更し、ウィンドウ
領域（８００００〜９ＦＦＦＦ）への割り当てを、ＰＣ
ＩバスではなくＲＡＭに設定する処理が行われる。次
に、ステップＢ３に示すように、アクセス領域変更用の
Ｉ／Ｏポートレジスタ（以下、ＲＡＭウィンドウレジス
タと呼ぶ）に格納されるアクセス領域変更情報を、初期
値である（０８）に設定する。このポートレジスタは例
えばＩ／Ｏアドレス（４６１）に配置されるレジスタで
ある。

【００５１】次に、ステップＢ４に示すように、ＣＰＵ
１が、ＲＡＭウィンドウレジスタ（ポート４６１）に格
納されたアクセス領域変更情報を書き換える命令を発行
したか否かが、ＩＯＷ４６１信号に基づいて判断され
る。この場合のＣＰＵ１からのＩ／Ｏ命令の受け付けは
Ｉ／Ｏ受付手段３０により行われる。そして、書き換え
たと判断された場合にはステップＢ５に示すように、最
優先割り込みであるＳＭＩ信号３１がＳＭＩ発生手段２
７により発生される。これにより、ＣＰＵ１の制御モー
ドがＳＭＭ（システムマネージメントモード）に移行
し、ハンドラ手段２６が所定の処理を行うことになる。
この場合、ハンドラ手段２６は、ステップＢ６に示すよ
うに、変更前のアクセス領域のアドレス情報と、変更後
のアクセス領域のアドレス情報を比較・判断する。そし
て、この判断結果に基づいて、次に遷移すべき状態を選
択する。これらの遷移すべき状態遷移パターンとして
は、例えば図３に示すように（１）〜（９）の９パター
ンが考えられる。そして、この状態遷移パターン（１）
〜（９）のいずれかを選択した後に、ステップＢ４に再
び戻ることになる。

【００５２】さて、ＣＰＵ１が、アドレス信号によりウ
ィンドウ領域（８００００〜９ＦＦＦＦ）を指定した場
合に、このウィンドウ領域を介してＣＰＵ１が実際にデ
ータアクセスできる領域であるアクセス領域は、ＲＡＭ
ウィンドウレジスタに格納されるアクセス領域変更情報
により以下の３つの領域Ａ、Ｂ、Ｃに切り替わる。

【００５３】領域Ａ：プロテクトモード空間上の領域で
あり、例えば図４（Ａ）における領域１０２（１０００
００〜１１ＦＦＦＦ）がこれに相当する。この領域は、
ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が例えば（１０）であり、ＣＰＵ１が（８０００
０〜９ＦＦＦＦ）をアドレス信号により指定した場合に
アクセスされる領域である。

【００５４】領域Ｂ：リアルモード空間上でのＲＡＭウ
ィンドウ領域１００（８００００〜９ＦＦＦＦ）であ
る。ＲＡＭウィンドウレジスタに格納されるアクセス領
域変更情報が（０８）であり、ＣＰＵ１が（８００００
〜９ＦＦＦＦ）をアドレス信号により指定した場合に、
ＣＰＵ１の指示通りアクセスされる領域である。

【００５５】領域Ｃ：エミュレート禁止領域であり、本
実施例におけるエミュレーション処理において、ＲＡＭ
ウィンドウ領域を介してアクセスするエミュレーション
処理を行うことを禁止している領域である。例えば、本
実施例では、図４（Ａ）におけるＢＩＯＳＲＯＭ領域
（Ｅ８０００〜１０００００）、あるいは、ＲＡＭ領域
を越えた領域（ＦＥ００００〜ＦＦＦＦＦＦ）等を、こ
のエミュレーション禁止領域に設定している。

【００５６】これらの、領域Ａ、Ｂ、Ｃ間の状態遷移図
が図４（Ｂ）に示される。ＳＭＩ処理では、（１）〜
（９）の状態遷移パターンに基づいて以下に説明する所
定処理が行われることになる。以下、これらの状態遷移
パターン（１）〜（９）及び対応するＳＭＩ処理につい
て説明する。

【００５７】（１）領域Ｂから領域Ａへの遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、ＲＡＭウィンドウ領域１００を示すものか
ら、プロテクトモード空間上領域（例えば領域１０２）
を示すものに変更された場合の遷移である。この場合に
は、ＲＡＭウィンドウ領域１００に格納されたデータを
プロテクトモード空間上領域１０２に転送すると共に、
プロテクトモード空間上領域１０２に格納されたデータ
をＲＡＭウィンドウ領域１００に転送する処理、即ちＲ
ＡＭウィンドウ領域１００とプロテクトモード空間上領
域１０２との間でデータの交換処理が行われる。

【００５８】（２）領域Ａから領域Ｂへの遷移 上記（１）と逆の遷移である。この場合にも、ＲＡＭウ
ィンドウ領域１００とプロテクトモード空間上領域１０
２との間でデータの交換処理が行われる。

【００５９】（３）領域Ｂから領域Ｃへの遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、ＲＡＭウィンドウ領域１００を示すものか
ら、エミュレート禁止領域１０４を示すもの変更された
場合の遷移である。この場合には、ＲＡＭウィンドウ領
域１００を介したデータアクセスを可の状態から不可の
状態に変更する処理が行われる。これにより、ＣＰＵ１
が、このＲＡＭウィンドウ領域１００を介してアクセス
しても、データアクセスができないことになる。これに
より、ＲＡＭウィンドウ領域１００に現在格納されてい
るデータが保護され、データアクセスにより、これらの
データが破壊されることを有効に防止できる。

【００６０】（４）領域Ｃから領域Ｂへの遷移 上記（３）と逆の遷移である。この場合には、ＲＡＭウ
ィンドウ領域１００を介したデータアクセスを不可の状
態から可の状態に変更する処理が行われる。これによ
り、ＣＰＵ１が、ＲＡＭウィンドウ領域１００を介して
アクセスすると、そのままデータアクセスが行われるこ
とになる。

【００６１】（５）プロテクトモード空間上の第１の領
域Ａから第２の領域Ａ’への遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、プロテクトモード空間上の第１の領域（例え
ば領域１０２）を示すものから、プロテクトモード空間
上の第２の領域（例えば領域１０８）を示すものに変更
された場合の遷移である。この場合には、第１の領域１
０２とＲＡＭウィンドウ領域１００のデータを交換して
第１の領域１０２に書き込まれていたデータを第１の領
域１０２に返すと同時に、ＲＡＭウィンドウ領域１００
に書き込まれていたデータをＲＡＭウィンドウ領域１０
０に戻す。次に、第２の領域１０８とＲＡＭウィンドウ
領域１００のデータを交換して、その後にＲＡＭウィン
ドウ領域１００へデータアクセスすると、第２の領域１
０８に書き込まれたデータにアクセスされるように設定
する。

【００６２】（６）領域Ａから領域Ｃへの遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、プロテクトモード空間上領域１０２を示すも
のからエミュレート禁止領域１０４、１０６を示すもの
に変更された場合の遷移である。この場合には、プロテ
クトモード空間上領域１０２とＲＡＭウィンドウ領域１
００との間でデータの交換処理を行った後に、ＲＡＭウ
ィンドウ領域１００を介したデータアクセスを可の状態
から不可の状態に変更する処理が行われる。これによ
り、ＲＡＭウィンドウ領域１００に現在格納されている
データが保護され、データアクセスにより、これらのデ
ータが破壊されることを有効に防止できる。

【００６３】（７）領域Ｃから領域Ａへの遷移 上記（６）と逆の遷移である。この場合には、ＲＡＭウ
ィンドウ領域１００を介したデータアクセスを不可の状
態から可の状態に変更する処理を行った後に、プロテク
トモード空間上領域１０２とＲＡＭウィンドウ領域１０
０との間でデータの交換処理を行う。

【００６４】（８）領域Ｃから領域Ｃへの遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、第１のエミュレート禁止領域を示すものか
ら、第２のエミュレート禁止領域を示すものに変更され
た場合の遷移である。この場合には、ハンドラ手段２６
は何も処理を行わない。

【００６５】（９）領域Ｂから領域Ｂへの遷移 ＲＡＭウィンドウレジスタに格納されるアクセス領域変
更情報が、ＲＡＭウィンドウ領域１００を示したまま変
化しない場合の遷移である。この場合にも、ハンドラ手
段２６は何も処理を行わない。

【００６６】以上のように、本実施例では、変更前のア
クセス領域のアドレス情報と変更後のアクセス領域のア
ドレス情報に応じて設定された９つの状態遷移パターン
（１）〜（９）に基づいて、上記の所定の処理が行われ
る。従って、ＣＰＵ１のアクセス領域変更命令により、
アクセス領域が種々の領域に変更されても、その時の状
態遷移が上記の状態遷移パターンに適合する限り、正常
な動作が保証される。これにより、互換性の非常に高い
ＲＡＭウィンドウ処理のエミュレーションが可能とな
る。

【００６７】３．具体例 以下に、本実施例の動作の具体例について説明する。

【００６８】Ａ．図５（Ａ）、図６には、ＲＡＭウィン
ドウレジスタに格納されたアクセス領域変更情報が（０
８）から（１０）に切り替わり、その後に（１０）から
（０８）に戻る場合の模式図、フローチャートが示され
る。

【００６９】図６のステップＣ１で、ＲＡＭウィンドウ
レジスタの内容が（０８）から（１０）に書き換えられ
ると、ステップＣ２に示すようにＳＭＩ処理が行われ、
ＲＡＭウィンドウ領域（８００００〜９ＦＦＦＦ）のデ
ータがプロテクトモード空間上領域（１０００００〜１
１ＦＦＦＦ）に退避される。そして、これと同時に、プ
ロテクトモード空間上領域（１０００００〜１１ＦＦＦ
Ｆ）のデータがＲＡＭウィンドウ領域（８００００〜９
ＦＦＦＦ）に転送される。以上の処理は、図４（Ｂ）に
おける状態遷移パターン（１）に相当する。図５（Ａ）
には、この動作の様子が視覚的に示されている。

【００７０】この状態で、ステップＣ３に示すように、
ＣＰＵ１がＲＡＭウィンドウ領域（８００００〜９ＦＦ
ＦＦ）にアクセス（Ｒ／Ｗ）すると、いままでプロテク
トモード空間上領域（１０００００〜１１ＦＦＦＦ）に
格納されていたデータにアクセスすることができる。よ
って、ＣＰＵ１からは、ＲＡＭウィンドウを介してプロ
テクトモード空間上領域（１０００００〜１１ＦＦＦ
Ｆ）をアクセスしているように見え、ＲＡＭウィンドウ
処理がエミュレートされたことになる。

【００７１】次に、ステップＣ４で、ＲＡＭウィンドウ
レジスタの内容が（１０）から（０８）に書き換えられ
ると、ステップＣ５に示すようにＳＭＩ処理が行われ、
プロテクトモード空間上領域（１０００００〜１１ＦＦ
ＦＦ）のデータがＲＡＭウィンドウ領域（８００００〜
９ＦＦＦＦ）に戻される。また、ＲＡＭウィンドウ領域
（８００００〜９ＦＦＦＦ）のデータがプロテクトモー
ド空間上領域（１０００００〜１１ＦＦＦＦ）に戻され
る。以上の処理は、図４（Ｂ）における状態遷移パター
ン（２）に相当する。なお、この場合に、最初にＲＡＭ
ウィンドウ領域に記憶されていたデータは、（８０００
０〜９ＦＦＦＦ）の領域に保存されていることになる。

【００７２】Ｂ．図５（Ｂ）、図７には、ＲＡＭウィン
ドウレジスタに格納されたアクセス領域変更情報が（０
８）から（０Ｅ）（ＢＩＯＳ領域）又は（ＦＦ）（ＲＡ
Ｍ領域を越えた領域）に切り替わり、その後に元の（０
８）に戻る場合の模式図、フローチャートが示される。

【００７３】ＢＩＯＳ領域（０Ｅ）とＲＡＭ領域を越え
た領域（ＦＦ）は、ともに、ＲＡＭウィンドウを介して
アクセスしても正しくアクセスできないように設定され
ているエミュレート禁止領域であり、これらに対しては
同一の処理が行われる。

【００７４】図７のステップＤ１で、ＲＡＭウィンドウ
レジスタの内容が（０８）から（０Ｅ）（又はＦＦ）に
書き換えられると、ステップＤ２に示すＳＭＩ処理が行
われ、ＲＡＭウィンドウ領域（８００００〜９ＦＦＦ
Ｆ）に対するデータアクセス可の状態が、データアクセ
ス不可の状態に切り替えられる処理が行われる。以上の
処理は、図４（Ｂ）における状態遷移パターン（３）に
相当する。図５（Ｂ）には、この様子が視覚的に示され
ている。

【００７５】この状態で、ステップＤ３に示すように、
ＣＰＵ１がＲＡＭウィンドウ領域（８００００〜９ＦＦ
ＦＦ）にアクセス（Ｒ／Ｗ）しても、データの書き込み
を行うことはできず、また、正しいデータの読み出しを
行うことはできない。

【００７６】次に、ステップＤ４で、ＲＡＭウィンドウ
レジスタの内容が（０Ｅ）（又はＦＦ）から（０８）に
書き換えられると、ステップＤ５に示すようにＳＭＩ処
理が行われ、ＲＡＭウィンドウ領域（８００００〜９Ｆ
ＦＦＦ）に対するデータアクセス不可の状態が、データ
アクセス可の状態に切り替えられる処理が行われる。以
上の処理は、図４（Ｂ）における状態遷移パターン
（４）に相当する。

【００７７】４．ＳＭＩ処理次に、ＳＭＩ処理について
詳述する。ＳＭＩはインテル社製ＣＰＵ、ＳＬ Ｅｎｈ
ａｎｃｅｄ４８６（商標名）、Ｐｅｎｔｉｕｍ（商標
名）等でサポートされたＳＭＭ（システムマネジメント
モード）に移行する際の割り込みである。ＳＭＭはリア
ルモード、プロテクトモード、仮想８６モードとは別の
制御用モードである。ＳＭＭの動作は概略は以下のよう
になる。

【００７８】（１）レジスタ内容を退避し、ＳＭＭ用の
ものに切り替える。

【００７９】（２）メモリ空間を独自に用意されたハー
ドウェア環境であるＳＭＲＡＭに切り替える。

【００８０】（３）独自の命令体系によるＳＭＭハンド
ラによってＳＭＩ発生要因を検出し、指定された処理を
実行する。

【００８１】（４）ＲＳＭ（レジューム）命令によって
ＳＭＭを抜け、レジスタ内容、メモリ空間を復帰する。

【００８２】ＳＭＩのメリットとしては、例えば次のも
のが挙げられる。

【００８３】（１）ＮＭＩ（ノンマスカブルインタラプ
ト）や通常の割り込み（ＩＮＴ）は第２のアーキテクチ
ャに対応するアプリケーションプログラムが使用してい
る場合が想定され、むやみに他の機能を割り当てること
は互換性の維持に反するのに対し、ＳＭＩは歴史が浅く
アプリケーションプログラムが使用する可能性はゼロで
ある。

【００８４】（２）ＣＰＵが現在どの動作モードにあっ
てもＳＭＭ内では同一の命令体系によるＳＭＭハンドラ
が使用できるため、開発が容易である。

【００８５】（３）例えばＮＭＩ等の他の割り込み処理
では、ジャンプアドレス（割り込みに対応した処理を行
うルーチンが格納されたアドレス）が、アプリケーショ
ンプログラム等で容易に書き替えができるアドレス領
域、例えば（８〜０Ｂ）に格納されている。従って、ア
プリケーションプログラム等により、このアドレス領域
が書き換えられてしまうと、割り込み処理が不可能とな
る事態が生じる。これに対して、ＳＭＩでは、ジャンプ
アドレスはＳＭＲＡＭ上にあり、ＳＭＭハンドラでなけ
れば、つまりＳＭＭに入っていなければ書き換えること
がきないという優位点を持っている。

【００８６】（４）ＳＭＩが発生するとＳＭＩＡＣＴ＃
信号がＣＰＵより出力され、ハードウェア的にＳＭＩル
ーチンに入ったことを検出できる。このため、任意のア
ドレスにＳＭＩ用のＲＡＭであるＳＭＲＡＭを配置でき
るとともに、ハードウェア的な処理をＳＭＩＡＣＴ＃信
号をトリガーにして行うこともできる。

【００８７】以上のような特徴を持つＳＭＩは電源制御
用の特別割り込み手段として最新のインテル社製ＣＰＵ
に備えられた機能であるが、本実施例では、それを互換
性維持のために利用したところに特徴がある。

【００８８】図８を用いて本実施例に即したＳＭＩ処理
の動作原理を説明する。Ｓ１０で要因（Ｉ／Ｏ命令）が
発生すると、Ｓ１１でＩ／Ｏ受付手段３０がそれを受け
取り、ハードウェアロジックによって、ＳＭＩステータ
ス２９中の要因レジスタに要因をセットし、Ｓ１２でＳ
ＭＩを発生する。Ｓ１３でＳＭＭモードに移行し、ＳＭ
Ｍハンドラが要因レジスタを読み取り（要因レジスタは
すべてのＣＰＵモードからＲ／Ｗできるようマッピング
しておく）、要因に応じた処理を行い、Ｓ１４でＲＳＭ
命令によって復帰する。

【００８９】図９には、サブコントローラ２５の詳細な
回路図の一例が示される。Ｉ／Ｏ受付手段３０は、デコ
ーダ２００、ＡＮＤ回路２０２、２０４、２０６、ＤＦ
Ｆ２０８、２１０、２１２を含んで構成される。そし
て、デコーダ２００にはアドレス信号Ａ１５〜Ａ０が入
力され、Ａ１５〜Ａ０が（４６１Ｈ）の場合に信号２１
４が”１”に、（４６３Ｈ）の場合に信号２１６が”
１”になる。また、ＡＮＤ回路２０２には、バスコント
ロール信号であるＭ／ＩＯ＃信号、Ｄ／Ｃ＃信号、Ｗ／
Ｒ＃信号が入力され、これによりＣＰＵからの命令がＩ
／Ｏ命令であり、しかも書き込みモードである場合に”
１”を出力することになる。そして、ＡＮＤ回路２０４
には、デコーダ２００、ＡＮＤ回路２０２の出力と、Ａ
ＤＳ＃信号をＤＦＦ２０８でサンプルした信号が入力さ
れ、これによりＩＯＷ４６１信号、ＩＯＷ４６３信号が
生成される。これらのＩＯＷ４６１信号、ＩＯＷ４６３
信号は、ＣＰＵから入力されるアドレス信号Ａ１５〜Ａ
０が各々（４６１）又は（４６３）であり、Ｉ／Ｏ命令
である場合にアサートされることになる。これらのＩＯ
Ｗ４６１信号、ＩＯＷ４６３信号は、ＤＦＦ２１０、２
１２に格納された後に、ＳＭＩステータス２９に出力さ
れる。

【００９０】ＳＭＩステータス２９は、要因レジスタ２
３０、２３２、クロックドインバータ２３４、２３６を
含んで構成される。要因レジスタ２３０、２３２は、Ｉ
／Ｏ受付手段３０からの入力データを要因データとして
格納するレジスタである。即ち、この場合には、ＣＰＵ
１のＩ／Ｏ命令により生成されたＩＯＷ４６１信号、Ｉ
ＯＷ４６３信号が要因データとして要因レジスタ２３
０、２３２に格納される。この場合、本実施例では、Ｉ
ＯＷ４６１信号、要因レジスタ２３０は、ＲＡＭウィン
ドウ処理を示す要因データ、要因レジスタであり、ＩＯ
Ｗ４６３信号、要因レジスタ２３２は、ノーマル解像度
モードから高解像度モードに変更する処理を示す要因デ
ータ、要因レジスタである。これらの、要因レジスタ２
３０、２３２は、ＩＯＷＣ４０信号によりリセットされ
る。また、これらの要因レジスタ２３０、２３２の出力
２３８、２４０は、クロックドインバータ２３４、２３
６を介して、要因判別ポートからのＩＯＲＣ４０信号に
より制御されて、データバスＤＢ０、ＤＢ１に出力され
る。また、要因レジスタ２３０、２３２の出力２３８、
２４０は、ＳＭＩ発生手段２７に出力される。

【００９１】ＳＭＩ発生手段２７は、ＡＮＤ回路２４
２、２４４、ＯＲ回路２４６、ＳＭＩマスクレジスタ２
４８を含んで構成される。そして、信号２３８、２４０
のいずれかが”１”であり、マスクレジスタ２４８によ
りデータがマスクされていない場合には、ＳＭＩ信号を
出力されることになる。

【００９２】以上のように、サブコントローラ２５で
は、ＣＰＵ１から対応するポートに対するＩ／Ｏ命令が
発行されると、このＩ／Ｏ命令が要因データとして要因
レジスタ２３０、２３２に格納されるとともに、ＳＭＩ
信号が発生される。次に、このＳＭＩ信号により起動さ
れたハンドラ手段２６が、要因判別ポートによりＩＯＲ
Ｃ４０信号を制御し、これらの要因データを読む。そし
て、ハンドラ手段２６は、これらの要因データを読み、
更にＩ／Ｏポート（４６１）等のポートのデータを読
み、詳細な要因を判断する。そして、これらの要因デー
タ、ポートに書き込まれたデータに対応した処理を行う
ことになる。この場合の処理は、ＳＭＲＡＭに格納され
た状態遷移パターン（１）〜（９）に基づいて行われる
ことになる。

【００９３】次に、図１０のフローチャートを用いて、
本実施例におけるＳＭＩ処理について、より具体的に説
明する。まず、ステップＥ１で、ＲＡＭウィンドウ処理
のためのＩ／Ｏポート（４６１）に対してＣＰＵ１から
Ｉ／Ｏ命令が出される。すると、サブコントローラ２５
がＩ／Ｏ受付手段３０によってこのＩ／Ｏ命令を受け、
ＳＭＩステータス２９の要因レジスタ２３０にＲＡＭウ
ィンドウ処理を示す要因をハードウェア的にセットする
とともに、ＳＭＩ発生手段２７によりＳＭＩを発生す
る。そして、この発生されたＳＭＩによりステップＥ２
でＳＭＭに移行し、ハンドラ手段２６が起動される。そ
して、ステップＥ３に示すように、この起動されたハン
ドラ手段２６がＳＭＩステータス２９を読み込む。する
と、この場合、要因レジスタ２３０にＲＡＭウィンドウ
処理を示す要因がセットされているため、ステップＥ４
に示すように、ＳＭＩによるＲＡＭウィンドウ処理がス
タートする。

【００９４】次に、ステップＥ５に示すように、Ｉ／Ｏ
ポート（４６１）に格納されたデータ、即ちアクセス領
域変更情報が読み出される。このアクセス領域変更情報
は、ＣＰＵ１が、前述のＩ／Ｏ命令時に、Ｉ／Ｏポート
（４６１）に書き込んだデータである。具体的には、例
えばアクセス領域が（８００００〜９ＦＦＦＦ）から
（１０００００〜１１ＦＦＦＦ）に変更する命令が発行
された場合には、（１０）というアクセス領域変更情報
が書き込まれており、この（１０）というアクセス領域
変更情報がステップＥ５において読み出される。次に、
ステップＥ６に示すように、Ｉ／Ｏポート（４６１）に
格納されたアクセス領域変更情報がＩ４６１として、Ｓ
ＭＭモードにより管理されるＳＭＲＡＭの所定アドレス
位置に格納される。その後、ステップＥ７に示すよう
に、この格納されたＩ４６１と、Ｒ４６１とが比較され
る。ここで、Ｒ４６１は、アクセス領域を変更する前に
Ｉ／Ｏポート（４６１）に格納されていたアクセス領域
変更情報である。そして、このＲ４６１も、ＳＭＲＡＭ
の所定アドレス位置に格納されている。

【００９５】さて、ステップＥ７における判断により、
Ｉ４６１とＲ４６１とが等しいと判断された場合は何も
処理が行われず、ステップＥ１３に移行する。例えば、
Ｉ４６１が（１０）で、Ｒ４６１も同様に（１０）の場
合である。一方、Ｉ４６１とＲ４６１とが異なると判断
された場合には、ステップＥ８に移行する。そして、Ｉ
４６１と、領域Ａ、Ｂ、Ｃ（図４（Ｂ）で説明した領
域）の境界アドレスとから、Ｉ４６１が示す領域の種
類、即ち変更後のアクセス領域の種類が領域Ａ〜Ｃのい
ずれに相当するかが演算される。ここで例えば領域Ｂの
境界アドレスとは図４（Ａ）における（８００００）に
相当するものであり、領域Ａ、Ｃの境界アドレスも同様
である。次に、ステップＥ９に示すように、領域の種類
が数値データ化されてＩＦｌａｇとして、ＳＭＲＡＭの
所定アドレス位置に格納される。この場合、例えば変更
後のアクセス領域の種類が領域Ａに相当する場合に
は、”１”に数値データ化されたＩＦｌａｇが格納され
る。同様に、領域Ｂ、Ｃの場合は、例えば各々”
２”，”４”に数値データ化されたＩＦｌａｇが格納さ
れる。次に、ステップＥ１０に示すように、ＩＦｌａｇ
とＲＦｌａｇとが比較され、これにより対応する状態遷
移パターンが割り出される。ここで、ＲＦｌａｇとは、
アクセス領域変更前のＩＦｌａｇに相当するものであ
る。このようにして、状態遷移パターンが求められる
と、ステップＥ１１に示すように、状態遷移パターンの
種類（１）〜（９）に対応した各種の処理が行われる。
例えば、Ｒ４６１が（０８）でＩ４６１が（１０）の場
合には、ＲＦＬＡＧは”２”（領域Ｂ）、ＩＦＬＡＧ
は”１”（領域Ａ）となり、このＲＦＬＡＧ”２”、Ｉ
ＦＬＡＧ”１”により、処理を行うべき状態遷移パター
ンが（３）であることが割り出される。そして、この状
態遷移パターン（３）に応じた処理が行われることにな
る。

【００９６】次に、ステップＥ１２に示すように、Ｉ４
６１，ＩＦｌａｇの内容が各々Ｒ４６１，ＲＦｌａｇに
転送され、これにより、Ｒ４６１，ＲＦｌａｇの内容が
更新される。具体的には、例えば上述の場合はＲ４６
１，ＲＦｌａｇの内容が、（１０），”１”（領域Ａ）
に更新される。これらの更新されたデータは、次のＳＭ
Ｉ処理における状態遷移パターンの割り出し処理のため
に使用されることになる。

【００９７】最後に、ステップＥ１３でＲＡＭウィンド
ウ処理が終了し、ステップＥ１４で、ＲＳＭ命令を発行
し、ＳＭＭを抜けることになる。

【００９８】図１１には、状態遷移パターンの種類に対
応した処理（図１１のステップＥ１１）の一例について
示すフローチャートである。即ち、ステップＦ１で、ま
ず、当該処理においてデータ交換が必要か否かが判断さ
れる。そして、例えば状態遷移パターンの種類が
（１）、（２）、（５）〜（７）のいずれかであった場
合には、ステップＦ２に示すようにデータの交換処理が
行われ、その後、ステップＦ３に移行する。逆に、状態
遷移パターンの種類が（３）、（４）、（８）、（９）
のいずれかであった場合には、データの交換処理は行わ
れず、そのままステップＦ３に移行することになる。次
に、ステップＦ３において、メモリコントローラ１１
（ＰＣＭＣ）のｃｏｎｆｉｇレジスタを変更する必要が
あるか否かが判断される。そして、例えば状態遷移パタ
ーンの種類が（３）、（４）、（６）、（７）のいずれ
かであった場合には、ステップＦ４に移行する。逆に、
状態遷移パターンの種類が（１）、（２）、（５）、
（８）、（９）のいずれかであった場合には、ステップ
Ｆ４に移行せず、そのまま図１０のステップＥ１２に移
行する。

【００９９】さて、ステップＦ４に移行した場合には、
まず、ＣＰＵ１がメモリコントローラ１１（ＰＣＭＣ）
のｃｏｎｆｉｇレジスタをＯｐｅｎする。そして、ステ
ップＦ５でｃｏｎｆｉｇレジスタを書き換える。具体的
には、ＲＡＭウィンドウ領域に対する割り当てを、メモ
リからＰＣＩに変更する処理を行ったり、ＰＣＩからメ
モリに変更する処理を行う。例えば、メモリからＰＣＩ
に変更すると、通常ＰＣＩにはＲＡＭは接続されていな
いため、ＲＡＭへのデータアクセスができなくなる。一
方、メモリからＰＣＩに変更すると、ＲＡＭへのデータ
アクセスが可能となる。これにより、ＲＡＭウィンドウ
領域を介したデータアクセスのエミュレート処理の禁
止、禁止の解除の設定が可能となる。ｃｏｎｆｉｇレジ
スタの書き換えが終了すると、、ステップＦ６に示すよ
うにｃｏｎｆｉｇレジスタをＣｌｏｓｅして、その後、
図１０のステップＥ１２に移行することになる。

【０１００】以上のように本実施例によれば、従来、図
１４に示すようなハードウェアを付加することにより実
現していたＲＡＭウィンドウ処理を、ＳＭＩ処理を利用
してエミュレートすることが可能となる。従って、アド
レス信号とＲＡＭ用アドレスデコーダの間に、余分な回
路を付加する必要がなくなり、ＲＡＭ２１のパーフォー
マンスが低下するのを有効に防止できる。更に、例えば
第１のアーキテクチャによるメモリコントローラ１１
（ＰＣＭＣ）であって、ＲＡＭウィンドウ処理等をサポ
ートしていないＩＣを使用した場合においても、ＲＡＭ
ウィンドウ処理等の機能の互換性を保つことが可能とな
る。また、本実施例によりＲＡＭウィンドウ処理をエミ
ュレートした場合等には、ＣＰＵ１がリアルモードの動
作状態になっている場合であっても、プロテクトモード
空間領域へのデータアクセスを可能とすることができ
る。

【０１０１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【０１０２】例えば、本実施例では、データの転送を、
データを交換することにより行う場合について説明した
が、本発明はこれに限らず、データを転送先の領域に対
して複写するようにしてもかまわない。このように複写
によりデータ転送を行うと、データ転送が一回ですむた
めデータ転送が高速になるという利点がある。但し、複
写の場合には、転送先の領域に元々書かれていたデータ
が失われてしまう。一方、交換の場合には、交換される
領域でプログラムが走っているとプログラムが暴走する
可能性もある。また、データの転送を、交換処理、複写
処理に代えて外部記憶装置等への退避処理により行って
もよい。これにより、交換される領域でプログラムが実
行されていても、プログラムが暴走することがなくな
る。

【０１０３】また、本実施例では、アクセス領域変更処
理としてＲＡＭウィンドウ処理を例にとり説明したが、
本発明はこれに限らず、あらゆる種類のアクセス領域変
更処理に適用できる。例えば、図１２（Ａ）に示すよう
に、ＢＡＮＫ信号を”０”，”１”，”２”と切り替え
ることにより、ＤＣ０００〜ＤＣＦＦＦの領域に２つ以
上のＲＡＭを出すような処理にも、本発明を適用でき
る。この場合には、ＢＡＮＫ信号が変わる毎にＳＭＩ処
理を行い、ＲＡＭ２６０とＲＡＭ２６２とでデータの交
換処理を行ったり、ＲＡＭ２６０とＲＡＭ２６４とでデ
ータの交換処理を行って、このバンク切り替え処理をエ
ミュレートすることになる。そして、例えばこのような
バンク切り替え処理が、前述の第１のアーキテクチャで
はサポートされていない場合でも、このエミュレート手
法において、このバンク切り替え処理をサポートするこ
とが可能となる。なお、図１２（Ｂ）には、ＲＡＭ２６
６、ＲＯＭ２６８、２７０間でのバンク切り替え処理の
例が示される。

【０１０４】また、本実施例では、領域Ａをプロテクト
モード空間上の領域とし、領域Ｂをリアルモード空間上
の領域として説明を行ったが、本発明はこれに限るもの
ではなく、領域Ａ、領域Ｂは、メモリ空間上のどの領域
に設定してもよい。

【０１０５】また、例えば本実施例ではＢＩＯＳＲＯＭ
領域をエミュレート禁止領域に設定したが、本発明では
必ずしもＢＩＯＳＲＯＭ領域をエミュレート禁止領域に
設定する必要はない。例えば、ＢＩＯＳＲＯＭ領域をエ
ミュレート禁止領域にする設定を解除して、ウィンドウ
領域にＢＩＯＳＲＯＭ領域のプログラム内容を複写し、
ＲＡＭ上でこのプログラムを高速に実行させることもで
きる。このようにすれば、ＢＩＯＳＲＯＭ領域をエミュ
レート禁止領域に設定する必要がなくなる。但し、この
場合には、現在ウィンドウ領域に格納されているデータ
を保存できないという欠点がある。しかし、上記のよう
に外部記憶装置等への退避処理を行えば、このような事
態が生じるのも防止できる。

【０１０６】また、ハードディスク等のＩ／Ｏデバイス
を高速に動作させるために、ＢＩＯＳＲＯＭ領域内のＢ
ＩＯＳプログラムをＢＩＯＳＲＯＭ領域と同一アドレス
のＲＡＭに複写し、ＲＡＭ上でこの複写されたＢＩＯＳ
プログラムを高速に動作させる手法が知られている。し
かし、この手法では、ＢＩＯＳプログラムが複写された
ＲＡＭ上のアドレス領域（拡張ＲＯＭ領域）に、アプリ
ケーションプログラム等がデータアクセスし、このＲＡ
Ｍ上に複写されたＢＩＯＳプログラムの内容が書き換え
られ、プログラムが暴走等してしまうという問題があっ
た。本発明によれば、このような問題についても解決で
きる。即ち、この場合には、本発明を適用してウィンド
ウ領域にＢＩＯＳプログラムを複写して、このＢＩＯＳ
プログラムが複写されたウィンドウ領域上でＢＩＯＳプ
ログラムを動作させればよい。このようにすれば、初め
にＢＩＯＳプログラムが複写されたアドレス領域（拡張
ＲＯＭ領域）にアプリケーションプログラムがデータア
クセスして、ＢＩＯＳプログラムが書き換えられてしま
うような事態が生じても、このＢＩＯＳプログラムは既
にウィンドウ領域に複写されて実行されているため、正
常な動作が保証されることになる。

【０１０７】また、上記実施例では割り込み手段として
ＳＭＩを用いたが、今後開発される割り込み手段であっ
ても、従来のアプリケーションプログラムによって操作
されないものであれば、同様に用いることが可能であ
る。

【０１０８】また、本実施例の第１のアーキテクチャに
対応したメモリコントローラ１１は、前述したエミュレ
ート動作をすることによって、第２のアーキテクチャの
Ｉ／Ｏ命令であるＲＡＭウィンドウ処理を動作させるこ
とが可能となる。しかし、更に、サブコントローラ２５
のＳＭＩ発生手段２７をマスクすれば、ＳＭＭによるエ
ミュレーションを中止することができ、従って、前記メ
モリコントローラ１１を、第１のアーキテクチャのデバ
イスとして動作させることも可能である。即ち、メモリ
コントローラ１１を第１、第２の両方のアプリケーショ
ンプログラムに対応したデバイスとして使用することが
可能となり、いわゆるダブル互換システムの主要デバイ
スとすることが可能となる。

【０１０９】

【発明の効果】請求項１又は１４の発明によれば、ＲＡ
Ｍウィンドウ処理等のアクセス領域変更処理を、最優先
割り込みにより起動されるハンドラー手段により行うこ
とが可能となる。これにより、従来、必要とされていた
所定のハードウェア装置を用意する必要がなくなる。こ
の結果、例えばアドレス信号と記憶手段のアドレスデコ
ーダとの間に介在するハードウェア装置が必要なくな
り、これにより記憶手段に対するデータアクセスのパフ
ォーマンスが低下するのを有効に防止できる。また、ハ
ンドラ手段による前記所定の処理は、変更前のアクセス
領域と変更後のアクセス領域のアドレス情報に応じて設
定された状態遷移パターンに基づいて行われる。従っ
て、中央制御手段の命令により、アクセス領域が種々の
領域に変更されても、その時の状態遷移が上記の状態遷
移パターンに適合する限り、正常な動作が保証されるこ
とになる。この結果、互換性の非常に高いＲＡＭウィン
ドウ処理等のエミュレーションが可能となる。

【０１１０】また、請求項２又は１５の発明によれば、
アクセス領域がウィンドウ領域から他の領域に変更され
た場合には、ウィンドウ領域を介して他の領域のデータ
に対する読み出し、書き込み動作が可能となる。一方、
この状態でアクセス領域が他の領域からウィンドウ領域
に変更された場合には、ウィンドウ領域を介して元々ウ
ィンドウ領域に格納されていたデータにアクセスするこ
とが可能となる。このようにして、本発明によれば、ア
クセス領域変更処理を仮想的にエミュレートすることが
可能となる。

【０１１１】また、請求項３の発明によれば、アクセス
領域に対するデータアクセスを不可とすることにより、
ウィンドウ領域を介してデータアクセスしてもデータの
書き込み、あるいは、正しいデータの読み出しができな
くなる。これにより、この状態においてウィンドウ領域
に格納されているデータが保護され、データアクセスに
よりこれらのデータが破棄されるのを有効に防止でき
る。また、アクセス領域に対するデータアクセスを可能
とすることにより、ウィンドウ領域を介してデータアク
セスした場合に、そのままデータの読み出し、書き込み
を行うことが可能となる。これにより、通常と変わりな
いデータの読み出し動作、書き込み動作が可能となる。

【０１１２】また、請求項４の発明によれば、アクセス
領域を第１の他の領域から第２の他の領域に変更した場
合には、ウィンドウ領域を介して第２の他の領域に対す
るデータの読み出し、書き込みが可能となる。しかも、
ウィンドウ領域、前記第１の他の領域に格納されていた
データも保存されることになる。

【０１１３】請求項５の発明によれば、他の領域とウィ
ンドウ領域との間でデータの交換処理が行われ、アクセ
ス領域に対するアクセスが不可とすることができる。こ
れにより、元々、他の領域に格納されていたデータが保
存されるとともに、ウィンドウ領域を介してデータアク
セスしても、データの書き込み、あるいは、正しいデー
タの読み出しができなくなる。これにより、この状態に
おいてウィンドウ領域に格納されているデータが保護さ
れ、データアクセスによりこれらのデータが破棄される
のを有効に防止できる。また、本発明によれば、アクセ
ス領域に対するアクセスが可に設定し、他の領域とウィ
ンドウ領域との間でデータの交換処理を行うこともでき
る。これにより、ウィンドウ領域を介してデータアクセ
スすると、そのままデータの書き込み、読み出しが可能
となる。これにより、通常と変わりないデータの読み出
し動作、書き込み動作が可能となる。

【０１１４】請求項６の発明によれば、アクセス領域
が、第１、第２のエミュレート禁止領域間で変更された
り、ウィンドウ領域間で変更された場合には、何も処理
が行われない。これにより、例えば、第１のエミュレー
ト禁止領域から第２のエミュレート禁止領域に変更され
た場合には、データアクセス不可の状態のままとなり、
ウィンドウ領域間で変更された場合には、ウィンドウ領
域を介してそのままデータの読み出しが可能となる。

【０１１５】請求項７の発明によれば、中央制御手段等
は、リアルモード空間のみならずプロテクトモード空間
についてもアドレス制御することが可能となり、広い範
囲のアドレス空間を取り扱うことが可能となる。これに
より、メモリの拡張等が容易となる。また、中央制御手
段がリアルモードの動作状態になっている場合であって
も、プロテクトモード空間領域へのデータアクセスを可
能とすることができる。

【０１１６】請求項８の発明によれば、データの転送
が、交換処理ではなく複写処理により行われる。これに
より、データの転送を高速に行うことが可能となる。こ
のように複写によりデータ転送を行うと、データ転送が
一回ですむため、データの転送を例えば２倍程度高速に
行うことが可能となる。従って、複写により転送先の領
域に書かれていたデータが失われてもよい場合には特に
有効である。

【０１１７】また、請求項９又は１６の発明によれば、
アクセス領域変更情報が書き換えられたか否かを検出す
るだけで、中央制御手段からアクセス領域の変更命令が
発行されたか否かを判断することができる。これによ
り、より簡易にアクセス領域の変更処理を行うことがで
きる。

【０１１８】また、請求項１０の発明によれば、ＲＡＭ
ウィンドウ処理をサポートしていない第１のアーキテク
チャの制御デバイスを、第２のアーキテクチャにしたが
った命令体系の装置において使用すること等が可能とな
る。これにより、第１のアーキテクチャにしたがって高
速に動作する制御デバイスを有効に利用できることにな
る。

【０１１９】また、請求項１１又は１７の発明によれ
ば、ハンドラ手段は任意のアドレス領域に前記状態遷移
パターンを格納でき、独自の制御モードでメモリ管理を
行うことができる。これにより、より複雑でより高度な
状態制御パターンに基づく処理も可能となる。

【０１２０】また、請求項１２の発明によれば、多くの
アプリケーションプログラムが既に使用していることが
想定されるＮＭＩや通常の割り込みＩＮＴを使用する必
要がなくなるため、互換性の維持に最適なものとなる。
また、ＳＭＩによれば、中央制御手段が現在どの動作モ
ードにあっても、ＳＭＭ内では同一の命令体系によるＳ
ＭＭハンドラ（ハンドラ手段）が使用できるため、開発
も容易となる。

【０１２１】また、請求項１３の発明によれば、バンク
切り替え処理をエミュレートすることにより、ウィンド
ウ領域を介して複数の記憶手段にデータアクセスするこ
とが可能となる。従って、このようなバンク切り替え処
理がサポートされていない第１のアーキテクチャの制御
デバイスを、第２のアーキテクチャにしたがった命令体
系の装置において使用すること等が可能となる。これに
より、第１のアーキテクチャにしたがって高速に動作す
る制御デバイスを有効に利用できることになる。

【図面の簡単な説明】

【図１】本発明に係る実施例のブロック図の一例であ
る。

【図２】本実施例におけるＩ／Ｏ命令等のエミュレート
の概念を説明する図である。

【図３】本実施例におけるアクセス領域変更（ＲＡＭウ
ィンドウ）処理を説明するためのフローチャートであ
る。

【図４】図４（Ａ）はメモリマップを示す図であり、図
４（Ｂ）は状態遷移図である。

【図５】図５（Ａ）、（Ｂ）は本実施例の動作の具体例
を説明するための模式図である。

【図６】本実施例の動作の具体例を説明するためのフロ
ーチャートである。

【図７】本実施例の動作の具体例を説明するためのフロ
ーチャートである。

【図８】ＳＭＩ処理の動作原理を説明するためのフロー
チャートである。

【図９】サブコントローラの詳細な回路図の一例であ
る。

【図１０】本実施例におけるＳＭＩ処理を具体的に説明
するためのフローチャートである。

【図１１】状態遷移パターンに対応した処理について説
明するためのフローチャートである。

【図１２】図１２（Ａ）、（Ｂ）は本発明を適用したバ
ンク切り替え処理の手法について説明するための図であ
る。

【図１３】ＲＡＭウィンドウ手法の概念を示す図であ
る。

【図１４】従来例で、ＲＡＭウィンドウ手法等のアクセ
ス領域変更処理を実現するための回路図の一例である。

【図１５】ＩＯＷ４６１信号を生成するための回路図の
一例である。

【図１６】図１６（Ａ）〜（Ｄ）は従来例の動作を説明
するためのフローチャート、模式図である。

【符号の説明】

１ ＣＰＵ ３ キャッシュメモリ ５ ＣＰＵバス ７ ＨＯＬＤ信号 ９ ＩＮＩＴ信号 １１ メモリコントローラ １３ キャッシュコントローラ １５ ＲＡＭコントローラ １６ ＲＯＭコントローラ １７ メモリ設定レジスタ １９ ＰＣＩコントローラ ２１ ＲＡＭ ２３ ＰＣＩバス ２５ サブコントローラ ２６ ハンドラ手段 ２７ ＳＭＩ発生手段 ２９ ＳＭＩステータス ３０ Ｉ／Ｏ受付手段 ３１ ＳＭＩ信号 ３３ ＶＲＡＭ ３７ ＨＤＤ ３９ ブリッジ回路 ４１ 従来バス ４３ ＲＯＭ ４７ ＦＤＤ ４９ 入力部 ８０ アプリケーションプログラム ８２ ＯＳ ８４ ハードウェア ８６ エミュレート手段 ８８ ハード変更部分

Claims (17)

【特許請求の範囲】
1. 【請求項１】 中央制御手段と記憶手段とを少なくとも
   含む情報処理装置であって、 メモリ空間上のウィンドウ領域を介して前記記憶手段に
   アクセスされる領域であるアクセス領域をメモリ空間上
   の前記ウィンドウ領域を含む領域間で変更する命令が前
   記中央制御手段により発行されると、該変更命令を受け
   付けると共に前記中央制御手段に対して最優先割り込み
   を発生する手段と、 前記割り込みによって起動され、変更前のアクセス領域
   と変更後のアクセス領域のアドレス情報に応じて設定さ
   れた状態遷移パターンに基づいて所定の処理を行うハン
   ドラ手段とを少なくとも含むことを特徴とする情報処理
   装置。
2. 【請求項２】 請求項１において、 前記ハンドラ手段が、前記状態遷移パターンに基づい
   て、前記アクセス領域を前記ウィンドウ領域と前記メモ
   リ空間上の前記ウインドウ領域以外の他の領域との間で
   変更する命令が前記中央制御手段により発行された場合
   には、前記ウィンドウ領域と前記他の領域との間でデー
   タの交換処理を行うことを特徴とする情報処理装置。
3. 【請求項３】 請求項１又は２のいずれかにおいて、 前記ハンドラ手段が、前記状態遷移パターンに基づい
   て、前記アクセス領域を前記ウィンドウ領域と前記メモ
   リ空間上のエミュレート禁止領域との間で変更する命令
   が前記中央制御手段により発行された場合には、前記ア
   クセス領域に対するアクセスを不可にする又は可にする
   処理を行うことを特徴とする情報処理装置。
4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記ハンドラ手段が、前記状態遷移パターンに基づい
   て、前記アクセス領域を前記メモリ空間上の前記ウイン
   ドウ領域以外の第１、第２の他の領域間で変更する命令
   が前記中央制御手段により発行された場合には、前記第
   １の他の領域と前記ウィンドウ領域との間でデータの交
   換処理を行い、前記ウィンドウ領域と前記第２の他の領
   域との間でデータの交換処理を行うことを特徴とする情
   報処理装置。
5. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記ハンドラ手段が、前記状態遷移パターンに基づい
   て、前記アクセス領域を前記メモリ空間上の前記ウイン
   ドウ領域以外の他の領域と前記メモリ空間上のエミュレ
   ート禁止領域との間で変更する命令が前記中央制御手段
   により発行された場合には、前記他の領域と前記ウイン
   ドウ領域との間でデータの交換処理を行い、前記アクセ
   ス領域に対するアクセスを不可にする又は可にする処理
   を行うことを特徴とする情報処理装置。
6. 【請求項６】 請求項１乃至５のいずれかにおいて、 前記ハンドラ手段が、前記状態遷移パターンに基づい
   て、前記アクセス領域をメモリ空間上のエミュレート禁
   止領域間で変更する命令又は前記ウィンドウ領域間で変
   更する命令が前記中央制御手段により発行された場合に
   は、何も処理を行わないことを特徴とする情報処理装
   置。
7. 【請求項７】 請求項１乃至６のいずれかにおいて、 前記ウィンドウ領域はリアルモード空間に属し、前記他
   の領域はプロテクトモード空間に属することを特徴とす
   る情報処理装置。
8. 【請求項８】 請求項１乃至７のいずれかにおいて、 前記ハンドラ手段により行われるデータ転送処理が、デ
   ータの交換処理ではなくデータをアクセス領域変更先の
   領域に複写する複写処理により行われることを特徴とす
   る情報処理装置。
9. 【請求項９】 請求項１乃至８のいずれかにおいて、 前記中央制御手段により発行される前記変更命令が、ア
   クセス領域変更用のＩ／Ｏポートに格納されたアクセス
   領域変更情報の書き換え命令であることを特徴とする情
   報処理装置。
10. 【請求項１０】 請求項１乃至９のいずれかにおいて、 前記ウィンドウ領域がＲＡＭウィンドウ領域であること
    を特徴とする情報処理装置。
11. 【請求項１１】 請求項１乃至１０のいずれかにおい
    て、 前記最優先割り込み発生手段により発生される前記割り
    込みにより前記中央制御手段の制御モードが所定システ
    ムにより管理される制御モードに移行され、該制御モー
    ドにおいて前記ハンドラ手段が制御可能なメモリ領域に
    前記状態遷移パターンが格納されていることを特徴とす
    る情報処理装置。
12. 【請求項１２】 請求項１乃至１１のいずれかにおい
    て、 前記最優先割り込み発生手段により発生される割り込み
    が、前記中央制御手段をＳＭＭモードに移行させるため
    のＳＭＩ割り込みであることを特徴とする情報処理装
    置。
13. 【請求項１３】 請求項１乃至１２のいずれかにおい
    て、 前記アクセス領域の変更命令が、前記記憶手段間でのバ
    ンク切り替え命令であることを特徴とする情報処理装
    置。
14. 【請求項１４】（Ａ）メモリ空間上のウィンドウ領域を
    介して前記記憶手段にアクセスされる領域であるアクセ
    ス領域をメモリ空間上での前記ウィンドウ領域を含む領
    域間で変更する命令を発行する工程と、 （Ｂ）前記変更命令を受け付けるとともに最優先割り込
    みを発生する工程と、 （Ｃ）前記割り込みが発生された場合に、変更前のアク
    セス領域のアドレス情報と変更後のアクセス領域のアド
    レス情報とを比較する工程と、 （Ｄ）前記比較結果に基づいて所定の状態遷移パターン
    のうちいずれかを選択し、選択された状態遷移パターン
    にに基づいた所定の処理を行う工程と、を少なくとも含
    むことを特徴とするアクセス領域変更処理のエミュレー
    ション方法。
15. 【請求項１５】 請求項１４において、 前記工程（Ｄ）の前記所定の処理におけるデータ転送処
    理が、データの交換処理により行われることを特徴とす
    るアクセス領域変更処理のエミュレーション方法。
16. 【請求項１６】 請求項１４又は１５のいずれかにおい
    て、 前記工程（Ａ）で発行される前記変更命令が、アクセス
    領域変更用のＩ／Ｏポートに格納されたアクセス領域変
    更情報の書き換え命令であることを特徴とするアクセス
    領域変更処理のエミュレーション方法。
17. 【請求項１７】 請求項１４乃至１６のいずれかにおい
    て、 前記工程（Ｂ）で発生される前記割り込みにより前記工
    程（Ｃ）、工程（Ｄ）の制御モードが所定システムによ
    り管理される制御モードに移行し、該制御モードにおい
    て制御可能なメモリ領域に前記状態遷移パターンが格納
    されていることを特徴とするアクセス領域変更処理のエ
    ミュレーション方法。