JP2001331370A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】マイクロコンピュータにおいて、ハードウェア
設計を変更せずに、各種のソフトウェアに対し最高の性
能を得るメモリ構成を実現することにある。 【解決手段】演算処理を行う演算ユニット２と、この演
算ユニット２によりデータの書き込み・読み出しを行う
とともに、外部メモリ５にバス接続された内蔵メモリ兼
キャッシュメモリ３と、演算ユニット２により内蔵メモ
リ兼キャッシュメモリ３の有効性を表示するキャッシュ
有効フラグ４とを有する。この有効フラグ４を用い、キ
ャッシュ有効時には、すべてをキャッシュメモリとして
機能させ、キャッシュ無効時には、すべてを内蔵メモリ
として機能させることにより、各種のソフトウェアに対
応させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特にその内部に備えたキャッシュメモリシス
テムに関する。

【０００２】

【従来の技術】従来のマイクロコンピュータなどの高速
な半導体デバイスにおいては、外部メモリや磁気ディス
クなどの低速な外部記憶装置へアクセスする際、一度ア
クセスしたデータを一時的に保存することにより、二度
目以降のアクセススピードを向上させるために、キャッ
シュメモリシステムを用いている。

【０００３】かかるキャッシュメモリの方式には、大き
く分類すると、ライトスルー方式とライトバック方式と
がある。

【０００４】前者の方式は、外部記憶装置へデータ書き
込みを行う際、同時にキャッシュメモリへもデータを記
録している。このため、外部記憶装置の当該アドレスの
読み出しを行う際には、外部記憶装置を直接読まず、高
速なキャッシュメモリからデータを読み出すことによ
り、アクセススピードを向上させている。

【０００５】また、後者の方式は、書き込みの都度、外
部記憶装置へのデータ書き込みを行わず、キャッシュメ
モリに対してデータを記録し、後にそのキャッシュメモ
リから一括して外部記憶装置への書き込みを行うもので
ある。

【０００６】前者の方式は、最も一般的なキャッシュメ
モリシステムであるが、同じアドレスのデータを頻繁に
書き換える場合、その都度補助記憶装置への書き込みを
行うため、オーバーヘッドが大きくなるというデメリッ
トがある。

【０００７】このような、キャッシュメモリシステム
は、従来のマイクロコンピュータと外部記憶装置との間
に配置され、外部記憶装置よりもより一層高速なメモリ
が使用されていたが、近年のマイクロコンピュータの高
速化や高集積化と、外部記憶装置、特にメモリの高速化
や大容量化とに伴い、マイクロコンピュータ内部に配置
されるとともに、レジスタあるいは内蔵メモリと同様の
速度を要求されるようになっている。

【０００８】しかるに、通常マイクロコンピュータに内
蔵できるメモリ容量、つまりマイクロコンピュータのメ
モリアドレスにマッピングされた内蔵メモリと、キャッ
シュメモリシステムとして使用するキャッシュメモリと
の容量は一定である。すなわち、内蔵メモリを多くする
と、キャッシュメモリが少なくなり、あるいはその逆の
関係も成り立つ。また、マイクロコンピュータのメモリ
構成、つまり、内蔵メモリサイズとキャッシュメモリサ
イズとの比率を一度決定すると、ハードウェアの設計を
変更しない限り、比率を後から変更することはできな
い。

【０００９】しかしながら、ソフトウェア技術からする
と、近年のマイクロコンピュータの高性能化に伴い、画
像，音楽などのマルチメディアデータのディジタル信号
処理から従来のホストとしてのマイコン処理に至るまで
のあらゆる処理をマイクロコンピュータのソフトウェア
で実行させることが出来るようになっている。このた
め、ソフトウェアの性質によって、最良のパフォーマン
スを得るのに、異なるメモリ構成のマイクロコンピュー
タを必要とする場合が起こってきた。

【００１０】図５は従来の一例を示すマイクロコンピュ
ータのブロック図である。図５に示すように、従来のマ
イクロコンピュータ１ａは、四則演算や論理演算などの
各種の演算を行う演算ユニット２と、この演算ユニット
２によって演算処理する対象となる数値データを書き込
んだり、読み出したりするために保存する内蔵メモリ３
Ａと、演算ユニット２や外部メモリ５に接続され、内蔵
メモリ３Ａと同様のデータを保存するキャッシュメモリ
３Ｂとを備えている。これら内蔵メモリ３Ａとキャッシ
ュメモリ３Ｂとは、それぞれ独立しており、別々の機能
を果している。なお、マイクロコンピュータ１ａには、
通常割り込みコントローラ、シリアル入出力、パラレル
入出力その他の周辺回路が組み込まれているが、ここで
は直接関係しないため、図示省略している。

【００１１】かかる従来のマイクロコンピュータ１ａに
おいて、内蔵メモリ３Ａのサイズやキャッシュメモリ３
Ｂのサイズは、ハードウェアの設計時に決められ、メモ
リの増設を除き、ソフトウェアによって変更することは
出来ない。このため、異なる複数のソフトウェアを同じ
ハードウェアで実行させる場合、必ずしも最高の性能を
引き出すことが出来ないことになる。

【００１２】すなわち、最高の性能を引き出すのに必要
なメモリ構成、例えばソフトウェアＡでは内蔵メモリ３
Ａが２０％に対して、キャッシュメモリ３Ｂが８０％で
あり、またソフトウェアＢでは内蔵メモリ３Ａが３０％
に対して、キャッシュメモリ３Ｂが７０％であるとした
時、従来のマイクロコンピュータ１ａでは、あらかじめ
内蔵メモリ３Ａが２０％、キャッシュメモリ３Ｂが８０
％で設計されていると仮定すると、その比率を変更する
ことは出来ない。このため、ソフトウェアＡでは最高の
性能を引き出せるが、ソフトウェアＢでは性能が低下す
る現象が発生する。

【００１３】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、キャッシュメモリサイズを大きくす
れば大きくする程、処理速度を速くできるが、内蔵メモ
リは必要なときに必要なサイズを確保できれば最高の処
理速度を得ることができる。つまり、内蔵メモリは、一
時的に必要なサイズに満たない状態（容量不足）になっ
た場合、外部メモリへアクセスする必要が生じ、返って
処理速度を低下してしまうという問題がある。

【００１４】本発明の目的は、最高の性能を得るために
異なるメモリ構成を要求され、さまざまな性質のソフト
ウェアに対してハードウェア設計を変更せずに対応する
ことのできるマイクロコンピュータを提供することにあ
る。

【００１５】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、各種の演算処理を行う演算ユニットと、前記
演算ユニットによって演算処理するデータの書き込み・
読み出しを行うとともに、外部メモリにバス接続された
内蔵メモリ兼キャッシュメモリと、前記演算ユニットに
よって前記内蔵メモリ兼キャッシュメモリの有効性を表
示するキャッシュ有効フラグとを有して構成される。

【００１６】また、本発明のマイクロコンピュータにお
ける前記内蔵メモリ兼キャッシュメモリは、内蔵メモリ
とキャッシュメモリとの動作の切り分けをアドレス割り
当てによって行い、前記内蔵メモリとして用いたとき、
前記キャッシュメモリとしての機能を一時的に無効にす
るように形成される。

【００１７】また、本発明のマイクロコンピュータにお
ける前記内蔵メモリ兼キャッシュメモリは、内蔵メモリ
とキャッシュメモリとの動作の切り分けを命令コードで
行い、キャッシュ書き込み及び読み出し命令に対し、キ
ャッシュ無効書き込み命令及びキャッシュ無効読み出し
命令を追加して形成することができる。

【００１８】また、本発明のマイクロコンピュータにお
ける前記キャッシュ有効フラグは、内蔵メモリ兼キャッ
シュメモリのアドレスに１対１に対応して形成すること
ができる。

【００１９】また、本発明の前記内蔵メモリ兼キャッシ
ュメモリにおけるキャッシュの有効時は、前記演算ユニ
ットから前記外部メモリへのデータ書き込みとともに、
前記内蔵メモリ兼キャッシュメモリに書き込む一方、読
み出し時には前記外部メモリに代えて前記内蔵メモリ兼
キャッシュメモリからデータを読み出すように形成され
る。

【００２０】また、本発明の前記内蔵メモリ兼キャッシ
ュメモリにおけるキャッシュの無効時は、前記演算ユニ
ットと前記内蔵メモリ兼キャッシュメモリとの間におい
てのみデータの書き込みおよび読み出しを行うように形
成される。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態を示すマイクロコンピュータのブロック図である。図
１に示すように、本実施の形態におけるマイクロコンピ
ュータ１は、演算ユニット２と、この演算ユニット２に
よって演算処理をする対象となるデータを高速に書き込
み，読み出しするための内蔵メモリ兼キャッシュメモリ
３と、この内蔵メモリ兼キャッシュメモリ３を有効とす
るキャッシュ有効フラグ４とを有している。このマイク
ロコンピュータ１と外部メモリ５とのデータの転送は、
内蔵メモリ兼キャッシュメモリ３が行う。すなわち、演
算ユニット２と外部メモリ５のアクセス速度の差を補う
ために設けられたキャッシュメモリの部分に、内蔵メモ
リとしての機能を付加したことにあり、内蔵メモリとし
て用いているときには、一時的にキャッシュメモリとし
ての機能を無効にしている。

【００２２】このように、内蔵メモリ兼キャッシュメモ
リ３は、キャッシュ有効フラグ４を設け、内蔵メモリと
キャッシュメモリとの動作の切り分けをアドレス割り当
てによって行うものである。この結果、ソフトウェアの
必要とするリソースに合わせて、内蔵メモリとキャッシ
ュメモリの容量の比率を変更することが可能になり、同
一のハードウェアでさまざまな特性のソフトウェアを最
高の性能で実行することにある。

【００２３】なお、マイクロコンピュータ１は、通常割
り込みコントローラ、シリアル入出力、パラレル入出力
その他の周辺回路が組み込まれているが、ここでも直接
関係しないため、図示省略している。

【００２４】要するに、本実施の形態においては、内蔵
メモリ兼キャッシュメモリ３は、通常はすべてがキャッ
シュメモリとして動作し、必要なときに内蔵メモリとし
て動作するように構成される。

【００２５】上述したマイクロコンピュータ１における
動作をより具体的に説明すると、内蔵メモリ兼キャッシ
ュメモリ３は、キャッシュメモリとして機能すると同時
に、内蔵メモリとしての機能を有している。つまり、内
蔵メモリ兼キャッシュメモリ３は、外部メモリ領域とし
て割り当てられたアドレスを演算ユニット２がアクセス
した場合は、キャッシュ有効フラグ４を駆動するので、
キャッシュメモリとして働き、内蔵メモリ領域として割
り当てられたアドレスを演算ユニット２がアクセスした
場合は、キャッシュ有効フラグ４を駆動しないため、内
蔵メモリとして働く。

【００２６】図２（ａ），（ｂ）はそれぞれ図１におけ
るキャッシュ有効時の外部メモリへのデータ書き込みお
よびデータ読み出しを説明するマイクロコンピュータの
動作図である。まず、図２（ａ）に示すように、演算ユ
ニット２から外部メモリ５へデータを書き込む際は、内
蔵メモリ兼キャッシュメモリ３へデータを書き込むと共
に、外部メモリ５の割り当てられたアドレスへもデータ
を書き込む。このとき、当該アドレスのキャッシュ有効
フラグ４をオンにする。したがって、このときの内蔵メ
モリ兼キャッシュメモリ３は、すべてキャッシュメモリ
として機能していることになる。

【００２７】ついで、図２（ｂ）に示すように、演算ユ
ニット２が外部メモリ５の当該アドレスに書き込んであ
るデータを再び読み出す場合、キャッシュ有効フラグ４
を判定し、外部メモリ５へアクセスすることなく、内蔵
メモリ兼キャッシュメモリ３へアクセスし、そのデータ
を外部メモリ５からのデータとして読み出す。すなわ
ち、キャッシュ有効フラグ４がオンになっている場合、
内蔵メモリ兼キャッシュメモリ３の値と、外部メモリ５
の値とが同等と判断し、内蔵メモリ兼キャッシュメモリ
３からデータを読み出すことにより、メモリアクセス処
理を速く行うためである。

【００２８】次に、図３（ａ），（ｂ）はそれぞれ図１
におけるキャッシュ無効時の内蔵メモリ兼キャッシュメ
モリへのデータ書き込みおよびデータ読み出しを説明す
るマイクロコンピュータの動作図である。まず、図３
（ａ）に示すように、内蔵メモリ兼キャッシュメモリ３
をすべてを内蔵メモリとして使用される場合の書き込み
は、演算ユニット２からキャッシュ有効フラグ４を無効
とし、内蔵メモリ兼キャッシュメモリ３のみに書き込み
を行い、外部メモリ５に対しての書き込みは行われな
い。

【００２９】また、図３（ｂ）に示すように、演算ユニ
ット２がデータの読み出しを行う際は、キャッシュメモ
リ有効フラグ４が常に無効としているため、外部メモリ
５からデータの読み出しを行うことは無く、常に内蔵メ
モリとして機能している内蔵メモリ兼キャッシュメモリ
３のデータを読み出す。

【００３０】図４は本発明の他の実施の形態を示すマイ
クロコンピュータのブロック図である。図４に示すよう
に、本実施の形態は、キャッシュメモリ有効フラグ４を
内蔵メモリ兼キャッシュメモリ３のアドレスとして１対
１に対応つけた例であり、機能的には、前述した図１の
実施の形態と同様である。

【００３１】上述した実施の形態においては、内蔵メモ
リとキャッシュメモリとの動作の切り分けをアドレス割
り当てによって行っているが、その他にも命令コードを
用いて切り分けることもでき、その場合には、メモリへ
の書き込み及び読み出しを通常命令で行う。すなわち、
キャッシュメモリとして使用する命令に対し、キャッシ
ュ無効書き込み命令及びキャッシュ無効読み出し命令を
追加することにより、キャッシュメモリに対しても、内
蔵メモリアクセスと同等の機能を実現することが出来
る。かかる場合も、キャッシュ有効フラグ４は、同様に
必要になる。

【００３２】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、内蔵メモリとしても使用できるキャッ
シュメモリと、その切り替えを指示するキャッシュ有効
フラグとを設けることにより、内蔵メモリとしてのサイ
ズとキャッシュメモリとしてのサイズの比率を動的に変
更することができるので、通常すべての内蔵メモリをキ
ャッシュメモリとして使用しプログラム処理速度を最大
限に向上させることができると伴に、必要なときに必要
な量のキャッシュメモリを内蔵メモリとして流用するこ
とができ、さまざまな性質のソフトウェアに対してハー
ドウェア設計を変更せずに対応できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すマイクロコンピュ
ータのブロック図である。

【図２】図１におけるキャッシュ有効時の外部メモリへ
のデータ書き込みおよびデータ読み出しを説明するマイ
クロコンピュータの動作図である。

【図３】図１におけるキャッシュ無効時の内蔵メモリ兼
キャッシュメモリへのデータ書き込みおよびデータ読み
出しを説明するマイクロコンピュータの動作図である。

【図４】本発明の他の実施の形態を示すマイクロコンピ
ュータのブロック図である。

【図５】従来の一例を示すマイクロコンピュータのブロ
ック図である。

【符号の説明】

１ マイクロコンピュータ ２ 演算ユニット ３ キャッシュメモリ ４ キャッシュ有効フラグ ５ 外部メモリ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 各種の演算処理を行う演算ユニットと、
   前記演算ユニットによって演算処理するデータの書き込
   み・読み出しを行うとともに、外部メモリにバス接続さ
   れた内蔵メモリ兼キャッシュメモリと、前記演算ユニッ
   トによって前記内蔵メモリ兼キャッシュメモリの有効性
   を表示するキャッシュ有効フラグとを有することを特徴
   とするマイクロコンピュータ。
2. 【請求項２】 前記内蔵メモリ兼キャッシュメモリは、
   内蔵メモリとキャッシュメモリとの動作の切り分けをア
   ドレス割り当てによって行い、前記内蔵メモリとして用
   いたとき、前記キャッシュメモリとしての機能を一時的
   に無効にする請求項１記載のマイクロコンピュータ。
3. 【請求項３】 前記内蔵メモリ兼キャッシュメモリは、
   内蔵メモリとキャッシュメモリとの動作の切り分けを命
   令コードで行い、キャッシュ書き込み及び読み出し命令
   に対し、キャッシュ無効書き込み命令及びキャッシュ無
   効読み出し命令を追加した請求項１記載のマイクロコン
   ピュータ。
4. 【請求項４】 前記キャッシュ有効フラグは、内蔵メモ
   リ兼キャッシュメモリのアドレスに１対１に対応してい
   る請求項１記載のマイクロコンピュータ。
5. 【請求項５】 前記内蔵メモリ兼キャッシュメモリにお
   けるキャッシュの有効時は、前記演算ユニットから前記
   外部メモリへのデータ書き込みとともに、前記内蔵メモ
   リ兼キャッシュメモリに書き込む一方、読み出し時には
   前記外部メモリに代えて前記内蔵メモリ兼キャッシュメ
   モリからデータを読み出す請求項１記載のマイクロコン
   ピュータ。
6. 【請求項６】 前記内蔵メモリ兼キャッシュメモリにお
   けるキャッシュの無効時は、前記演算ユニットと前記内
   蔵メモリ兼キャッシュメモリとの間においてのみデータ
   の書き込みおよび読み出しを行う請求項１記載のマイク
   ロコンピュータ。