JPH03259338A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH03259338A
JPH03259338A JP5642790A JP5642790A JPH03259338A JP H03259338 A JPH03259338 A JP H03259338A JP 5642790 A JP5642790 A JP 5642790A JP 5642790 A JP5642790 A JP 5642790A JP H03259338 A JPH03259338 A JP H03259338A
Authority
JP
Japan
Prior art keywords
instruction
instruction group
group
information processing
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5642790A
Other languages
English (en)
Inventor
Yoshihiro Kubo
良弘 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5642790A priority Critical patent/JPH03259338A/ja
Publication of JPH03259338A publication Critical patent/JPH03259338A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 一般的な情報処理装置    (第6図)発明が解決し
ようとする課題 課題を解決するための手段 本発明の基本構成      (第1図)作用 本発明の基本動作      (第1図)実施例 本発明の第1実施例   (第2〜3図)本発明の第2
実施例   (第4〜5図)発明の効果 〔概 要〕 命令キューを有する情報処理装置に関し、少ない命令コ
ードで複雑な処理を高速に実行することを目的とし、 命令キューにより命令コードをプリフエ・ンチして処理
を行う情報処理装置であって、前記命令キューと並列に
設けられ、命令群を記憶するための命令群用バッファを
具備し、所定の命令コードが検出されたとき、前記命令
キューに格納された命令コードを前記命令群用バッファ
に記憶された命令群の命令コードに置き換えるように構
成する。
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に、命令キューを有
する情報処理装置に関する。
近年のコンピュータシステムにおいては、命令コードザ
イズの削減と処理の高速化とが要求されている。とくに
、シングルチップマイクロコントローラにおいては、命
令コードを格納するROMの容量が制限されているため
、命令コードサイズの削減が要望されている。
〔従来の技術〕
第6図は命令キューを有する一般的な情報処理装置の一
例を示すブロック図である。同図に示されるように、C
PUは、メモリアクセス回路3命令デコード部および命
令実行部を備え、メモリアクセス回路3によりバス2を
介してプログラムおよびデータが記憶されているメモリ
1のアクセスを行うようになされている。
命令デコード部は、FIFOレジスタで構成された命令
キュー5.命令レジスタ(IR) 7および制御信号発
生回路(命令デコーダ)9を備えている。命令キュー5
は、メモリアクセス回路3から供給される所定量のプロ
グラム4を保持し、各命令コードを人力された順に転送
パス6を介して命令レジスタ7へ供給するようになされ
ている。命令コードは、命令レジスタ7から転送パス8
を介して制御信号発生回路9に供給され、各命令コード
に対応した制御信号10が生成されるようになされてい
る。
制御信号発生回路9からの制御信号10は、命令実行部
に供給され、ALUや各種レジスタを制御して所定の演
算およびデータ転送の制御を行うようになされている。
すなわち、命令実行部では、制御信号10によって、第
6図中のALU動作モードの制御■およびデータ転送の
制御■〜■等が実行されることになる。ここで、命令実
行部には、メモリアクセス回路3および内部バスを介し
てメモリ1からのデータが供給され、逆に、メモリ1に
対して所定の処理が行われたデータが転送されるように
なされている。
(発明が解決しようとする課題〕 上述した命令キューを有する情報処理装置において、従
来、命令コードサイズを削減するのには、次の2つの方
法が知られている。すなわち、(1)複雑な処理を一つ
の命令で実現できるような命令セットとする方法、およ
び、(2)サブルーチンコールを利用してプログラムを
作成する方法である。
しかし、上記(1)の方法では、複雑な処理を行うよう
に設計された命令セン1−が必ずしも全てのプログラマ
に有効という訳ではなかった。すなわち、成る一連の処
理を一つの命令として規定しておくと、その一連の命令
(命令群)と僅かに異なる命令群を実行することができ
ないことがあった。また、(2)の方法では、サブルー
チンの呼出および復帰の際にプログラムカウンタ値をス
タックに対して、或いは、スタックから退避および復帰
する動作が必要となり、所定の処理を行うのに多大の時
間を要することがあった。
本発明は、上述した従来の情報処理装置が有する課題に
鑑み、少ない命令コードで複雑な処理を高速に実行する
ことを目的とする。
〔課題を解決するための手段〕
第1図は本発明に係る情報処理装置の基本構成を示す図
である。
本発明によれば、命令キュー5により命令コードをプリ
フェッチして処理を行う情報処理装置であって、前記命
令キュー5と並列に設けられ、命令群を記憶するための
命令群用バンファ11を具備し、所定の命令コードが検
出されたとき、前記命令キュー5に格納された命令コー
ドを前記命令群用バンファ11に記憶された命令群の命
令コードに置き換えるようにしたことを特徴とする情報
処理装置が提供される。
第1図を参照して、本発明に係る情報処理装置の基本構
成を説明する。同図において、参照符号1はメモリであ
り、情報処理装置が実行する命令コードを格納している
。2はバスであり、3はメモリアクセス回路で、このメ
モリアクセス回路により情報処理装置はメモリとのデー
タの遺り取りを行う。5は命令キューであり、メモリア
クセス回路3がフェッチした命令コードを格納し、先着
順に命令レジスタ7へ転送する。4はメモリアクセス回
路3から命令キュー5への命令コードの転送バスであり
、同図では省略されているが、命令キュー5の末尾へ転
送する機構が設けられている。
7は命令レジスタ(IR)である。6は命令キュー5か
らIR7への転送パスである。9は制御信号発生回路(
命令デコーダ)で、IR7に格納された命令をデコード
して制御信号10を生成する。
制御信号発生回路9は、通常、マイクロROMやPLA
で構成されることが多い。8はIR7から制御信号発生
回路9への転送パスである。10は制御信号で、情報処
理装置内の各部を動作させるために必要な信号である。
11は命令群用バッフプで、命令群を実行したときに、
実際に動作すべき命令を格納する領域である。12は命
令群用バッファ11から命令キュー5への転送パスであ
る。
〔作 用〕
本発明の情報処理装置によれば、予め定められた命令群
を記憶する命令群用バッファ11が命令キュー5と並列
に設けられている。そして、ある特定の命令コードが検
出されると、命令キュー5に格納された命令コードは命
令群用ハソファ11に記憶された命令群の命令コードに
全て置き換えられるようになされている。これによって
、少ない命令コードで複雑な処理を高速に実行すること
ができる。
第1図を参照して、本発明の情報処理装置の基本動作を
説明する。
まず、通常の命令の実行は、以下のプロセスによる。■
メモリアクセス回路3がメモリlから命令コードをフェ
ッチして命令キュー5へ転送する。
■命令キュー5の先頭からIR7へ命令コードが転送さ
れる。■IRV中の命令コードに基づいて制御信号発生
回路9により制御信号10が生成される。■制御信号1
0により、情報処理装置内の各部が動作する。
メモリアクセス回路3は、情報処理装置のバス2を通じ
てのデータアクセスを監視していて、情報処理装置がバ
ス2を使っていないときに命令のフェッチ(プリフェッ
チ)を行っている。
本発明では、IR7に格納された命令コードが命令群用
のコードであったときに、命令キュー5への転送パスが
変化するようになされている。すなわち、IR7に格納
された命令コードが命令群用のものであると、メモリア
クセス回路3によるメモリ1からのフェッチ動作は抑止
され、キューへの転送パス4が無効となる。その代わり
に、命令群用バッファll内に格納されていた命令群が
12で示されるバスを通じて命令キュー5へ転送される
。そのため、命令群の次に実行される命令は、命令群用
バンファ11内に置かれていた命令群となる。ここで、
それまで命令キュー5に格納されていた命令コードは、
通常の割り込み処理の場合と同様に全て無効となり、命
令キュー5へ転送された命令群(命令群用パンフ711
内に記憶されている命令群)を実行した後は、新たに、
メモリアクセス回路3がメモリ1から命令コードをフェ
ッチして命令キュー5へ転送することになる。また、命
令群用バッファ11は、マスクROMで構成され、製造
段階で命令群の設定が行われるようになされている。
以上により、メモリ1の中に一つだけ置かれている命令
群用コードで、複数の命令(命令群)を実行させること
が可能となる。また、命令群の実行による命令キュー5
への転送時は、1マシンサイクルで命令群用バッファ1
1のサイズに対応する命令が転送されるため、これらの
命令の実行中は、命令フェッチのためのメモリアクセス
が不要となり、動作速度も向上する。
[実施例] 以下、図面を参照して本発明に係る情報処理装置の実施
例を説明する。
第2図は本発明の情報処理装置の一実施例を示すブロッ
ク図である。第2図において、第1図で示したものと同
一のものは、同一の符号を附している。以下、第1図と
同一の構成および動作の説明は省略する。
第2図の情報処理装置は、第1図の情報処理装置におい
て、命令群用へッファ11をRAMで構成し、ユーザが
必要とする命令群をユーザ自身で設定できるようになさ
れている。すなわち、RAM11は、各記憶単位毎にバ
ス2から直接に1単位毎の命令コードを記憶することが
できるようになされている。そのため、第3図に示すよ
うに、メモリマツプにおいて、RAM (命令群用バッ
ファ)11が占有するメモリ空間は、該命令群記憶用バ
ッファの大きさに対応した領域となる。
また、第2図の情報処理装置は、第1図の情報処理装置
において、IR7に格納された命令コードが命令群用の
コードであると、メモリアクセス回路3によるメモリ1
からのフェッチ動作は抑止され、キューへの転送バス4
が無効となり、そして、命令群用バッファ11内に格納
されていた命令群が12で示されるバスを通して命令キ
ュー5へ転送されるが、このとき、それまで命令キュー
5に格納されていた命令コードが退避用バス17を介し
て退避用バッファ18へ退避されるように構成されてい
る。そして、命令キュー5へ転送された命令群(命令群
用バッファ11内に記憶されている命令群)を実行した
後は、退避用バッファ18に格納された命令コードが退
避用パス17を介して命令キュー5へ転送され、再び元
の処理を行うようになされている。
ところで、情報処理装置のメモリ空間には、ROM、 
RAM、各種制御レジスタ等がマツピングされている。
これらROM、 RAMの容量は年々増大しており、ま
た高機能化に対する要求が高まる結果、つのチップ内に
内蔵される周辺回路の量も増える傾向にある。多数の周
辺回路を内蔵すると、それに伴い制御レジスタを数も増
えることになる。このようにメモリ空間を占めるものが
増える傾向にあるため、制御レジスタがメモリ空間で占
める領域を少なくする必要がある。
第4図は本発明の情報処理装置の他の実施例を示すブロ
ック図である。第4図に示す情報処理装置は、第2図の
情報処理装置が命令群用バッファの記憶単位毎にアドレ
スを割り当てるのに対して、命令群用バッファ11にシ
フト機能を持たセ、予め必要とする命令群を一つの設定
用アドレスの下に、該命令群用バッファを順次シフトし
て記憶さ一ピるように構成されている。これにより、第
5図に示されるように、メモリマツプにおいて、シフト
レジスタ(命令群用ハンファ)11が占有するメモリ空
間は、1記憶型位の大きさでよいことになる。
すなわち、命令群用バンファlla〜]、Inは、それ
ぞれバス16によりバス2からの書き込みが可能となっ
ている。命令群用バンファIla〜Iln!こはシフト
機能があり、バス16を通じて書き込みを行うと、それ
以前に格納されていた内容がシフトされるようになされ
ている。
このように、第4図に示す情報処理装置においては、メ
モリ空間の一つの番l甑が一つの命令群用ハンファ l
la〜llnの設定用に割り当てられ、この番地に命令
コードを書き込むことで命令群実行時に展開される命令
群の設定を行うようになされている。すなわち、本実施
例の情報処理装置においては、シフト機能を有する複数
の命令群用バッファ11 a = 11 nが設けられ
ている。これらの命令群用バッファ11a=11n L
こは異なる命令群が記憶され、それぞれ異なる命令群読
み出し用命令コート′が与えられている。
さらに、命令群用バッファ lla〜llnには、設定
用の番地への書き込み動作を行うとそれ以前に入ってい
たデータがシフトする機構が設けられているため、複数
回の書き込み動作を行えば複数の命令コードを命令バッ
ファ内へ格納することが可能となる。具体的に、各命令
群用バッファlla〜11nに複数の命令(命令群)を
設定するためには、パス16で接続された一つのアドレ
スへ連続して書き込み動作を行うことになる。ここで、
本実施例の情報処理装置では命令群用バッファlla〜
llnがハードウェア的にシフト機能を持っていること
になっているが、例えば、データ書き込み位置を示すポ
インタを設け、これを操作することで擬似的にシフトを
させるように構成することもできる。
このように、本実施例によれば、命令肝機能を有する情
報処理装置において、命令群用バッファ設定用制御レジ
スタがアドレス空間で占有する領域を1バツフア当たり
1記憶単位で実現することが可能であるため、大吉iR
OM、 RAM、あるいは多数の周辺回路をメモリ空間
内に割り当てることが可能となり、情報処理装置の性能
向上に寄与するところが大きい。
また、第4図に示す情報処理装置において、各命令群用
パンファ 11 a = 11 nは、制御信号発生回
路9からのポインタ制御信号19により制御される読み
出しポインタ13によって選択されるようになされてい
る。すなわち、読み出しポインタ13は、IR(命令レ
ジスタ)7へ転送するデータを読み出す位置を示すため
のポインタである。参照符号14、14a〜14nは、
読み出しポインタ13により指定されるセレクト信号で
あり、命令キュー5と命令群用バッファlla〜lln
の全ての素子に繋がっており、その中の1木だけがアク
ティブとなっている。6.68〜6nは、命令キュー5
または命令群用バッファ11 a = 11 nからI
R7へ命令コードを転送するパスである。1Gはパスか
ら命令群用バンファへの書き込みバスである。
命令群用バッファ 11a=11nは、複数の読み書き
可能な記憶素子で構成されていて、バス16を通してパ
ス2から書き込めるようになっている。
次に、本実施例の動作を第4図を参照して説明する。ま
ず、通常の命令の実行は、以下のプロセスによる。
■ メモリアクセス回路3がメモリlから命令コードを
フェッチし、命令キュー5へ書き込む。
その際、命令キュー5の中で複数存在する記憶素子のど
こに書き込むかは、図では省略されている命令キュー書
き込みポインタにより指示される。
この命令キュー5への書き込み動作は、バス2が使用さ
れておらず、かつ命令キュー5に空きがある場合にメモ
リアクセス回路3番こより自動的になされる。ここで、
この動作は、次の■以降の動作とは独立に行われる。
■ 一つの命令の動作が終了して次の命令の実行に移る
時、命令キュー5の先頭の命令コードがバス6を通して
IR7に転送される。命令キューとして用意された記憶
領域のどこが先頭であるかは、読み出しポインタ13に
よって指定される。読み出しポインタ13は、それによ
り示される命令キューからの転送がおわると次の記憶領
域を示すように変更される。
■ IR7に命令コードが転送されると、それに基づい
て制御信号発生回路9により制御信号10が生成され、
情報処理装置の各部が動作する。
■ 命令の実行が終了するまで、制御信号発生回路9は
マシンサイクル毎に制御信号10を出し続ける。
■ ■の動作へ戻り、繰り返す。
次に、TR7に転送された命令コードが命令群用のコー
ドであった場合、以下のように動作する。
■゛読み出しポインタ13が変更され、アクティブとな
るセレクト信号が、図4中の14から14a〜14nの
内の所定の一つに変わる。このとき、セレクト信号14
a”14nは、命令群用バッファlla〜11nの先頭
を示す。ここで、命令群用の命令コードは、各命令群用
バッファ11 a = 11 nに対応じてそれぞれ異
なるものが与えられ、それらの命令群用の命令コードを
TR1で解読して、対応する命令群用バッファ lla
〜llnを選択するポインタ制御信号19が制御信号発
生回路9から読み出しポインタ13へ供給される。
■′次に実行する命令コードとして、例えば、命令群用
バッファllaに記憶されたデータ(命令群)がIR7
へ転送される。読み出しポインタ13は命令群用バッフ
ァlla中の次の命令を示すように変更される。図では
記述されていないが、セレクト信号14aが命令群用バ
ッファlla中のとなりの箱(1命令単位)を示すこと
になる。
■’  IR7に転送された命令コードに応じて制御信
号発生回路9により制御信号10が生成されるのは、通
常の命令の場合と同しである。
■゛選択れた命令群用バッファllaに記憶された命令
コードが終わるまで、上記■゛〜■゛を繰り返す。
■°命令群用バッファlla中の命令コードをすべて実
行すると、通常の命令の実行プロセスに戻る。
ここで、命令群用バッファIla〜llnへの命令コー
ドの設定は、前述したように、バス16を通して行う。
命令群を使用する前に、命令群の展開として実行される
命令群を初期ルーチンにて設定するようなプログラムを
実行させればよい。また、命令群を実行すると、命令群
用バッファ11a=11n中の命令コードを順次IRへ
転送していくが、その終了判定は、図には省略している
カウンタにより行う。このカウンタは、命令群用バッフ
ァ設定用の番地を読み出すダミー動作を行うことにより
ゼロに初期化され、この番地への書き込み動作によりイ
ンクリメントされるようになっている。プログラマが命
令群によりある命令群の動作を実現したい場合、初期設
定ルーチンで1回だけ命令群用バッファ設定アドレスを
読み出す動作をした後、実行させたい命令群を連続して
書き込めばよい。
上述した第4図に示す実施例において、命令群として用
意されている命令コードおよび命令群用バッファは、n
個ずつ設けられているが、第2図の実施例のようにそれ
ぞれ一つずつ設けてもよい。
また、命令群用バッファはプログラムにより書換え可能
な素子で構成されているが、プログラム中からの変更が
不可能な素子、例えばROMで構成することもできる。
具体的に、シングルチップマイクロコントローラにおけ
るプログラムROMのように、ユーザ毎に命令群用バッ
ファの内容が指定できれば、プログラム中での命令群用
バッファの書替えが不可能であっても自由度は高く、む
しろ暴走対策となり信頼性が向上するともいえる。
さらに、命令群用バッファがメモリ空間にマツピングさ
れていてメモリアクセス命令を使って実行させたい命令
コードを書き込むことになっているが、メモリ空間には
マツピングされておらず、専用の書き込み命令を持つよ
うな構成であってもよい。また、命令群の実行により、
命令群用バッファ内の命令コードの実行を始めるための
機構として、IRへ書き込むデータを取り出すポインタ
を変更することにしているが、命令群用バッファの内容
を直接命令キューに送り込む(データとして転送する)
構成であってもよい。そして、命令群用バッファ中の命
令コードを順次実行していき、終了したかどうかの判定
をカウンタにより検出することにしているが、たとえば
動作を起動した命令群のコードを命令群用バッファ中で
検出したときに元の動作に戻る、としてもよい。
以上説明したように、本実施例によれば、プログラム中
の一つの命令コードを複数の命令コードに展開して実行
することが可能となり、命令コードサイズの削減が実現
できる。複雑な処理を一つの命令で実現するような命令
セットを持つ情報処理装置を構成した場合でも、命令セ
ント内に容易できる高機能命令の数は有限であり、すべ
てのプログラムにとって効率の良い命令セットは実現不
可能である。
さらに、本発明によれば、必要なルーチンで必要なマク
ロ(命令群)を定義できるので、命令群用バッファのサ
イズが許す範囲でどのような要求にでも対応できる。ま
た、サブルーチンコールと異なり、プログラムカウンタ
値の退避・復帰のためのメモリアクセスがなく、また、
命令群により展開される命令は、情報処理装置内の命令
群用バッファ中に格納されていてフェッチ動作を必要と
しないため、高速動作が可能である。
〔発明の効果] 以上、説明したように、本発明の情報処理装置は、予め
定められた命令群を記憶する命令群用パンファを命令キ
ューと並列に設け、命令群に与えた所定の命令コードが
検出されたとき、命令キューに格納された命令コードを
命令群用バッファに記憶された命令群の命令コードに置
き換えるように構成することによって、少ない命令コー
ドで複雑な処理を高速に実行することができる。
【図面の簡単な説明】
第1図は本発明に係る情報処理装置の基本ti1fcを
示す図、 第2図は本発明の情報処理装置の一実施例を示すブロッ
ク図、 第3図は第2図の情報処理装置におけるメモリマツプを
示す図、 第4図は本発明の情報処理装置の他の実施例を示すブロ
ック図、 第5図は第4図の情報処理装置におけるメモリマツプを
示す図、 第6図は命令キューを有する一般的な情報処理装置の一
例を示すブロック図である。 (符号の説明) 1・・・メモリ、 2・・・パス、 3・・・メモリアクセス回路、 4・・・命令キューへの転送パス、 5・・・命令キュー、 6 6a〜6n・・・命令レジスタへの転送パス、7・
・・命令レジスタ(IR)、 8・・・命令レジスタからの転送パス、9・・・制御信
号発生回路(命令デコーダ)、10・・・制御信号、 11、lla〜lln・・・命令群用バッファ、12・
・・命令コード転送パス、 13・・・読み出しポインタ、 14.14a〜14n・・・セレクト信号、15・・・
書き込みパス(独立)、 16・・・書き込みパス(共通)、 17・・・退避用バス、 18・・・退避用へソファ、 19・・・ポインタ制御信号。 メモリ空間 示す図 第3TgJ

Claims (1)

  1. 【特許請求の範囲】 1、命令キュー(5)により命令コードをプリフェッチ
    して処理を行う情報処理装置であって、前記命令キュー
    と並列に設けられ、命令群を記憶するための命令群用バ
    ッファ(11)を具備し、所定の命令コードが検出され
    たとき、前記命令キューに格納された命令コードを前記
    命令群用バッファに記憶された命令群の命令コードに置
    き換えるようにしたことを特徴とする情報処理装置。 2、前記命令群用バッファ(11)は、シフト機能を有
    し、予め必要とする命令群を一つの設定用アドレスの下
    に、該命令群用バッファを順次シフトして記憶させるこ
    とを特徴とする請求項第1項に記載の情報処理装置。 3、前記命令群用バッファ(11)は、複数個設けられ
    (11a〜11n)、該各命令群用バッファに記憶され
    た異なる命令群に対してそれぞれ異なる命令群読み出し
    用命令コードが与えられることを特徴とする請求項第1
    項に記載の情報処理装置。 4、前記命令群用バッファ(11)は、マスクROMで
    構成され、製造段階で前記命令群の設定が行われること
    を特徴とする請求項第1項に記載の情報処理装置。 5、前記命令群用バッファ(11)は、RAMで構成さ
    れ、任意の命令群を他からの入力により設定することを
    特徴とする請求項第1項に記載の情報処理装置。 6、前記命令キューに格納された命令コードと前記命令
    群用バッファに記憶された命令群の命令コードとの置き
    換え処理は、制御信号発生回路(9)からの信号に応じ
    て切り換え動作を行う読み出しポインタ(13)によっ
    て制御されることを特徴とする請求項第1項に記載の情
    報処理装置。
JP5642790A 1990-03-09 1990-03-09 情報処理装置 Pending JPH03259338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5642790A JPH03259338A (ja) 1990-03-09 1990-03-09 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5642790A JPH03259338A (ja) 1990-03-09 1990-03-09 情報処理装置

Publications (1)

Publication Number Publication Date
JPH03259338A true JPH03259338A (ja) 1991-11-19

Family

ID=13026794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5642790A Pending JPH03259338A (ja) 1990-03-09 1990-03-09 情報処理装置

Country Status (1)

Country Link
JP (1) JPH03259338A (ja)

Similar Documents

Publication Publication Date Title
US7590774B2 (en) Method and system for efficient context swapping
US9032185B2 (en) Active memory command engine and method
JPH08505965A (ja) コンテキスト切り換え装置及び方法
JPH05257808A (ja) マイクロプロセッサ及びその動作変換方法
JPH0916409A (ja) マイクロコンピュータ
US7073034B2 (en) System and method for encoding processing element commands in an active memory device
JP2000284964A (ja) Vliwプロセッサにおける効率的なサブ命令エミュレーション
JP3571656B2 (ja) ポインタレジスタ装置およびポインタ値の更新方法
JPH03259338A (ja) 情報処理装置
JPH01261758A (ja) コンピュータ装置
WO2003088036A1 (en) System and method for instruction level multithreading
JPH07114509A (ja) メモリアクセス装置
JP2744152B2 (ja) データ駆動型データ処理装置
JPS61117635A (ja) 仮想記憶制御方式
JPS6352240A (ja) デ−タ処理装置
JPH05257807A (ja) キャッシュメモリ制御装置
JP3299663B2 (ja) 演算装置
JP2622026B2 (ja) 中央処理装置におけるレジスタ書込制御方式
JPH03182945A (ja) 主記憶内データ転送方式
JP2001134449A (ja) データ処理装置とその制御方法
JP2001331370A (ja) マイクロコンピュータ
JPH03256127A (ja) マイクロプロセッサシステム
JPH03158943A (ja) バッファ記憶・転送方式
JPH031252A (ja) ページフォルト処理方式
JPH0217544A (ja) 情報処理理装置