JP6046216B2 - ホストシステム及びホストコントローラ - Google Patents
ホストシステム及びホストコントローラ Download PDFInfo
- Publication number
- JP6046216B2 JP6046216B2 JP2015135991A JP2015135991A JP6046216B2 JP 6046216 B2 JP6046216 B2 JP 6046216B2 JP 2015135991 A JP2015135991 A JP 2015135991A JP 2015135991 A JP2015135991 A JP 2015135991A JP 6046216 B2 JP6046216 B2 JP 6046216B2
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- command
- system memory
- data
- descriptors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
Description
Claims (7)
- ホストドライバ及び第1乃至第4ディスクリプタを記憶するシステムメモリと、
前記システムメモリにアクセスするCPUと、
ホストコントローラとを備え、
前記ホストコントローラは、
デバイスへのコマンド発行を制御するレジスタセットと、
前記システムメモリにアクセスするダイレクトメモリアクセス(DMA)回路とを含み、
前記ホストコントローラは、
前記システムメモリと前記デバイスとの間のデータ転送を制御し、前記システムメモリに記憶された、複数の前記第2ディスクリプタを示す複数のポインタの集まりを含む前記第1ディスクリプタをロードし、
複数の前記第3ディスクリプタの各々は、複数の前記第2ディスクリプタを構成し、前記デバイスへコマンドを発行するのに必要な情報としてのコマンド番号、コマンド動作モード及び引数、またはデータ転送に必要な情報としてのブロック長及びブロック数を含み、
複数の前記第4ディスクリプタの各々は、複数の前記第2ディスクリプタを構成し、前記第3ディスクリプタのコマンドがデータ転送コマンドの場合に必要となるディスクリプタで、前記システムメモリ内に配置された複数のデータのアドレスと大きさとを示す情報を含み、
前記DMA回路は、
前記第3ディスクリプタの内容を前記レジスタセットに設定し、前記デバイスにコマンドを発行し(1)、
前記第3ディスクリプタのコマンドがライトコマンドの場合、それに対応する第4ディスクリプタにしたがって前記システムメモリからデータを読み込み、読み込んだデータを前記第3ディスクリプタの設定にしたがって前記デバイスに転送し、前記第3ディスクリプタのコマンドがリードコマンドの場合、前記第3ディスクリプタの設定にしたがって前記デバイスからデータを読み込み、読み込んだデータを前記第3ディスクリプタに対応する第4ディスクリプタにしたがって前記システムメモリに転送し(2)、
前記(1)と(2)を繰り返し、前記第1ディスクリプタ内の複数のポインタによって示された前記第3及び第4ディスクリプタの全ての実行を完了させ(3)、
前記ホストコントローラは、
前記第1ディスクリプタ内の複数のポインタを全てアクセスした場合、データ転送が終了したことを示す割り込み信号を発生し、
前記システムメモリはホストドライバを保持し、前記ホストドライバは、転送情報を含むディスクリプタを作成し、前記DMA回路の起動のみを指示する機能を有し、割り込みによって、DMAデータ転送の終了、またはデータ転送エラーの検出を認識することを特徴とするホストシステム。 - 前記DMA回路は、
前記システムメモリのアドレスを制御し、前記第1乃至第4ディスクリプタの各々を読み出すシステムアドレス制御部と、
前記システムメモリから読み出された前記第3ディスクリプタの内容を前記ホストコントローラの前記レジスタセットに設定し、前記デバイスへコマンドを発行するコマンド制御部と、
前記システムメモリ及び前記デバイスから読み出したデータを記憶するデータバッファと、
を備えることを特徴とする請求項1に記載のホストシステム。 - 前記第1乃至第4ディスクリプタの各々は、ディスクリプタの種類を識別するための情報、及びディスクリプタの終了位置を示す情報を含む属性情報を有することを特徴とする請求項1に記載のホストシステム。
- デバイスへのコマンド発行を制御するレジスタセットと、
システムメモリにアクセスするダイレクトメモリアクセス(DMA)回路とを備え、
ホストコントローラは、前記システムメモリと前記デバイスとの間のデータ転送を制御し、
前記ホストコントローラは、前記システムメモリに記憶された、複数の第2ディスクリプタを示す複数のポインタの集まりを含む第1ディスクリプタをロードし、
複数の第3ディスクリプタの各々は、複数の前記第2ディスクリプタを構成し、前記デバイスへコマンドを発行するのに必要な情報としてのコマンド番号、コマンド動作モード及び引数、またはデータ転送に必要な情報としてのブロック長及びブロック数を含み、
複数の第4ディスクリプタの各々は、複数の前記第2ディスクリプタを構成し、前記システムメモリ内に配置された複数のデータのアドレスと大きさとを示す情報を含み、
前記DMA回路は、
前記第3ディスクリプタの内容を前記レジスタセットに設定し、前記デバイスにコマンドを発行し(1)、
前記第3ディスクリプタのコマンドがライトコマンドの場合、それに対応する第4ディスクリプタにしたがって前記システムメモリからデータを読み込み、読み込んだデータを前記第3ディスクリプタの設定にしたがって前記デバイスに転送し、前記第3ディスクリプタのコマンドがリードコマンドの場合、前記第3ディスクリプタの設定にしたがって前記デバイスからデータを読み込み、読み込んだデータを前記第3ディスクリプタに対応する第4ディスクリプタにしたがって前記システムメモリに転送し(2)、
前記(1)と(2)を繰り返し、前記第1ディスクリプタ内の複数のポインタによって示された前記第3及び第4ディスクリプタの全ての実行を完了させ(3)、
前記ホストコントローラは、前記第1ディスクリプタ内の複数のポインタに全てアクセスした後、データ転送が終了したことを示す割り込み信号を発生し、
前記システムメモリはホストドライバを保持し、前記ホストドライバは、転送情報を含むディスクリプタを作成し、前記DMA回路の起動のみを指示する機能を有し、割り込みによって、DMAデータ転送の終了、またはデータ転送エラーの検出を認識することを特徴とするホストコントローラ。 - 前記DMA回路は、
前記システムメモリのアドレスを制御し、前記第1乃至第4ディスクリプタの各々を読み出すシステムアドレス制御部と、
前記システムメモリから読み出された前記第3ディスクリプタの内容を前記ホストコントローラの前記レジスタセットに設定し、前記デバイスへコマンドを発行するコマンド制御部と、
前記システムメモリ及び前記デバイスから読み出したデータを記憶するデータバッファと、
を備えることを特徴とする請求項4に記載のホストコントローラ。 - 前記第1乃至第4ディスクリプタの各々は、ディスクリプタの種類を識別するための情報、及びディスクリプタの終了位置を示す情報を含む属性情報を有することを特徴とする請求項4に記載のホストコントローラ。
- 前記DMA回路は、データ転送中にエラーが発生したとき、割り込み信号を発生することを特徴とする請求項4に記載のホストコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015135991A JP6046216B2 (ja) | 2010-09-22 | 2015-07-07 | ホストシステム及びホストコントローラ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212721 | 2010-09-22 | ||
JP2010212721 | 2010-09-22 | ||
JP2015135991A JP6046216B2 (ja) | 2010-09-22 | 2015-07-07 | ホストシステム及びホストコントローラ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086523A Division JP2012089105A (ja) | 2010-09-22 | 2011-04-08 | メモリシステム及びホストコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015201234A JP2015201234A (ja) | 2015-11-12 |
JP6046216B2 true JP6046216B2 (ja) | 2016-12-14 |
Family
ID=45818746
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086523A Pending JP2012089105A (ja) | 2010-09-22 | 2011-04-08 | メモリシステム及びホストコントローラ |
JP2015135991A Active JP6046216B2 (ja) | 2010-09-22 | 2015-07-07 | ホストシステム及びホストコントローラ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086523A Pending JP2012089105A (ja) | 2010-09-22 | 2011-04-08 | メモリシステム及びホストコントローラ |
Country Status (4)
Country | Link |
---|---|
US (9) | US8195845B2 (ja) |
JP (2) | JP2012089105A (ja) |
CN (2) | CN104360967B (ja) |
TW (1) | TWI465905B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI465905B (zh) * | 2010-09-22 | 2014-12-21 | Toshiba Kk | 記憶體系統、主機控制器、及直接記憶體存取之控制方法 |
US9026568B2 (en) | 2012-03-30 | 2015-05-05 | Altera Corporation | Data compression for direct memory access transfers |
JP2014010759A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム |
US9558129B2 (en) * | 2014-06-10 | 2017-01-31 | Xilinx, Inc. | Circuits for and methods of enabling the access to data |
TWI553476B (zh) * | 2015-03-05 | 2016-10-11 | 光寶電子(廣州)有限公司 | 區域描述元管理方法及其電子裝置 |
CN105988954B (zh) * | 2015-03-05 | 2018-09-11 | 光宝科技股份有限公司 | 区域描述元管理方法及其电子装置 |
CN104850517B (zh) * | 2015-05-20 | 2018-01-12 | 新华三技术有限公司 | 一种dma传输报文数据的方法及装置 |
US20170147517A1 (en) * | 2015-11-23 | 2017-05-25 | Mediatek Inc. | Direct memory access system using available descriptor mechanism and/or pre-fetch mechanism and associated direct memory access method |
EP3173935B1 (en) * | 2015-11-24 | 2018-06-06 | Stichting IMEC Nederland | Memory access unit |
CN106547709B (zh) * | 2016-11-24 | 2019-05-21 | 盛科网络(苏州)有限公司 | 灵活配置多通道dma控制器的方法及装置 |
JP6882080B2 (ja) * | 2017-05-31 | 2021-06-02 | キヤノン株式会社 | 画像処理装置、方法、プログラム及びシステム |
CN108388529B (zh) * | 2018-01-26 | 2021-03-09 | 武汉中元华电电力设备有限公司 | 一种外设主动实现与cpu间数据交换的方法 |
US10657087B2 (en) * | 2018-05-31 | 2020-05-19 | Toshiba Memory Corporation | Method of out of order processing of scatter gather lists |
CN113805813A (zh) * | 2018-11-30 | 2021-12-17 | 北京忆芯科技有限公司 | 降低读命令处理延迟的方法与装置 |
CN109558344B (zh) * | 2018-12-03 | 2021-10-29 | 郑州云海信息技术有限公司 | 一种适用于网络传输的dma传输方法及dma控制器 |
US10664282B1 (en) * | 2019-02-04 | 2020-05-26 | Amazon Technologies, Inc. | Runtime augmentation of engine instructions |
JP2020154493A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | メモリシステム |
KR20210053384A (ko) | 2019-11-01 | 2021-05-12 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
TWI771852B (zh) * | 2020-12-29 | 2022-07-21 | 新唐科技股份有限公司 | 直接記憶體存取裝置、資料傳輸方法與電子設備 |
US11941131B1 (en) * | 2020-12-31 | 2024-03-26 | Meta Platforms Technologies, Llc | Isolation of secrets from an operating system |
US11940935B2 (en) * | 2021-04-19 | 2024-03-26 | Mellanox Technologies, Ltd. | Apparatus, method and computer program product for efficient software-defined network accelerated processing using storage devices which are local relative to a host |
CN114443529B (zh) * | 2022-04-02 | 2022-07-05 | 苏州浪潮智能科技有限公司 | 内存直接访问架构、系统、方法、电子设备和介质 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4449182A (en) * | 1981-10-05 | 1984-05-15 | Digital Equipment Corporation | Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems |
JP3448689B2 (ja) * | 1993-02-22 | 2003-09-22 | 株式会社日立製作所 | Io制御方法および情報処理装置 |
US5598568A (en) * | 1993-05-06 | 1997-01-28 | Mercury Computer Systems, Inc. | Multicomputer memory access architecture |
US5933654A (en) * | 1996-09-24 | 1999-08-03 | Allen-Bradley Company, Llc | Dynamic buffer fracturing by a DMA controller |
US6202107B1 (en) * | 1998-11-19 | 2001-03-13 | Sun Microsystems, Inc. | Host controller interface descriptor fetching unit |
US6697885B1 (en) * | 1999-05-22 | 2004-02-24 | Anthony E. B. Goodfellow | Automated DMA engine for ATA control |
US6782465B1 (en) * | 1999-10-20 | 2004-08-24 | Infineon Technologies North America Corporation | Linked list DMA descriptor architecture |
US7120708B2 (en) * | 2003-06-30 | 2006-10-10 | Intel Corporation | Readdressable virtual DMA control and status registers |
US7287101B2 (en) * | 2003-08-05 | 2007-10-23 | Intel Corporation | Direct memory access using memory descriptor list |
JP2005092742A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | ビデオ出力コントローラ及びビデオカード |
US20050114561A1 (en) * | 2003-11-24 | 2005-05-26 | Ho-Keng Lu | Method for performing DMA transfers with dynamic descriptor structure |
JP2005157717A (ja) * | 2003-11-26 | 2005-06-16 | Nec Micro Systems Ltd | データ転送方法及びその装置 |
JP2005258783A (ja) * | 2004-03-11 | 2005-09-22 | Ricoh Co Ltd | データ転送装置、データ転送方法、画像形成装置及びオプションボード |
US20050289253A1 (en) * | 2004-06-24 | 2005-12-29 | Edirisooriya Samantha J | Apparatus and method for a multi-function direct memory access core |
CN100432968C (zh) * | 2004-07-09 | 2008-11-12 | 上海奇码数字信息有限公司 | 存储器直接存取装置及其数据传输方法 |
US7493427B2 (en) * | 2004-07-14 | 2009-02-17 | International Business Machines Corporation | Apparatus and method for supporting received data processing in an offload of network protocol processing |
EP1647894A3 (en) * | 2004-10-12 | 2007-11-21 | NEC Electronics Corporation | Information processing apparatus with parallel DMA processes |
JP4390694B2 (ja) * | 2004-12-24 | 2009-12-24 | 富士通株式会社 | Dma回路及びこれを用いたディスクアレイ装置 |
JP4563829B2 (ja) * | 2005-01-27 | 2010-10-13 | 富士通株式会社 | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム |
US7395385B2 (en) * | 2005-02-12 | 2008-07-01 | Broadcom Corporation | Memory management for a mobile multimedia processor |
US7496699B2 (en) * | 2005-06-17 | 2009-02-24 | Level 5 Networks, Inc. | DMA descriptor queue read and cache write pointer arrangement |
CN1713164A (zh) * | 2005-07-21 | 2005-12-28 | 复旦大学 | 可自主处理多事务传输要求的dma控制器及数据传输方法 |
US7496695B2 (en) * | 2005-09-29 | 2009-02-24 | P.A. Semi, Inc. | Unified DMA |
CN101136000B (zh) * | 2006-09-01 | 2011-01-05 | 飞思卡尔半导体公司 | 实现sd主机/从属设备的应用处理器电路和电子设备 |
US7827331B2 (en) * | 2006-12-06 | 2010-11-02 | Hitachi, Ltd. | IO adapter and data transferring method using the same |
JP4672742B2 (ja) * | 2008-02-27 | 2011-04-20 | 株式会社東芝 | メモリコントローラおよびメモリシステム |
US7912997B1 (en) * | 2008-03-27 | 2011-03-22 | Xilinx, Inc. | Direct memory access engine |
CN101303677B (zh) * | 2008-05-04 | 2010-06-02 | 华为技术有限公司 | 一种直接存储器访问控制方法、系统及控制器 |
US20100017650A1 (en) * | 2008-07-19 | 2010-01-21 | Nanostar Corporation, U.S.A | Non-volatile memory data storage system with reliability management |
TW201005537A (en) * | 2008-07-29 | 2010-02-01 | Ralink Technology Corp | Controller, method, system and program for direct memory access |
US8073990B1 (en) * | 2008-09-23 | 2011-12-06 | Teradici Corporation | System and method for transferring updates from virtual frame buffers |
JP5193822B2 (ja) | 2008-11-19 | 2013-05-08 | 株式会社東芝 | 追記型メモリデバイス |
US9128699B2 (en) * | 2008-12-22 | 2015-09-08 | Intel Corporation | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command |
JP2010211322A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法 |
US8626963B2 (en) * | 2010-05-04 | 2014-01-07 | Mediatek Inc. | Packet based data transfer system and method for host-slave interface |
TWI465905B (zh) * | 2010-09-22 | 2014-12-21 | Toshiba Kk | 記憶體系統、主機控制器、及直接記憶體存取之控制方法 |
-
2011
- 2011-03-11 TW TW100108381A patent/TWI465905B/zh active
- 2011-03-18 CN CN201410557798.XA patent/CN104360967B/zh active Active
- 2011-03-18 CN CN201110066313.3A patent/CN102411549B/zh active Active
- 2011-03-21 US US13/052,147 patent/US8195845B2/en active Active
- 2011-04-08 JP JP2011086523A patent/JP2012089105A/ja active Pending
-
2012
- 2012-05-16 US US13/473,212 patent/US8447896B2/en active Active
-
2013
- 2013-04-18 US US13/865,754 patent/US8683093B2/en active Active
-
2014
- 2014-02-05 US US14/172,995 patent/US8825923B2/en active Active
- 2014-07-22 US US14/338,038 patent/US8959260B2/en active Active
-
2015
- 2015-01-02 US US14/588,718 patent/US9122630B2/en not_active Ceased
- 2015-07-07 JP JP2015135991A patent/JP6046216B2/ja active Active
-
2017
- 2017-03-17 US US15/462,431 patent/USRE47659E1/en active Active
-
2019
- 2019-09-03 US US16/559,092 patent/USRE48736E1/en active Active
-
2021
- 2021-08-06 US US17/396,421 patent/USRE49875E1/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201214118A (en) | 2012-04-01 |
US8195845B2 (en) | 2012-06-05 |
US20150120984A1 (en) | 2015-04-30 |
CN102411549B (zh) | 2014-11-12 |
US8959260B2 (en) | 2015-02-17 |
CN104360967B (zh) | 2017-08-04 |
US20140337542A1 (en) | 2014-11-13 |
JP2015201234A (ja) | 2015-11-12 |
USRE48736E1 (en) | 2021-09-14 |
US20120226830A1 (en) | 2012-09-06 |
US8825923B2 (en) | 2014-09-02 |
USRE49875E1 (en) | 2024-03-19 |
USRE47659E1 (en) | 2019-10-22 |
US8683093B2 (en) | 2014-03-25 |
CN104360967A (zh) | 2015-02-18 |
US20140156881A1 (en) | 2014-06-05 |
CN102411549A (zh) | 2012-04-11 |
TWI465905B (zh) | 2014-12-21 |
JP2012089105A (ja) | 2012-05-10 |
US9122630B2 (en) | 2015-09-01 |
US8447896B2 (en) | 2013-05-21 |
US20120072618A1 (en) | 2012-03-22 |
US20130232283A1 (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6046216B2 (ja) | ホストシステム及びホストコントローラ | |
JP6817273B2 (ja) | 不揮発性大容量メモリ・システムによるキャッシュ移動を提供するための装置および方法 | |
US5832308A (en) | Apparatus for controlling data transfer between external interfaces through buffer memory using a FIFO, an empty signal, and a full signal | |
JP4464378B2 (ja) | 同一データを纏める事で格納領域を節約する計算機システム、ストレージシステム及びそれらの制御方法 | |
JP4745465B1 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
US10866755B2 (en) | Two stage command buffers to overlap IOMMU map and second tier memory reads | |
US20220100425A1 (en) | Storage device, operating method of storage device, and operating method of computing device including storage device | |
JP4373255B2 (ja) | ダイレクトメモリアクセス制御装置および方法 | |
WO2014100954A1 (zh) | 数据控制方法及系统 | |
KR101750744B1 (ko) | 쓰기 전 로깅 연산 장치 및 방법 | |
CN111813703A (zh) | 数据储存装置及逻辑至物理地址映射表的更新方法 | |
JP5923913B2 (ja) | ストレージ装置、ストレージ装置の制御方法及びストレージシステム | |
JP2000305818A (ja) | チップカードのメモリ断片化解消(デフラグ) | |
JP5334048B2 (ja) | メモリ装置および計算機 | |
CN104424124A (zh) | 内存装置、电子设备和用于控制内存装置的方法 | |
JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
CN115878021A (zh) | 计算机可读取存储介质、写入数据到闪存存储器的方法及装置 | |
JP6157158B2 (ja) | 情報処理装置、その制御方法及びプログラム | |
JP2011118623A (ja) | データ同期装置 | |
JP2003216478A (ja) | インタフェース回路及び半導体装置 | |
JP2014085907A (ja) | 情報処理装置、起動方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161116 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6046216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |