CN104360967A - 存储器系统、主机控制器以及dma的控制方法 - Google Patents

存储器系统、主机控制器以及dma的控制方法 Download PDF

Info

Publication number
CN104360967A
CN104360967A CN201410557798.XA CN201410557798A CN104360967A CN 104360967 A CN104360967 A CN 104360967A CN 201410557798 A CN201410557798 A CN 201410557798A CN 104360967 A CN104360967 A CN 104360967A
Authority
CN
China
Prior art keywords
descriptor
data
system storage
console controller
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410557798.XA
Other languages
English (en)
Other versions
CN104360967B (zh
Inventor
藤本曜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104360967A publication Critical patent/CN104360967A/zh
Application granted granted Critical
Publication of CN104360967B publication Critical patent/CN104360967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了存储器系统、主机控制器以及DMA的控制方法。根据一个实施方式，主机控制器具有发布命令的寄存器组以及直接存储器存取(DMA)，对系统存储器以及存储设备进行访问。第一至第四描述符被存储在系统存储器上，为表示多个第二描述符的多个指针的集合，第三、第四描述符构成多个第二描述符，包含作为存储设备的命令发布所需要的信息的命令序号、命令操作模式、参数、块长、块数以及多个数据的地址和大小的信息。DMA将第一描述符的开头作为起点而将构成第二描述符的第三描述符的内容设定于寄存器组中，按照第四描述符的内容在系统存储器与主机控制器之间传送数据。

Description

存储器系统、主机控制器以及DMA的控制方法
本申请是申请日为2011年03月18日、申请号为201110066313.3、发明创造名称为：“存储器系统、主机控制器以及DMA的控制方法”的中国专利申请的分案申请。
技术领域
本发明涉及适用于例如安全数字(SDTM)卡、并具有高级直接存储器存取(ADMA)的主机控制器、存储器系统以及DMA的控制方法。
背景技术
近来，SD卡例如SD存储卡在作为主机设备的便携电话、数码相机等中广泛使用。该SD卡经由主机控制器与主机设备连接，通过主机控制器控制主机设备与SD存储卡之间的数据传送。
设置于主机设备的系统存储器通过分页(paging)来管理。因此，系统存储器上的数据以页为单位被断片地管理。
为了对存储卡高效地进行数据的读/写，使主机控制器具有DMA，并且使DMA能够进行以页为单位管理的数据传送。即，通过使用作为数据传送列表的描述符，能够对在系统存储器上断片化了的数据进行DMA传送。
但是，以往的DMA为了在页的边界处生成新的系统地址而产生了中断。因此，打乱了CPU的操作。为了解决该问题而开发了ADMA。
ADMA具有对应于SD卡的一个读/写命令、通过分页对断片地配置在系统存储器上的数据区域进行数据传送的能力。因此，ADMA通过读入系统存储器上的描述符，从而可以没有CPU中断地控制主机控制器与系统存储器之间的数据传送。主机驱动器通过设定主机控制器内的寄存器组，来控制对存储卡的命令的发布，控制主机控制器与存储卡之间的数据传送，并使用对CPU的中断。如以往那样，在总线性能低的情况下，使用这样的方法没有问题。
但是，近来随着总线性能的提高、高速数据传送成为可能，存在主机驱动器的处理出现开销(overhead)这样的问题。因为存储卡的区域不一定总是连续使用的，所以需要分割为多个存储器命令。控制主机驱动器向存储卡发布命令的方式需要在数据传送过程中使主机CPU产生中断，从而执行主机驱动器，直到响应中断为止花费了一定程度的时间。因此，即使使用高速总线也存在由于驱动器处理的等待时间影响而使性能降低这样的问题。
因此，通过能够利用DMA处理在数据传送中需要主机驱动器处理的部分，可望高效地实施数据传送。
发明内容
本发明的实施方式提供了能够高效地实施数据传送的主机控制器、存储器系统以及DMA的控制方法。
一般地，根据一个实施例，存储器系统具有主机控制器和DMA电路。主机控制器具有控制对设备的命令发布的寄存器组、和访问系统存储器的直接存储器存取(DMA)电路，控制系统存储器以及存储设备之间的传送。第一描述符至第四描述符存储在所述系统存储器上。第一描述符包括表示多个第二描述符的多个指针的集合。所述多个第二描述符的每个包括第三描述符和第四描述符。所述第三描述符包括作为经由所述主机控制器的所述寄存器组对所述存储设备的命令发布所需要的信息的命令序号、命令操作模式、参数，以及作为数据传送所需要的信息的块长、块数的信息。所述第四描述符包括配置在所述系统存储器上的多个数据的地址和大小的信息。由本提案改良的改良版ADMA电路将所述第一描述符的开头作为起点而将构成所述第二描述符的所述第三描述符的内容设定于所述寄存器组中，按照所述第四描述符的内容从所述系统存储器读入并传送数据。
根据本发明的实施方式，能够提供可以高效地实施数据传送的主机控制器、存储器系统以及DMA的控制方法。
附图说明
图1是概略地表示实施方式的存储器系统的构成图。
图2是概略地表示系统存储器和存储卡的存储映射的图。
图3是表示实施方式的描述符的构造的图。
图4是概略地表示图1所示的ADMA的构成图。
图5是表示ADMA的操作的流程图。
具体实施方式
以下，参照附图对实施方式进行说明。以下说明的ADMA表示由本提案改良的改良版ADMA。
图1概略地表示本实施方式的存储器系统。
本实施方式通过扩展使系统存储器的数据传送为可能的描述符，在DMA传送中能够由主机控制器发布多条SD命令，从而降低由主机驱动器的处理引起的开销。
图1所示的系统控制器11控制与CPU 12、系统存储器13以及SD主机控制器14的接口。
系统存储器13存储主机驱动器21、描述符表22以及数据23。在系统存储器13上通过操作系统(OS)确保用于存储这些主机驱动器21、描述符表22以及数据23所需要的区域。
主机驱动器21例如是SD主机控制器14用的OS固有的驱动器，由CPU 12来执行。主机驱动器21在执行后述的ADMA之前生成描述符表22。该描述符表22是将系统存储器13与SD卡之间的数据传送所需要的信息制成列表(list)所得到的，按SD主机控制器14能够解析的格式来描述。对描述符表22的构造稍后进行描述。
SD主机控制器14具有使用SD命令在系统存储器13与SD卡之间双向地进行数据传送的功能。SD主机控制器14主要包括系统总线接口(I/F)电路31、存储卡I/F电路32、含有多个寄存器的寄存器组33、ADMA 34、计时器35。
系统总线I/F电路31通过系统总线与系统控制器11连接。存储卡I/F电路32能够通过未图示的SD总线接口与SD卡、例如SD存储卡15、SDIO卡16连接。SD总线接口并不限定于以往的4位型，也能够适用于使用了LVDS方式的UHS-II等。在UHS-II中命令以包形式进行传送。
SD主机控制器14的寄存器组33被分类为例如未图示的SD命令产生部、响应部、缓冲数据端口部、主机控制部、中断控制部、ADMA部等多个部分。SD命令的发布所需要的信息例如命令序号、命令模式以及变量，和数据传送所需要的信息例如块长、块数被设定于寄存器组33的SD命令产生部中。SD命令产生部通过设定这些信息来对SD卡发布命令。根据该命令，从SD卡提供的响应由寄存器组33内的响应部接收。
ADMA 34为不经由CPU 12而在SD卡与系统存储器13之间传送数据的电路。该ADMA 34按照存储在系统存储器13上的描述符表22的内容执行数据传送。
计时器35为检测超时错误的装置。例如在从读命令发布到结束所设定的时间内读命令的操作没有完成的情况下，计数器35检测到超时错误。该超时错误通过中断通知到主机CPU12，由主机驱动器来处理。
图2表示系统存储器13的分页管理和SD物理地址的关系的例子。系统存储器13通过分页例如按每4千字节(kByte)的小区域单位来进行管理。从主机CPU 12执行的应用程序，通过由主机CPU 12管理的分页功能，利用逻辑地址访问系统存储器13。因此，如逻辑地址系统存储器映射(map)所示，可见数据被配置在连续的地址区域。但是，在系统存储器13中实际存储的数据的位置是任意的，如物理地址系统存储器映射所示那样是断片的。这些数据通过地址和数据长度(length)来管理。数据长度是可变的。另外，存储于系统存储器13的数据的物理地址与逻辑地址的关系由未图示的页面表来管理。
另一方面，存储于SD存储卡15的数据以例如512字节～数兆字节的页面单位(块单位)进行管理，与系统存储器13完全独立。因此，在使SD存储卡15存储系统存储器13上的数据的情况下，如SD物理地址存储器映射所示，系统存储器13上的数据通过与系统存储器13上不同的大小来存储。SD存储卡15内的数据被保持在按每条命令所指定的连续的存储区域，具有由命令指定的地址，数据长度是可变的并由别的命令指定。
DMA传送是由物理地址直接访问系统存储器13。因此，通过在系统存储器13上制作作为传送列表的描述符，能够执行ADMA。
图3表示本实施方式的描述符。该描述符在系统存储器13的描述符表22内制作。
本实施方式的描述符是扩展以往的描述符得到的，通过分层结构构成。通过使用本实施方式的描述符，能够完全由硬件来执行ADMA进行的系统存储器13与SD存储卡15之间的数据传送。因此，没有必要在数据传送中对主机CPU 12进行中断。错误处理请求由中断进行通知，但因为发生概率非常小，所以没有问题。
如图3所示，第一描述符(综合描述符)包括指向多个第二描述符(部分描述符)的指针的集合。
各第二描述符(部分描述符)包括第三描述符(SD命令描述符)和第四描述符(系统存储器描述符)的对。
第三描述符的内容包括用于发布SD命令的信息。即，第三描述符的内容包括例如命令序号、命令模式、参数，作为数据传送所需要的信息的块长、块数。命令模式例如表示读/写。通过将该第三描述符写入SD主机控制器14的寄存器组33中的SD命令产生部，从而发布一条SD命令。
第四描述符(系统存储器描述符)的内容包括表示系统存储器13上的各数据的位置的地址、和表示数据长度的长度(length)，表示以断片方式配置的多个数据的集合。
由于第三描述符与一个读/写命令对应，能够指定SD存储卡的某一个连续区域。在如图2所示被分割为多个区域的情况下，需要对各个区域设置第三描述符。以达到与各第三描述符相同的数据传送长度对对应的第四描述符进行编程。
第一至第四描述符分别具有属性信息Att。各属性信息Att包含例如用于识别描述符的种类的信息、以及表示描述符的结束位置的结束位。
另外，第三描述符因为其格式与其他的描述符不同，所以其属性信息Att可以至少与开头的命令序号对应设置，也可以与其他的描述符同样地对每行都设置。
图4表示ADMA 34的概略构成。ADMA 34包括系统地址控制部34a、数据缓冲器34b、SD命令控制部34c以及缓冲存储器34d。
系统地址控制部34a管理系统存储器13的地址。具体而言，管理存储在系统存储器13中的第一至第四描述符的读入。即，系统地址控制部34a首先设定第一描述符(综合描述符)的开头地址作为初始值。由此能够从系统存储器13读出第一描述符(综合描述符)的信息。因为在第一描述符中写入了多个第二描述符的指针，所以读入各指针指示的第二描述符的地址，按照该地址读入第二描述符。即，将作为构成第二描述符的第三描述符的SD命令描述符传送到SD命令控制部34c。进而，依次读入在构成第二描述符的第四描述符中描述的数据的地址以及数据长度，按照该地址以及数据长度，在存储器写时从系统存储器13读出数据，将其传送到数据缓冲器34b。在存储器读时将数据从数据缓冲器34b传送到系统存储器13。
为了执行这些操作，系统地址控制部34a具有多个寄存器34a_1～34a_4以及选择这些寄存器的输出信号的多路复用器(MPX)34a_5，以保持第一描述符(综合描述符)的开头地址、第二描述符(部分描述符)的指针、数据的地址以及数据长度。
SD命令控制部34c在SD命令产生部中依次产生用于设定值的寄存器地址，并且将作为第三描述符的SD命令描述符所包含的寄存器设定信息依次设定于主机控制器14的寄存器组33中的SD命令产生部中。寄存器组33的SD命令产生部在寄存器的设定完成时发布SD命令。
在存储器写的情况下，缓冲存储器34d读入由系统地址控制部34a指定的系统存储器13上的数据，暂时保持供给来的数据。数据缓冲器34b所保持的数据与发布的SD命令同步地被传送到SD存储卡15。
另外，在存储器读的情况下，缓冲存储器34d暂时保持与发布的SD命令同步地从作为存储器设备的SD存储卡15读入的数据，将数据传送到由系统地址控制部34a指定的系统存储器13上的位置。
在上述构成中，参照图5对使用了扩展描述符的ADMA 34的操作进行说明。
为了在系统存储器13与SD存储卡15之间进行数据传送，主机驱动器21在系统存储器13上制作图3所示那样的扩展描述符。第一描述符的开头地址由主机驱动器21设定于系统地址控制部34a的寄存器34a_1中。
然后，当通过主机驱动器21启动ADMA 34时，系统地址控制部34a基于寄存器34a_1所保持的第一描述符的开头地址，读入第一描述符(综合描述符)的开头所记载的第二描述符指针(部分描述符指针)，将其保持在寄存器34a_2中。(ST11)。
接着，通过系统地址控制部34a读入处于第二描述符指针所指示的位置的第二描述符(ST12)。
第二描述符的开头所描述的第三描述符(SD命令描述符)被供给到SD命令控制部34c。SD命令控制部34c将第三描述符所描述的数据写入到构成SD主机控制器14的寄存器组33的SD命令产生部中。于是，通过SD命令产生部对SD存储卡15发布命令(ST13)。
接着，通过系统地址控制部34a读入第四描述符(系统存储器描述符)。系统地址控制部34a将第四描述符所描述的地址以及数据长度分别保持在寄存器34a_3(地址)和寄存器34a_4(长度)中。在存储器写的情况下，系统地址控制部34a从系统存储器13将寄存器34a_3(地址)的地址作为开头地址读出数据，并将其传送到数据缓冲器34b。另外，在存储器读的情况下，系统地址控制部34a将寄存器34a_3(地址)的地址作为开头地址，将数据缓冲器34b的数据写入到系统存储器13中(ST14)。
在存储器写的情况下，在数据缓冲器34b内，从系统存储器13供给的断片的数据设为连续的数据。第四描述符(系统存储器描述符)包括以地址和数据长度的对构成的多个数据，ADMA依次重复这种操作来进行系统存储器与数据缓冲器34b之间的数据传送。
然后，ADMA将数据缓冲器34b所保持的数据传送到SD存储卡15(ST15)。与发布的命令(读/写命令)同步地，ADMA访问系统存储器13上的数据，经由数据缓冲器34b在取得同步时执行两者的数据传送。总数据传送量必须在存储设备侧和系统存储器侧设定为相同的值。
当基于一个第二描述符的数据的传送完成时，判断全部的第一描述符的执行是否结束(ST16)。其结果，在全部的第一描述符的执行没有结束的情况下，控制移至步骤ST12，按照第一描述符所描述的部分描述符指针，读入下一个第二描述符，执行上述的操作(ST16-ST12)。在各描述符中设置所述属性信息Att中的结束位，通过该结束位，能够指定描述符程序的结束位置。
当对应于下一个第二描述符，第三描述符被设定于SD主机控制器14的寄存器时，发布SD命令，按照第四描述符对数据进行传送。例如在存储器写的情况下，在最终数据被读入到数据缓冲器34b之后，通过读入下一个第三描述符，在对系统存储器的DMA传送中也能够发布下一次传送的SD命令。在该情况下，因为看不到命令发布时间，所以进一步高速操作成为可能。
另一方面，在执行了第一描述符所描述的全部内容的情况下，SD主机控制器14产生ADMA完成中断(ST17)。由此，CPU 12(主机驱动器21)能够得知ADMA的处理正常结束了。在没有发生错误的情况下，主机CPU 12从ADMA的启动到结束没有必要涉及传送，因此不会发生因主机驱动器引起的性能降低。另外，在数据传送中能够准备下一个描述符，因此，描述符制作时间不会影响到传送性能。
主机驱动器在传送完成时指示文件系统更新信息。由此传送到SD存储卡的数据得以确定。
根据上述实施方式，为了在系统存储器13与SD存储卡15之间进行数据传送，通过主机驱动器21在系统存储器13内生成扩展描述符。该扩展描述符包含作为表示第二描述符的位置的指针的集合的第一描述符。在通过主机驱动器21启动ADMA 34时，基于第一描述符的开头地址的内容依次将第二描述符的内容取入ADMA 34中，通过ADMA 34按照第二描述符所描述的第三、第四描述符的内容在系统存储器13与SD存储卡15之间执行数据传送。因此，主机驱动器21在由ADMA 34进行的数据传送中与数据传送没有任何关系。因此，通过ADMA 34使得高速的数据传送成为可能。
另外，ADMA 34在启动后，通过将第三描述符设定于寄存器组33的SD命令产生部中来产生命令，通过ADMA 34仅由硬件便能够执行系统存储器13与存储卡15之间的数据传送。因此，与通过主机驱动器21的情况相比，能够显著高速化。
进而，为了在数据传送中操作主机驱动器，通常通过中断来启动。因此，如果不能略去中断响应时间，则会引起数据传送性能的降低。但是，通过使用本方式，能够避免这样的性能降低。
以上，说明了某些实施方式，但是这些实施方式是作为例子而举出的，没有限定发明范围的意图。这些新的实施方式，能够以其他的各种各样的方式来实施，在不脱离发明的要旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形，包含于发明的范围或要旨，并且包含于权利要求所记载的发明及其同等的范围内。

Claims (7)

1.一种主机系统，包括：
系统存储器，其存储主机驱动器、第一至第四描述符；
CPU，其访问所述系统存储器；和
主机控制器；
所述主机控制器包括：
寄存器组，其控制对设备的命令发布；和
直接存储器存取(DMA)电路，其访问系统存储器；
所述主机控制器，控制所述系统存储器以及所述设备之间的数据传送，加载存储在所述系统存储器上的第一描述符，所述第一描述符包括表示多个所述第二描述符的多个指针的集合；
所述第三描述符的每个，构成所述多个第二描述符，包括作为向所述设备发布命令所需要的信息的命令序号、命令操作模式、参数，或者作为数据传送所需要的信息的块长、块数；
所述第四描述符的每个，构成所述多个第二描述符，以在所述第三描述符的命令为数据传送命令的情况下所需要的描述符，包括表示配置在所述系统存储器上的多个数据的地址和大小的信息；
所述DMA电路，
将所述第三描述符的内容设定于所述寄存器组中，向所述设备发布命令(1)；
在所述第三描述符的命令为数据传送命令的情况下，按照所述第四描述符的内容在所述系统存储器和所述设备之间通过所述主机控制器传送数据(2)；
仅重复进行上述(1)或者重复进行上述(1)和(2)，使由第一描述符内的多个指针示出的所述第三以及第四描述符的全部的执行完成(3)；
所述主机控制器在全部访问了所述第一描述符内的多个指针的情况下，产生表示数据传送结束了的中断信号；
所述系统存储器保持主机驱动器；所述主机驱动器制作包含传送信息的描述符，具有仅指示所述DMA电路的启动的功能，通过中断来识别DMA数据传送的结束或数据传送错误的检测。
2.根据权利要求1所述的主机系统，其中，
所述DMA电路包括：
系统地址控制部，其控制所述系统存储器的地址，并读出所述各描述符；
命令控制部，其将从所述系统存储器读出的所述第三描述符的内容设定于所述主机控制器的所述寄存器组中，向所述设备发布命令；以及
数据缓冲器，其存储从所述系统存储器以及所述设备读出的数据。
3.根据权利要求1所述的主机系统，其中，
所述第一至第四描述符的每个具有包含用于识别描述符的种类的信息、以及表示描述符的结束位置的信息的属性信息。
4.一种主机控制器，包括：
寄存器组，其控制对设备的命令发布；和
直接存储器存取(DMA)电路，其访问系统存储器；
所述主机控制器，控制所述系统存储器以及所述设备之间的数据传送；
所述主机控制器，加载存储在所述系统存储器上的第一描述符，所述第一描述符包括表示多个所述第二描述符的多个指针的集合；
所述第三描述符的每个，构成所述多个第二描述符，包括作为向所述设备发布命令所需要的信息的命令序号、命令操作模式、参数，或者作为数据传送所需要的信息的块长、块数；
所述第四描述符的每个，构成所述多个第二描述符，包括表示配置在所述系统存储器上的多个数据的地址和大小的信息；
所述DMA电路，
将所述第三描述符的内容设定于所述寄存器组中，向所述设备发布命令(1)；
在所述第三描述符的命令为数据传送命令的情况下，按照所述第四描述符的内容在所述系统存储器和所述设备之间通过所述主机控制器传送数据(2)；
仅重复进行上述(1)或者重复进行上述(1)和(2)，使由第一描述符内的多个指针示出的所述第三以及第四描述符的全部的执行完成(3)；
所述主机控制器在全部访问了所述第一描述符内的多个指针之后，产生表示数据传送结束了的中断信号；
所述系统存储器保持主机驱动器；所述主机驱动器制作包含传送信息的描述符，具有仅指示所述DMA电路的启动的功能，通过中断来识别DMA数据传送的结束或数据传送错误的检测。
5.根据权利要求4所述的主机控制器，其中，
所述DMA电路包括：
系统地址控制部，其控制所述系统存储器的地址，并读出所述各描述符；
命令控制部，其将从所述系统存储器读出的所述第三描述符的内容设定于所述主机控制器的所述寄存器组中，向所述设备发布命令；以及
数据缓冲器，其存储从所述系统存储器以及所述设备读出的数据。
6.根据权利要求4所述的主机控制器，其中，
所述第一至第四描述符的每个具有包含用于识别描述符的种类的信息、以及表示描述符的结束位置的信息的属性信息。
7.根据权利要求4所述的主机控制器，其中，
所述DMA电路，在数据传送中发生错误时，产生中断信号。
CN201410557798.XA 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法 Active CN104360967B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010212721 2010-09-22
JP2010-212721 2010-09-22
CN201110066313.3A CN102411549B (zh) 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110066313.3A Division CN102411549B (zh) 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法

Publications (2)

Publication Number Publication Date
CN104360967A true CN104360967A (zh) 2015-02-18
CN104360967B CN104360967B (zh) 2017-08-04

Family

ID=45818746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410557798.XA Active CN104360967B (zh) 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法
CN201110066313.3A Active CN102411549B (zh) 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110066313.3A Active CN102411549B (zh) 2010-09-22 2011-03-18 存储器系统、主机控制器以及dma的控制方法

Country Status (4)

Country Link
US (9) US8195845B2 (zh)
JP (2) JP2012089105A (zh)
CN (2) CN104360967B (zh)
TW (1) TWI465905B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988954A (zh) * 2015-03-05 2016-10-05 光宝科技股份有限公司 区域描述元管理方法及其电子装置
CN106547709A (zh) * 2016-11-24 2017-03-29 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置
CN107085557A (zh) * 2015-11-23 2017-08-22 联发科技股份有限公司 直接存储器访问系统以及相关方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465905B (zh) * 2010-09-22 2014-12-21 Toshiba Kk 記憶體系統、主機控制器、及直接記憶體存取之控制方法
US9026568B2 (en) 2012-03-30 2015-05-05 Altera Corporation Data compression for direct memory access transfers
JP2014010759A (ja) 2012-07-02 2014-01-20 Toshiba Corp ブリッジ装置およびその方法、ストレージ装置、ならびにプログラム
US9558129B2 (en) * 2014-06-10 2017-01-31 Xilinx, Inc. Circuits for and methods of enabling the access to data
TWI553476B (zh) * 2015-03-05 2016-10-11 光寶電子（廣州）有限公司 區域描述元管理方法及其電子裝置
CN104850517B (zh) * 2015-05-20 2018-01-12 新华三技术有限公司 一种dma传输报文数据的方法及装置
EP3173935B1 (en) * 2015-11-24 2018-06-06 Stichting IMEC Nederland Memory access unit
JP6882080B2 (ja) * 2017-05-31 2021-06-02 キヤノン株式会社 画像処理装置、方法、プログラム及びシステム
CN108388529B (zh) * 2018-01-26 2021-03-09 武汉中元华电电力设备有限公司 一种外设主动实现与cpu间数据交换的方法
US10657087B2 (en) * 2018-05-31 2020-05-19 Toshiba Memory Corporation Method of out of order processing of scatter gather lists
CN113805813A (zh) * 2018-11-30 2021-12-17 北京忆芯科技有限公司 降低读命令处理延迟的方法与装置
CN109558344B (zh) * 2018-12-03 2021-10-29 郑州云海信息技术有限公司 一种适用于网络传输的dma传输方法及dma控制器
US10664282B1 (en) * 2019-02-04 2020-05-26 Amazon Technologies, Inc. Runtime augmentation of engine instructions
JP2020154493A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 メモリシステム
KR20210053384A (ko) 2019-11-01 2021-05-12 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
TWI771852B (zh) * 2020-12-29 2022-07-21 新唐科技股份有限公司 直接記憶體存取裝置、資料傳輸方法與電子設備
US11941131B1 (en) * 2020-12-31 2024-03-26 Meta Platforms Technologies, Llc Isolation of secrets from an operating system
US11940935B2 (en) * 2021-04-19 2024-03-26 Mellanox Technologies, Ltd. Apparatus, method and computer program product for efficient software-defined network accelerated processing using storage devices which are local relative to a host
CN114443529B (zh) * 2022-04-02 2022-07-05 苏州浪潮智能科技有限公司 内存直接访问架构、系统、方法、电子设备和介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050114561A1 (en) * 2003-11-24 2005-05-26 Ho-Keng Lu Method for performing DMA transfers with dynamic descriptor structure
CN1713164A (zh) * 2005-07-21 2005-12-28 复旦大学 可自主处理多事务传输要求的dma控制器及数据传输方法
CN1811741A (zh) * 2005-01-27 2006-08-02 富士通株式会社 直接存储器存取控制方法、直接存储器存取控制器、信息处理系统及程序
CN100474278C (zh) * 2004-12-24 2009-04-01 富士通株式会社 直接存储器存取电路以及使用该电路的盘阵列设备
US20100030938A1 (en) * 2008-07-29 2010-02-04 Ralink Technology Corporation Controller and method for direct memory access

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
JP3448689B2 (ja) * 1993-02-22 2003-09-22 株式会社日立製作所 Ｉｏ制御方法および情報処理装置
US5598568A (en) * 1993-05-06 1997-01-28 Mercury Computer Systems, Inc. Multicomputer memory access architecture
US5933654A (en) * 1996-09-24 1999-08-03 Allen-Bradley Company, Llc Dynamic buffer fracturing by a DMA controller
US6202107B1 (en) * 1998-11-19 2001-03-13 Sun Microsystems, Inc. Host controller interface descriptor fetching unit
US6697885B1 (en) * 1999-05-22 2004-02-24 Anthony E. B. Goodfellow Automated DMA engine for ATA control
US6782465B1 (en) * 1999-10-20 2004-08-24 Infineon Technologies North America Corporation Linked list DMA descriptor architecture
US7120708B2 (en) * 2003-06-30 2006-10-10 Intel Corporation Readdressable virtual DMA control and status registers
US7287101B2 (en) * 2003-08-05 2007-10-23 Intel Corporation Direct memory access using memory descriptor list
JP2005092742A (ja) * 2003-09-19 2005-04-07 Toshiba Corp ビデオ出力コントローラ及びビデオカード
JP2005157717A (ja) * 2003-11-26 2005-06-16 Nec Micro Systems Ltd データ転送方法及びその装置
JP2005258783A (ja) * 2004-03-11 2005-09-22 Ricoh Co Ltd データ転送装置、データ転送方法、画像形成装置及びオプションボード
US20050289253A1 (en) * 2004-06-24 2005-12-29 Edirisooriya Samantha J Apparatus and method for a multi-function direct memory access core
CN100432968C (zh) * 2004-07-09 2008-11-12 上海奇码数字信息有限公司 存储器直接存取装置及其数据传输方法
US7493427B2 (en) * 2004-07-14 2009-02-17 International Business Machines Corporation Apparatus and method for supporting received data processing in an offload of network protocol processing
EP1647894A3 (en) * 2004-10-12 2007-11-21 NEC Electronics Corporation Information processing apparatus with parallel DMA processes
US7395385B2 (en) * 2005-02-12 2008-07-01 Broadcom Corporation Memory management for a mobile multimedia processor
US7496699B2 (en) * 2005-06-17 2009-02-24 Level 5 Networks, Inc. DMA descriptor queue read and cache write pointer arrangement
US7496695B2 (en) * 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
CN101136000B (zh) * 2006-09-01 2011-01-05 飞思卡尔半导体公司 实现sd主机/从属设备的应用处理器电路和电子设备
US7827331B2 (en) * 2006-12-06 2010-11-02 Hitachi, Ltd. IO adapter and data transferring method using the same
JP4672742B2 (ja) * 2008-02-27 2011-04-20 株式会社東芝 メモリコントローラおよびメモリシステム
US7912997B1 (en) * 2008-03-27 2011-03-22 Xilinx, Inc. Direct memory access engine
CN101303677B (zh) * 2008-05-04 2010-06-02 华为技术有限公司 一种直接存储器访问控制方法、系统及控制器
US20100017650A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporation, U.S.A Non-volatile memory data storage system with reliability management
US8073990B1 (en) * 2008-09-23 2011-12-06 Teradici Corporation System and method for transferring updates from virtual frame buffers
JP5193822B2 (ja) 2008-11-19 2013-05-08 株式会社東芝 追記型メモリデバイス
US9128699B2 (en) * 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
JP2010211322A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法
US8626963B2 (en) * 2010-05-04 2014-01-07 Mediatek Inc. Packet based data transfer system and method for host-slave interface
TWI465905B (zh) * 2010-09-22 2014-12-21 Toshiba Kk 記憶體系統、主機控制器、及直接記憶體存取之控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050114561A1 (en) * 2003-11-24 2005-05-26 Ho-Keng Lu Method for performing DMA transfers with dynamic descriptor structure
CN100474278C (zh) * 2004-12-24 2009-04-01 富士通株式会社 直接存储器存取电路以及使用该电路的盘阵列设备
CN1811741A (zh) * 2005-01-27 2006-08-02 富士通株式会社 直接存储器存取控制方法、直接存储器存取控制器、信息处理系统及程序
CN1713164A (zh) * 2005-07-21 2005-12-28 复旦大学 可自主处理多事务传输要求的dma控制器及数据传输方法
US20100030938A1 (en) * 2008-07-29 2010-02-04 Ralink Technology Corporation Controller and method for direct memory access

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988954A (zh) * 2015-03-05 2016-10-05 光宝科技股份有限公司 区域描述元管理方法及其电子装置
CN105988954B (zh) * 2015-03-05 2018-09-11 光宝科技股份有限公司 区域描述元管理方法及其电子装置
CN107085557A (zh) * 2015-11-23 2017-08-22 联发科技股份有限公司 直接存储器访问系统以及相关方法
CN106547709A (zh) * 2016-11-24 2017-03-29 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置
CN106547709B (zh) * 2016-11-24 2019-05-21 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置

Also Published As

Publication number Publication date
TW201214118A (en) 2012-04-01
US8195845B2 (en) 2012-06-05
US20150120984A1 (en) 2015-04-30
CN102411549B (zh) 2014-11-12
JP6046216B2 (ja) 2016-12-14
US8959260B2 (en) 2015-02-17
CN104360967B (zh) 2017-08-04
US20140337542A1 (en) 2014-11-13
JP2015201234A (ja) 2015-11-12
USRE48736E1 (en) 2021-09-14
US20120226830A1 (en) 2012-09-06
US8825923B2 (en) 2014-09-02
USRE49875E1 (en) 2024-03-19
USRE47659E1 (en) 2019-10-22
US8683093B2 (en) 2014-03-25
US20140156881A1 (en) 2014-06-05
CN102411549A (zh) 2012-04-11
TWI465905B (zh) 2014-12-21
JP2012089105A (ja) 2012-05-10
US9122630B2 (en) 2015-09-01
US8447896B2 (en) 2013-05-21
US20120072618A1 (en) 2012-03-22
US20130232283A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
CN102411549B (zh) 存储器系统、主机控制器以及dma的控制方法
EP2849076B1 (en) Dma transmission method and system
EP2849077B1 (en) Method for writing data into storage device and storage device
CN1595381B (zh) 桥控制器、桥和操作该桥的方法
KR20090013085A (ko) 검색된 데이터를 메모리에 바로 기입하는 저장 컨트롤러에의한 버퍼 공간의 최적의 이용
US7451285B2 (en) Computer systems, management computers and storage system management method
JP2010157129A (ja) 半導体記憶装置
CN101587427B (zh) 一种通过扩展sd/mmc协议实现数码设备对存储卡控制的方法
CN112306927B (zh) 一种io请求的处理方法、装置及系统
CN101976230A (zh) 通用序列总线传输转译器及输入请求同步传输方法
JP2006011926A (ja) シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置
US20140207980A1 (en) Interface control apparatus, data storage apparatus and method for interface control
CN110399322B (zh) 一种数据传输方法及乒乓dma架构
CN100440186C (zh) 高速传输系统和高速传输数据方法
JP2745681B2 (ja) 表示データ処理装置
CN113127399A (zh) 一种通用串列汇流排装置以及存取方法
JPS61290548A (ja) 記憶装置の領域管理方式
JPH01120655A (ja) バツフア管理方式
JPH0318951A (ja) コマンド排他制御方法
JPH03105610A (ja) データ転送制御方式
JPH04322331A (ja) マルチタスク制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211013

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.