JP4688387B2 - ２つの半導体構成要素間の導電性ボンディング方法 - Google Patents
２つの半導体構成要素間の導電性ボンディング方法 Download PDFInfo
- Publication number
- JP4688387B2 JP4688387B2 JP2001522578A JP2001522578A JP4688387B2 JP 4688387 B2 JP4688387 B2 JP 4688387B2 JP 2001522578 A JP2001522578 A JP 2001522578A JP 2001522578 A JP2001522578 A JP 2001522578A JP 4688387 B2 JP4688387 B2 JP 4688387B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- heat treatment
- semiconductor component
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Description
【０００１】
（技術分野）
本発明は、２つの半導体構成要素の間における導電性のあるボンディングの生成を可能にする方法に関する。
【０００２】
（従来技術の状況）
マイクロエレクトロニクスの分野では、半導体物質の薄膜を土台上に移植する技術がしばしば用いられる。この技術が用いられるケースとしては、特に、ＧａＡｓ上で作られるデバイスであってＧａＡｓの薄膜により構成された基板をシリコンの土台上に置くことが好まれるものに係るケースが挙げられる。この技術による解決策は、いくつかの利点を与える。シリコンとの関係ではＧａＡｓは高価な物質であることから、その解決策によればコストを低減することが可能になる。また、ＧａＡｓは壊れ易く、そのためにＧａＡｓを取り扱うには細心の注意を払わなければならないので、その解決策によれば取扱いを容易にすることもできる。さらに、シリコンの方がＧａＡｓよりも軽いので、その解決策によれば、空間的な用途についての重要なパラメータである構成部品の重量を軽減することも可能になる。
【０００３】
このような移植は、従来より酸化物を用いるボンディングによって行われており、かかるタイプのボンディングは制御が容易なものとなっている。しかしながら酸化物を用いるボンディングには、薄膜がその土台から電気的に絶縁されるという独特の特質がある。このため、ある用途については、基板中を通じる鉛直方向の電気伝導を確保することが必要とされる。その必要があるケースとしては、特に、シリコンの土台上に形成されたＳｉＣの膜上で作られるダイオードに係るケースやシリコン上でのＧａＡｓの蒸着によって作られる太陽電池に係るケースが挙げられる。
【０００４】
さらに、あるタイプのトランジスタ（例えば、透過性ベースや金属ベースを有するトランジスタ）については、それらのトランジスタの製造材料である半導体の層の下に金属層を埋め込むことが必要とされる。このタイプの層を生成することは難しく、このタイプの構造を作るには導電性のボンディングが最も簡便な方法である。
【０００５】
２つのシリコンのプレートの導電性ボンディングを生成することについては、いくつかの解決策が提案されている。一般に挙げることができるものとしては、J. Electrochem. Soc., Vol. 141, No. 10, October 1994, pages 2829-2833に掲載されたK. LJUNGBERG等による論文“Buried Cobalt Silicide Layers in Silicon Created by Wafer Bonding”や、J. Electrochem. Soc., Vol. 145, No. 4, April 1998, pages 1360-1362に掲載されたZhi Xiong Xiao等による論文“Low Temperature Silicon Wafer to Wafer Bonding with Nickel Silicide”がある。これらの解決策は、いずれも皆、金属及び半導体物質の反応により、ボンディングをする各プレートの面上に蒸着された金属からケイ化物を形成することから成っている。これらの解決策には不都合な点が２つある。一方では、ケイ化物の形成が半導体膜の一部を消費し、このことが非常に薄い薄膜のケースにおいて不都合な点となり得る。他方では、半導体中への金属の拡散が生じ、このことがその特性を劣化させる結果をもたらす。これは、特にニッケルを用いているケースである。さらに、形成される化合物が高温の状態で安定しているものではなく、このことがボンディングの生成をした後で熱処理をすることについての可能性を制限する。これらの２つのことは、ボンディング後に高い温度（ＳｉＣのケースでは１６００℃のオーダーの温度）の使用を伴い得るエピタキシーの実行が望まれる場合に極めて重要なこととなり得る。
【０００６】
（発明の説明）
上述した不都合な点を改善するために、本発明は、電気的に接続するべき２つの半導体物質の少なくとも一つとは反応しない１つ以上の層から生成されるボンディングを提案する。
【０００７】
このため、本発明の主題は、熱処理によって第１の半導体構成要素の面と第２の半導体構成要素の面との間に導電性のあるボンディングを生成する方法であって、
−前記第１の半導体構成要素の前記面上に少なくとも一つの物質の層を蒸着すると共に前記第２の半導体構成要素の前記面上に少なくとも一つの物質の層を蒸着する、蒸着であって、それらの蒸着した層が前記熱処理中に結合して前記２つの面の間に導電性のあるボンディングを与える層を形成するものである、蒸着をし、
−前記面の間における蒸着した物質の前記層の介在によって、前記面の一方を他方に対して当て、
−前記熱処理を実行し、前記第１の半導体構成要素の前記面上へと蒸着した物質の層と前記第２の半導体構成要素の前記面上へと蒸着した物質の層とが、熱処理中に固相で反応し、かつ、前記第１及び第２の半導体構成要素に対する関係で温度安定な混合物を形成するように選ばれており、熱処理が前記蒸着した物質と前記半導体構成要素の少なくとも一つとの間に反応生成物を誘発しないことを特徴とする、ことによって構成される方法、である。
【０００８】
具体的な一実施形態によれば、前記第１の半導体構成要素の面上に蒸着した前記層の物質を前記第２の半導体構成要素の面上に蒸着した前記層の物質とは別のものとし、混合物を形成する熱処理が前記第１及び第２の半導体との反応生成物を誘発しない。
【０００９】
具体的な他の実施形態によれば、前記物質の層のうちの一つを、余分の厚さを伴って蒸着して、その層の一部分が、他の前記物質の層と接触した状態で他の蒸着した物質の層と結合して前記安定な混合物を形成し、余分の厚さを伴って蒸着した前記層の他の部分が、それを蒸着した半導体構成要素と接触した状態で、その半導体構成要素と熱処理中に反応してオーム接触を伴う膜を形成する、ようにする。
【００１０】
前記蒸着した物質の層の間には、酸化物の層を設けることにしてもよく、前記酸化物は、前記蒸着した層の少なくとも一つの物質と反応するように選び、前記酸化物の層と前記酸化物が反応する物質の層との厚さは、形成される酸化物が前記導電性のあるボンディングを実質的に害しない絶縁された沈降物の形態となるような厚さにする。その酸化物の層は、例えば、真空蒸着やゾル−ゲル型蒸着のうちから選んだ方法により、前記物質の層のうちの一つに蒸着することにしてもよく、あるいは、それらの双方に蒸着することにしてもよい。
【００１１】
ボンディングの状態をより良くするためには、熱処理中に前記第１及び第２の半導体構成要素の一方を他方に対して押し付けるものとすることができる。
【００１２】
導電性のあるボンディングは、同一の物質の混合物から生じさせるものとしてもよい。一例としては、前記第１の半導体構成要素をＳｉＣとすると共に前記第２の半導体構成要素をＳｉＣとし、中間の層は、前記第１の半導体構成要素の前記面上のタングステンの層及びシリコンの層と前記第２の半導体構成要素の前記面上のタングステンの層及びシリコンの層とを有するものとし、熱処理の後に形成される前記混合物がＷＳｉ２を有することにする。
【００１３】
前記半導体構成要素のうちの一つを薄膜とする場合には、この方法は、その薄膜を、基板の表在層であって前記基板の残りの部分から分離することを予定したものとして定める、ことによって構成される事前の過程を含むものとしてもよい。第１の実施形態の例によれば、前記事前の過程の間に、土台、犠牲層及び前記薄膜を積層することによって前記基板を形成し、前記犠牲層の溶解により、前記ボンディングの生成後に、前記基板の残りの部分からの前記薄膜の分離を行う。第２の実施形態の例によれば、前記事前の過程の間に、イオン注入により得られるマイクロ−キャビテの層によって前記薄膜を基板にボンディングし、前記ボンディングの熱処理、特定の熱処理、物理的な力の適用、又は熱処理及び物理的な力の適用の組合せに引き続くものとして前記基板の残りの部分からの前記薄膜の分離を行う。
【００１４】
（図面の簡単な説明）
限定的でない例として述べると共に添付図面を参照して行う以下の説明を読むことにより、本発明はよりよく理解され、かつ、他の利点や具体的な特徴も明らかになるであろう。添付図面において、
−図１Ａないし図１Ｄは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第１の例を例示した図であり、
−図２Ａないし図２Ｅは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第２の例を例示した図であり、
−図３Ａないし図３Ｄは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第３の例を例示した図である。
【００１５】
（発明の実施形態の詳細な説明）
本発明は、電気的に接続されるべき半導体構成要素の一方ないし他方と反応しない層を用いてボンディングを生成することを提案する。
【００１６】
本発明によれば、ボンディングする２つの構成要素間に介在させる物質が熱処理中に反応し、それらの構成要素に対する関係において高温の状態で安定している混合物を形成する。ここで特筆すべき点として、形成される混合物は、熱処理の温度より高い温度でもそれらの構成要素に対して安定したものとなる。各構成要素がＳｉＣで作られ、かつ、それらのうちの一つをエピタキシーの対象とすべき場合には、この高温状態での安定性が特に重要となる。
【００１７】
本発明に基づく方法は、拡散隔膜を用いることを必要としないが、拡散隔膜を用いることにしてもよい。
【００１８】
介在させる物質は、次の物質とするのが好ましい。
−Ｗ（若しくはＷを基礎とする化合物）／Ｓｉ
−Ｗ（若しくはＷを基礎とする化合物）／Ｓｉ／Ｗ（若しくはＷを基礎とする化合物）
【００１９】
介在させる層の厚さは、概して、それらの層におけるすべての物質が相互作用して新たな安定した物質を形成することになる寸法に合わせる。ただし、いくつかのケースにおいては、他よりも大きい余分の厚さを有する物質の層を少なくとも一つ用いるのが有効である場合もある。後に、この余分の厚さの物質は、その物質が接触している構成要素と高温の熱処理中に反応してオーム接触を伴った膜を形成する。
【００２０】
例えば、ボンディングする各構成要素がＳｉＣで作られ、かつ、介在させる各層がＷ及びＳｉで作られる場合について、介在させる層のすべてが反応するためには、（単一ないし複数の）Ｗ層の全体の厚さに対する（単一ないし複数の）Ｓｉ層の全体の厚さの比率を２．５に等しいかあるいは２．５に近い比率にしてＷＳｉ２の均質な層を得るようにする必要がある。反応することが可能な余分の厚さを有するようにするためには、その比率が２．５を僅かに下回っている必要がある。これにより、高温の状態で同様に安定しているＷＳｉ及びＷＣを基礎とした薄膜を得ることが可能になる。
【００２１】
反応速度のアプローチに基づき、２つの半導体構成要素をボンディングした熱処理の後における、デバイスの製造中に用いられる温度とそれらの使用中に用いられる温度とで熱力学的に一方ないし他方の半導体物質に対して安定しているだけの層を使用する。例えば、炭化ケイ素上に炭化ケイ素を移植するケースでは、ＳｉＣ構成要素／Ｗ層／Ｓｉ層−Ｓｉ層／Ｗ層／ＳｉＣといった具合の積層構造を用いることができる（ここで、シリコンは非結晶質（アモルファス）若しくは結晶質である。）。熱処理中には、タングステンがシリコンと反応してＷＳｉ２を形成する。ＳｉＣ／Ｗ（厚さ０．１μｍ）／Ｓｉ（厚さ０．２５μｍ）−Ｓｉ（厚さ０．２５μｍ）／Ｗ（厚さ０．１μｍ）／ＳｉＣの構造にあっては、ＳｉＣ／ＷＳｉ２／ＳｉＣが得られる。６５０℃から反応が起こり、ＳｉＣの薄膜を消費することなく、この反応が必然的にシリコンのタングステンとの反応を伴い、そして、系は、１６００℃よりも高い温度の状態において安定であるものとなる。
【００２２】
図１Ａないし図１Ｄは、本発明に基づく方法の第１の実施形態の例を示した横断図であり、この例についてはボンディングを反応速度のアプローチに基づいて実行している。図１Ａは、ＳｉＣプレート１０がタングステンの層１１、シリコンの層１５によって順に被覆されているものを示している。図１Ｂは、ＳｉＣプレート１２がタングステンの層１３、シリコンの層１６によって順に被覆されているものを示している。図１Ｃは、図１Ａに示した構造と図１Ｂに示した構造の接合を示しており、それらの構造は、それらの層１５及び１６を介して接触した状態とされている。６５０℃からの熱処理の後に、図１Ｄに示した集成体が得られる。ＳｉＣプレート１０とＳｉＣプレート１２の間でＷＳｉ２を構成する中間の層１４が形成され、ＳｉＣプレート１０は、この中間の層１４のおかげでＳｉＣプレート１２に対して導電性のあるボンディングにより接続される。
【００２３】
このような導電性のあるボンディングは、薄い半導体の膜を半導体の土台上にボンディングすることに利用できる。その薄膜が得られるようにするには、２つのボンディングするプレートのうちの一方の厚さを小さくすることにしてもよい。これには主に不都合な点が２つある。一方では、薄膜をその厚さ中の全体に亘って均質なものとして得ることが困難であるという点があり、また他方では、その膜を与える半導体プレートの残りの部分からロスを生じるという点がある。本発明は、さらに、これらの不都合な点を改善することも可能にする。第１の解決策では犠牲層を利用する。第２の解決策では、イオン注入後のへき開方法を採用する。
【００２４】
図２Ａないし図２Ｅは、半導体のＳｉＣプレートと犠牲層の溶解によって得られる薄いＳｉＣ膜との間における、反応速度のアプローチに基づいた導電性のあるボンディングの生成を例示した横断図である。図２Ａは、シリコン・プレート３０が酸化ケイ素ないし窒化ケイ素の層３１によって被覆されているものを示しており、この酸化ケイ素ないし窒化ケイ素の層３１が犠牲層として利用されることになる。その犠牲層３１は、ＳｉＣ層３２、タングステンの層３３、シリコンの層３７によって順に被覆されており、これらのうちのＳｉＣ層３２が薄膜を与えるものとなる。図２Ｂは、ＳｉＣプレート３４がタングステンの層３５及びシリコンの層３８によって被覆されているものを示している。図２Ｃは、図２Ａに示した構造と図２Ｂに示した構造の接合を示しており、それらの構造は、それらの層３７及び３８を介して接触した状態とされている。６５０℃からの熱処理の後に、図２Ｄに示した集成体が得られる。ＳｉＣ層３２は、ＷＳｉ２によって構成された中間の層３６のおかげでＳｉＣプレート３４に対して導電性のあるボンディングを介して接続される。その後、犠牲層は、当業者に知られている手法によって溶解される。一方では、図２Ｅに示した構造、すなわち、ＳｉＣの土台に電気的な接続を介してボンディングされたＳｉＣの薄膜が得られ、また他方では、再利用可能なシリコン・プレートが得られる。
【００２５】
図３Ａないし図３Ｄは、半導体のＳｉＣプレートとイオン注入後のへき開によって得られる薄いＳｉＣ膜との間における、反応速度のアプローチに基づいた導電性のあるボンディングの生成を例示した横断図である。図３Ａは、ＳｉＣプレート５０の内部にマイクロ−キャビティの層５１が生成されているものを示している。このマイクロ−キャビティの層５１は、文献FR-A-2 681 472により開示されている手法に基づき、プレート５０の面のうちの一方を通じてのイオン注入によってプレート５０内に生成されたものである。そのプレート５０の注入がなされた面上には、タングステンの層５２、シリコンの層５７が順に蒸着されている。図３Ｂは、ＳｉＣのプレート５３がタングステンの層５４及びシリコンの層５８によって被覆されているものを示している。図３Ｃは、図３Ａに示した構造と図３Ｂに示した構造の接合を示しており、それらの構造は、それらの層５７及び５８を介して接触した状態とされている。熱処理の後に、図３Ｄに示した集成体が得られる。その熱処理は、マイクロ−キャビティの層に沿ったプレート５０のへき開を生じさせる。ＳｉＣの薄膜５５が残り、このＳｉＣの薄膜５５は、ＷＳｉ２を構成している中間の層５６のおかげでＳｉＣプレート５３に対して導電性のあるボンディングにより接続される。プレート５０の残余部分は、その後で再利用することができる。
【００２６】
有益な方法として、ボンディングの状態をより良くするために、集成される構造の間に圧力を加えるものとすることができる。また、連帯的に、あるいは、非連帯的に、構造の少なくとも一つの表面上に薄い酸化物の層を用いることにし、ボンディングに必要な圧力を減らすようにしたり、あるいは、さらに進んでそれなしで済ませるようにしたりしてもよい。この酸化物の層は、十分に微細（数オングストローム）であって、かつ、ボンディング物質の少なくとも一つと相互作用することが可能であり、プロセスの最後で電気的な接続を妨げない沈降物を形成するものにする必要がある。熱処理中では、その薄い酸化物の層は、それに対して供される金属と反応し、金属が十分に陽電性のものであれば、絶縁された沈降物の形態となる酸化金属を形成する。特に、これに当たるケースとしては、酸化物ＳｉＯ２と反応してＴｉＯ２及び放出シリコンを形成するチタンを用いるケースが挙げられる。したがって、ＳｉＣ／（厚さ０．０１μｍの）ＳｉＯ２−（厚さ０．０１μｍの）ＳｉＯ２／（厚さ０．１μｍの）Ｔｉ／Ｓｉの積層構造は、ＳｉＣ／（ＴｉＳｉ２＋ＴｉＯｘ）／Ｓｉの構造を与える。１０００℃で反応が起こり、ＳｉＣの薄膜を消費することなく、その反応が必然的にシリコンのチタンとの反応とチタンによるＳｉＯ２の減少を伴う。ＳｉＯ２は、ＴｉＯ２が連続的な層を形成しないように薄くする必要がある。系は１３３０℃まで安定である（この系が安定である温度は、その温度でのＴｉＳｉ２とＳｉの間の共晶の構成によって制限される。）。
【００２７】
上の説明は、他の構成要素のボンディングに対して当てはめることもできる。したがって、例えば、サファイアの基板上にエピタキシャル成長させたＧａＮの層やＳｉＣ基板を伴うＳｉＣの層は、それぞれＷとＳｉである物質の層を少なくとも２つ介在させることにより、ボンディングすることにしてもよい。
【図面の簡単な説明】
【図１】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第１の例を例示した図である。
【図２】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第２の例を例示した図である。
【図３】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第３の例を例示した図である。
（技術分野）
本発明は、２つの半導体構成要素の間における導電性のあるボンディングの生成を可能にする方法に関する。
【０００２】
（従来技術の状況）
マイクロエレクトロニクスの分野では、半導体物質の薄膜を土台上に移植する技術がしばしば用いられる。この技術が用いられるケースとしては、特に、ＧａＡｓ上で作られるデバイスであってＧａＡｓの薄膜により構成された基板をシリコンの土台上に置くことが好まれるものに係るケースが挙げられる。この技術による解決策は、いくつかの利点を与える。シリコンとの関係ではＧａＡｓは高価な物質であることから、その解決策によればコストを低減することが可能になる。また、ＧａＡｓは壊れ易く、そのためにＧａＡｓを取り扱うには細心の注意を払わなければならないので、その解決策によれば取扱いを容易にすることもできる。さらに、シリコンの方がＧａＡｓよりも軽いので、その解決策によれば、空間的な用途についての重要なパラメータである構成部品の重量を軽減することも可能になる。
【０００３】
このような移植は、従来より酸化物を用いるボンディングによって行われており、かかるタイプのボンディングは制御が容易なものとなっている。しかしながら酸化物を用いるボンディングには、薄膜がその土台から電気的に絶縁されるという独特の特質がある。このため、ある用途については、基板中を通じる鉛直方向の電気伝導を確保することが必要とされる。その必要があるケースとしては、特に、シリコンの土台上に形成されたＳｉＣの膜上で作られるダイオードに係るケースやシリコン上でのＧａＡｓの蒸着によって作られる太陽電池に係るケースが挙げられる。
【０００４】
さらに、あるタイプのトランジスタ（例えば、透過性ベースや金属ベースを有するトランジスタ）については、それらのトランジスタの製造材料である半導体の層の下に金属層を埋め込むことが必要とされる。このタイプの層を生成することは難しく、このタイプの構造を作るには導電性のボンディングが最も簡便な方法である。
【０００５】
２つのシリコンのプレートの導電性ボンディングを生成することについては、いくつかの解決策が提案されている。一般に挙げることができるものとしては、J. Electrochem. Soc., Vol. 141, No. 10, October 1994, pages 2829-2833に掲載されたK. LJUNGBERG等による論文“Buried Cobalt Silicide Layers in Silicon Created by Wafer Bonding”や、J. Electrochem. Soc., Vol. 145, No. 4, April 1998, pages 1360-1362に掲載されたZhi Xiong Xiao等による論文“Low Temperature Silicon Wafer to Wafer Bonding with Nickel Silicide”がある。これらの解決策は、いずれも皆、金属及び半導体物質の反応により、ボンディングをする各プレートの面上に蒸着された金属からケイ化物を形成することから成っている。これらの解決策には不都合な点が２つある。一方では、ケイ化物の形成が半導体膜の一部を消費し、このことが非常に薄い薄膜のケースにおいて不都合な点となり得る。他方では、半導体中への金属の拡散が生じ、このことがその特性を劣化させる結果をもたらす。これは、特にニッケルを用いているケースである。さらに、形成される化合物が高温の状態で安定しているものではなく、このことがボンディングの生成をした後で熱処理をすることについての可能性を制限する。これらの２つのことは、ボンディング後に高い温度（ＳｉＣのケースでは１６００℃のオーダーの温度）の使用を伴い得るエピタキシーの実行が望まれる場合に極めて重要なこととなり得る。
【０００６】
（発明の説明）
上述した不都合な点を改善するために、本発明は、電気的に接続するべき２つの半導体物質の少なくとも一つとは反応しない１つ以上の層から生成されるボンディングを提案する。
【０００７】
このため、本発明の主題は、熱処理によって第１の半導体構成要素の面と第２の半導体構成要素の面との間に導電性のあるボンディングを生成する方法であって、
−前記第１の半導体構成要素の前記面上に少なくとも一つの物質の層を蒸着すると共に前記第２の半導体構成要素の前記面上に少なくとも一つの物質の層を蒸着する、蒸着であって、それらの蒸着した層が前記熱処理中に結合して前記２つの面の間に導電性のあるボンディングを与える層を形成するものである、蒸着をし、
−前記面の間における蒸着した物質の前記層の介在によって、前記面の一方を他方に対して当て、
−前記熱処理を実行し、前記第１の半導体構成要素の前記面上へと蒸着した物質の層と前記第２の半導体構成要素の前記面上へと蒸着した物質の層とが、熱処理中に固相で反応し、かつ、前記第１及び第２の半導体構成要素に対する関係で温度安定な混合物を形成するように選ばれており、熱処理が前記蒸着した物質と前記半導体構成要素の少なくとも一つとの間に反応生成物を誘発しないことを特徴とする、ことによって構成される方法、である。
【０００８】
具体的な一実施形態によれば、前記第１の半導体構成要素の面上に蒸着した前記層の物質を前記第２の半導体構成要素の面上に蒸着した前記層の物質とは別のものとし、混合物を形成する熱処理が前記第１及び第２の半導体との反応生成物を誘発しない。
【０００９】
具体的な他の実施形態によれば、前記物質の層のうちの一つを、余分の厚さを伴って蒸着して、その層の一部分が、他の前記物質の層と接触した状態で他の蒸着した物質の層と結合して前記安定な混合物を形成し、余分の厚さを伴って蒸着した前記層の他の部分が、それを蒸着した半導体構成要素と接触した状態で、その半導体構成要素と熱処理中に反応してオーム接触を伴う膜を形成する、ようにする。
【００１０】
前記蒸着した物質の層の間には、酸化物の層を設けることにしてもよく、前記酸化物は、前記蒸着した層の少なくとも一つの物質と反応するように選び、前記酸化物の層と前記酸化物が反応する物質の層との厚さは、形成される酸化物が前記導電性のあるボンディングを実質的に害しない絶縁された沈降物の形態となるような厚さにする。その酸化物の層は、例えば、真空蒸着やゾル−ゲル型蒸着のうちから選んだ方法により、前記物質の層のうちの一つに蒸着することにしてもよく、あるいは、それらの双方に蒸着することにしてもよい。
【００１１】
ボンディングの状態をより良くするためには、熱処理中に前記第１及び第２の半導体構成要素の一方を他方に対して押し付けるものとすることができる。
【００１２】
導電性のあるボンディングは、同一の物質の混合物から生じさせるものとしてもよい。一例としては、前記第１の半導体構成要素をＳｉＣとすると共に前記第２の半導体構成要素をＳｉＣとし、中間の層は、前記第１の半導体構成要素の前記面上のタングステンの層及びシリコンの層と前記第２の半導体構成要素の前記面上のタングステンの層及びシリコンの層とを有するものとし、熱処理の後に形成される前記混合物がＷＳｉ２を有することにする。
【００１３】
前記半導体構成要素のうちの一つを薄膜とする場合には、この方法は、その薄膜を、基板の表在層であって前記基板の残りの部分から分離することを予定したものとして定める、ことによって構成される事前の過程を含むものとしてもよい。第１の実施形態の例によれば、前記事前の過程の間に、土台、犠牲層及び前記薄膜を積層することによって前記基板を形成し、前記犠牲層の溶解により、前記ボンディングの生成後に、前記基板の残りの部分からの前記薄膜の分離を行う。第２の実施形態の例によれば、前記事前の過程の間に、イオン注入により得られるマイクロ−キャビテの層によって前記薄膜を基板にボンディングし、前記ボンディングの熱処理、特定の熱処理、物理的な力の適用、又は熱処理及び物理的な力の適用の組合せに引き続くものとして前記基板の残りの部分からの前記薄膜の分離を行う。
【００１４】
（図面の簡単な説明）
限定的でない例として述べると共に添付図面を参照して行う以下の説明を読むことにより、本発明はよりよく理解され、かつ、他の利点や具体的な特徴も明らかになるであろう。添付図面において、
−図１Ａないし図１Ｄは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第１の例を例示した図であり、
−図２Ａないし図２Ｅは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第２の例を例示した図であり、
−図３Ａないし図３Ｄは、本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第３の例を例示した図である。
【００１５】
（発明の実施形態の詳細な説明）
本発明は、電気的に接続されるべき半導体構成要素の一方ないし他方と反応しない層を用いてボンディングを生成することを提案する。
【００１６】
本発明によれば、ボンディングする２つの構成要素間に介在させる物質が熱処理中に反応し、それらの構成要素に対する関係において高温の状態で安定している混合物を形成する。ここで特筆すべき点として、形成される混合物は、熱処理の温度より高い温度でもそれらの構成要素に対して安定したものとなる。各構成要素がＳｉＣで作られ、かつ、それらのうちの一つをエピタキシーの対象とすべき場合には、この高温状態での安定性が特に重要となる。
【００１７】
本発明に基づく方法は、拡散隔膜を用いることを必要としないが、拡散隔膜を用いることにしてもよい。
【００１８】
介在させる物質は、次の物質とするのが好ましい。
−Ｗ（若しくはＷを基礎とする化合物）／Ｓｉ
−Ｗ（若しくはＷを基礎とする化合物）／Ｓｉ／Ｗ（若しくはＷを基礎とする化合物）
【００１９】
介在させる層の厚さは、概して、それらの層におけるすべての物質が相互作用して新たな安定した物質を形成することになる寸法に合わせる。ただし、いくつかのケースにおいては、他よりも大きい余分の厚さを有する物質の層を少なくとも一つ用いるのが有効である場合もある。後に、この余分の厚さの物質は、その物質が接触している構成要素と高温の熱処理中に反応してオーム接触を伴った膜を形成する。
【００２０】
例えば、ボンディングする各構成要素がＳｉＣで作られ、かつ、介在させる各層がＷ及びＳｉで作られる場合について、介在させる層のすべてが反応するためには、（単一ないし複数の）Ｗ層の全体の厚さに対する（単一ないし複数の）Ｓｉ層の全体の厚さの比率を２．５に等しいかあるいは２．５に近い比率にしてＷＳｉ２の均質な層を得るようにする必要がある。反応することが可能な余分の厚さを有するようにするためには、その比率が２．５を僅かに下回っている必要がある。これにより、高温の状態で同様に安定しているＷＳｉ及びＷＣを基礎とした薄膜を得ることが可能になる。
【００２１】
反応速度のアプローチに基づき、２つの半導体構成要素をボンディングした熱処理の後における、デバイスの製造中に用いられる温度とそれらの使用中に用いられる温度とで熱力学的に一方ないし他方の半導体物質に対して安定しているだけの層を使用する。例えば、炭化ケイ素上に炭化ケイ素を移植するケースでは、ＳｉＣ構成要素／Ｗ層／Ｓｉ層−Ｓｉ層／Ｗ層／ＳｉＣといった具合の積層構造を用いることができる（ここで、シリコンは非結晶質（アモルファス）若しくは結晶質である。）。熱処理中には、タングステンがシリコンと反応してＷＳｉ２を形成する。ＳｉＣ／Ｗ（厚さ０．１μｍ）／Ｓｉ（厚さ０．２５μｍ）−Ｓｉ（厚さ０．２５μｍ）／Ｗ（厚さ０．１μｍ）／ＳｉＣの構造にあっては、ＳｉＣ／ＷＳｉ２／ＳｉＣが得られる。６５０℃から反応が起こり、ＳｉＣの薄膜を消費することなく、この反応が必然的にシリコンのタングステンとの反応を伴い、そして、系は、１６００℃よりも高い温度の状態において安定であるものとなる。
【００２２】
図１Ａないし図１Ｄは、本発明に基づく方法の第１の実施形態の例を示した横断図であり、この例についてはボンディングを反応速度のアプローチに基づいて実行している。図１Ａは、ＳｉＣプレート１０がタングステンの層１１、シリコンの層１５によって順に被覆されているものを示している。図１Ｂは、ＳｉＣプレート１２がタングステンの層１３、シリコンの層１６によって順に被覆されているものを示している。図１Ｃは、図１Ａに示した構造と図１Ｂに示した構造の接合を示しており、それらの構造は、それらの層１５及び１６を介して接触した状態とされている。６５０℃からの熱処理の後に、図１Ｄに示した集成体が得られる。ＳｉＣプレート１０とＳｉＣプレート１２の間でＷＳｉ２を構成する中間の層１４が形成され、ＳｉＣプレート１０は、この中間の層１４のおかげでＳｉＣプレート１２に対して導電性のあるボンディングにより接続される。
【００２３】
このような導電性のあるボンディングは、薄い半導体の膜を半導体の土台上にボンディングすることに利用できる。その薄膜が得られるようにするには、２つのボンディングするプレートのうちの一方の厚さを小さくすることにしてもよい。これには主に不都合な点が２つある。一方では、薄膜をその厚さ中の全体に亘って均質なものとして得ることが困難であるという点があり、また他方では、その膜を与える半導体プレートの残りの部分からロスを生じるという点がある。本発明は、さらに、これらの不都合な点を改善することも可能にする。第１の解決策では犠牲層を利用する。第２の解決策では、イオン注入後のへき開方法を採用する。
【００２４】
図２Ａないし図２Ｅは、半導体のＳｉＣプレートと犠牲層の溶解によって得られる薄いＳｉＣ膜との間における、反応速度のアプローチに基づいた導電性のあるボンディングの生成を例示した横断図である。図２Ａは、シリコン・プレート３０が酸化ケイ素ないし窒化ケイ素の層３１によって被覆されているものを示しており、この酸化ケイ素ないし窒化ケイ素の層３１が犠牲層として利用されることになる。その犠牲層３１は、ＳｉＣ層３２、タングステンの層３３、シリコンの層３７によって順に被覆されており、これらのうちのＳｉＣ層３２が薄膜を与えるものとなる。図２Ｂは、ＳｉＣプレート３４がタングステンの層３５及びシリコンの層３８によって被覆されているものを示している。図２Ｃは、図２Ａに示した構造と図２Ｂに示した構造の接合を示しており、それらの構造は、それらの層３７及び３８を介して接触した状態とされている。６５０℃からの熱処理の後に、図２Ｄに示した集成体が得られる。ＳｉＣ層３２は、ＷＳｉ２によって構成された中間の層３６のおかげでＳｉＣプレート３４に対して導電性のあるボンディングを介して接続される。その後、犠牲層は、当業者に知られている手法によって溶解される。一方では、図２Ｅに示した構造、すなわち、ＳｉＣの土台に電気的な接続を介してボンディングされたＳｉＣの薄膜が得られ、また他方では、再利用可能なシリコン・プレートが得られる。
【００２５】
図３Ａないし図３Ｄは、半導体のＳｉＣプレートとイオン注入後のへき開によって得られる薄いＳｉＣ膜との間における、反応速度のアプローチに基づいた導電性のあるボンディングの生成を例示した横断図である。図３Ａは、ＳｉＣプレート５０の内部にマイクロ−キャビティの層５１が生成されているものを示している。このマイクロ−キャビティの層５１は、文献FR-A-2 681 472により開示されている手法に基づき、プレート５０の面のうちの一方を通じてのイオン注入によってプレート５０内に生成されたものである。そのプレート５０の注入がなされた面上には、タングステンの層５２、シリコンの層５７が順に蒸着されている。図３Ｂは、ＳｉＣのプレート５３がタングステンの層５４及びシリコンの層５８によって被覆されているものを示している。図３Ｃは、図３Ａに示した構造と図３Ｂに示した構造の接合を示しており、それらの構造は、それらの層５７及び５８を介して接触した状態とされている。熱処理の後に、図３Ｄに示した集成体が得られる。その熱処理は、マイクロ−キャビティの層に沿ったプレート５０のへき開を生じさせる。ＳｉＣの薄膜５５が残り、このＳｉＣの薄膜５５は、ＷＳｉ２を構成している中間の層５６のおかげでＳｉＣプレート５３に対して導電性のあるボンディングにより接続される。プレート５０の残余部分は、その後で再利用することができる。
【００２６】
有益な方法として、ボンディングの状態をより良くするために、集成される構造の間に圧力を加えるものとすることができる。また、連帯的に、あるいは、非連帯的に、構造の少なくとも一つの表面上に薄い酸化物の層を用いることにし、ボンディングに必要な圧力を減らすようにしたり、あるいは、さらに進んでそれなしで済ませるようにしたりしてもよい。この酸化物の層は、十分に微細（数オングストローム）であって、かつ、ボンディング物質の少なくとも一つと相互作用することが可能であり、プロセスの最後で電気的な接続を妨げない沈降物を形成するものにする必要がある。熱処理中では、その薄い酸化物の層は、それに対して供される金属と反応し、金属が十分に陽電性のものであれば、絶縁された沈降物の形態となる酸化金属を形成する。特に、これに当たるケースとしては、酸化物ＳｉＯ２と反応してＴｉＯ２及び放出シリコンを形成するチタンを用いるケースが挙げられる。したがって、ＳｉＣ／（厚さ０．０１μｍの）ＳｉＯ２−（厚さ０．０１μｍの）ＳｉＯ２／（厚さ０．１μｍの）Ｔｉ／Ｓｉの積層構造は、ＳｉＣ／（ＴｉＳｉ２＋ＴｉＯｘ）／Ｓｉの構造を与える。１０００℃で反応が起こり、ＳｉＣの薄膜を消費することなく、その反応が必然的にシリコンのチタンとの反応とチタンによるＳｉＯ２の減少を伴う。ＳｉＯ２は、ＴｉＯ２が連続的な層を形成しないように薄くする必要がある。系は１３３０℃まで安定である（この系が安定である温度は、その温度でのＴｉＳｉ２とＳｉの間の共晶の構成によって制限される。）。
【００２７】
上の説明は、他の構成要素のボンディングに対して当てはめることもできる。したがって、例えば、サファイアの基板上にエピタキシャル成長させたＧａＮの層やＳｉＣ基板を伴うＳｉＣの層は、それぞれＷとＳｉである物質の層を少なくとも２つ介在させることにより、ボンディングすることにしてもよい。
【図面の簡単な説明】
【図１】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第１の例を例示した図である。
【図２】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第２の例を例示した図である。
【図３】 本発明の方法に基づく２つの半導体構成要素の間における導電性のあるボンディングの生成の第３の例を例示した図である。
Claims (10)
- 熱処理によって第１の半導体構成要素（１０、３２、５５）の面と第２の半導体構成要素（１２、３４、５３）の面との間に導電性のあるボンディングを生成する方法であって、
−前記第１の半導体構成要素の前記面上に、タングステンの層（１１、３３、５２）とシリコンの層（１５、３７、５７）を含み、前記タングステンの層（１１、３３、５２）の上に前記シリコンの層（１５、３７、５７）がある二以上の物質の層を蒸着すると共に前記第２の半導体構成要素の前記面上に、タングステンの層（１３、３５、５４）とシリコンの層（１６、３８、５８）を含み、前記タングステンの層（１３、３５、５４）の上に前記シリコンの層（１６、３８、５８）がある二以上の物質の層を蒸着する、蒸着であって、それらの蒸着した層が前記熱処理中に結合して前記２つの面の間に導電性のあるボンディングを与える層を形成するものである、蒸着をし、
−蒸着した物質の前記層を介在させつつ、前記面の一方を他方に対して当て、
−前記熱処理を実行し、
前記第１の半導体構成要素の前記面上に蒸着した物質の層（１１、１５、３３、３７、５２、５７）と前記第２の半導体構成要素の前記面上に蒸着した物質の層（１３、１６、３５、３８、５４、５８）とが、熱処理中に固相で反応し、かつ、前記第１（１０、３２、５５）及び第２（１２、３４、５３）の半導体構成要素のそれぞれに対して熱処理の温度よりも高い温度に対して安定である混合物を形成するように選ばれており、熱処理が前記蒸着した物質と前記半導体構成要素の少なくとも一つとの間に反応生成物を誘発しないように前記第１の半導体構成要素の前記面上に蒸着した各層の厚さ並びに前記第２の半導体構成要素の前記面上に蒸着した各層の厚さが選択されていることを特徴とする
ことによって構成される方法。 - 請求項１記載の方法であって、前記第１の半導体構成要素の面上に蒸着した前記層の物質が前記第２の半導体構成要素の面上に蒸着した前記層の物質とは異なり、混合物を形成する熱処理が前記第１及び第２の半導体構成要素との反応生成物を誘発しないように前記第１の半導体構成要素の前記面上に蒸着した各層の厚さ並びに前記第２の半導体構成要素の前記面上に蒸着した各層の厚さが選択されている、ことを特徴とする方法。
- 請求項１又は２記載の方法であって、前記物質の層のうちの一つを、余分の厚さを伴って蒸着して、その層の一部分が、他の層と接触した状態で他の層と結合して前記安定な混合物を形成し、余分の厚さを伴って蒸着した前記層の他の部分が、それを蒸着した半導体構成要素と接触した状態で、その半導体構成要素と熱処理中に反応してオーム接触を伴う膜を形成するようにする、ことを特徴とする方法。
- 請求項１記載の方法であって、前記蒸着した物質の層の間に酸化物の層を設け、前記酸化物を前記蒸着した層の少なくとも一つの物質と反応するように選び、前記酸化物の層と前記酸化物が反応する物質の層との厚さを、形成される酸化物が前記導電性のあるボンディングを害しない絶縁された沈降物の形態となる厚さにする、ことを特徴とする方法。
- 前記酸化物の層を前記蒸着した物質の層のうちの一つ又はそれらの双方に蒸着する、ことを特徴とする請求項４記載の方法。
- 熱処理中に前記第１及び第２の半導体構成要素の一方を他方に対して押し付ける、ことを特徴とする請求項１記載の方法。
- 請求項１記載の方法であって、前記第１の半導体構成要素をＳｉＣとすると共に前記第２の半導体構成要素をＳｉＣとし、熱処理の後に形成される前記混合物がＷＳｉ２を有する、ことを特徴とする方法。
- 請求項１から７のいずれか１項に記載の方法であって、前記半導体構成要素のうちの一つを薄膜（３２、５５）とし、その薄膜を、基板の表在層であって前記基板の残りの部分から分離することを予定したものとして定める、ことによって構成される事前の過程を含む、ことを特徴とする方法。
- 請求項８記載の方法であって、前記事前の過程の間に、土台（３０）、犠牲層（３１）及び前記薄膜（３２）を積層することによって前記基板を形成し、前記犠牲層（３１）の溶解により、前記ボンディングの生成後に前記基板の残りの部分からの前記薄膜の分離を行う、ことを特徴とする方法。
- 請求項８記載の方法であって、前記事前の過程の間に、イオン注入により得られるマイクロ−キャビティ（５１）の層によって前記薄膜を基板（５０）にボンディングし、前記ボンディングの熱処理、特定の熱処理、物理的な力の適用、又は熱処理及び物理的な力の適用の組合せに引き続くものとして前記基板の残りの部分からの前記薄膜の分離を行う、ことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR99/11224 | 1999-09-08 | ||
| FR9911224A FR2798224B1 (fr) | 1999-09-08 | 1999-09-08 | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs. |
| PCT/FR2000/002468 WO2001018853A1 (fr) | 1999-09-08 | 2000-09-07 | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003509843A JP2003509843A (ja) | 2003-03-11 |
| JP4688387B2 true JP4688387B2 (ja) | 2011-05-25 |
Family
ID=9549633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001522578A Expired - Lifetime JP4688387B2 (ja) | 1999-09-08 | 2000-09-07 | ２つの半導体構成要素間の導電性ボンディング方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7208392B1 (ja) |
| EP (1) | EP1210730B1 (ja) |
| JP (1) | JP4688387B2 (ja) |
| KR (1) | KR100742243B1 (ja) |
| DE (1) | DE60045220D1 (ja) |
| FR (1) | FR2798224B1 (ja) |
| TW (1) | TW554475B (ja) |
| WO (1) | WO2001018853A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262434B2 (en) | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
| FR2842021B1 (fr) * | 2002-07-05 | 2005-05-13 | Commissariat Energie Atomique | Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2864336B1 (fr) | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
| DE102004015017B4 (de) * | 2004-03-26 | 2006-11-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Erzeugung von mechanischen und elektrischen Verbindungen zwischen den Oberflächen zweier Substrate |
| FR2872625B1 (fr) * | 2004-06-30 | 2006-09-22 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique |
| FR2872627B1 (fr) * | 2004-06-30 | 2006-08-18 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats |
| US7682860B2 (en) * | 2006-03-21 | 2010-03-23 | Dalsa Semiconductor Inc. | Protection capsule for MEMS devices |
| US20090159111A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte. Ltd | Photovoltaic device having a textured metal silicide layer |
| US20090162966A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte Ltd | Structure and method of formation of a solar cell |
| CN102099894B (zh) | 2008-08-27 | 2014-04-16 | S.O.I.Tec绝缘体上硅技术公司 | 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法 |
| WO2011061580A1 (en) | 2009-11-18 | 2011-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods |
| US8841777B2 (en) * | 2010-01-12 | 2014-09-23 | International Business Machines Corporation | Bonded structure employing metal semiconductor alloy bonding |
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| US8877603B2 (en) | 2012-03-30 | 2014-11-04 | International Business Machines Corporation | Semiconductor-on-oxide structure and method of forming |
| JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
| FR3101726B1 (fr) | 2019-10-04 | 2021-10-01 | Commissariat Energie Atomique | procédé de fabrication d’un dispositif électronique |
| FR3112240B1 (fr) | 2020-07-06 | 2022-06-03 | Soitec Silicon On Insulator | Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe |
| FR3117666B1 (fr) * | 2020-12-15 | 2022-10-28 | Commissariat Energie Atomique | Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats |
| FR3127842A1 (fr) | 2021-10-05 | 2023-04-07 | Soitec | Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559700B2 (ja) * | 1986-03-18 | 1996-12-04 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH02148821A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | 接着半導体基板 |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| JP3081967B2 (ja) * | 1990-11-21 | 2000-08-28 | 富士通株式会社 | シリコンオンインシュレータ基板の製造方法 |
| JPH04283914A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 貼り合わせ半導体基板とその製造方法 |
| JPH0555586A (ja) * | 1991-08-23 | 1993-03-05 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
| JPH06151789A (ja) * | 1992-11-09 | 1994-05-31 | Canon Inc | 半導体基体の形成方法 |
| US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| JPH0888153A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 積層構造ウェハおよびその形成方法 |
| US5973257A (en) * | 1997-02-13 | 1999-10-26 | International Rectifier Corp. | Reflector layer for the well surface of a photovoltaic generator |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US6255731B1 (en) * | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| JP4623451B2 (ja) * | 1997-07-30 | 2011-02-02 | 忠弘 大見 | 半導体基板及びその作製方法 |
| US5966622A (en) * | 1997-10-08 | 1999-10-12 | Lucent Technologies Inc. | Process for bonding crystalline substrates with different crystal lattices |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| US6118181A (en) * | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
-
1999
- 1999-09-08 FR FR9911224A patent/FR2798224B1/fr not_active Expired - Lifetime
-
2000
- 2000-09-07 EP EP00960820A patent/EP1210730B1/fr not_active Expired - Lifetime
- 2000-09-07 JP JP2001522578A patent/JP4688387B2/ja not_active Expired - Lifetime
- 2000-09-07 WO PCT/FR2000/002468 patent/WO2001018853A1/fr active Application Filing
- 2000-09-07 KR KR1020027003010A patent/KR100742243B1/ko active IP Right Grant
- 2000-09-07 DE DE60045220T patent/DE60045220D1/de not_active Expired - Lifetime
- 2000-09-07 US US10/069,517 patent/US7208392B1/en not_active Expired - Lifetime
- 2000-11-15 TW TW089118342A patent/TW554475B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020031422A (ko) | 2002-05-01 |
| FR2798224B1 (fr) | 2003-08-29 |
| US7208392B1 (en) | 2007-04-24 |
| EP1210730A1 (fr) | 2002-06-05 |
| JP2003509843A (ja) | 2003-03-11 |
| DE60045220D1 (de) | 2010-12-23 |
| TW554475B (en) | 2003-09-21 |
| EP1210730B1 (fr) | 2010-11-10 |
| WO2001018853A1 (fr) | 2001-03-15 |
| FR2798224A1 (fr) | 2001-03-09 |
| KR100742243B1 (ko) | 2007-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4688387B2 (ja) | ２つの半導体構成要素間の導電性ボンディング方法 | |
| JP6286780B2 (ja) | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス | |
| US6362077B1 (en) | Structure comprising a thin layer of material made up of conductive zones and insulating zones and a method of manufacturing such a structure | |
| US7939428B2 (en) | Methods for making substrates and substrates formed therefrom | |
| TWI781132B (zh) | 用於功率裝置之氮化鎵磊晶結構 | |
| TW584971B (en) | Light-emitting semiconductor element on GaN basis and its epitaxial production method | |
| JP5021302B2 (ja) | 半導体チップの製造方法 | |
| JP4854925B2 (ja) | 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法 | |
| US20100216294A1 (en) | Method of fabricating a microelectronic structure involving molecular bonding | |
| KR20030047900A (ko) | 기판 제조 방법 및 이 방법에 의한 기판 | |
| TW200849678A (en) | III-V nitride semiconductor layer-bonded substrate and semiconductor device | |
| TWI588955B (zh) | 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件 | |
| TW200917338A (en) | Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same | |
| US20190334015A1 (en) | Vertical gallium nitride schottky diode | |
| JP2004055924A (ja) | 半導体ウエハ貼り合せ体の製造方法 | |
| JP5007006B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| WO2024083267A1 (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPH04106915A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100427 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4688387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |