JP5007006B2

JP5007006B2 - Ｓｏｉ基板およびその製造方法

Info

Publication number: JP5007006B2
Application number: JP2001299324A
Authority: JP
Inventors: 柴田　　典義; 由加里谷
Original assignee: Japan Fine Ceramics Center
Current assignee: Japan Fine Ceramics Center
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2012-08-22
Anticipated expiration: 2021-09-28
Also published as: JP2003110096A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＳＯＩ（Semiconductor On Insulator）基板の技術に関する。
【０００２】
【従来の技術】
ＳＯＩ基板は、高性能な半導体デバイスのための基板として注目されている。ＳＩＯ基板の製造方法としては、種々の方法が提案されており、この中に、上部基板と下部基板とを貼り合わせる貼り合わせ法がある（例えばＥＬＴＲＡＮ法）。
【０００３】
【発明が解決しようとする課題】
従来の貼り合わせによるＳＯＩ基板の製造方法では、上部基板と下部基板とを重ね合わせた後に、１０００℃以上の高温での熱処理が必要であった。このため、従来から、より低温の熱処理でＳＯＩ基板を得ることができる技術が望まれていた。
【０００４】
本発明は、上述した従来の課題を解決するためになされたものであり、従来に比べて低温の熱処理で基板同士を接合してＳＯＩ基板を得ることができる技術を提供することを目的とする。
【０００５】
【課題を解決するための手段およびその作用・効果】
上記目的を達成するために、本発明では、まず、Ｓｉ系基板層と、前記Ｓｉ系基板層の上に形成された厚みが０．１μｍ以下の薄い金属層と、を有する下部基板を準備する。また、Ｓｉ系絶縁層と、前記Ｓｉ系絶縁層の上に形成された半導体層と、を有する上部基板を準備する。そして、前記半導体層よりも前記Ｓｉ系絶縁層の方が前記下部基板により近接した状態になるように前記下部基板の上に前記上部基板を重ね合わせることによって、重ね合わせ基板を作成する。さらに、前記重ね合わせ基板を３５０℃〜４５０℃の範囲で熱処理することによって、前記下部基板と前記上部基板とを接合する。なお、前記工程（ｂ）は、前記Ｓｉ系絶縁層の下側に、Ｓｉ層を形成する工程を含み、前記工程（ｃ）は、前記金属層と前記Ｓｉ層とが接触するように前記下部基板と前記上部基板とを重ね合わせる工程を含む。
【０００６】
本発明によれば、従来よりも低温の熱処理によって下部基板と上部基板とが強固に接合される。この接合のメカニズムは、以下のように推定される。すなわち、下部基板の表面に薄い金属層が形成されると、下部基板のＳｉ系基板層中のＳｉ原子が、薄い金属層を通ってその表面側に移動してゆく。そして、熱処理の際には、このＳｉ原子が上部基板中のＳｉ原子と結合することによって、下部基板と上部基板とが強固に接合される。この結果、本発明の方法では、従来に比べて低温の熱処理で基板同士を接合してＳＯＩ基板を得ることが可能である。
【０００７】
なお、本発明は、種々の形態で実現することが可能であり、例えば、ＳＯＩ基板、その製造方法、そのＳＯＩ基板を用いて作成された半導体デバイス、等の形態で実現することができる。
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態および実施例を以下の順序で説明する。
Ａ．ＳＯＩ基板の製造方法の実施形態：
Ｂ．実施例および比較例：
【０００９】
Ａ．ＳＯＩ基板の製造方法の実施形態：
図１は、本発明の実施形態におけるＳＯＩ基板の製造工程を示すフローチャートである。また、図２は、各工程における基板の断面を示す説明図である。図１のフローチャートにおいて、ステップＳ１１〜Ｓ１２は下部基板の作成工程であり、ステップＳ２１〜Ｓ２３は上部基板の作成工程である。また、ステップＳ３１〜Ｓ３２は下部基板と上部基板の貼り合わせ工程である。
【００１０】
上部基板の作成では、まず、ステップＳ１１において、Ｓｉ系基板１１０を準備する（図２（ａ−１））。このＳｉ系基板１１０としては、例えば、単結晶シリコンや、多結晶シリコン、アモルファスシリコン、単結晶ＳｉＣ、ＳｉＣ焼結体、ＳｉＧｅなどの種々のＳｉ系材料で形成された基板を利用することができる。ここで、ＳｉＧｅとは、任意の組成のシリコン・ゲルマニウム固溶体（「シリコン・ゲルマニウム混晶」あるいは単に「シリコン・ゲルマニウム」とも呼ぶ）を意味している。なお、ＳｉＣ焼結体は半導体ではなく、絶縁体である。すなわち、Ｓｉ系基板１１０としては、シリコンを含む材料で形成された種々の基板を利用することができる。後述する他の層は比較的薄いので、最終的なＳＯＩ基板の厚みは、このＳｉ系基板１１０の厚みとほぼ等しくなる。従って、Ｓｉ系基板１１０の厚みは、ＳＯＩ基板の取り扱いに適した任意の厚みに設定される。例えば、０．５ｍｍ程度のウェハがＳｉ系基板１１０として使用される。なお、図２における各層の厚みの比率は、図示の便宜上、実際の寸法による比率とは大幅に異なっている。
【００１１】
ステップＳ１２では、Ｓｉ系基板１１０の上に薄い金属層１２０を蒸着する（図２（ａ−２））。金属層１２０の材料としてはＡｕが好ましいが、その他に、Ｐｔ、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの他の金属も使用することができる。金属層１２０の厚みは、０．１μｍ以下に設定される。金属層１２０の厚みが０．１μｍよりも大きいときには、後述する熱処理時によって下部基板と上部基板とを接合することができない場合がある。また、熱処理で下部基板と上部基板とを接合させるためには、金属層１２０の厚みは３〜４原子層以上が必要であり、金属層１２０が過度に薄いときには強固に接合できない場合がある。従って、金属層１２０の厚みとしては、約５ｎｍ〜約５０ｎｍ（約０．００５μｍ〜約０．０５μｍ）の範囲が好ましく、約７ｎｍ〜約１０ｎｍの範囲が特に好ましい。
【００１２】
こうして、図２（ａ−２）に示すように、Ｓｉ系基板１１０の上に薄い金属層１２０が形成された下部基板１００が得られる。
【００１３】
上部基板の作成では、まず、ステップＳ２１において、半導体層２１０を準備する（図２（ｂ−１））。半導体層２１０としては、例えば、ＳｉＧｅや、Ｓｉ、Ｇｅなどの半導体材料で構成された薄板を用いることができる。この半導体層２１０は、ＳＯＩ基板の活性層（半導体デバイスが形成される層）となるものである。なお、ＳｉＧｅは電子の移動度がＳｉよりも高いので、半導体層２１０をＳｉＧｅで形成すれば、高速な半導体デバイスを得ることが可能である。半導体層２１０の厚みは、半導体層２１０の取り扱いが困難とならない程度の任意の厚みでよく、例えば、１００μｍ程度の薄板が半導体層２１０として使用される。
【００１４】
ステップＳ２２では、半導体層２１０の上にＳｉ系絶縁層２２０を形成する（図２（ｂ−２））。Ｓｉ系絶縁層２２０の材料としては、例えばＳｉ０₂やＳｉ₃Ｎ₄を用いることができる。Ｓｉ₃Ｎ₄製の絶縁層２２０を形成する方法としては、例えばスパッタリングが利用される。Ｓｉ０₂製の絶縁層２２０を形成する方法としては、半導体層２１０がＳｉの場合には熱酸化が利用され、半導体層２１０がＳｉＧｅの場合にはスパッタリングが利用される。このＳｉ系絶縁層２２０は、ＳＯＩ基板の絶縁層となるものである。Ｓｉ系絶縁層２２０の厚みは、ＳＯＩ基板の絶縁層として十分な厚みであればよく、例えば約１００ｎｍ程度に設定される。
【００１５】
ステップＳ２３では、Ｓｉ系絶縁層２２０の上にＳｉ層２３０を形成する（図２（ｂ−３））。Ｓｉ層２３０を形成する方法としては、例えば蒸着やスパッタリングが利用される。このＳｉ層２３０は、下部基板１００の金属層１２０との接合のために設けられている。Ｓｉ層２３０の厚みとしては、約５０ｎｍ程度が設定される。
【００１６】
こうして、図２（ｂ−３）に示すように、半導体層２１０と、Ｓｉ系絶縁層２２０と、Ｓｉ層２３０とがこの順番に積層された上部基板２００が作成される。但し、ステップＳ２３を省略して、Ｓｉ層２３０を形成しなくても良い。
【００１７】
ステップＳ３１では、下部基板１００の上に上部基板２００が載置される。このとき、図２（ｃ）に示すように、上部基板２００は図２（ｂ−３）の状態とは上下が逆になるように載置される。換言すれば、下部基板１００の金属層１２０と、上部基板２００のＳｉ層２３０とが接する状態で２つの基板１００，２００が重ね合わされる。
【００１８】
なお、上部基板２００のＳｉ層２３０が省略された場合には、図２（ｄ）に示すように、下部基板１００の金属層１２０と、上部基板２００ａのＳｉ系絶縁層２２０とが接する状態で２つの基板１００，２００ａが重ね合わされる。換言すれば、本実施形態では、図２（ｃ），（ｄ）に示すように、半導体層２１０よりもＳｉ系絶縁層２２０の方が下部基板１００により近接した状態になるように、下部基板１００の上に上部基板２００（または２００ａ）を重ね合わせることによって、重ね合わせ基板３００（または３００ａ）が作成される。また、図２（ｃ），（ｄ）のいずれの場合にも、Ｓｉ系絶縁層２２０は、金属層１２０の上方に設けられている。なお、本明細書において、「ＡがＢの上方に設けられている」という文言は、ＡがＢの表面上に設けられている場合と、ＡがＢの表面から離れてより上側に設けられている場合と、の両方の意味を含んでいる。
【００１９】
こうして得られた重ね合わせ基板３００，３００ａは、ステップＳ３２において熱処理され、これによって下部基板と上部基板とが互いに接合する。この熱処理は、通常は６００℃未満の温度で行われる。但し、熱処理温度としては、約３５０℃〜約４５０℃の範囲が好ましく、約４００℃が最も好ましい。金属層１２０を金（Ａｕ）で形成した場合には、熱処理温度が６００℃を越えたり、約３５０℃を下回ったりすると、接合ができない可能性がある。但し、熱処理温度の上限値は金属層１２０を構成する金属の種類に異存しており、金以外の金属種を用いるときには、６００℃以上の熱処理温度を許容できる場合がある。熱処理の時間は、例えば約１時間程度の長さに適宜設定される。従来の貼り合わせ法によるＳＯＩ基板の製造工程では、下部基板と上部基板とを重ね合わせた後に１０００℃以上の熱処理が必要であったのに対して、ステップＳ３２の熱処理は１０００℃未満であり、従来に比べて熱処理温度が大幅に低い点に特徴がある。
【００２０】
この熱処理による基板の接合のメカニズムは、以下のようなものであると推定される。下部基板１００において、Ｓｉ系基板１１０の表面上に特定の金属で形成された薄い金属層１２０が形成されると、室温程度の低い温度において、Ｓｉ系基板１１０中のＳｉ同士の結合が切断される。こうして結合が切断されたＳｉ原子は、薄い金属層１２０中を移動して、金属層１２０の表面側に達する。このＳｉ原子は、結合手が余っており反応性が高い。このため、１０００℃未満の比較的低い温度で熱処理を行うと、このＳｉ原子が上部基板２００（または２００ａ）中のＳｉ原子と強固な結合を作ると考えられる。このＳｉ原子の結合によって、下部基板１００と上部基板２００とが強固に接合される。
【００２１】
なお、上述のメカニズムにおいて、Ｓｉ原子の結合が切断されて薄い金属層中を移動する現象は、低温固相反応として知られている。低温固相反応は、例えば、「半導体／金属・接合界面の構造と形成過程−主として金属薄膜／Ｓｉ単結晶の系について−」、平木昭夫、日本金属物理学会会報、第２４巻第２号（１９８５年）、１４４〜１５０頁に説明されている。この会報では、Ｓｉ単結晶の上に約１００ｎｍのＡｕ膜を形成したときに、約２００℃（４７０Ｋ）程度の低い温度で熱処理すると、その表面にＳｉ０₂が容易に形成されることが報告されている。Ａｕ膜の無い状態で熱酸化によってＳｉ０₂を形成する場合には、約１０００℃以上の熱処理が必要である。従って、Ａｕ膜は、Ｓｉ０₂を形成するのに必要な熱処理温度を大幅に低減していることが理解できる。上述したステップＳ３２の熱処理による基板の接合では、必ずしも金属層１２０の上にＳｉ０₂が形成されるとは限らないが、Ｓｉ原子の移動に関しては、上記の会報で説明されたメカニズムと類似のメカニズムが働いているものと推定される。
【００２２】
上記の会報の１１５頁には、Ａｕの他に、Ｐｔや、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの他の金属の薄膜によっても低温固相反応が起こることが記載されている。従って、これらの金属によって薄い金属層１２０を形成すれば、１０００℃未満の比較的低い温度の熱処理によって、上部基板１００と下部基板２００を強固に接合することが可能である。
【００２３】
なお、上部基板と下部基板の他の接合方法としては、金属とシリコンの共晶を利用した共晶接合が考えられる。この共晶接合は、金属とシリコンの共晶を作成することによって基板同士を接合するものであり、共晶反応は上述した低温固相反応とはまったく異なる反応である。共晶接合を行う場合には、金属層の厚みは数μｍに設定される。これに対して、本実施形態の接合方法では、金属層１２０の厚みは０．１μｍ以下に設定される。この点でも、共晶接合と本実施形態の接合とが区別される。
【００２４】
以上説明したように、本実施形態では、Ｓｉ系基板１１０の上に薄い金属層１２０を形成した下部基板１００の上に上部基板２００（または２００ａ）を載置し、熱処理を行うことによって基板同士を接合するので、１０００℃未満の低い熱処理温度で強固な接合を行ってＳＯＩ基板を得ることが可能である。
【００２５】
基板の接合時の熱処理温度が低いことは、以下のようないくつかの利点を有している。第１の利点は、ＳｉＧｅを半導体層２１０の材料として使用できる点である。純粋なＧｅは、７００℃程度で分解してしまうことが知られている。また、ＳｉＧｅが分解する温度はＧｅ成分が減少するほど高くなるが、１０００℃ではかなりのＳｉＧｅが分解してしまう。従来の貼り合わせ法では、貼り合わせの際に約１０００℃以上の高温の熱処理を行う必要があるので、ＳｉＧｅを半導体層２１０として採用することが困難であった。これに対して、上記実施形態では、貼り合わせ時の熱処理が１０００℃未満なので、ＳｉＧｅを半導体層２１０として採用することができ、このＳＯＩ基板を用いてＳｉＧｅ層を含む半導体デバイスを作成することが可能である。第２の利点は、熱処理装置の構成が簡単になり、また、熱処理に要するエネルギや時間が少なくて済む点である。この結果、ＳＯＩ基板のコストをかなり低減することが可能である。この利点は、半導体層２１０としてＳｉＧｅを利用しない場合に特に重要である。
【００２６】
ところで、半導体デバイスを作成する際に、Ａｕは、デバイス中に拡散してデバイス性能を低下させることが多いという問題を有している。しかし、図２（ｃ），（ｄ）に示すＳＯＩ基板３００，３００ａでは、デバイスの活性層となる半導体層２１０と、Ａｕ製の金属層１２０との間に、少なくともＳｉ系絶縁層２２０が設けられているので、Ａｕ原子の拡散によるデバイス性能の低下の心配が無いという利点がある。
【００２７】
Ｂ．実施例および比較例：
Ｂ１．第１実施例：
Ｓｉ系基板１１０として厚みが０．５ｍｍの単結晶シリコンウェハを用い、その上にＡｕ製の金属層１２０を１０ｎｍの厚みで蒸着させることによって、下部基板１００を作成した。また、半導体層２１０として厚みが５００μｍの単結晶シリコンを用い、その上にＳｉＯ₂ 製のＳｉ系絶縁層２２０を熱酸化によって１００ｎｍの厚みに形成して、上部基板２００ａを作成した。なお、ＳｉＯ₂ 層の上にはＳｉ層２３０は設けなかった。その後、下部基板１００の上に上部基板２００ａを重ね合わせ、３５０℃で１時間の熱処理を行ってＳＯＩ基板３００ａを得た。
【００２８】
こうして得られたＳＯＩ基板３００ａの両面に接着剤を用いて治具を接着し、これらの治具を使って両面を引き離す剥離試験を行った。この剥離試験の結果、上部基板２００ａと下部基板１００との界面では剥離せずに、下部基板１００のＳｉ系基板１１０が破壊され、上部基板２００ａと下部基板１００とが強固に接合されていることが確認された。
【００２９】
Ｂ２．第２実施例：
第１実施例と同一の手順で下部基板１００と上部基板２００ａをそれぞれ作成し、両者を重ね合わせ、４００℃で１時間の熱処理を行ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥離試験を行った結果、上部基板２００ａと下部基板１００とが強固に接合されていることが確認された。
【００３０】
Ｂ３．第３実施例：
第１実施例と同一の手順で下部基板１００と上部基板２００ａをそれぞれ作成し、両者を重ね合わせ、４５０℃で１時間の熱処理を行ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥離試験を行った結果、上部基板２００ａと下部基板１００とが強固に接合されていることが確認された。
【００３１】
Ｂ４．比較例：
第１実施例と同一の手順で下部基板１００と上部基板２００ａをそれぞれ作成し、両者を重ね合わせ、６００℃で１時間の熱処理を行ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥離試験を行った結果、上部基板２００ａと下部基板１００との界面で剥離した。
【図面の簡単な説明】
【図１】本発明の実施形態におけるＳＯＩ基板の製造工程を示すフローチャート。
【図２】各工程における基板の断面を示す説明図。
【符号の説明】
１００…下部基板
１１０…Ｓｉ系基板
１２０…金属層
２００，２００ａ…上部基板
２１０…半導体層
２２０…Ｓｉ系絶縁層
２３０…Ｓｉ層
２３０…半導体層
３００，３００ａ…ＳＯＩ基板

Claims

ＳＯＩ基板の製造方法であって、
（ａ）Ｓｉ系基板層と、前記Ｓｉ系基板層の上に形成された厚みが０．１μｍ以下の薄い金属層と、を有する下部基板を準備する工程と、
（ｂ）Ｓｉ系絶縁層と、前記Ｓｉ系絶縁層の上に形成された半導体層と、を有する上部基板を準備する工程と、
（ｃ）前記半導体層よりも前記Ｓｉ系絶縁層の方が前記下部基板により近接した状態になるように、前記下部基板の上に前記上部基板を重ね合わせることによって、重ね合わせ基板を作成する工程と、
（ｄ）前記重ね合わせ基板を３５０℃〜４５０℃の範囲で熱処理することによって、前記下部基板と前記上部基板とを接合する工程と、
を備え、
前記工程（ｂ）は、前記Ｓｉ系絶縁層の下側に、Ｓｉ層を形成する工程を含み、
前記工程（ｃ）は、前記金属層と前記Ｓｉ層とが接触するように前記下部基板と前記上部基板とを重ね合わせる工程を含む、方法。
請求項１に記載の方法であって、
前記Ｓｉ系基板層は、Ｓｉと、ＳｉＣと、ＳｉＧｅとで構成されたグループの中から選択された材料で形成されている、方法。
請求項１又は２に記載の方法であって、
前記Ｓｉ系絶縁層は、ＳｉＯ₂またはＳｉ₃Ｎ₄で形成されている、方法。
請求項１ないし３のいずれかに記載の方法であって、
前記半導体層は、Ｓｉ、Ｇｅ、または、ＳｉＧｅで形成されている、方法。
請求項１ないし４のいずれかに記載の方法であって、
前記金属層は、Ａｕと、Ｐｔと、Ａｌと、Ａｇと、Ｃｕと、Ｐｄと、Ｎｉと、Ｔｉとで構成されたグループの中から選択された金属で形成されている、方法。
ＳＯＩ基板であって、
Ｓｉ系基板層と、
前記Ｓｉ系基板層の上に設けられた０．１μｍ以下の薄い金属層と、
前記金属層の上方に設けられＳｉ系絶縁層と、
前記Ｓｉ系絶縁層の上に設けられた半導体層と、
前記金属層と前記Ｓｉ系絶縁層との間に形成されたＳｉ層と、
を備えることを特徴とするＳＯＩ基板。
請求項６記載のＳＯＩ基板であって、
前記Ｓｉ系基板層は、Ｓｉと、ＳｉＣと、ＳｉＧｅとで構成されたグループの中から選択された材料で形成されている、ＳＯＩ基板。
請求項６又は７に記載のＳＯＩ基板であって、
前記Ｓｉ系絶縁層は、ＳｉＯ₂またはＳｉ₃Ｎ₄で形成されている、ＳＯＩ基板。
請求項６ないし８のいずれかに記載のＳＯＩ基板であって、
前記半導体層は、Ｓｉ、Ｇｅ、または、ＳｉＧｅで形成されている、ＳＯＩ基板。
請求項６ないし９のいずれかに記載のＳＯＩ基板であって、
前記金属層は、Ａｕと、Ｐｔと、Ａｌと、Ａｇと、Ｃｕと、Ｐｄと、Ｎｉと、Ｔｉとで構成されたグループの中から選択された金属で形成されている、ＳＯＩ基板。