JP2000183316A - 半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ構造を有する半導体基板で、高周波信
号の伝搬効率の向上を図る。 【解決手段】 半導体基板１は、高融点金属板２の表面
に高融点金属酸化膜５が形成され、その上にシリコン酸
化膜３を介してシリコン単結晶薄膜４が形成された構成
である。支持基板である高融点金属板２は、低抵抗率領
域として機能するもので、酸化膜５，３を介してシリコ
ン単結晶薄膜４と接しているので、高周波回路素子を形
成した場合にその高周波信号の伝搬効率を高めることが
でき、その場合でも、ＳＯＳ構造や化合物半導体を用い
るものに比べて安価にかつ簡単に形成することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波領域で動作
する半導体素子を形成するためのものであって、支持基
板上に絶縁膜を介して単結晶の半導体層を有する半導体
基板およびその製造方法に関する。

【０００２】

【発明が解決しようとする課題】この種の高周波領域で
用いられる半導体素子は、ギガＨｚオーダーのものが主
流となってきており、このような素子を形成する場合に
その基板としては特性上の点を考慮したものとして次の
ようなものがある。例えば、この種の目的に用いられる
半導体基板として、特開平９−６４３２０号公報に示さ
れるものがある。これは、バイポーラトランジスタの高
周波特性を向上させ信号の減衰を防止することを目的と
してなされたものである。

【０００３】上記のものにおいて、トランジスタを形成
する基板としてはＳＯＩ（Siliconon Insulator）基板
を用いるものであり、この基板において能動層であるシ
リコン単結晶薄膜は、下地シリコン基板との間に酸化膜
を介して絶縁状態となるように構成されている。この場
合、高周波特性を向上させるために、下地シリコン基板
の抵抗率は５０Ωｃｍ以上のものを使用している。

【０００４】一般に、高周波特性のうちで特に高周波信
号の伝搬効率は、下地シリコン基板の抵抗率が１〜１０
Ωｃｍの範囲で最も低下する傾向にあり、抵抗率に対し
て極小値をとる特性がある。したがって、一つの考え方
として、下地シリコン基板の抵抗率を上述のもののよう
に５０Ωｃｍ以上にすることで、高周波伝搬効率を高く
する構成を得ることができるが、高周波信号の減衰を略
完全なレベルまで抑制するためには、シリコン基板の抵
抗率を増大できる範囲には限界があり、実際には困難な
ことである。

【０００５】また、別の考え方として、上述のようなＳ
ＯＩ基板ではなく、ＳＯＳ（Silicon onSapphire）基板
を用いるものがある。これは、下地のサファイア基板が
完全な絶縁体であるから、高周波特性は良好なものとな
る。

【０００６】しかし、ＳＯＳ基板は現在ではまだ非常に
高価なものであり、一般の民生用、例えば携帯電話など
の高周波部の部品用の基板として使用するにはコスト的
に難しい。また、ＳＯＳ基板の表面上のシリコン単結晶
薄膜はエピタキシャル成長法で形成されるが、その膜質
は不完全であり、膜中に欠陥が存在し動作速度が低下し
てしまうという問題がある。

【０００７】一方、このようなものの他に、高周波特性
に優れたガリウム砒素系の化合物半導体の下地基板を用
いた半導体装置もあり、主に高周波部の半導体装置形成
用として用いられている。携帯電話の高周波パワー部な
どにおいては、ガリウム砒素系の化合物半導体を基板と
して形成された半導体装置が用いられるようになってき
ているが、やはりＳＯＳ基板と同様に高価でありること
には変わりはない。

【０００８】本発明は、上記事情に鑑みてなされたもの
で、その目的は、高周波特性の優れた半導体装置を安価
な基板を用いて実現させるもので、その能動層となる半
導体膜部分にトランジスタなどの回路素子を作込み、イ
ンダクタやキャパシタなども一括して同一チップ内に形
成することができるようにした高周波素子形成用の半導
体基板およびその製造方法を提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明によれ
ば、支持基板の少なくとも絶縁膜と接する面部に、半導
体素子の動作で用いる高周波信号に対してその伝搬効率
が極小値となる抵抗率よりも低い抵抗率に設定された低
抵抗率領域を設けているので、一般的な半導体基板を支
持基板としたものに比べて信号伝達に対する特性が良好
となり、高周波信号を取り扱う回路構成を形成するのに
好適なものとなる。

【００１０】この場合、従来では、基板の抵抗率を高め
ることで高周波信号の伝搬効率を高めるように構成する
方向で開発が進められていたのに対して、最近では、使
用対象となる周波数の高周波信号に対して伝搬効率が低
い値をとる抵抗率領域が存在していることが明らかとな
ってきた。そこで、この考えに基づいてそのような伝搬
効率の極小値をとるような抵抗率領域を避けて、さらに
低い抵抗率領域をとる支持基板を設けることにより伝搬
効率の改善を図ったのである。この結果、シリコン基板
などの抵抗率を高める技術を適用することに比べて、低
抵抗率領域を設ける技術を適用することによる製造の方
がより安価に製造することもできるようになり、コスト
の低減を図ることができるようになる。

【００１１】請求項２の発明によれば、低抵抗率領域を
高融点金属を設けることにより構成しているので、シリ
コンなどの半導体製の支持基板を用いて低抵抗率領域を
形成するものに比べて、低抵抗率領域を簡単かつ安価に
設けることができるようになる。同様に、請求項３の発
明によれば、低抵抗率領域を高融点金属シリサイド層を
設けることにより構成し、請求項４の発明によれば、低
抵抗率領域を高融点金属シリサイド層の上に高融点金属
層を積層した構成としているので、低抵抗率領域を簡単
かつ安価に設けることができるようになる。

【００１２】請求項５の発明によれば、支持基板に高融
点金属板を使用する構成としたので、別途に高融点金属
層を設けるまでもなく、低抵抗率領域を兼用したものと
することができるので、簡単かつ安価に製作することが
できるようになる。

【００１３】請求項６の発明によれば、支持基板として
低抵抗率領域とは異なる材料からなる下地基板を設け、
この下地基板上に低抵抗率領域を形成したものとしてい
るので、支持基板としての機能を果たす材料を選んで下
地基板として用い、この下地基板上に定抵抗率領域を形
成することで前述と同様の効果を得ることができるの
で、支持基板の材料の制約を少なくして基板全体の強度
や熱膨張率などの各種要因を考慮した適切な材料を自由
に選んで構成することができるようになる。

【００１４】請求項７の発明によれば、上述した下地基
板として抵抗率が１００Ωｃｍ以上のシリコン基板を用
いるので、前述の低抵抗率領域を設ける効果に加えて、
さらに高周波信号の伝搬効率を高めることができるよう
になる。また、シリコン基板を用いるので、半導体層と
してシリコン単結晶薄膜を形成する場合には熱的にも温
度変動による応力を低減した安定した構成とすることが
できるようになる。

【００１５】請求項８の発明によれば、絶縁層としてシ
リコン酸化膜を形成するので、特に支持基板側にシリコ
ン基板を用いる場合あるいは半導体層を形成するための
基板をシリコン基板を用いる場合には、これを熱酸化な
どを行なうことにより緻密で絶縁性の高いものを簡単に
得ることができるようになり、安定した特性を得ること
ができる半導体層を設けることができる。

【００１６】請求項９の発明によれば、絶縁層として高
融点金属酸化膜を形成するので、特に支持基板側に高融
点金属を設ける構成の場合には、これを熱酸化すること
により簡単に形成することができるようになる。また、
請求項１０の発明においても同様の効果を得ることがで
きる。

【００１７】請求項１１の発明によれば、半導体層とし
てシリコン，ゲルマニウムあるいはシリコン炭化物の単
結晶薄膜を設けるので、絶縁層上の半導体層に形成する
半導体回路素子の特性に必要となる適した材料を支持基
板や絶縁層の材料に関係なく適宜選択して用いることが
できるようになり、素子設計の自由度を高めることがで
きる。

【００１８】請求項１２の発明によれば、上記した各半
導体基板を製造する場合において、イオン注入層形成工
程にて単結晶半導体基板にあらかじめ所定深さにイオン
注入層を形成し、この後、貼り合わせ工程にて支持基板
と貼り合わせた状態で、剥離工程にて熱処理を行なって
イオン注入層部分で剥離させるので、これによって、支
持基板上に絶縁層を介して半導体層を形成することがで
き、その半導体層の膜厚を非常に薄く均一な厚さ精度で
再現性良く形成することができる。また、この場合に、
単結晶半導体基板のうちの半導体層として必要な厚さ分
を剥離により利用するだけで他の大部分をそのまま分離
するので単結晶半導体基板として他の半導体基板を製作
する場合に再利用することができるようになる。

【００１９】請求項１３の発明によれば、貼り合わせ工
程にて単結晶半導体基板と支持基板とを絶縁層を介した
状態で貼り合わせ、この後、研削工程にて単結晶半導体
基板側を研削して必要な厚さ寸法だけ残すようにして半
導体層を形成するので、簡単な工程を実施するだけで前
述した構成の半導体基板を製造することができるように
なる。

【００２０】請求項１４の発明によれば、研磨工程によ
り、形成された半導体層の表面を化学的機械的研磨法
（ＣＭＰ法）により研磨するので、半導体層を平坦度の
高い良質な層として形成することができるようになる。

【００２１】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１を参照して説明する。本
実施形態における半導体基板１は、同図（ｈ）に示すよ
うに、支持基板としての高融点金属板２上に絶縁膜とし
ての酸化シリコン膜３および半導体層としてのシリコン
単結晶薄膜４を積層するＳＯＩ（Silicon On Insulato
r）構造とされている。この構成において、支持基板と
しての高融点金属板２は、タンタルあるいはモリブデン
などを用いたもので、外周面にはこれらを熱酸化して得
られる高融点金属酸化膜５が形成されている。

【００２２】このような構成の半導体基板１では、支持
基板を高融点金属板２により構成しているので、シリコ
ンなどの半導体基板を用いる場合に比べてその抵抗率が
非常に小さいものとすることができる。これにより、絶
縁膜である酸化シリコン膜３を介して上部に形成されて
いるシリコン単結晶薄膜４に形成する半導体回路素子の
高周波伝搬特性を向上させることができる。

【００２３】このことは、シリコン基板を用いた高周波
ＭＯＳ素子について得られているデータに基づいてい
る。すなわち、シリコン基板の抵抗とＭＯＳ素子の電力
効率の相関として、次のようなデータ（９８年春の応用
物理学会講演会において松下電器の松澤氏らの発表内容
（第０分冊ｐ．３２の図２参照））がある。それは、高
周波信号の伝搬効率は基板の抵抗率が支配的であり、そ
の抵抗率の値が一定範囲にあるときに伝搬効率が極小値
をとるということである。

【００２４】これから、基板の抵抗率を、伝搬効率の極
小値をとる抵抗率の範囲を避けるように設定することが
伝搬効率の向上につながることがわかる。一般的な半導
体基板では素子形成領域と支持基板領域とが絶縁分離さ
れた状態とされていないのでシリコン基板の抵抗率を高
抵抗率側に設定することで目的を達成するが、本発明で
いうところの半導体基板すなわち半導体基板１では、Ｓ
ＯＩ構造を採用したものであるから、支持基板を低抵抗
率側に設定することによっても上述の条件を満たすこと
ができるのである。

【００２５】そこで、本発明においては、主としてこの
低抵抗率領域に着目して高融点金属板２を用いることに
より支持基板の抵抗率を低く設定するようにしたもので
あり、この実施例においては、支持基板そのものを高融
点金属板２により構成したので、半導体層に形成する高
周波回路素子において使用される高周波信号の伝搬効率
を向上させることができるようになる。

【００２６】次に、上記した半導体基板１の製造方法に
ついて説明する。まず、シリコン単結晶薄膜４を形成す
るために用いるシリコン単結晶基板６（同図（ａ）参
照）の表面にシリコン酸化膜３を形成する。シリコン酸
化膜３は熱酸化法あるいはＣＶＤ法などによって形成す
る（同図（ｂ）参照）。次に、イオン注入層形成工程で
は、シリコン酸化膜３を形成した側から水素イオンをイ
オン注入法により例えば１×１０^１７ atoms／cm^２程度
のドーズ量で注入し、イオン注入層７を所定深さの領域
に形成する（同図（ｃ）参照）。水素イオンの注入深さ
は、シリコン単結晶薄膜４の形成に必要な膜厚が得られ
るように設定する。

【００２７】次に、支持基板としての高融点金属板２
（同図（ｄ）参照）を酸素雰囲気中あるいは水蒸気雰囲
気中で熱処理し、表面を酸化させて所定膜厚の高融点金
属酸化膜５を形成する（同図（ｅ）参照）。この高融点
金属酸化膜５は、ＣＶＤ法やスパッタリング法などで形
成することもできる。また、高融点金属板２と同種の高
融点金属酸化膜５の形成に代えて、全く別の酸化膜たと
えばシリコン酸化膜や窒化シリコン膜，アルミニウム酸
化膜あるいはモリブデン酸化膜などを形成するようにし
ても良い。

【００２８】続いて、イオン注入層７を形成したシリコ
ン単結晶基板６と高融点金属板２とを、それぞれ洗浄処
理を含めた所定の前処理を行なって貼り合わせ面を清浄
な状態にしておき、この後、両者を貼り合わせて一体化
させる（同図（ｆ）参照）。この状態では、まだ両基板
が確実に密着した状態とはなっていないが、熱処理を行
なうことにより貼り合わせた界面部分の水分を除去して
密着させることができる。そして、この熱処理を行なう
ことにより、前述したイオン注入層７部分でイオン注入
されている高濃度の水素イオンの作用によりこの領域内
で剥離現象が生じ、シリコン単結晶薄膜４に対応する部
分を高融点金属板２側に残して分離するようになる（同
図（ｇ）参照）。

【００２９】上述した剥離により形成したシリコン単結
晶薄膜４の表面に微細な凹凸が残っているので、これを
研磨工程にて平坦化する。研磨方法としては化学的機械
的研磨法（ＣＭＰ法）と呼ばれる方法を用いる。

【００３０】このような本実施形態によれば、ＳＯＩ構
造における支持基板として高融点金属板２を用い、これ
にシリコン酸化膜３を介してシリコン単結晶薄膜４を形
成しているので、シリコン単結晶薄膜４に形成する高周
波回路素子において用いる高周波信号に対する伝搬効率
の向上を図りながら、支持基板の抵抗率を高くするよう
な他の方法とは異なり、簡単且つ安価に製造することが
できる。

【００３１】（第２の実施形態）図２は、本発明の第２
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、その製造方法である。すなわち、このものは、図
２（ｇ）に示すように、第１の実施形態で述べた半導体
基板１と同様の構成を有する半導体基板１であり、高融
点金属板２の表面に高融点金属酸化膜５を形成してなる
支持基板上に絶縁層としてのシリコン酸化膜３を介して
半導体層としてのシリコン単結晶薄膜４を形成した構成
である。

【００３２】この半導体基板１の製造方法では、シリコ
ン単結晶基板６（同図（ａ）参照）にシリコン酸化膜３
を形成（同図（ｂ）参照）したものを用い、支持基板と
しては高融点金属板２（同図（ｃ）参照）の表面に高融
点金属酸化膜５を形成したもの（同図（ｄ）参照）を用
い、これらを所定の前処理を行なった後に貼り合わせ工
程にて貼り合わせ（同図（ｅ）参照）、前述同様に熱処
理を行なって貼り合わせ面の密着状態を強化させる。

【００３３】次に、研削工程にて、シリコン単結晶基板
６の背面側から研削を行ない（同図（ｆ）参照）、シリ
コン単結晶薄膜４の厚さ寸法程度となった状態で研削を
停止する。この結果、上述したように半導体基板１を得
る（同図（ｇ）参照）。そして、このような第２の実施
形態によっても同様にして半導体基板１を得ることがで
きるようになる。なお、研削により得られたシリコン単
結晶薄膜４の表面を平坦化処理して高周波回路素子を形
成するのに適した表面とすることができる。

【００３４】（第３の実施形態）図３は、本発明の第３
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、半導体基板８の構成を、高融点金属板２に低抵抗
率領域としての高融点金属シリサイド層９を設けた支持
基板を用いて構成としたところである。

【００３５】この半導体基板８の製造工程は、同図に示
すように、シリコン単結晶基板６に対しては、第１の実
施形態と同様にして、酸化膜３を形成してイオン注入層
７を形成する（同図（ａ），（ｂ），（ｃ）参照）。高
融点金属板２（同図（ｄ）参照）の上面には、ＣＶＤ
法，スパッタリング法，蒸着法などにより、所定膜厚の
シリコン膜１０を形成する（同図（ｅ）参照）。この
後、所定条件で熱処理を行なうことにより、高融点金属
板２とシリコン膜１０とを反応させてシリサイド化し、
シリコン膜１０を高融点金属シリサイド層９にする（同
図（ｆ）参照）。

【００３６】以下、前述と同様にして、貼り合わせ工程
（同図（ｇ）参照）、剥離工程（同図（ｈ）参照）およ
び研磨工程（同図（ｉ）参照）を経て半導体基板８を得
る。そして、このような工程によって形成される半導体
基板８によっても前述同様にして低抵抗率領域を形成し
た構成とすることができるようになり、高周波信号の伝
搬効率を高めることができる。

【００３７】（第４の実施形態）図４は、本発明の第４
の実施形態を示すもので、第３の実施形態と異なるとこ
ろは、その製造方法である。すなわち、このものは、図
４（ｈ）に示しているように、第３の実施形態で述べた
半導体基板８と同様の構成を有する半導体基板８であ
る。そして、高融点金属板２の表面に高融点金属シリサ
イド膜９を形成してなる支持基板上に絶縁層としてのシ
リコン酸化膜３を介して半導体層としてのシリコン単結
晶薄膜４を形成した構成である。

【００３８】この半導体基板８の製造方法では、前述し
た第２の実施形態と同様にして研削法によりシリコン単
結晶薄膜４を形成する。すなわち、シリコン単結晶基板
６にシリコン酸化膜３を形成し（同図（ａ），（ｂ）参
照）、次に、高融点金属板２の表面にシリコン膜１０を
形成してこれを熱処理することで高融点金属シリサイド
膜９とする（同図（ｃ），（ｄ），（ｅ）参照）。

【００３９】この後、貼り合わせ工程（同図（ｆ）参
照）、研削工程（同図（ｇ）参照）および研磨工程（同
図（ｈ）参照）を実施して半導体基板８を得る。そし
て、このような第４の実施形態によっても、前述同様に
して半導体基板８を得ることができるようになる。

【００４０】（第５の実施形態）図５は、本発明の第５
の実施形態を示すもので、この実施形態においては、第
１の実施形態の構成に第３の実施形態で用いた高融点金
属シリサイド層９を付加した構成としたところである。
すなわち、図５（ｊ）に示すように、高融点金属板２の
上面部には高融点金属シリサイド層９が形成され、この
上下の面に高融点金属酸化膜５が全面に形成された構成
の支持基板が設けられている。高融点金属シリサイド層
９の上部には高融点金属酸化膜５を介してシリコン酸化
膜３が形成されると共に半導体層としてのシリコン単結
晶薄膜４が形成されている。

【００４１】この半導体基板１１の製造工程は、同図に
示すように、シリコン単結晶基板６に対しては、第１の
実施形態と同様にして、酸化膜３を形成してイオン注入
層７を形成する（同図（ａ），（ｂ），（ｃ）参照）。
一方、高融点金属板２には、上面にシリコン膜１０を形
成して熱処理を実施し高融点金属シリサイド層９を形成
し（同図（ｄ），（ｅ），（ｆ）参照）、高融点金属板
２の表面に所定膜厚の高融点金属酸化膜５を形成する
（同図（ｇ）参照）。

【００４２】続いて、前述と同様にして、貼り合わせ工
程（同図（ｈ）参照）、剥離工程（同図（ｉ）参照）お
よび研磨工程（同図（ｊ）参照）を経て半導体基板１１
を得る。そして、このような工程によって形成される半
導体基板１１によっても前述同様にして低抵抗率領域を
形成した構成とすることができるようになり、高周波信
号の伝搬効率を高めることができる。

【００４３】（第６の実施形態）図６は、本発明の第６
の実施形態を示すもので、第５の実施形態と異なるとこ
ろは、その製造方法である。すなわち、このものは、図
４（ｉ）に示しているように、第５の実施形態で述べた
半導体基板１１と同様の構成を有する半導体基板１１で
ある。高融点金属板２の表面に高融点金属シリサイド膜
９および高融点金属酸化膜５を形成してなる支持基板上
に絶縁層としてのシリコン酸化膜３を介して半導体層と
してのシリコン単結晶薄膜４を形成した構成である。

【００４４】この半導体基板１１の製造方法では、前述
した第２の実施形態と同様にして研削法によりシリコン
単結晶薄膜４を形成する。すなわち、シリコン単結晶基
板６にシリコン酸化膜３を形成し（同図（ａ），（ｂ）
参照）、次に、高融点金属板２の表面にシリコン膜１０
を形成してこれを熱処理することで高融点金属シリサイ
ド膜９とし、熱酸化などの方法によりさらにその表面に
高融点金属酸化膜５を形成する（同図（ｃ），（ｄ），
（ｅ），（ｆ）参照）。

【００４５】この後、貼り合わせ工程（同図（ｇ）参
照）、研削工程（同図（ｈ）参照）および研磨工程（同
図（ｉ）参照）を実施して半導体基板１１を得る。そし
て、このような第６の実施形態によっても、前述同様に
して半導体基板１１を得ることができるようになる。

【００４６】（第７の実施形態）図７は、本発明の第７
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、半導体基板１２の構成を、支持基板として用いて
いた高融点金属板２に代えて下地基板として抵抗率が１
００Ωｃｍ以上のシリコン基板１３を用いたところであ
る。すなわち、図７（ｉ）に示すように、下地基板とし
てのシリコン基板１３の上面部には高融点金属シリサイ
ド層９が形成され、これにより支持基板が構成されてい
る。この高融点金属シリサイド層９の上部にはシリコン
酸化膜３が形成されると共に半導体層としてのシリコン
単結晶薄膜４が形成されている。

【００４７】この半導体基板１２の製造工程は、同図に
示すように、シリコン単結晶基板６に対しては、第１の
実施形態と同様にして、酸化膜３を形成してイオン注入
層７を形成する（同図（ａ），（ｂ），（ｃ）参照）。
シリコン基板１３（同図（ｄ）参照）の上面には、ＣＶ
Ｄ法，スパッタリング法，蒸着法などにより、所定膜厚
の高融点金属膜１４を形成する（同図（ｅ）参照）。こ
の後、所定条件で熱処理を行ない、シリコン基板１３と
高融点金属膜１４とを反応させて高融点金属シリサイド
層９にする（同図（ｆ）参照）。

【００４８】以下、前述と同様にして、貼り合わせ工程
（同図（ｇ）参照）、剥離工程（同図（ｈ）参照）およ
び研磨工程（同図（ｉ）参照）を経て半導体基板８を得
る。そして、このような工程によって形成される半導体
基板８によっても前述同様にして低抵抗率領域を形成し
た構成とすることができるようになり、さらに、下地基
板として抵抗率が１００Ωｃｍ以上の高抵抗率を有する
シリコン基板１３を用いているので、高周波信号の伝搬
効率をさらに高めることができる。

【００４９】（第８の実施形態）図８は、本発明の第８
の実施形態を示すもので、第７の実施形態と異なるとこ
ろは、その製造方法である。すなわち、このものは、図
８（ｈ）に示しているように、第７の実施形態で述べた
半導体基板１２と同様の構成を有する半導体基板１２で
ある。シリコン基板１３の表面に高融点金属シリサイド
膜９を形成してなる支持基板上に絶縁層としてのシリコ
ン酸化膜３を介して半導体層としてのシリコン単結晶薄
膜４を形成した構成である。

【００５０】この半導体基板１２の製造方法では、前述
した第２の実施形態と同様にして研削法によりシリコン
単結晶薄膜４を形成する。すなわち、シリコン単結晶基
板６にシリコン酸化膜３を形成し（同図（ａ），（ｂ）
参照）、次に、シリコン基板１３（同図（ｃ）参照）の
表面に所定膜厚の高融点金属膜１４をＣＶＤ法やスパッ
タリングあるいは蒸着法などにより形成し（同図（ｄ）
参照）、これを所定条件で熱処理することにより、高融
点金属膜１４をシリコン基板１３と反応させて高融点金
属シリサイド層９を形成する（同図（ｅ）参照）。

【００５１】この後、貼り合わせ工程（同図（ｆ）参
照）、研削工程（同図（ｇ）参照）および研磨工程（同
図（ｈ）参照）を実施して半導体基板１２を得る。そし
て、このような第８の実施形態によっても、前述同様に
して半導体基板１２を得ることができるようになる。

【００５２】（第９の実施形態）図９は、本発明の第９
の実施形態を示すもので、第７の実施形態と異なるとこ
ろは、半導体基板１５の構成を、下地基板として用いて
いるシリコン基板１３上に高融点金属シリサイド層９の
上にさらに高融点金属膜１６ａを形成した積層構造とし
たところである。すなわち、図９（ｈ）に示すように、
シリコン基板１３の上面部には高融点金属シリサイド層
９が形成されると共にその上層に高融点金属膜１６ａが
形成された構成の支持基板が設けられている。高融点金
属膜１６ａの上部にはシリコン酸化膜３が形成されると
共に半導体層としてのシリコン単結晶薄膜４が形成され
ている。

【００５３】この半導体基板１５の製造工程は、同図に
示すように、シリコン単結晶基板６に対しては、第１の
実施形態と同様にして、酸化膜３を形成してイオン注入
層７を形成する（同図（ａ），（ｂ），（ｃ）参照）。
一方、シリコン基板１３（同図（ｄ）参照）の上面に
は、ＣＶＤ法，スパッタリング法，蒸着法などにより、
所定膜厚の高融点金属膜１６を形成する（同図（ｅ）参
照）。この場合、高融点金属膜１６の膜厚は、第７の実
施形態で用いた高融点金属膜１０よりもかなりの程度厚
く設定して形成する。

【００５４】以下、前述と同様にして、貼り合わせ工程
（同図（ｆ）参照）、剥離工程（同図（ｇ）参照）を実
施し、そのときの熱処理によって高融点金属膜１６がシ
リコン基板１３と接する部分ではシリコンと反応してシ
リサイド化し、界面部分に部分的に高融点金属シリサイ
ド層９が形成され、シリコン酸化膜３と接する側には高
融点金属膜１６ａが残存した状態となる。この後、研磨
工程を経て半導体基板１５を得る（同図（ｈ）参照）。
このような工程によって形成される半導体基板１５によ
っても前述同様にして低抵抗率領域を形成した構成とす
ることができ、下地基板として抵抗率が１００Ωｃｍ以
上の高抵抗率を有するシリコン基板１３を用いているの
で、高周波信号の伝搬効率をさらに高めることができ
る。

【００５５】（第１０の実施形態）図１０は、本発明の
第１０の実施形態を示すもので、第９の実施形態と異な
るところは、その製造方法である。すなわち、このもの
は、図１０（ｇ）に示しているように、第９の実施形態
で述べた半導体基板１５と同様の構成を有する半導体基
板１５である。シリコン基板１３の表面に高融点金属シ
リサイド膜９および高融点金属層１６ａを形成してなる
支持基板上に絶縁層としてのシリコン酸化膜３を介して
半導体層としてのシリコン単結晶薄膜４を形成した構成
である。

【００５６】この半導体基板１５の製造方法では、前述
した第２の実施形態と同様にして研削法によりシリコン
単結晶薄膜４を形成する。すなわち、シリコン単結晶基
板６にシリコン酸化膜３を形成し（同図（ａ），（ｂ）
参照）、次に、シリコン基板１３（同図（ｃ）参照）の
表面に所定膜厚の高融点金属膜１４をＣＶＤ法，スパッ
タリング，蒸着法などにより形成する（同図（ｄ）参
照）。

【００５７】この後、貼り合わせ工程（同図（ｆ）参
照）、研削工程（同図（ｇ）参照）および研磨工程（同
図（ｈ）参照）を実施して半導体基板１５を得る。そし
て、このような第１０の実施形態によっても、前述同様
にして半導体基板１５を得ることができるようになる。

【００５８】（第１１の実施形態）図１１は、本発明の
第１１の実施形態を示すもので、第１の実施形態と異な
るところは、半導体基板１７の構成を、高融点金属板２
に高融点金属酸化膜５を設けて低抵抗率領域を兼ねた支
持基板を用いて構成しており、高融点金属酸化膜５を絶
縁層として用い、シリコン酸化膜３を設けない構成とし
たところが異なるものである。

【００５９】この半導体基板１７の製造工程は、同図に
示すように、シリコン単結晶基板６に対しては、第１の
実施形態と同様にして、酸化膜３を形成してイオン注入
層７を形成する（同図（ａ），（ｂ），（ｃ）参照）。
そして、この実施形態においては、シリコン酸化膜３を
剥離してシリコン単結晶基板６の表面が露出するように
する（同図（ｄ）参照）。一方、高融点金属板２（同図
（ｅ）参照）は、酸素雰囲気中あるいは水蒸気雰囲気中
で熱処理することにより、表面を酸化させて所定膜厚の
高融点金属酸化膜５を形成する（同図（ｆ）参照）。

【００６０】以下、前述と同様にして、貼り合わせ工程
（同図（ｇ）参照）、剥離工程（同図（ｈ）参照）およ
び研磨工程（同図（ｉ）参照）を経て半導体基板１７を
得る。そして、このような工程によって形成される半導
体基板１７によっても高融点金属板２を低抵抗率領域を
形成した構成とすることができるようになり、高周波信
号の伝搬効率を高めることができる。

【００６１】（第１２の実施形態）図１２は、本発明の
第１２の実施形態を示すもので、第１１の実施形態と異
なるところは、その製造方法である。すなわち、このも
のは、図４（ｆ）に示しているように、第１１の実施形
態で述べた半導体基板１７と同様の構成を有する半導体
基板１７である。そして、高融点金属板２の表面に絶縁
層としての高融点金属酸化膜５を形成しこの上に半導体
層としてのシリコン単結晶薄膜４を形成した構成であ
る。

【００６２】この半導体基板１７の製造方法では、前述
した第２の実施形態と同様にして研削法によりシリコン
単結晶薄膜４を形成する。すなわち、この実施形態で
は、シリコン単結晶基板６（同図（ａ）参照）はそのま
ま貼り合わせ工程に移行するので加工工程は実施せず、
高融点金属板２の表面を熱処理して高融点金属酸化膜５
を形成する（同図（ｂ），（ｃ）参照）。

【００６３】この後、貼り合わせ工程（同図（ｄ）参
照）、研削工程（同図（ｅ）参照）および研磨工程を実
施して半導体基板１７を得る（同図（ｆ）参照）。そし
て、このような第１２の実施形態によっても、簡略化し
た工程を経ることにより前述同様にして半導体基板１７
を得ることができるようになる。

【００６４】（第１３の実施形態）図１３および図１４
は、本発明の第１３の実施形態を示すもので、上述の各
実施形態において説明した半導体基板１，８，１１，１
２，１５，１７を用いて半導体層としてのシリコン単結
晶薄膜４に半導体素子としてのＭＯＳＦＥＴ１８を形成
した場合の製造方法について示すものである。なお、こ
の実施形態においては、使用する半導体基板１を用いる
場合を代表として説明する。

【００６５】ＭＯＳＦＥＴ１８は、図１４（ｅ）に示す
ように構成される。半導体基板１の半導体層であるシリ
コン単結晶薄膜４には、このシリコン単結晶薄膜４の導
電型に対して反対の導電型の不純物を導入して形成した
ソース・ドレイン領域１９が設けられている。ソース・
ドレイン領域１９の各表面には、チタンやコバルトなど
の金属膜をシリサイド化して得られるシリサイド膜２０
が形成されている。

【００６６】シリコン単結晶薄膜４のチャンネル領域と
なる部分の表面には所定膜厚のゲート酸化膜２１が形成
されており、この上部にはポリシリコンからなるゲート
電極２２が形成されると共に、その上部にシリサイド膜
２３が形成され側壁部分に絶縁膜層２４が設けられてい
る。

【００６７】次に、上記構成のＭＯＳＦＥＴ１８の製造
工程について図１３，図１４を用いて説明する。まず、
半導体基板１（図１３（ａ）参照）を洗浄して表面に付
着した不純物等を除去した後、酸素雰囲気もしくは水蒸
気雰囲気などの酸化雰囲気中で例えば８００℃程度の熱
処理を所定時間実施することによりシリコン単結晶薄膜
４の表面に所定膜厚のシリコン酸化膜を形成し、これを
ゲート酸化膜１９とする（同図（ｂ）参照）。

【００６８】この場合、ゲート酸化膜１９の膜厚は、例
えば５ｎｍ以下程度に設定することで、ＭＯＳＦＥＴ１
８としての動作速度を向上させる効果が高くなることが
わかっている。また、このゲート酸化膜１９のホットキ
ャリア耐性を向上させたり、ゲート電極２２中にドーピ
ングされる不純物がゲート酸化膜１９を通じてチャンネ
ル層であるシリコン単結晶薄膜４中に拡散されるのを防
止するためにはＮ_２Ｏ（亜酸化窒素）ガス中での熱処理
などを行なって、ゲート酸化膜１９を窒化酸化膜として
形成すると良い。

【００６９】次に、ゲート酸化膜１９の上部にゲート電
極２２を形成するための多結晶シリコン膜２２ａをＣＶ
Ｄ法により形成する（同図（ｃ）参照）。この多結晶シ
リコン膜２２ａ中に、イオン注入法によりリンや硼素な
どの所定の不純物を導入し、熱処理を行なってその不純
物を拡散および活性化させる（同図（ｄ）参照）。

【００７０】続いて、多結晶シリコン膜２２ａ上にフォ
トレジスト２５を塗布し、フォトリソグラフィ処理を行
なって、ゲート電極２２を形成するためのパターニング
を行なう（同図（ｅ）参照）。次に、フォトレジスト２
５のパターンを利用してドライエッチングを行なうこと
で多結晶シリコン膜２２ａをエッチングし、ゲート電極
２２を形成する。この後、全てのフォトレジスト２５を
除去する（同図（ｆ）参照）。

【００７１】次に、シリコン単結晶薄膜４中に上述した
ソース・ドレイン領域１９を形成するために、ｎチャン
ネルの場合には砒素（Ａｓ）イオン，ｐチャンネルの場
合には硼素（Ｂ）イオンをイオン注入法により所定深さ
に所定濃度で導入する。この後、短時間の熱処理を行な
って不純物を拡散，活性化して第１のソース・ドレイン
領域１９ａを形成する（図１４（ａ）参照）。なお、こ
の時、イオン注入により導入した不純物がゲート電極２
２中にも同時に導入されることになる。続いて、全面に
ＣＶＤ法により所定膜厚のシリコン酸化膜あるいはシリ
コン窒化膜を形成し、これをエッチバック処理すること
によりゲート電極２２の側壁部分に絶縁膜層２４を形成
する（同図（ｂ）参照）。

【００７２】次に、第１のソース・ドレイン領域１９ａ
と重なるようにしてさらに接合深さが深く設定される第
２のソース・ドレイン領域１９ｂを形成すべく、前述同
様の不純物をイオン注入法などの方法により導入し、短
時間の熱処理を行なって不純物を拡散，活性化させる
（同図（ｃ）参照）。

【００７３】続いて、ゲート電極，ソース・ドレイン領
域１９の各領域の表面に形成されている酸化膜に対し、
所定のパターンにフォトリソグラフィ処理によって除去
した後、全面に所定膜厚のコバルト膜２６もしくはチタ
ン膜２６を例えばスパッタリング法により成膜する。次
に、第１の短時間熱処理として、例えば６００℃程度で
短時間の熱処理を行なって下地に露出しているシリコン
と反応させて、ソース・ドレイン領域１９およびゲート
電極２２のそれぞれにコバルトシリサイドあるいはチタ
ンシリサイドなどのシリサイド膜２０，２３を形成する
（同図（ｄ）参照）。

【００７４】この後、シリサイド化のための第１の短時
間熱処理で未反応となっているコバルト膜２６もしくは
チタン膜２６の部分を選択ウェットエッチング処理によ
り選択的に除去し、シリサイド膜２０，２３部分を残し
た状態とする。そして、必要に応じて第２の短時間熱処
理として例えば８００℃程度で短時間の熱処理を行な
い、シリサイド膜２０，２３を低抵抗化させる。以下、
アルミニウム電極などの一般的な配線工程等を経てＭＯ
ＳＦＥＴ１８を形成する（同図（ｅ）参照）。

【００７５】このような第１３の実施形態によれば、半
導体基板１を用いると共に、ゲート酸化膜２１を５ｎｍ
以下の膜厚に設定してＭＯＳＦＥＴ１８を構成したの
で、高周波信号の伝搬効率が向上し、より高周波特性の
優れた回路を形成することができ、これによって電力損
失を抑制する効果も高くなる。なお、半導体基板１位外
に、半導体基板８，１１，１２，１５，１７を用いてＭ
ＯＳＦＥＴ１８を形成した場合でも同様の作用効果を得
ることができるものである。

【００７６】（第１４の実施形態）図１５は本発明の第
１４の実施形態を示すもので、以下、第１３の実施形態
と異なる部分について説明する。この実施形態において
は、第１３の実施形態と同様のＭＯＳＦＥＴ１８を形成
しており、ゲート酸化膜２１を窒化酸化膜にするところ
が異なる。

【００７７】前述同様にして、半導体基板１にゲート酸
化膜２１を形成し、この上に多結晶シリコン膜２２ａを
形成すると（同図（ａ），（ｂ），（ｃ）参照）、この
後、ゲート酸化膜２１を窒化酸化膜にするために、多結
晶シリコン膜２２ａの表面から窒素イオンをイオン注入
法により所定濃度で所定深さに導入する（同図（ｄ）参
照）。

【００７８】以下、リンや硼素などの不純物をイオン注
入法により導入して短時間の熱処理を行なうことにより
拡散および活性化を図る（同図（ｅ）参照）。これによ
り、ゲート酸化膜２１は窒化酸化膜と化し、ゲート電極
となる多結晶シリコン膜２２ａに不純物を導入しつつ、
多結晶シリコン膜２２ａ側からゲート酸化膜２１側への
不純物の侵入を防止できる構成とすることができる。

【００７９】この後は、第１３の実施形態と同様にして
加工工程を経ることによりＭＯＳＦＥＴ１８を形成する
ことができるようになる。したがって、このような第１
４の実施形態によっても第１３の実施形態と同様の作用
効果を得ることができるようになる。

【００８０】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。半導体
層としてシリコン単結晶薄膜４を設ける場合について説
明したが、ゲルマニウムやシリコン炭化膜などを形成す
ることもできる。高周波回路素子として、ＭＯＳＦＥＴ
以外にダイオードや他のトランジスタなどを設けること
もできる。絶縁膜としてのシリコン酸化膜は、下地基板
や支持基板側に酸化膜を設けている場合には省略した構
成としても良い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す製造工程別の模
式的断面図

【図２】本発明の第２の実施形態を示す図１相当図

【図３】本発明の第３の実施形態を示す図１相当図

【図４】本発明の第４の実施形態を示す図１相当図

【図５】本発明の第５の実施形態を示す図１相当図

【図６】本発明の第６の実施形態を示す図１相当図

【図７】本発明の第７の実施形態を示す図１相当図

【図８】本発明の第８の実施形態を示す図１相当図

【図９】本発明の第９の実施形態を示す図１相当図

【図１０】本発明の第１０の実施形態を示す図１相当図

【図１１】本発明の第１１の実施形態を示す図１相当図

【図１２】本発明の第１２の実施形態を示す図１相当図

【図１３】本発明の第１３の実施形態を示す図１相当図
（その１）

【図１４】図１相当図（その２）

【図１５】本発明の第１４の実施形態を示す図１３相当
図

【符号の説明】

１，８，１１，１２，１５，１７は半導体基板、２は高
融点金属基板（支持基板，低抵抗率領域）、３はシリコ
ン酸化膜（絶縁膜）、４はシリコン単結晶薄膜（半導体
層）、５は高融点金属酸化膜（絶縁膜）、６はシリコン
単結晶基板、７はイオン注入層、９は高融点金属シリサ
イド層（低抵抗率領域）、１０はシリコン膜、１３はシ
リコン基板（支持基板）、１４は高融点金属膜、１６は
高融点金属膜、１８はＭＯＳＦＥＴ（半導体回路素
子）、１９はソース・ドレイン領域、２０はシリサイド
膜、２１はゲート酸化膜、２２はゲート電極、２３はシ
リサイド膜、２４は絶縁膜層である。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 高周波領域で動作する半導体素子を形成
   するためのものであって、支持基板上に絶縁膜を介して
   単結晶の半導体層を有する半導体基板において、 前記支持基板は、少なくとも前記絶縁膜と接する面部
   に、前記半導体素子の動作で用いる高周波信号に対して
   その伝搬効率が極小値となる抵抗率よりも低い抵抗率に
   設定された低抵抗率領域を有することを特徴とする半導
   体基板。
2. 【請求項２】 請求項１に記載の半導体基板において、 前記低抵抗率領域は、高融点金属を設けることにより構
   成したことを特徴とする半導体基板。
3. 【請求項３】 請求項１に記載の半導体基板において、 前記低抵抗率領域は、高融点金属シリサイド層を設ける
   ことにより構成したことを特徴とする半導体基板。
4. 【請求項４】 請求項１に記載の半導体基板において、 前記低抵抗率領域は、高融点金属シリサイド層の上に高
   融点金属層を積層した構成とされていることを特徴とす
   る半導体基板。
5. 【請求項５】 請求項２に記載の半導体基板において、 前記支持基板は、前記低抵抗率領域を兼用した高融点金
   属板から構成したことを特徴とする半導体基板。
6. 【請求項６】 請求項２ないし４のいずれかに記載の半
   導体基板において、 前記支持基板は、前記低抵抗率領域をこの低抵抗率領域
   とは異なる材料からなる下地基板の上に形成した構成と
   されていることを特徴とする半導体基板。
7. 【請求項７】 請求項６に記載の半導体基板において、 前記下地基板は、抵抗率が１００Ωｃｍ以上のシリコン
   基板を用いたことを特徴とする半導体基板。
8. 【請求項８】 請求項１ないし７のいずれかに記載の半
   導体基板において、 前記絶縁層は、シリコン酸化膜により形成されているこ
   とを特徴とする半導体基板。
9. 【請求項９】 請求項１ないし７のいずれかに記載の半
   導体基板において、 前記絶縁層は、高融点金属酸化膜により形成されている
   ことを特徴とする半導体基板。
10. 【請求項１０】 請求項１ないし７のいずれかに記載の
    半導体基板において、 前記絶縁層は、シリコン酸化膜および高融点金属酸化膜
    により形成されていることを特徴とする半導体基板。
11. 【請求項１１】 請求項１ないし１０のいずれかに記載
    の半導体基板において、 前記半導体層は、シリコン，ゲルマニウムあるいはシリ
    コン炭化物の単結晶薄膜であることを特徴とする半導体
    基板。
12. 【請求項１２】 請求項１ないし１１のいずれかに記載
    の半導体基板を製造するための半導体基板の製造方法に
    おいて、 前記半導体層を形成するための単結晶半導体基板の所定
    深さに剥離用のイオン注入層を形成するイオン注入層形
    成工程と、 前記単結晶半導体基板と前記支持基板とを少なくともい
    ずれか一方の側に形成した前記絶縁層を介した状態で貼
    り合わせる貼り合わせ工程と、 前記単結晶半導体基板と前記支持基板とを貼り合わせた
    状態で熱処理を行なうことにより前記単結晶半導体基板
    を前記イオン注入層部分で剥離させて前記半導体層を形
    成する剥離工程とを備えたことを特徴とする半導体基板
    の製造方法。
13. 【請求項１３】 請求項１ないし１１のいずれかに記載
    の半導体基板を製造するための半導体基板の製造方法に
    おいて、 前記半導体層を形成するための単結晶半導体基板と前記
    支持基板とを少なくともいずれか一方の側に形成した前
    記絶縁層を介した状態で貼り合わせる貼り合わせ工程
    と、 前記単結晶半導体基板と前記支持基板とを貼り合わせた
    状態で、前記単結晶半導体基板側を前記半導体層の厚さ
    に相当する部分を残して研削することにより前記半導体
    層を形成する研削工程とを備えたことを特徴とする半導
    体基板の製造方法。
14. 【請求項１４】 請求項１２または１３に記載の半導体
    基板の製造方法において、 前記半導体層の表面を化学的機械的研磨法により研磨し
    て平坦化する研磨工程を設けたことを特徴とする半導体
    基板の製造方法。