JP2003110096A - Ｓｏｉ基板およびその製造方法 - Google Patents
Ｓｏｉ基板およびその製造方法Info
- Publication number
- JP2003110096A JP2003110096A JP2001299324A JP2001299324A JP2003110096A JP 2003110096 A JP2003110096 A JP 2003110096A JP 2001299324 A JP2001299324 A JP 2001299324A JP 2001299324 A JP2001299324 A JP 2001299324A JP 2003110096 A JP2003110096 A JP 2003110096A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- soi
- insulating layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 従来に比べて低温の熱処理で基板同士を接合
してＳＯＩ基板を得ることができる技術を提供する。 【解決手段】 Ｓｉ系基板１１０の上に、厚みが０．１
μｍ以下の薄い金属層１２０が形成された下部基板１０
０を準備する。また、Ｓｉ系絶縁層２２０の上に半導体
層２１０が形成された上部基板２００を準備する。そし
て、下部基板１００の上に上部基板２００を重ね合わ
せ、６００℃未満の比較的低温で熱処理することによっ
て、下部基板１００と上部基板２００とを接合する。
してＳＯＩ基板を得ることができる技術を提供する。 【解決手段】 Ｓｉ系基板１１０の上に、厚みが０．１
μｍ以下の薄い金属層１２０が形成された下部基板１０
０を準備する。また、Ｓｉ系絶縁層２２０の上に半導体
層２１０が形成された上部基板２００を準備する。そし
て、下部基板１００の上に上部基板２００を重ね合わ
せ、６００℃未満の比較的低温で熱処理することによっ
て、下部基板１００と上部基板２００とを接合する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＳＯＩ（Semico
nductor On Insulator）基板の技術に関する。
nductor On Insulator）基板の技術に関する。
【０００２】
【従来の技術】ＳＯＩ基板は、高性能な半導体デバイス
のための基板として注目されている。ＳＩＯ基板の製造
方法としては、種々の方法が提案されており、この中
に、上部基板と下部基板とを貼り合わせる貼り合わせ法
がある（例えばＥＬＴＲＡＮ法）。
のための基板として注目されている。ＳＩＯ基板の製造
方法としては、種々の方法が提案されており、この中
に、上部基板と下部基板とを貼り合わせる貼り合わせ法
がある（例えばＥＬＴＲＡＮ法）。
【０００３】
【発明が解決しようとする課題】従来の貼り合わせによ
るＳＯＩ基板の製造方法では、上部基板と下部基板とを
重ね合わせた後に、１０００℃以上の高温での熱処理が
必要であった。このため、従来から、より低温の熱処理
でＳＯＩ基板を得ることができる技術が望まれていた。
るＳＯＩ基板の製造方法では、上部基板と下部基板とを
重ね合わせた後に、１０００℃以上の高温での熱処理が
必要であった。このため、従来から、より低温の熱処理
でＳＯＩ基板を得ることができる技術が望まれていた。
【０００４】本発明は、上述した従来の課題を解決する
ためになされたものであり、従来に比べて低温の熱処理
で基板同士を接合してＳＯＩ基板を得ることができる技
術を提供することを目的とする。
ためになされたものであり、従来に比べて低温の熱処理
で基板同士を接合してＳＯＩ基板を得ることができる技
術を提供することを目的とする。
【０００５】
【課題を解決するための手段およびその作用・効果】上
記目的を達成するために、本発明では、まず、Ｓｉ系基
板層と、前記Ｓｉ系基板層の上に形成された厚みが０．
１μｍ以下の薄い金属層と、を有する下部基板を準備す
る。また、Ｓｉ系絶縁層と、前記Ｓｉ系絶縁層の上に形
成された半導体層と、を有する上部基板を準備する。そ
して、前記半導体層よりも前記Ｓｉ系絶縁層の方が前記
下部基板により近接した状態になるように前記下部基板
の上に前記上部基板を重ね合わせることによって、重ね
合わせ基板を作成する。さらに、前記重ね合わせ基板を
熱処理することによって、前記下部基板と前記上部基板
とを接合する。
記目的を達成するために、本発明では、まず、Ｓｉ系基
板層と、前記Ｓｉ系基板層の上に形成された厚みが０．
１μｍ以下の薄い金属層と、を有する下部基板を準備す
る。また、Ｓｉ系絶縁層と、前記Ｓｉ系絶縁層の上に形
成された半導体層と、を有する上部基板を準備する。そ
して、前記半導体層よりも前記Ｓｉ系絶縁層の方が前記
下部基板により近接した状態になるように前記下部基板
の上に前記上部基板を重ね合わせることによって、重ね
合わせ基板を作成する。さらに、前記重ね合わせ基板を
熱処理することによって、前記下部基板と前記上部基板
とを接合する。
【０００６】本発明によれば、従来よりも低温の熱処理
によって下部基板と上部基板とが強固に接合される。こ
の接合のメカニズムは、以下のように推定される。すな
わち、下部基板の表面に薄い金属層が形成されると、下
部基板のＳｉ系基板層中のＳｉ原子が、薄い金属層を通
ってその表面側に移動してゆく。そして、熱処理の際に
は、このＳｉ原子が上部基板中のＳｉ原子と結合するこ
とによって、下部基板と上部基板とが強固に接合され
る。この結果、本発明の方法では、従来に比べて低温の
熱処理で基板同士を接合してＳＯＩ基板を得ることが可
能である。
によって下部基板と上部基板とが強固に接合される。こ
の接合のメカニズムは、以下のように推定される。すな
わち、下部基板の表面に薄い金属層が形成されると、下
部基板のＳｉ系基板層中のＳｉ原子が、薄い金属層を通
ってその表面側に移動してゆく。そして、熱処理の際に
は、このＳｉ原子が上部基板中のＳｉ原子と結合するこ
とによって、下部基板と上部基板とが強固に接合され
る。この結果、本発明の方法では、従来に比べて低温の
熱処理で基板同士を接合してＳＯＩ基板を得ることが可
能である。
【０００７】なお、本発明は、種々の形態で実現するこ
とが可能であり、例えば、ＳＯＩ基板、その製造方法、
そのＳＯＩ基板を用いて作成された半導体デバイス、等
の形態で実現することができる。
とが可能であり、例えば、ＳＯＩ基板、その製造方法、
そのＳＯＩ基板を用いて作成された半導体デバイス、等
の形態で実現することができる。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態および
実施例を以下の順序で説明する。 Ａ．ＳＯＩ基板の製造方法の実施形態： Ｂ．実施例および比較例：
実施例を以下の順序で説明する。 Ａ．ＳＯＩ基板の製造方法の実施形態： Ｂ．実施例および比較例：
【０００９】Ａ．ＳＯＩ基板の製造方法の実施形態：図
１は、本発明の実施形態におけるＳＯＩ基板の製造工程
を示すフローチャートである。また、図２は、各工程に
おける基板の断面を示す説明図である。図１のフローチ
ャートにおいて、ステップＳ１１〜Ｓ１２は下部基板の
作成工程であり、ステップＳ２１〜Ｓ２３は上部基板の
作成工程である。また、ステップＳ３１〜Ｓ３２は下部
基板と上部基板の貼り合わせ工程である。
１は、本発明の実施形態におけるＳＯＩ基板の製造工程
を示すフローチャートである。また、図２は、各工程に
おける基板の断面を示す説明図である。図１のフローチ
ャートにおいて、ステップＳ１１〜Ｓ１２は下部基板の
作成工程であり、ステップＳ２１〜Ｓ２３は上部基板の
作成工程である。また、ステップＳ３１〜Ｓ３２は下部
基板と上部基板の貼り合わせ工程である。
【００１０】上部基板の作成では、まず、ステップＳ１
１において、Ｓｉ系基板１１０を準備する（図２（ａ−
１））。このＳｉ系基板１１０としては、例えば、単結
晶シリコンや、多結晶シリコン、アモルファスシリコ
ン、単結晶ＳｉＣ、ＳｉＣ焼結体、ＳｉＧｅなどの種々
のＳｉ系材料で形成された基板を利用することができ
る。ここで、ＳｉＧｅとは、任意の組成のシリコン・ゲ
ルマニウム固溶体（「シリコン・ゲルマニウム混晶」あ
るいは単に「シリコン・ゲルマニウム」とも呼ぶ）を意
味している。なお、ＳｉＣ焼結体は半導体ではなく、絶
縁体である。すなわち、Ｓｉ系基板１１０としては、シ
リコンを含む材料で形成された種々の基板を利用するこ
とができる。後述する他の層は比較的薄いので、最終的
なＳＯＩ基板の厚みは、このＳｉ系基板１１０の厚みと
ほぼ等しくなる。従って、Ｓｉ系基板１１０の厚みは、
ＳＯＩ基板の取り扱いに適した任意の厚みに設定され
る。例えば、０．５ｍｍ程度のウェハがＳｉ系基板１１
０として使用される。なお、図２における各層の厚みの
比率は、図示の便宜上、実際の寸法による比率とは大幅
に異なっている。
１において、Ｓｉ系基板１１０を準備する（図２（ａ−
１））。このＳｉ系基板１１０としては、例えば、単結
晶シリコンや、多結晶シリコン、アモルファスシリコ
ン、単結晶ＳｉＣ、ＳｉＣ焼結体、ＳｉＧｅなどの種々
のＳｉ系材料で形成された基板を利用することができ
る。ここで、ＳｉＧｅとは、任意の組成のシリコン・ゲ
ルマニウム固溶体（「シリコン・ゲルマニウム混晶」あ
るいは単に「シリコン・ゲルマニウム」とも呼ぶ）を意
味している。なお、ＳｉＣ焼結体は半導体ではなく、絶
縁体である。すなわち、Ｓｉ系基板１１０としては、シ
リコンを含む材料で形成された種々の基板を利用するこ
とができる。後述する他の層は比較的薄いので、最終的
なＳＯＩ基板の厚みは、このＳｉ系基板１１０の厚みと
ほぼ等しくなる。従って、Ｓｉ系基板１１０の厚みは、
ＳＯＩ基板の取り扱いに適した任意の厚みに設定され
る。例えば、０．５ｍｍ程度のウェハがＳｉ系基板１１
０として使用される。なお、図２における各層の厚みの
比率は、図示の便宜上、実際の寸法による比率とは大幅
に異なっている。
【００１１】ステップＳ１２では、Ｓｉ系基板１１０の
上に薄い金属層１２０を蒸着する（図２（ａ−２））。
金属層１２０の材料としてはＡｕが好ましいが、その他
に、Ｐｔ、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの
他の金属も使用することができる。金属層１２０の厚み
は、０．１μｍ以下に設定される。金属層１２０の厚み
が０．１μｍよりも大きいときには、後述する熱処理時
によって下部基板と上部基板とを接合することができな
い場合がある。また、熱処理で下部基板と上部基板とを
接合させるためには、金属層１２０の厚みは３〜４原子
層以上が必要であり、金属層１２０が過度に薄いときに
は強固に接合できない場合がある。従って、金属層１２
０の厚みとしては、約５ｎｍ〜約５０ｎｍ（約０．００
５μｍ〜約０．０５μｍ）の範囲が好ましく、約７ｎｍ
〜約１０ｎｍの範囲が特に好ましい。
上に薄い金属層１２０を蒸着する（図２（ａ−２））。
金属層１２０の材料としてはＡｕが好ましいが、その他
に、Ｐｔ、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの
他の金属も使用することができる。金属層１２０の厚み
は、０．１μｍ以下に設定される。金属層１２０の厚み
が０．１μｍよりも大きいときには、後述する熱処理時
によって下部基板と上部基板とを接合することができな
い場合がある。また、熱処理で下部基板と上部基板とを
接合させるためには、金属層１２０の厚みは３〜４原子
層以上が必要であり、金属層１２０が過度に薄いときに
は強固に接合できない場合がある。従って、金属層１２
０の厚みとしては、約５ｎｍ〜約５０ｎｍ（約０．００
５μｍ〜約０．０５μｍ）の範囲が好ましく、約７ｎｍ
〜約１０ｎｍの範囲が特に好ましい。
【００１２】こうして、図２（ａ−２）に示すように、
Ｓｉ系基板１１０の上に薄い金属層１２０が形成された
下部基板１００が得られる。
Ｓｉ系基板１１０の上に薄い金属層１２０が形成された
下部基板１００が得られる。
【００１３】上部基板の作成では、まず、ステップＳ２
１において、半導体層２１０を準備する（図２（ｂ−
１））。半導体層２１０としては、例えば、ＳｉＧｅ
や、Ｓｉ、Ｇｅなどの半導体材料で構成された薄板を用
いることができる。この半導体層２１０は、ＳＯＩ基板
の活性層（半導体デバイスが形成される層）となるもの
である。なお、ＳｉＧｅは電子の移動度がＳｉよりも高
いので、半導体層２１０をＳｉＧｅで形成すれば、高速
な半導体デバイスを得ることが可能である。半導体層２
１０の厚みは、半導体層２１０の取り扱いが困難となら
ない程度の任意の厚みでよく、例えば、１００μｍ程度
の薄板が半導体層２１０として使用される。
１において、半導体層２１０を準備する（図２（ｂ−
１））。半導体層２１０としては、例えば、ＳｉＧｅ
や、Ｓｉ、Ｇｅなどの半導体材料で構成された薄板を用
いることができる。この半導体層２１０は、ＳＯＩ基板
の活性層（半導体デバイスが形成される層）となるもの
である。なお、ＳｉＧｅは電子の移動度がＳｉよりも高
いので、半導体層２１０をＳｉＧｅで形成すれば、高速
な半導体デバイスを得ることが可能である。半導体層２
１０の厚みは、半導体層２１０の取り扱いが困難となら
ない程度の任意の厚みでよく、例えば、１００μｍ程度
の薄板が半導体層２１０として使用される。
【００１４】ステップＳ２２では、半導体層２１０の上
にＳｉ系絶縁層２２０を形成する（図２（ｂ−２））。
Ｓｉ系絶縁層２２０の材料としては、例えばＳｉ０2 や
Ｓｉ 3Ｎ4を用いることができる。Ｓｉ3Ｎ4製の絶縁層２
２０を形成する方法としては、例えばスパッタリングが
利用される。Ｓｉ０2 製の絶縁層２２０を形成する方法
としては、半導体層２１０がＳｉの場合には熱酸化が利
用され、半導体層２１０がＳｉＧｅの場合にはスパッタ
リングが利用される。このＳｉ系絶縁層２２０は、ＳＯ
Ｉ基板の絶縁層となるものである。Ｓｉ系絶縁層２２０
の厚みは、ＳＯＩ基板の絶縁層として十分な厚みであれ
ばよく、例えば約１００ｎｍ程度に設定される。
にＳｉ系絶縁層２２０を形成する（図２（ｂ−２））。
Ｓｉ系絶縁層２２０の材料としては、例えばＳｉ０2 や
Ｓｉ 3Ｎ4を用いることができる。Ｓｉ3Ｎ4製の絶縁層２
２０を形成する方法としては、例えばスパッタリングが
利用される。Ｓｉ０2 製の絶縁層２２０を形成する方法
としては、半導体層２１０がＳｉの場合には熱酸化が利
用され、半導体層２１０がＳｉＧｅの場合にはスパッタ
リングが利用される。このＳｉ系絶縁層２２０は、ＳＯ
Ｉ基板の絶縁層となるものである。Ｓｉ系絶縁層２２０
の厚みは、ＳＯＩ基板の絶縁層として十分な厚みであれ
ばよく、例えば約１００ｎｍ程度に設定される。
【００１５】ステップＳ２３では、Ｓｉ系絶縁層２２０
の上にＳｉ層２３０を形成する（図２（ｂ−３））。Ｓ
ｉ層２３０を形成する方法としては、例えば蒸着やスパ
ッタリングが利用される。このＳｉ層２３０は、下部基
板１００の金属層１２０との接合のために設けられてい
る。Ｓｉ層２３０の厚みとしては、約５０ｎｍ程度が設
定される。
の上にＳｉ層２３０を形成する（図２（ｂ−３））。Ｓ
ｉ層２３０を形成する方法としては、例えば蒸着やスパ
ッタリングが利用される。このＳｉ層２３０は、下部基
板１００の金属層１２０との接合のために設けられてい
る。Ｓｉ層２３０の厚みとしては、約５０ｎｍ程度が設
定される。
【００１６】こうして、図２（ｂ−３）に示すように、
半導体層２１０と、Ｓｉ系絶縁層２２０と、Ｓｉ層２３
０とがこの順番に積層された上部基板２００が作成され
る。但し、ステップＳ２３を省略して、Ｓｉ層２３０を
形成しなくても良い。
半導体層２１０と、Ｓｉ系絶縁層２２０と、Ｓｉ層２３
０とがこの順番に積層された上部基板２００が作成され
る。但し、ステップＳ２３を省略して、Ｓｉ層２３０を
形成しなくても良い。
【００１７】ステップＳ３１では、下部基板１００の上
に上部基板２００が載置される。このとき、図２（ｃ）
に示すように、上部基板２００は図２（ｂ−３）の状態
とは上下が逆になるように載置される。換言すれば、下
部基板１００の金属層１２０と、上部基板２００のＳｉ
層２３０とが接する状態で２つの基板１００，２００が
重ね合わされる。
に上部基板２００が載置される。このとき、図２（ｃ）
に示すように、上部基板２００は図２（ｂ−３）の状態
とは上下が逆になるように載置される。換言すれば、下
部基板１００の金属層１２０と、上部基板２００のＳｉ
層２３０とが接する状態で２つの基板１００，２００が
重ね合わされる。
【００１８】なお、上部基板２００のＳｉ層２３０が省
略された場合には、図２（ｄ）に示すように、下部基板
１００の金属層１２０と、上部基板２００ａのＳｉ系絶
縁層２２０とが接する状態で２つの基板１００，２００
ａが重ね合わされる。換言すれば、本実施形態では、図
２（ｃ），（ｄ）に示すように、半導体層２１０よりも
Ｓｉ系絶縁層２２０の方が下部基板１００により近接し
た状態になるように、下部基板１００の上に上部基板２
００（または２００ａ）を重ね合わせることによって、
重ね合わせ基板３００（または３００ａ）が作成され
る。また、図２（ｃ），（ｄ）のいずれの場合にも、Ｓ
ｉ系絶縁層２２０は、金属層１２０の上方に設けられて
いる。なお、本明細書において、「ＡがＢの上方に設け
られている」という文言は、ＡがＢの表面上に設けられ
ている場合と、ＡがＢの表面から離れてより上側に設け
られている場合と、の両方の意味を含んでいる。
略された場合には、図２（ｄ）に示すように、下部基板
１００の金属層１２０と、上部基板２００ａのＳｉ系絶
縁層２２０とが接する状態で２つの基板１００，２００
ａが重ね合わされる。換言すれば、本実施形態では、図
２（ｃ），（ｄ）に示すように、半導体層２１０よりも
Ｓｉ系絶縁層２２０の方が下部基板１００により近接し
た状態になるように、下部基板１００の上に上部基板２
００（または２００ａ）を重ね合わせることによって、
重ね合わせ基板３００（または３００ａ）が作成され
る。また、図２（ｃ），（ｄ）のいずれの場合にも、Ｓ
ｉ系絶縁層２２０は、金属層１２０の上方に設けられて
いる。なお、本明細書において、「ＡがＢの上方に設け
られている」という文言は、ＡがＢの表面上に設けられ
ている場合と、ＡがＢの表面から離れてより上側に設け
られている場合と、の両方の意味を含んでいる。
【００１９】こうして得られた重ね合わせ基板３００，
３００ａは、ステップＳ３２において熱処理され、これ
によって下部基板と上部基板とが互いに接合する。この
熱処理は、通常は６００℃未満の温度で行われる。但
し、熱処理温度としては、約３５０℃〜約４５０℃の範
囲が好ましく、約４００℃が最も好ましい。金属層１２
０を金（Ａｕ）で形成した場合には、熱処理温度が６０
０℃を越えたり、約３５０℃を下回ったりすると、接合
ができない可能性がある。但し、熱処理温度の上限値は
金属層１２０を構成する金属の種類に異存しており、金
以外の金属種を用いるときには、６００℃以上の熱処理
温度を許容できる場合がある。熱処理の時間は、例えば
約１時間程度の長さに適宜設定される。従来の貼り合わ
せ法によるＳＯＩ基板の製造工程では、下部基板と上部
基板とを重ね合わせた後に１０００℃以上の熱処理が必
要であったのに対して、ステップＳ３２の熱処理は１０
００℃未満であり、従来に比べて熱処理温度が大幅に低
い点に特徴がある。
３００ａは、ステップＳ３２において熱処理され、これ
によって下部基板と上部基板とが互いに接合する。この
熱処理は、通常は６００℃未満の温度で行われる。但
し、熱処理温度としては、約３５０℃〜約４５０℃の範
囲が好ましく、約４００℃が最も好ましい。金属層１２
０を金（Ａｕ）で形成した場合には、熱処理温度が６０
０℃を越えたり、約３５０℃を下回ったりすると、接合
ができない可能性がある。但し、熱処理温度の上限値は
金属層１２０を構成する金属の種類に異存しており、金
以外の金属種を用いるときには、６００℃以上の熱処理
温度を許容できる場合がある。熱処理の時間は、例えば
約１時間程度の長さに適宜設定される。従来の貼り合わ
せ法によるＳＯＩ基板の製造工程では、下部基板と上部
基板とを重ね合わせた後に１０００℃以上の熱処理が必
要であったのに対して、ステップＳ３２の熱処理は１０
００℃未満であり、従来に比べて熱処理温度が大幅に低
い点に特徴がある。
【００２０】この熱処理による基板の接合のメカニズム
は、以下のようなものであると推定される。下部基板１
００において、Ｓｉ系基板１１０の表面上に特定の金属
で形成された薄い金属層１２０が形成されると、室温程
度の低い温度において、Ｓｉ系基板１１０中のＳｉ同士
の結合が切断される。こうして結合が切断されたＳｉ原
子は、薄い金属層１２０中を移動して、金属層１２０の
表面側に達する。このＳｉ原子は、結合手が余っており
反応性が高い。このため、１０００℃未満の比較的低い
温度で熱処理を行うと、このＳｉ原子が上部基板２００
（または２００ａ）中のＳｉ原子と強固な結合を作ると
考えられる。このＳｉ原子の結合によって、下部基板１
００と上部基板２００とが強固に接合される。
は、以下のようなものであると推定される。下部基板１
００において、Ｓｉ系基板１１０の表面上に特定の金属
で形成された薄い金属層１２０が形成されると、室温程
度の低い温度において、Ｓｉ系基板１１０中のＳｉ同士
の結合が切断される。こうして結合が切断されたＳｉ原
子は、薄い金属層１２０中を移動して、金属層１２０の
表面側に達する。このＳｉ原子は、結合手が余っており
反応性が高い。このため、１０００℃未満の比較的低い
温度で熱処理を行うと、このＳｉ原子が上部基板２００
（または２００ａ）中のＳｉ原子と強固な結合を作ると
考えられる。このＳｉ原子の結合によって、下部基板１
００と上部基板２００とが強固に接合される。
【００２１】なお、上述のメカニズムにおいて、Ｓｉ原
子の結合が切断されて薄い金属層中を移動する現象は、
低温固相反応として知られている。低温固相反応は、例
えば、「半導体／金属・接合界面の構造と形成過程−主
として金属薄膜／Ｓｉ単結晶の系について−」、平木昭
夫、日本金属物理学会会報、第２４巻第２号（１９８５
年）、１４４〜１５０頁に説明されている。この会報で
は、Ｓｉ単結晶の上に約１００ｎｍのＡｕ膜を形成した
ときに、約２００℃（４７０Ｋ）程度の低い温度で熱処
理すると、その表面にＳｉ０2 が容易に形成されること
が報告されている。Ａｕ膜の無い状態で熱酸化によって
Ｓｉ０2 を形成する場合には、約１０００℃以上の熱処
理が必要である。従って、Ａｕ膜は、Ｓｉ０2 を形成す
るのに必要な熱処理温度を大幅に低減していることが理
解できる。上述したステップＳ３２の熱処理による基板
の接合では、必ずしも金属層１２０の上にＳｉ０2 が形
成されるとは限らないが、Ｓｉ原子の移動に関しては、
上記の会報で説明されたメカニズムと類似のメカニズム
が働いているものと推定される。
子の結合が切断されて薄い金属層中を移動する現象は、
低温固相反応として知られている。低温固相反応は、例
えば、「半導体／金属・接合界面の構造と形成過程−主
として金属薄膜／Ｓｉ単結晶の系について−」、平木昭
夫、日本金属物理学会会報、第２４巻第２号（１９８５
年）、１４４〜１５０頁に説明されている。この会報で
は、Ｓｉ単結晶の上に約１００ｎｍのＡｕ膜を形成した
ときに、約２００℃（４７０Ｋ）程度の低い温度で熱処
理すると、その表面にＳｉ０2 が容易に形成されること
が報告されている。Ａｕ膜の無い状態で熱酸化によって
Ｓｉ０2 を形成する場合には、約１０００℃以上の熱処
理が必要である。従って、Ａｕ膜は、Ｓｉ０2 を形成す
るのに必要な熱処理温度を大幅に低減していることが理
解できる。上述したステップＳ３２の熱処理による基板
の接合では、必ずしも金属層１２０の上にＳｉ０2 が形
成されるとは限らないが、Ｓｉ原子の移動に関しては、
上記の会報で説明されたメカニズムと類似のメカニズム
が働いているものと推定される。
【００２２】上記の会報の１１５頁には、Ａｕの他に、
Ｐｔや、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの他
の金属の薄膜によっても低温固相反応が起こることが記
載されている。従って、これらの金属によって薄い金属
層１２０を形成すれば、１０００℃未満の比較的低い温
度の熱処理によって、上部基板１００と下部基板２００
を強固に接合することが可能である。
Ｐｔや、Ａｌ、Ａｇ、Ｃｕ、Ｐｄ、Ｎｉ、Ｔｉなどの他
の金属の薄膜によっても低温固相反応が起こることが記
載されている。従って、これらの金属によって薄い金属
層１２０を形成すれば、１０００℃未満の比較的低い温
度の熱処理によって、上部基板１００と下部基板２００
を強固に接合することが可能である。
【００２３】なお、上部基板と下部基板の他の接合方法
としては、金属とシリコンの共晶を利用した共晶接合が
考えられる。この共晶接合は、金属とシリコンの共晶を
作成することによって基板同士を接合するものであり、
共晶反応は上述した低温固相反応とはまったく異なる反
応である。共晶接合を行う場合には、金属層の厚みは数
μｍに設定される。これに対して、本実施形態の接合方
法では、金属層１２０の厚みは０．１μｍ以下に設定さ
れる。この点でも、共晶接合と本実施形態の接合とが区
別される。
としては、金属とシリコンの共晶を利用した共晶接合が
考えられる。この共晶接合は、金属とシリコンの共晶を
作成することによって基板同士を接合するものであり、
共晶反応は上述した低温固相反応とはまったく異なる反
応である。共晶接合を行う場合には、金属層の厚みは数
μｍに設定される。これに対して、本実施形態の接合方
法では、金属層１２０の厚みは０．１μｍ以下に設定さ
れる。この点でも、共晶接合と本実施形態の接合とが区
別される。
【００２４】以上説明したように、本実施形態では、Ｓ
ｉ系基板１１０の上に薄い金属層１２０を形成した下部
基板１００の上に上部基板２００（または２００ａ）を
載置し、熱処理を行うことによって基板同士を接合する
ので、１０００℃未満の低い熱処理温度で強固な接合を
行ってＳＯＩ基板を得ることが可能である。
ｉ系基板１１０の上に薄い金属層１２０を形成した下部
基板１００の上に上部基板２００（または２００ａ）を
載置し、熱処理を行うことによって基板同士を接合する
ので、１０００℃未満の低い熱処理温度で強固な接合を
行ってＳＯＩ基板を得ることが可能である。
【００２５】基板の接合時の熱処理温度が低いことは、
以下のようないくつかの利点を有している。第１の利点
は、ＳｉＧｅを半導体層２１０の材料として使用できる
点である。純粋なＧｅは、７００℃程度で分解してしま
うことが知られている。また、ＳｉＧｅが分解する温度
はＧｅ成分が減少するほど高くなるが、１０００℃では
かなりのＳｉＧｅが分解してしまう。従来の貼り合わせ
法では、貼り合わせの際に約１０００℃以上の高温の熱
処理を行う必要があるので、ＳｉＧｅを半導体層２１０
として採用することが困難であった。これに対して、上
記実施形態では、貼り合わせ時の熱処理が１０００℃未
満なので、ＳｉＧｅを半導体層２１０として採用するこ
とができ、このＳＯＩ基板を用いてＳｉＧｅ層を含む半
導体デバイスを作成することが可能である。第２の利点
は、熱処理装置の構成が簡単になり、また、熱処理に要
するエネルギや時間が少なくて済む点である。この結
果、ＳＯＩ基板のコストをかなり低減することが可能で
ある。この利点は、半導体層２１０としてＳｉＧｅを利
用しない場合に特に重要である。
以下のようないくつかの利点を有している。第１の利点
は、ＳｉＧｅを半導体層２１０の材料として使用できる
点である。純粋なＧｅは、７００℃程度で分解してしま
うことが知られている。また、ＳｉＧｅが分解する温度
はＧｅ成分が減少するほど高くなるが、１０００℃では
かなりのＳｉＧｅが分解してしまう。従来の貼り合わせ
法では、貼り合わせの際に約１０００℃以上の高温の熱
処理を行う必要があるので、ＳｉＧｅを半導体層２１０
として採用することが困難であった。これに対して、上
記実施形態では、貼り合わせ時の熱処理が１０００℃未
満なので、ＳｉＧｅを半導体層２１０として採用するこ
とができ、このＳＯＩ基板を用いてＳｉＧｅ層を含む半
導体デバイスを作成することが可能である。第２の利点
は、熱処理装置の構成が簡単になり、また、熱処理に要
するエネルギや時間が少なくて済む点である。この結
果、ＳＯＩ基板のコストをかなり低減することが可能で
ある。この利点は、半導体層２１０としてＳｉＧｅを利
用しない場合に特に重要である。
【００２６】ところで、半導体デバイスを作成する際
に、Ａｕは、デバイス中に拡散してデバイス性能を低下
させることが多いという問題を有している。しかし、図
２（ｃ），（ｄ）に示すＳＯＩ基板３００，３００ａで
は、デバイスの活性層となる半導体層２１０と、Ａｕ製
の金属層１２０との間に、少なくともＳｉ系絶縁層２２
０が設けられているので、Ａｕ原子の拡散によるデバイ
ス性能の低下の心配が無いという利点がある。
に、Ａｕは、デバイス中に拡散してデバイス性能を低下
させることが多いという問題を有している。しかし、図
２（ｃ），（ｄ）に示すＳＯＩ基板３００，３００ａで
は、デバイスの活性層となる半導体層２１０と、Ａｕ製
の金属層１２０との間に、少なくともＳｉ系絶縁層２２
０が設けられているので、Ａｕ原子の拡散によるデバイ
ス性能の低下の心配が無いという利点がある。
【００２７】Ｂ．実施例および比較例：
Ｂ１．第１実施例：Ｓｉ系基板１１０として厚みが０．
５ｍｍの単結晶シリコンウェハを用い、その上にＡｕ製
の金属層１２０を１０ｎｍの厚みで蒸着させることによ
って、下部基板１００を作成した。また、半導体層２１
０として厚みが５００μｍの単結晶シリコンを用い、そ
の上にＳｉＯ2 製のＳｉ系絶縁層２２０を熱酸化によっ
て１００ｎｍの厚みに形成して、上部基板２００ａを作
成した。なお、ＳｉＯ2 層の上にはＳｉ層２３０は設け
なかった。その後、下部基板１００の上に上部基板２０
０ａを重ね合わせ、３５０℃で１時間の熱処理を行って
ＳＯＩ基板３００ａを得た。
５ｍｍの単結晶シリコンウェハを用い、その上にＡｕ製
の金属層１２０を１０ｎｍの厚みで蒸着させることによ
って、下部基板１００を作成した。また、半導体層２１
０として厚みが５００μｍの単結晶シリコンを用い、そ
の上にＳｉＯ2 製のＳｉ系絶縁層２２０を熱酸化によっ
て１００ｎｍの厚みに形成して、上部基板２００ａを作
成した。なお、ＳｉＯ2 層の上にはＳｉ層２３０は設け
なかった。その後、下部基板１００の上に上部基板２０
０ａを重ね合わせ、３５０℃で１時間の熱処理を行って
ＳＯＩ基板３００ａを得た。
【００２８】こうして得られたＳＯＩ基板３００ａの両
面に接着剤を用いて治具を接着し、これらの治具を使っ
て両面を引き離す剥離試験を行った。この剥離試験の結
果、上部基板２００ａと下部基板１００との界面では剥
離せずに、下部基板１００のＳｉ系基板１１０が破壊さ
れ、上部基板２００ａと下部基板１００とが強固に接合
されていることが確認された。
面に接着剤を用いて治具を接着し、これらの治具を使っ
て両面を引き離す剥離試験を行った。この剥離試験の結
果、上部基板２００ａと下部基板１００との界面では剥
離せずに、下部基板１００のＳｉ系基板１１０が破壊さ
れ、上部基板２００ａと下部基板１００とが強固に接合
されていることが確認された。
【００２９】Ｂ２．第２実施例：第１実施例と同一の手
順で下部基板１００と上部基板２００ａをそれぞれ作成
し、両者を重ね合わせ、４００℃で１時間の熱処理を行
ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥
離試験を行った結果、上部基板２００ａと下部基板１０
０とが強固に接合されていることが確認された。
順で下部基板１００と上部基板２００ａをそれぞれ作成
し、両者を重ね合わせ、４００℃で１時間の熱処理を行
ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥
離試験を行った結果、上部基板２００ａと下部基板１０
０とが強固に接合されていることが確認された。
【００３０】Ｂ３．第３実施例：第１実施例と同一の手
順で下部基板１００と上部基板２００ａをそれぞれ作成
し、両者を重ね合わせ、４５０℃で１時間の熱処理を行
ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥
離試験を行った結果、上部基板２００ａと下部基板１０
０とが強固に接合されていることが確認された。
順で下部基板１００と上部基板２００ａをそれぞれ作成
し、両者を重ね合わせ、４５０℃で１時間の熱処理を行
ってＳＯＩ基板３００ａを得た。第１実施例と同一の剥
離試験を行った結果、上部基板２００ａと下部基板１０
０とが強固に接合されていることが確認された。
【００３１】Ｂ４．比較例：第１実施例と同一の手順で
下部基板１００と上部基板２００ａをそれぞれ作成し、
両者を重ね合わせ、６００℃で１時間の熱処理を行って
ＳＯＩ基板３００ａを得た。第１実施例と同一の剥離試
験を行った結果、上部基板２００ａと下部基板１００と
の界面で剥離した。
下部基板１００と上部基板２００ａをそれぞれ作成し、
両者を重ね合わせ、６００℃で１時間の熱処理を行って
ＳＯＩ基板３００ａを得た。第１実施例と同一の剥離試
験を行った結果、上部基板２００ａと下部基板１００と
の界面で剥離した。
【図１】本発明の実施形態におけるＳＯＩ基板の製造工
程を示すフローチャート。
程を示すフローチャート。
【図２】各工程における基板の断面を示す説明図。
１００…下部基板
１１０…Ｓｉ系基板
１２０…金属層
２００，２００ａ…上部基板
２１０…半導体層
２２０…Ｓｉ系絶縁層
２３０…Ｓｉ層
２３０…半導体層
３００，３００ａ…ＳＯＩ基板
Claims (14)
- 【請求項１】 ＳＯＩ基板の製造方法であって、（ａ）
Ｓｉ系基板層と、前記Ｓｉ系基板層の上に形成された厚
みが０．１μｍ以下の薄い金属層と、を有する下部基板
を準備する工程と、（ｂ）Ｓｉ系絶縁層と、前記Ｓｉ系
絶縁層の上に形成された半導体層と、を有する上部基板
を準備する工程と、（ｃ）前記半導体層よりも前記Ｓｉ
系絶縁層の方が前記下部基板により近接した状態になる
ように、前記下部基板の上に前記上部基板を重ね合わせ
ることによって、重ね合わせ基板を作成する工程と、
（ｄ）前記重ね合わせ基板を熱処理することによって、
前記下部基板と前記上部基板とを接合する工程と、を備
えることを特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 請求項１記載の方法であって、 前記熱処理の温度は６００℃未満である、方法。
- 【請求項３】 請求項１または２記載の方法であって、 前記Ｓｉ系基板層は、Ｓｉと、ＳｉＣと、ＳｉＧｅとで
構成されたグループの中から選択された材料で形成され
ている、方法。 - 【請求項４】 請求項１ないし３のいずれかに記載の方
法であって、 前記Ｓｉ系絶縁層は、ＳｉＯ2 またはＳｉ3Ｎ4で形成さ
れている、方法。 - 【請求項５】 請求項１ないし４のいずれかに記載の方
法であって、 前記半導体層は、Ｓｉ、Ｇｅ、または、ＳｉＧｅで形成
されている、方法。 - 【請求項６】 請求項１ないし５のいずれかに記載の方
法であって、 前記金属層は、Ａｕと、Ｐｔと、Ａｌと、Ａｇと、Ｃｕ
と、Ｐｄと、Ｎｉと、Ｔｉとで構成されたグループの中
から選択された金属で形成されている、方法。 - 【請求項７】 請求項１ないし６のいずれかに記載の方
法であって、 前記工程（ｃ）は、前記金属層と前記Ｓｉ系絶縁層とが
接触するように前記下部基板と前記上部基板とを重ね合
わせる工程を含む、方法。方法。 - 【請求項８】 請求項１ないし６のいずれかに記載の方
法であって、 前記工程（ｂ）は、前記Ｓｉ系絶縁層の下側に、Ｓｉ層
を形成する工程を含み、 前記工程（ｃ）は、前記金属層と前記Ｓｉ層とが接触す
るように前記下部基板と前記上部基板とを重ね合わせる
工程を含む、方法。 - 【請求項９】 ＳＯＩ基板であって、 Ｓｉ系基板層と、 前記Ｓｉ系基板層の上に設けられた０．１μｍ以下の薄
い金属層と、 前記金属層の上方に設けられたＳｉ系絶縁層と、 前記Ｓｉ系絶縁層の上に設けられた半導体層と、を備え
ることを特徴とするＳＯＩ基板。 - 【請求項１０】 請求項９記載のＳＯＩ基板であって、 前記Ｓｉ系基板層は、Ｓｉと、ＳｉＣと、ＳｉＧｅとで
構成されたグループの中から選択された材料で形成され
ている、ＳＯＩ基板。 - 【請求項１１】 請求項ないしのいずれかに記載のＳＯ
Ｉ基板であって、 前記Ｓｉ系絶縁層は、ＳｉＯ2 またはＳｉ3Ｎ4で形成さ
れている、ＳＯＩ基板。 - 【請求項１２】 請求項９ないし１１のいずれかに記載
のＳＯＩ基板であって、 前記半導体層は、Ｓｉ、Ｇｅ、または、ＳｉＧｅで形成
されている、ＳＯＩ基板。 - 【請求項１３】 請求項９ないし１２のいずれかに記載
のＳＯＩ基板であって、 前記金属層は、Ａｕと、Ｐｔと、Ａｌと、Ａｇと、Ｃｕ
と、Ｐｄと、Ｎｉと、Ｔｉとで構成されたグループの中
から選択された金属で形成されている、ＳＯＩ基板。 - 【請求項１４】 請求項９ないし１３のいずれかに記載
のＳＯＩ基板であって、さらに、 前記金属層と前記Ｓｉ系絶縁層との間に形成されたＳｉ
層を備える、ＳＯＩ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299324A JP5007006B2 (ja) | 2001-09-28 | 2001-09-28 | Ｓｏｉ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299324A JP5007006B2 (ja) | 2001-09-28 | 2001-09-28 | Ｓｏｉ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110096A true JP2003110096A (ja) | 2003-04-11 |
| JP5007006B2 JP5007006B2 (ja) | 2012-08-22 |
Family
ID=19120095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299324A Expired - Fee Related JP5007006B2 (ja) | 2001-09-28 | 2001-09-28 | Ｓｏｉ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5007006B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006114999A1 (ja) * | 2005-04-18 | 2006-11-02 | Kyoto University | 化合物半導体装置及び化合物半導体製造方法 |
| US8105904B2 (en) | 2009-02-12 | 2012-01-31 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216352A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0246769A (ja) * | 1988-08-08 | 1990-02-16 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JPH02188723A (ja) * | 1989-01-18 | 1990-07-24 | Hitachi Ltd | 液晶表示装置 |
| JPH05217825A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板の作製方法 |
| JPH0888153A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 積層構造ウェハおよびその形成方法 |
| JPH08222714A (ja) * | 1995-02-15 | 1996-08-30 | Tdk Corp | Ｓｏｉ基板及びその製造方法 |
| JP2000183316A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 半導体基板およびその製造方法 |
-
2001
- 2001-09-28 JP JP2001299324A patent/JP5007006B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216352A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0246769A (ja) * | 1988-08-08 | 1990-02-16 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JPH02188723A (ja) * | 1989-01-18 | 1990-07-24 | Hitachi Ltd | 液晶表示装置 |
| JPH05217825A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基板の作製方法 |
| JPH0888153A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 積層構造ウェハおよびその形成方法 |
| JPH08222714A (ja) * | 1995-02-15 | 1996-08-30 | Tdk Corp | Ｓｏｉ基板及びその製造方法 |
| JP2000183316A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 半導体基板およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006114999A1 (ja) * | 2005-04-18 | 2006-11-02 | Kyoto University | 化合物半導体装置及び化合物半導体製造方法 |
| US8105904B2 (en) | 2009-02-12 | 2012-01-31 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5007006B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0719452B1 (en) | Bonded wafer process incorporating diamond insulator | |
| US4826787A (en) | Method for adhesion of silicon or silicon dioxide plate | |
| Crnogorac et al. | Semiconductor crystal islands for three-dimensional integration | |
| US7839001B2 (en) | Methods for making substrates and substrates formed therefrom | |
| US9142448B2 (en) | Method of producing a silicon-on-insulator article | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| TW201225256A (en) | Electronic device for radiofrequency or power applications and process for manufacturing such a device | |
| WO2003049189A1 (fr) | Plaquette collee et procede permettant de produire cette plaquette collee | |
| CN1564308A (zh) | 一种绝缘层上硅结构及制备方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP5007006B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPWO2020014007A5 (ja) | ||
| JPH10256263A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH02206118A (ja) | 半導体素子 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2000040812A5 (ja) | ||
| JP2003133542A (ja) | 金属層を有する量子構造を備えたＳｉ系半導体デバイスおよびその製造方法 | |
| JPH10335617A (ja) | 半導体基板の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |