TW554475B - Creation of an electrically conducting bonding between two semiconductor elements - Google Patents
Creation of an electrically conducting bonding between two semiconductor elements Download PDFInfo
- Publication number
- TW554475B TW554475B TW089118342A TW89118342A TW554475B TW 554475 B TW554475 B TW 554475B TW 089118342 A TW089118342 A TW 089118342A TW 89118342 A TW89118342 A TW 89118342A TW 554475 B TW554475 B TW 554475B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- heat treatment
- deposited
- substrate
- semiconductor element
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 47
- 238000010438 heat treatment Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 138
- 239000010703 silicon Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 20
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 239000004575 stone Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 229910052778 Plutonium Inorganic materials 0.000 claims 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000000047 product Substances 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 28
- 229910010271 silicon carbide Inorganic materials 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000543 intermediate Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 239000004408 titanium dioxide Substances 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
554475 A7 -____B7___ 五、發明説明（1 ) 技術領域 本發明關於在二半導體元件間容許產生導電性結合的方 法。 習知技術概況 將半導體材料的薄膜轉移至載體上係常用於微電子學領 域中。這是一特別使用於在砷化鎵上製造的裝置之例子，其 中較佳地為辟由砷化鎵薄膜製成的基材放置在基材矽載體 上。這解決方法提供幾個優點。它能夠降低成本，因為砷化 鎵是一種比矽昂貴的材料。它能使處理簡單化，因為砷化鎵 易碎，因此必須謹慎地處理。它同樣地能減輕組件的重量， 這是空間應用上的重要參數，因為矽較砷化鎵輕。 此種轉移傳統上是蕨由使用氧化物結合來達成，這類型 的結合容易控制。然而，使用氧化物之結合具有一特定的特 徵為該薄膜與其載體|為電氣絕緣。因此，對特定應用而言， 需要建立一通過基材的垂直電氣傳導基材。特別是用於在矽 載體上形成之碳化矽薄膜上製造的二極體，以及藉由在矽上 沉積砷化鎵而製造的太陽能電池的情況中。 此外’特定類型的電晶體（如具有導電底材或金屬底材 的電晶體）需要在半導體層下埋有一金屬層，其中電晶體係 由該半導體層產生。這類型的層係難以產生，而導電性結合 係為生產這類型結構的最簡單方法。 用於在兩矽板間產生導電結合之幾個解決方法已被提 出。已提出的文獻，如K. LJUNGBERG等人發表於> Elecctrochem· Soc·、第 141 期、第 1〇卷、1994年 1〇月、第 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-4- 554475 A7 _B7_ 五、發明説明（2 ) 2829-2833頁的文獻「藉由晶片結合在矽中包埋矽化鈷層 (Buried Cobalt Silicide Layers in Silicon Created by Wafer Bonding )」，以及Zhi Xiong Xiao等人在 J· Electrochem· Soc·、 第145期、第4卷、1998年4月、第1360-1362頁的文獻「低溫 下石夕晶圓對晶圓以石夕化鎳結合（Low Temperature Silicon Wafer to Wafer Bonding with Nickel Silicide)」。所有這些 解決方法係皂含藉由該金屬與半導體材料之反應而在沈積於 待結合之板表面的金屬形成矽化物。這些解決方法有兩個缺 點，一方面矽化物的形成會消耗一部份的半導體膜，此在非 常薄的膜的例子中為缺點。另一方面，其存在有會使其特性 退化之金屬至半導體的擴散作用。特別是在使用鎳的例子 中。此外，所形成之化合物係在高溫下不穩定，其限制了在 該結合產生後之熱處理作用的可能性。這兩件事係非常重要 的，因為如果欲在結結合後實行晶體之取向生長，其可能會 涉及高溫的使用（在碳化矽的例子下之溫度級次為1600°C )。 發明說明 為了改善上述的缺點，依據本發明其建議使用一種結合 作用，其使用一不與待電氣連接之二半導體材料的至少一者 反應之一或多個層。 因此，本發明之目的為藉由熱處理的方式，在第一半導 體元件之一表面與第二個半導體元件之一表面之間產生導電 結合的方法，包括： -將至少一層材料沈積在第一半導體元件之該表面 上，以及將至少一層材料沈積在第二半導體元件之該表面 本紙張尺度適用中國國家標準（CNS) M規格（210X297公爱） (請先閱讀背面之注意事項再填寫本頁) •訂— 554475 A7 ----------g7 五、發明説明（3 ) " ----- 上，這些沉積層會在該熱處理期間結合，形成提供二表面之 間的導電結合的層， •將该等表©彼此靠抵，在該表面之㈣人該等沈積材 料層， •進仃該熱處理，其特徵在沉積在該第一半導體元件之 該表面上的材料層以及沉齡該第三半導體元件之該表面面 上的材料層，·係經選擇以在減理期間於固相下反應，並形 成相對於第-及第二半導體元件為―溫度穩定的混合物，此 熱處理不”導任何沉積材料及至少—半導體元件之間的反 應產物。 依據一特殊具體實施例，沉積於第一半導體元件之表面 上的材料層係與沉積於第二半導體元件之表面上的材料層不 同，該熱處理形成的混合物不會誘發任何與第一及第二半導 體之反應產物。 依據另一特殊具體實施例，材料層中之一層係以過厚的 厚度沉積，以致於該層的一部份係與另一材料層接觸，而與 另一 >儿積之材料層結合以形成穩定的混合物，該沈積了為過 厚之厚度的層之另一部分，係與被其所沈積之半導體元件接 觸’而在熱處理期間與此半導體元件反應，以形成具有歐姆 接觸之薄膜。 在沈積之材料層之間可提供氧化層，該氧化物係經選擇 以與至少一该沉積層的材料反應’該氧化層以及與氧化物反 應的材料層的厚度，係使得所形成的氧化物係以本質上不損 害導電性結合的分離沉澱物之形式形成。此氧化層可藉由例 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •訂· Φ, 554475 五、發明説明（4 如選自真空沉積作用以及溶膠-凝膠式沉積作用的方法，而 沈積在該材料層中之一或二者上。 為了促進結合作用，其第一與第二半導體元件在熱處理 時可彼此靠抵緊壓。 該導電性結合可由相同材料之混合物獲得。例如，第一 半導體元件為碳切且第三半導體元件亦為礙切，其中間 層包含有在第·一半導體之該表面上的一鎢層與一矽層，以及 在第二半導體之該表面上的-制與^層，在熱處理後形 成包含二石夕化鶴的混合物。 若其中一半導體元件係為一薄膜，此方法可包含下述步 驟組成的預備步驟：將此薄膜界定為一基材的表層，其係^ 與該基材的其他部分分離。依據第一個具體實施例，在預備 步驟期間，該基材係由堆集一載體、一犧牲層及一薄膜所形 成’於產生結合後，可藉由溶解犧牲層而使得薄膜與基材之 其㈣分分離。依據第二個具體實施例，在預備步驟期間， 該薄膜係藉由一經由離子植入所得之微孔層而結合於一基材 中’薄膜與基材之其餘部分的分離係在結合熱處理作用，或 特定的熱處理作用，或運用機械力作用或是熱處理與運用機 械力的組合作用之後進行。 圖式的簡要說明 在閱讀下述藉由非限制性實施例及其中附帶之圖式的 式所提供之說明後，將可更瞭解本發明而其它的優點m 將顯而易見： 付點 -第ία到m圖說明依據本發明之方法，在兩半導體元 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚')
-訂· (請先閲讀背面之注意事項再填寫本頁) Φ, 554475 A7 _B7_ 五、發明説明（5 ) 件之間產生導電結合的第一實施例； -第2A到2E圖說明依據本發明方法，在兩半導體元件之 間產生導電結合的第二實施例；及 -第3A到3D圖說明依據本發明方法，在兩半導體元件 之間產生導電結合的第三實施例。 本發明具體實施例的詳述 本發明建.議使用一不會與一或其他待電氣連接之半導體 元件反應之層來產生結合。 依據本發明，該材料係插入於二待結合之元件間，以在 熱處理期間結合反應，而形成相對於此等元件在高溫下以及 明顯高於熱處理溫度之溫度下為穩定的混合物。此種高溫下 的穩定性，在元件係由以碳化矽製造且元件中之一者必須進 行晶體取向生長時，係特別重要。 依據本發明之方法不需要使用擴散障壁層，雖然擴散障 壁層係可被使用的。 較佳地，其插入材料為： -鎢（或以鎢為主要成分的化合物）/矽， -鎢（或以鎢為主要成分的化合物）/矽/鎢（或以鎢為主 要成分的化合物）。 插入層的厚度常是具有一定尺寸，以使這些層的所有材 料能交互作用而形成一新的穩定材料。然而，在特定例子中， 可有利地使用至少一具有過厚之於厚度的材料層。此過厚厚 度之材料接者在南溫熱處理時和與其接觸的元件反應以供形 成具有歐姆接觸的膜。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .訂丨 554475 A7 B7 五、發明説明（6 ) 例如，對於由碳化矽製成之欲結合的元件以及由鎢與矽 製成的插入層而言，為了使所有的插入層反應，矽層的總厚 度或層數對鎢層的總厚度或層數比率必須等於或接近2.5， 以獲得到一均勻的二矽化鎢層。為了使得多餘的厚度能夠反 應，該比率必須稍低於2.5。這樣能夠使一基於矽化鎢及碳 化鎢的薄膜也能在高溫下穩定。 依據動處表示方式，在用於結合兩半導體元件之熱處理 後，使用了在裝置生產期間與使用期間所使用之溫度下，與 半導體材料之其中之一或另一者僅為熱力學上穩定之層。例 如，在碳化矽轉移製碳化矽的例子中，可以使用下列的堆疊： 碳化矽元件/鎢層/矽-矽層/鎢層/碳化矽，該矽為非結 晶態或結晶態。在熱處理過程中，鎢與矽反應形成二矽化鐫， 由於碳化矽/鎢（厚度0.1 # m)/矽（厚度0.25# m)-矽（厚度 0·2 5 // m) /鎮（厚度〇· 1 # m) /碳化石夕的結構而得到碳化石夕/ 二矽化鎢/碳化矽。反應係從650°C發生，其包含石夕與编的 反應，而無碳化石夕層的消耗殆，且該系統在超過16〇〇°C仍然 穩定。 第1A到1D圖係以動態方式說明依據本發明之第一具體 實施例的用於結合作用之方法的橫切面圖。第i A圖表示一 以鎢層11以及矽層15連續地覆蓋之碳化矽板1〇。第1B圖表示 一以嫣層13以及石夕層16連續地覆蓋之碳化石夕板12。第1C圖表 示於第1A與1B圖中之結構的結合，這些結構係經由層15及 層16而產生接觸。在650°C以上熱處理之後，得到表示於第id 圖的組合。由於兩板間形成包含二石夕化鶴的中間層14，使其 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
、可I 554475 A7 --—______ 五、發明説明（7 ) 石反化矽板10藉由一電氣傳導的連接與碳化矽12結合。 此類導電性結合作用能用於將一薄半導體膜結合至一半 導體載體上。兩結合板之一的厚度可減少以獲得該薄膜。如 此有兩個主要缺點，一方面，欲經由其厚度得到一均勾的薄 膜是困難的m提供此膜的半導體板之其餘部分將 會損失。本發明亦能補救這些缺點。第一個解決方法係使用 一犧牲層，第二個解決方法係在離子嵌入後使用使用開裂 法。 第2 A到2 E圖係以動態方式說明在半傳導性碳化石夕板與 藉由溶解一犧牲層所得到之薄碳化矽層間，所產生之電氣傳 導性結合的橫切面圖。第2A圖表示魏3()覆蓋以作為犧牲 層的氧化矽或氮化矽之層3卜該犧牲層31以提供其薄膜的碳 化石夕層32、嫣層33以及⑨層37而連續地覆蓋。第2Bi表示以 鎢層35以及矽層38覆蓋之碳化矽板34。第冗圖為在圖2八與 圖2B中之結構的結合，這些結構係藉由層37及層则接觸。 在自650°C起的熱處理後，可獲得圖示於第犯圖 的組合。其 碳化石夕層3 2係經由-由二魏鶴所構成的層3 6之中間物之電 氣傳導性結合而與碳切板34連結。該犧牲層然後以為熟習 此技藝者所了解的技術溶解。一方面，第2e圖所示之所獲得 的結構係被稱為經由一電氣傳導性結合而連接至一碳化矽載 體之石厌化石夕 >專膜，另-方面，為其係可多次使用的石夕板。 第3A到3D圖係以動態方式說明在半傳導性碳化矽板與 藉由離子喪入後開裂所得到之薄碳化石夕制，所產生之電氣 傳導性結合的橫切面圖。第3A圖表示-内含經由板50之一 本紙張尺度適用中國國家標準（CNS) A4規格^^297公釐 ---—
.訂· (請先閲讀背面之注意事項再填寫本頁) •奪 -10- 554475 A7 -----—------ 五、發明説明（8 ) " 面，而依據揭露於文件FR-A-2 681 472中之技術來離子私入 所生成之微孔層51的碳化梦板50。一鶴層52以及♦層57係連 續地沉積於層50的嵌入面上。第3B圖表示以鎢層54與石夕層％ 覆蓋之碳化石夕板53。第3C圖表示第3A圖以及第3B圖之纟士構 的結合，這些結構係經由層57及層58而產生接觸。在熱處理 之後，得到第3D圖所示的組合。該熱處理導致板5〇的在微 孔層之間的開·裂。留下一碳化矽薄膜55 ,其藉由包含二矽化 鎢的中間層56,而導電性結合至碳化矽板53。剩餘的板5〇可 被回收利用。 壓力能被應用在該等組合結構之間，而以一種有利方式 增進結合作用。無論相連與否，皆可在該結構之至少一表面 上使用氧化物薄層，以降低結合所需的壓力。此氧化層必須 夠薄（數埃），且能與至少一結合材料互相作用，以在加工過 程的最後形成不影響電氣傳導的沉澱。在熱處理過程中，如 果該金屬是夠正電性的話，該薄氧化層會與該提供給它之金 屬反應，以形成為一種絕緣沉澱物的金屬氧化物。特別是在 例如鈦與氧化物二氧化矽作用，而形成二氧化鈦並釋出矽的 情況中。因此一個碳化矽/二氧化矽（厚度〇〇1以爪)_二氧化矽 (厚度0.01/zm)/鈦（厚度〇.1/zm)/矽的堆疊提供了碳化矽 /(TiSi2 + TiOx)/Si的結構。該反應發生在⑺⑼它，其包含了 矽與鈦的反應以及二氧化矽與鈦的還原反應，而不損耗碳化 矽薄膜。該二氧化矽必須夠薄，因此該二氧化鈦不形成一連 續層。該线至133(TC仍為穩定（其係受到二⑪化鈦及石夕會 在此溫度形成共錄的限制）。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） (請先閲讀背面之注意事項再填寫本頁) .訂— • 11 · 554475 A7 _B7_ 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 以上的描述能適用於與其他元件的結合。因此，可藉由 例如插入至少兩層分別是鎢與矽的材料中，來將氮化鎵磊晶 結合於一藍寶石基材或具碳化矽基材的碳化矽層。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -12- 56...中間層（含二矽化鎢） 57…矽層 58…矽層 554475 A7 _ B7 五、發明説明（l〇 ) 元件標號對照表 10.. .碳化矽板 11…鎢層 12.. .碳化矽 13.. .嫣層 14…二矽化鎢 15.. .矽層. 16…矽層 30.. .矽板 31.. .犧牲層（氧化矽或氮化矽） 32…碳化矽 3 3...鶴層 34…碳化矽板 3 5…鶴層 36···中間物（二矽化鎢） 3 7...石夕層 3 8...碎層 50.. .碳化矽板 51…微孔層 5 2...嫣層 53…破化矽板 5 4...嫣層 55…碳化矽薄膜 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -13-
Claims (1)
- 申請專利範圍煩4#員明示日修正本 第89118342號專利申請案申請專利範圍修正本92年5月9日 一 K 一種在第一半導體元件之一表面（10, 32, 55)與第二 半導體7C件之一表面（12, 34, 53)之間產生導電性結合的方 法’其係藉由熱處理進行，此方法包括： -將至少一材料層沈積在第一半導體元件之該表面上 及將至少一材料層沈積在第二半導體元件之該表面上，這 些沉積層在該熱處理期間組合以形成提供該二表面之間的 導電結合的層， -將該等表面彼此靠抵，在該表面之間插入該等沈積 材料層， 進行該熱處理，其特徵在於沉積在該第一半導體元件 之該表面上的材料層（11，15, 33, 37, 52, 57),以及沉積在 該第二半導體元件之該表面上的材料層（13，16, 35, 38, 54, 58)係經選擇以供在熱處理期間於固相下反應且形成相對 於第一（10, 32, 55)及第二（12, 34, 53)半導體元件為溫度穩 定的混合物，熱處理未誘發沈積材料及半導體元件中至少 一者之間的任何反應產物。 2·根據申請專利範圍第1項之方法，其特徵在於沉積 於第一半導體元件之表面上的材料層係不同於沉積於第二 半導體元件之表面上的材料層，該熱處理形成之混合物不 與第一及第二半導體元件誘發任何反應產物。 3 ·根據申請專利範圍第1或2項之方法，其特徵在於 該材料層中之一者係以過厚之厚度沉積，以致於與其它材 料層接觸之該材料層之一部分係與另一材料之沉積層結 本紙張尺度適用中國國家標準（CNS) Α4規格（210Χ：297公釐） -13-六、申請專利範圍 合’以供形成該穩定的混合物，與與其被其所沈積之半導 體疋件接觸之以過厚之厚度沈積的材料層的另一部分，係 在熱處理間與此半導體元件反應以形成具有歐姆接觸的薄 膜0 4·根據申請專利範圍第i項之方法，其特徵在於在 該沉積材料層之間具有氧化物層，該氧化物被選擇以供與 該沉積層的至少一材料反應，該氧化層的厚度以及與該氧 化物反應的材料層係使形成的氧化物為分離的沉殿物形 式，其本質上不損害其導電結合。 5·依據申請範圍第4項之方法，其特徵在於該氧化層 係沈積在沈積之材料層之一或二者上。 6·依據申晴專利範圍第1項之方法，其特徵在於第一 與第二半導體元件係在熱處理時彼此靠抵緊壓。 7 ·依據申凊專利範圍第1項之方法，其特徵在於第一 半導體元件為矽化碳以及第二半導體為矽化碳，其插入層 包含在第一半導體元件之該表面上的一鶴層與一石夕層，以 及在第二半導體元件之該表面上的一鎢層與一矽層，熱處 理後形成包含二矽化鎢的混合物❶ 8·依據申請專利範圍第1、2、4至7項中任一項之方 法，其特徵在於半導體元件中之一者為薄膜（32, 55),此方 法包含一預備步驟，其係由定義此薄膜為基材欲與與基材 之其他部分分離之基材的表層的。 9·依據申請專利範圍第3項之方法，其特徵在於半導 體元件中之一者為薄膜（32, 55)，此方法包含一預備步驟， 554475 8 8 8 8 ABCD 申請專利範圍 其係由定義此薄膜為基材欲與與基材之其他部分分離之基 材的表層的。 1〇.依據申請專利範圍第8項之方法，其特徵在於在預 備步驟期間，其基材係由堆集-載體⑽而形成，一犧牲 層（31)及該薄膜（32)形成，於產生結合後，藉由溶解犧牲層 (31)可獲得薄膜與基材之其餘部分的分離。 11·依據申請專利範圍帛9項之方法，其特徵在於在預 備步驟期間，其基材係由堆集一載體（3〇)而形成，一犧牲 層（31)及該薄膜（32)形成，於產生結合後，藉由溶㈣牲層 (31)可獲得薄膜與基材之其餘部分的分離。 12·依據申請專利範圍第8項之方法，其特徵在於在預 備步驟期間，该薄膜係藉由利用離子植入所得之微孔層（5 i) 黏附於一基材（50)上，該薄膜從基材之其餘部分分離可接 在結合熱處理或特定熱處理或運用機械力或以熱處理及運 用機械力的組合後進行。 13·依據申請專利範圍第9項之方法，其特徵在於在預 備步驟期間，該薄膜係藉由利用離子植入所得之微孔層（5 i) 黏附於一基材（50)上，該薄膜從基材之其餘部分分離可接 在結合熱處理或特定熱處理或運用機械力或以熱處理及運 用機械力的組合後進行。 15·
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9911224A FR2798224B1 (fr) | 1999-09-08 | 1999-09-08 | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW554475B true TW554475B (en) | 2003-09-21 |
Family
ID=9549633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089118342A TW554475B (en) | 1999-09-08 | 2000-11-15 | Creation of an electrically conducting bonding between two semiconductor elements |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7208392B1 (zh) |
| EP (1) | EP1210730B1 (zh) |
| JP (1) | JP4688387B2 (zh) |
| KR (1) | KR100742243B1 (zh) |
| DE (1) | DE60045220D1 (zh) |
| FR (1) | FR2798224B1 (zh) |
| TW (1) | TW554475B (zh) |
| WO (1) | WO2001018853A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262434B2 (en) * | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
| FR2842021B1 (fr) * | 2002-07-05 | 2005-05-13 | Commissariat Energie Atomique | Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
| DE102004015017B4 (de) * | 2004-03-26 | 2006-11-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Erzeugung von mechanischen und elektrischen Verbindungen zwischen den Oberflächen zweier Substrate |
| FR2872627B1 (fr) * | 2004-06-30 | 2006-08-18 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats |
| FR2872625B1 (fr) * | 2004-06-30 | 2006-09-22 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique |
| US7682860B2 (en) * | 2006-03-21 | 2010-03-23 | Dalsa Semiconductor Inc. | Protection capsule for MEMS devices |
| US20090162966A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte Ltd | Structure and method of formation of a solar cell |
| US20090159111A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte. Ltd | Photovoltaic device having a textured metal silicide layer |
| KR101233105B1 (ko) | 2008-08-27 | 2013-02-15 | 소이텍 | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 |
| WO2011061580A1 (en) | 2009-11-18 | 2011-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods |
| US8841777B2 (en) | 2010-01-12 | 2014-09-23 | International Business Machines Corporation | Bonded structure employing metal semiconductor alloy bonding |
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| US8877603B2 (en) | 2012-03-30 | 2014-11-04 | International Business Machines Corporation | Semiconductor-on-oxide structure and method of forming |
| JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
| FR3101726B1 (fr) | 2019-10-04 | 2021-10-01 | Commissariat Energie Atomique | procédé de fabrication d’un dispositif électronique |
| FR3112240B1 (fr) | 2020-07-06 | 2022-06-03 | Soitec Silicon On Insulator | Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe |
| FR3117666B1 (fr) * | 2020-12-15 | 2022-10-28 | Commissariat Energie Atomique | Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats |
| FR3127842A1 (fr) | 2021-10-05 | 2023-04-07 | Soitec | Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559700B2 (ja) * | 1986-03-18 | 1996-12-04 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH02148821A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | 接着半導体基板 |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| JP3081967B2 (ja) * | 1990-11-21 | 2000-08-28 | 富士通株式会社 | シリコンオンインシュレータ基板の製造方法 |
| JPH04283914A (ja) * | 1991-03-12 | 1992-10-08 | Fujitsu Ltd | 貼り合わせ半導体基板とその製造方法 |
| JPH0555586A (ja) * | 1991-08-23 | 1993-03-05 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
| JPH06151789A (ja) * | 1992-11-09 | 1994-05-31 | Canon Inc | 半導体基体の形成方法 |
| US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| JPH0888153A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 積層構造ウェハおよびその形成方法 |
| US5973257A (en) * | 1997-02-13 | 1999-10-26 | International Rectifier Corp. | Reflector layer for the well surface of a photovoltaic generator |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| JP4623451B2 (ja) * | 1997-07-30 | 2011-02-02 | 忠弘 大見 | 半導体基板及びその作製方法 |
| US6255731B1 (en) * | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
| US5966622A (en) * | 1997-10-08 | 1999-10-12 | Lucent Technologies Inc. | Process for bonding crystalline substrates with different crystal lattices |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| US6118181A (en) * | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
-
1999
- 1999-09-08 FR FR9911224A patent/FR2798224B1/fr not_active Expired - Lifetime
-
2000
- 2000-09-07 JP JP2001522578A patent/JP4688387B2/ja not_active Expired - Lifetime
- 2000-09-07 US US10/069,517 patent/US7208392B1/en not_active Expired - Lifetime
- 2000-09-07 DE DE60045220T patent/DE60045220D1/de not_active Expired - Lifetime
- 2000-09-07 EP EP00960820A patent/EP1210730B1/fr not_active Expired - Lifetime
- 2000-09-07 KR KR1020027003010A patent/KR100742243B1/ko active IP Right Grant
- 2000-09-07 WO PCT/FR2000/002468 patent/WO2001018853A1/fr active Application Filing
- 2000-11-15 TW TW089118342A patent/TW554475B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1210730A1 (fr) | 2002-06-05 |
| EP1210730B1 (fr) | 2010-11-10 |
| FR2798224B1 (fr) | 2003-08-29 |
| FR2798224A1 (fr) | 2001-03-09 |
| KR20020031422A (ko) | 2002-05-01 |
| DE60045220D1 (de) | 2010-12-23 |
| US7208392B1 (en) | 2007-04-24 |
| KR100742243B1 (ko) | 2007-07-24 |
| WO2001018853A1 (fr) | 2001-03-15 |
| JP2003509843A (ja) | 2003-03-11 |
| JP4688387B2 (ja) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW554475B (en) | Creation of an electrically conducting bonding between two semiconductor elements | |
| JP6286780B2 (ja) | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス | |
| Crnogorac et al. | Semiconductor crystal islands for three-dimensional integration | |
| US4826787A (en) | Method for adhesion of silicon or silicon dioxide plate | |
| TW533501B (en) | Semiconductor member manufacturing method and semiconductor device manufacturing method | |
| US10134848B2 (en) | Semiconductor device having a graphene layer, and method of manufacturing thereof | |
| US5849627A (en) | Bonded wafer processing with oxidative bonding | |
| JP5868440B2 (ja) | 複合材ウェハおよびその製造方法 | |
| CN110036485B (zh) | 具有集成型钳位二极管的横向高电子迁移率的晶体管 | |
| CN109804456A (zh) | 集成有工程化衬底的电子功率器件 | |
| TW201837990A (zh) | 整合於經規劃基板上的射頻元件 | |
| CN113690298A (zh) | 半导体复合衬底、半导体器件及制备方法 | |
| EP1850373B1 (en) | Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device | |
| TW200830402A (en) | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop | |
| TW201030909A (en) | Method and apparatus for reducing semiconductor package tensile stress | |
| CN110291645A (zh) | 用于垂直型功率器件的方法和系统 | |
| TW201009900A (en) | Method for making a substrate structure comprising a film and substrate structure made by same method | |
| JP2003017552A (ja) | セラミックヒータ及びセラミックヒータ内臓型静電チャック | |
| WO1994023444A2 (en) | Bonded wafer processing with oxidative bonding | |
| TW539782B (en) | Single crystal SiC composite material for producing a semiconductor device, and a method of producing the same | |
| TW546692B (en) | Structure and method for fabricating complementary III-V structures and devices utilizing the formation of a compliant substrate for materials used to form the same | |
| US20240180041A1 (en) | Heterojunction semiconductor substrate with excellent dielectric properties, method of manufacturing the same and electronic device using the same | |
| WO2023226500A1 (zh) | 电子器件、芯片、电路板和电子设备 | |
| WO2024083267A1 (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| TWI286803B (en) | Method of fabricating stack gate of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |