JP4657920B2 - 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 - Google Patents
歪み補償回路、歪み補償信号生成方法、及び電力増幅器 Download PDFInfo
- Publication number
- JP4657920B2 JP4657920B2 JP2005505677A JP2005505677A JP4657920B2 JP 4657920 B2 JP4657920 B2 JP 4657920B2 JP 2005505677 A JP2005505677 A JP 2005505677A JP 2005505677 A JP2005505677 A JP 2005505677A JP 4657920 B2 JP4657920 B2 JP 4657920B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- signal
- order
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
Description
第5図において、送信すべき信号である入力信号は、分配器51、遅延素子52,位相調整器53、利得調整器54を通って、さらに、電力増幅器55にて電力増幅され、方向性結合器56を通り出力信号として出力される。一方、分配器51では入力信号の一部が分配され、その分配された入力信号の一部は、検波器57、A/D変換器58でデジタル信号に変換される。さらに、方向性結合器56では電力増幅された信号の一部が分配され、その分配された出力信号の一部は、ミキサ59及びシンセサイザ60により中間周波数に変換され、さらに、BPF61により電力増幅器55で発生した帯域外歪み電力が抽出され、そして、検波器62を通りA/D変換器68でデジタル信号に変換される。
以下、非線形歪み補償動作の制御方法について説明する。位相調整器53、利得調整器54の動作としては、テーブル64,65に記録された内容がDA変換器66,67でそれぞれアナログ信号に変換され、それら変換された信号によって各調整器の動作が制御される。この位相調整器53及び利得調整器54では、電力増幅器55で発生する歪みと同振幅、かつ、逆位相の歪みが生成されるようになっており、それによって電力増幅器55で発生する歪みが相殺され、非線形補償が行われるものである。テーブル64,65では検波器57で検波し、AD変換器58で取り込まれた包絡線信号に対応してアドレスがそれぞれ割り当てられている。また、検波器62で検出された歪みの電力が小さくなるように演算部63にて摂動法を用いて学習がなされ、その学習結果によってテーブル64,65の内容が更新され、歪みが最小となる最適な値に順次書き替えられる。
なお、テーブルの更新方法としては、上記非特許文献1に記載してあるように、テーブルのアドレスが1つ刻みとなるようにして、全てのアドレスでの値を摂動法で求めるとした方法の場合では、その更新のためには相当長い時間が必要となり、そのため極めて非実用的な方法である。従って、テーブルの値の全ては摂動法で求めるのではなく、所定の代表点数、例えば、8点の代表点の値を求める場合について摂動法を用いるものとするのがより実用的である。
第6図に、その場合のテーブルアドレスと代表点との関係を示す。ここで、テーブルのアドレスを1〜1024と仮定し説明する。まず、アドレス1〜1024番地を8点で代表する。第6図では8ポイントの代表点とその代表点アドレスのテーブル値を黒丸で示している。ここで、その8代表点アドレスの値(黒丸の高さ方向の位置でしめされる値)を歪みの電力を見ながら大きくしたり(図中の上矢印方向)、小さくしたり(図中の下矢印方向)して、歪みが小さくなった方の値に更新する。以下、他の代表点についても同様な操作を繰り返し行い、テーブルの値を最適化していく。なお、8代表点以外のアドレスの値については、FIRフィルタを用いて補間した値が更新値として用いられる。この8代表点の値の更新制御を、歪み電力を監視しながら位相調整器のテーブル、利得調整器のテーブルに対して行い、計16点について摂動法を用いて最適化する。
また、別の従来技術としては、特開2001−168774号公報(特許文献1)に、RF増幅器のRF入力とRF出力のデジタルベースバンド信号を抽出し、両信号の時間差、位相差を検出し、両者の同期合わせおよび位相合わせを行なうものが記載されている。これは、両信号の振幅誤差および位相誤差を求め、振幅値に対する振幅、位相の補償量を、初期段階で登録され適応的に更新された補償量の中から順次選び出し、この補償量を前記RF入力のデジタルベースバンド信号に加算することで歪み成分を補償するものである。
また、上記の特許文献記載1の技術では、単純に差分だけを取っているので、振幅が小さくなった場合には、その差分値の誤差が無視できなくなり、歪み補償を行えなくなってしまう。
本発明の目的は、電力増幅器の前置歪み補償を行う場合に、正確かつ高速に歪み補償信号を生成することで、歪み補償の精度を向上し、かつ、収束時間を短縮する歪み補償回路、歪み補償信号生成方法、及び電力増幅器を提供することにある。
上記の目的を達成するため、本発明は、高周波帯の入力信号を電力増幅する電力増幅回路の出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成する歪み補償回路において、前記入力信号及び前記出力信号相互のレベル誤差、位相誤差、および遅延誤差を無くするように調整する調整回路と、該調整された入力信号と出力信号との差分を取った誤差信号を算出し、該算出された誤差信号と前記入力信号とから、前記電力増幅回路に応じた係数である前記歪み成分を構成する3次相互変調歪みに関わる係数及び前記歪み成分を構成する5次相互変調歪みに関わる係数及び前記歪み成分を構成する7次相互変調歪みに関わる係数のうち少なくとも前記3次相互変調歪みに関わる係数を算出する係数算出回路と、該算出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成回路とを有することを特徴とする歪み補償回路である。
また、本発明は、高周波帯の入力信号を電力増幅する電力増幅回路の出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成するための歪み補償信号生成方法において、前記入力信号及び前記出力信号相互のレベル誤差、位相誤差、および遅延誤差を無くするように調整し、該調整された入力信号と出力信号との差分を取った誤差信号を算出し、該算出された誤差信号と前記入力信号とから、前記電力増幅回路に応じた係数である前記歪み成分を構成する3次相互変調歪みに関わる係数及び前記歪み成分を構成する5次相互変調歪みに関わる係数及び前記歪み成分を構成する7次相互変調歪みに関わる係数のうち少なくとも前記3次相互変調歪みに関わる係数を算出し、該算出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成することを特徴とする歪み補償信号生成方法である。
さらに、本発明は、高周波帯の入力信号を電力増幅する電力増幅回路と、前記出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成する歪み補償回路と、該生成された歪み補償信号を前記入力信号に加える加算回路とを有する電力増幅器において、前記歪み補償回路は、前記入力信号及び前記出力信号相互のレベル誤差、位相誤差、および遅延誤差を無くするように調整する調整回路と、該調整された入力信号と出力信号との差分を取った誤差信号を算出する誤差信号算出回路と、前記算出された誤差信号と前記入力信号とから、前記電力増幅回路の係数であって、前記歪み成分を構成する3次相互変調歪みに関わる係数及び前記歪み成分を構成する5次相互変調歪みに関わる係数及び前記歪み成分を構成する7次相互変調歪みに関わる係数のうち少なくとも前記3次相互変調歪みに関わる係数を算出する係数算出回路と、該算出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成回路とを有することを特徴とする電力増幅器である。
また、さらに、本発明は、高周波帯の入力信号を電力増幅する電力増幅回路の出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成する歪み補償回路において、前記入力信号及び前記出力信号相互のレベル誤差、位相誤差、および遅延誤差を無くするように調整する調整回路と、該調整された入力信号と出力信号との差分を取った誤差信号を算出し、該算出された誤差信号と前記入力信号とから、前記電力増幅回路に応じた係数である前記歪み成分を構成する3次相互変調歪みに関わる係数及び前記歪み成分を構成する5次相互変調歪みに関わる係数及び前記歪み成分を構成する7次相互変調歪みに関わる係数のうち少なくとも前記3次相互変調歪みに関わる係数を算出する係数算出回路と、該算出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成回路とを備えた、前記入力信号の振幅レベルが比較的大きなレベルに対する自動補正用補償信号発生回路と、前記入力信号の振幅レベルが小さなレベルに対して前記入力信号と逆特性の歪み補償信号を有する固定補正用補償信号発生回路とを有することを特徴とする歪み補償回路である。
第2図は、第1図の歪み補償回路の歪み係数検出回路の一実施例の構成を示す図である。
第3図は、第1図の歪み補償回路の歪み補償信号生成回路の一実施例の構成を示す図である。
第4図は、クロスオーバー歪みを低減する説明図である。
第5図は、従来の技術の電力増幅器を含む送信装置のブロック構成例を示す図である。
第6図は、第5図において、摂動法により代表点の値を求める場合のテーブルアドレスと代表点との関係を示す図である。
本発明の実施の形態においては、歪み補償信号として、入力信号レベルに応じた2種類の補償信号を生成して使用する。ひとつの補償信号は入力信号の振幅レベルが比較的大きなレベルに対する自動補正用補償信号であり、もうひとつの補償信号は前記入力信号の振幅レベルが小さなレベルに対する固定補正用補償信号である。
始めに、自動補正用補償信号について説明する。
先ず、逆特性の歪み補償信号を生成するために電力増幅器で発生する歪みの値を得るための原理について説明する。一般に、電力増幅回路の特性は、入力信号をvin、出力信号をVoutとすると(1)式に示す展開式のように表現できる。
ここでα0〜α7は、各々の次数の項における係数であり、電力増幅回路に応じた値を示すものとなっている。なお、これら係数は、経時変化等によっても変動し得るものである。
ところで、歪みのない信号が(1)式で表される特性を有した電力増幅回路で電力増幅された場合、その出力信号Voutは、α0〜α7の値に応じて歪んだ信号となる。ここで、奇数次の項のうち、3次の項や5次の項や7次の項については、3次相互変調歪み(IM3)及び5次相互変調歪み(IM5)及び7次相互変調歪み(IM7)が生成される。これら奇数次の項について生成される歪みは、入力信号のみの帯域である希望波帯域内に落ち込んでくるため、前置歪み補償等の歪み補償方式で歪みを除去することが必要となる。ただし、7次以上の奇数次の項について生成される歪みについては、本実施の形態では無視し得る程度に値が小さくなるため、除去の対象とはならないものである。
一方、偶数次の項について生成される歪みは、希望波帯域とはかけ離れた周波数成分に落ち込むため、フィルタ等で容易に除去可能であり、本発明の歪み補償の対象とはならないものである。
従って、本実施の形態の歪み補償技術を説明するについては、奇数次の項だけを考慮すれば良く、特に、3次と5次と7次の項に着目して説明する。
先ず、電力増幅回路に入力される入力信号として、OFDM変調波を用いるものとする。入力するOFDM変調波信号Vinを振幅と位相の関数で表すとすると、(2)式のようになる。
ここで、
A(t):振幅の瞬時値
θ(t):位相の瞬時値
である。
一方、振幅の瞬時値A(t)の確率密度関数PA(A(t))はレイレー分布をすることが知られており、(3)式で表される。
ここでσは、信号の分散値である。
また、位相の確率密度関数Pθ(θ(t))は一様分布であり、次の(4)式となる。
いま、簡単のため、信号の分散σ=1と仮定すると(3)式より次の(5)式が得られる。
この(5)式から、σ=1の場合のA(t)の平均値が求められ、その値は次の(6)式に示すようになる。
同様にして、Anの平均値、すなわち、次の(7)式を算出する。
その結果は次の表1のようになる。
さて、上述したように、上記(1)式において、IM3及びIM5及びIM7を発生させるのは3次の項と5次の項と7次の項である。しかしながら、これらの項には、入力信号に関わる成分や他の次数成分についてもそれぞれ含まれている。従って、3次の項からその入力信号に関わる成分を、また5次の項からもその入力信号に関わる成分と3次の項に関わる成分を、7次の項からその入力信号に関わる成分と3次の項に関わる成分と5次の項に関わる成分を差し引き、それら差し引いたものが各次数における相互変調歪み成分となる。
そこで、OFDM変調波において、上記(1)式における3次の項に含まれる入力信号に関わる成分の大きさについて求めるために、先ず、その相互相関係数η31を次の(8)式に示すように求める。
この(8)式より、3次の項に含まれる信号には大きさ2の入力信号が含まれることがわかる。そのため、この入力信号を2倍したものを、入力信号を3乗したものから差し引いた残りが、3次相互変調歪みとなる。これを次の(9)式に示す。
ここで、(9)式を2乗してその平均値を求めるとすると、表1を参照して計算することにより、その2乗平均値は“2”となる。そのため、(9)式で表される3次相互変調歪みの分散値は、√2となる。
このことから、分散1の場合の3次相互変調歪みIM3を求めるとすると、次の(10)式となる。
同様にして分散1の場合の5次相互変調歪みIM5を求めるとすると、次の(11)式となる。
また、同様にして分散1の場合の7次相互変調歪みIM7を求めるとすると、次の(12)式となる。
ここで、
とおくと、電力増幅器で発生したIM3及びIM5及びIM7を含む出力信号Voutは、次の(16)式で表現できる。
次に、歪み係数であるα3とα5とα7を算出する方法について述べる。ここで、歪みを含んだ(16)式から歪みのない(2)式を差し引いて、誤差信号errを求めると、次の(17)式となる。
さらに、この(17)式の誤差信号errと(2)式の複素共約の積uを取ると、次の(18)式となる。
さらに、この(18)式のu(t)と(10)式のA3との積の平均値xcor3を求めると、次の(19)式となる。
以上のような計算により、3次高調波の係数α3が検出できる。
同様にして、(18)式のu(t)と(11)式の積の平均値xcor5を求めると、次の(20)式となる。
このことで、5次高調波の係数α5が検出できる。
同様にして、(18)式のu(t)と(12)式の積の平均値xcor7を求めると、次の(21)式となる。
このことで、7次高調波の係数α7が検出できる。
以上説明したようにして、入力信号Vinと出力信号Voutから、3次高調波の係数α3と5次高調波の係数α5と7次高調波の係数α7と、さらに、A3(t)とA5(t)とA7(t)とから、err(t)として歪み信号が求まるため、その逆特性の歪み補償信号を生成して入力信号に加えてやるようにすれば、出力信号における歪みを低減することができる。
次に、もうひとつの、入力信号の振幅レベルが小さなレベルに対する固定補正用補償信号について、説明する。
電力増幅器は通常プッシュプル型電力増幅器で構成されており、入力信号は入力トランスによりアンバランスからバランスに変換されて180度の位相差で対をなすFETのゲートに入力され、増幅され、出力トランスにより、バランスからアンバランスに変換され出力される。この場合、ひとつのFETのゲートバイアス電圧に対するドレイン電流はゲートバイアス電圧の小さい電圧の部分ではドレイン電流がほとんど流れないので、ひとつのFETからもうひとつのFETにプッシュプルで切り替わる領域では、ドレイン電流がほとんど流れない部分が連続し、その結果、ドレイン電流が流れてドレイン電流が変化する部分に対して、歪んだ特性となる。この歪みは、通常クロスオーバー歪みといわれている。
このようなクロスオーバー歪みの部分では、ドレイン電流が流れてレベルの変化を容易に検出可能ではないため、上記説明のような自動補正用補償信号を用いて歪みを補償することは困難である。しかしながら、信号レベルのほとんどない部分では、逆に信号レベルの変化がほぼない点に着目し、逆特性の固定補正用補償信号を予め生成保持した補償部を用意し、その補償部から逆特性の固定補正用補償信号を入力信号に加えるようにすれば、出力信号における歪みを低減することができる。
第4図は、クロスオーバー歪みを低減する説明図であり、(a)は入力信号71のうちの信号レベルのほとんどない部分を拡大して示した図で、電力増幅器55の出力信号72は信号レベルが下がり、信号レベルがほとんどない。しかしその信号レベルはほぼ変化がないため、出力信号72と逆特性の固定補正用補償信号73を生成して用意して、入力信号に加算加えるようにする。ここで、出力信号72と逆特性の固定補正用補償信号73としては、(b)に示す振幅歪み補償信号74と、(c)に示す位相歪み補償信号75を生成して用意し、入力信号に加えるようにする。このことにより、歪みのない入力信号71とほぼ同じにすることができ、出力信号における歪みを低減することができる。
このように、2種類の補償信号を用いて歪みを補償することにより、信号レベルの小さい領域から信号レベルの大きな領域までの広い領域の信号レベルを有する入力信号に対して、歪みを低減して、歪み補償の精度を向上し、かつ、収束時間を短縮することができる。
以上説明した実施の形態を、図を用いて具体的に説明する。第1図は、本発明による電力増幅器を含む送信装置のブロック構成の実施の形態を示す図である。
第1図において、OFDM変調器1から出力された入力信号は、本発明の歪み補償回路2に入力される。この入力信号は、A/D変換器21でデジタル信号に変換される。変換された信号はAGC22で適切なレベルの信号にゲイン調整され、さらに、直交復調器23にてベースバンド帯の信号に復調される。復調された信号は、乗算器25および遅延器24へ入力される。遅延器24で適切な遅延調整が施された入力信号は、歪み補償演算回路3の歪み係数検出回路32に入力される。乗算器25の出力信号は乗算器34へ入力され、乗算器34の出力信号は直交変調器26で変調され、D/A変換器27でアナログ信号に変換された後、歪み補償回路2から出力されてIF/UHF変換器8に入力される。IF/UHF変換器8にてUHF帯の周波数に変換され、さらに、電力増幅回路9にて規定のレベルに電力増幅される。ここで、上述の歪み成分を含んだ信号として電力増幅回路9から出力される。電力増幅回路9から出力された出力信号は方向性結合器10と、BPF11とを介してアンテナ12より電波送信される。
一方、方向性結合器10で分配され、UHF/IF変換器7にてIF帯へ周波数変換された出力信号が、歪み補償回路2に入力される。この出力信号はA/D変換器28にてデジタル信号に変換される。その変換された出力信号は直交復調器29にて復調され、さらに、AGC30にて適正なレベルに調整されると共に、位相器31で適切な位相特性に調整されて、歪み係数検出回路32に入力される。
この時、遅延器24の出力レベルと位相器31の出力レベルが同じになるようにAGC30が動作する。また、遅延器24により歪み係数検出回路32に入力される2つの信号の遅延時間を調整し、位相器31にて歪み係数検出回路32に入力される2つの信号の位相を同じになるように調整している。
その2つの入力された信号により歪み係数検出回路32にて振幅3次歪み・振幅5次歪み・振幅7次歪み・位相3次歪み・位相5次歪み・位相7次歪みのそれぞれの係数を検出し、その係数を基に歪み補償信号生成回路33で歪み補償信号が生成されて、その歪み補償信号が乗算器25にて直交復調器23からの信号に加算されるようにしたことで、入力信号の振幅レベルが比較的大きなレベルに対して正確かつ高速な前置歪み補償動作を実現している。
また、乗算器34には入力信号の振幅レベルが小さなレベルに対する固定補正用ROM35からの固定補正用補償信号が入力され、乗算器34にて直交復調器23からの信号に加算されるようにしたことで、入力信号の振幅レベルが小さなレベルに対しても正確かつ高速な前置歪み補償動作を実現している。
以下、第1図の歪み補償回路2の歪み係数検出回路32と、歪み補償信号生成回路33の実施例について、図を用いて説明する。第2図は、第1図の歪み補償回路2の歪み係数検出回路32の一実施例の構成を示す図である。第3図は、第1図の歪み補償回路2の歪み補償信号生成回路33の一実施例の構成を示す図である。歪み係数検出回路32と歪み補償信号生成回路33により、自動補正用補償信号を生成して使用する。
第2図において、第1図の歪み係数検出回路32としては、第1図の遅延器24からの出力信号が端子41に、また、位相器31からの出力信号が端子42にそれぞれ入力信号として入力される。端子41に入力された入力信号は、図に示すように回路ブロック(以下、ブロックと称す)90の絶対値化回路80に入力され、コンプレックス信号の絶対値のリアル信号に変換される。そのリアル信号は、乗算器84に入力されて、2乗された値の信号となって、ブロック90から出力され、ブロック91とブロック92とブロック93に入力される。ここで、ブロック91は、上述の(13)式に基づいてA3(t)の値を出力するための回路ブロックである。また、ブロック92は、上述の(14)式に基づいてA5(t)の値を出力するための回路ブロックである。また、ブロック93は、上述の(15)式に基づいてA7(t)の値を出力するための回路ブロックである。
一方、端子42に入力された入力信号は、端子41に入力された入力信号と共に、ブロック94に入力される。ここで、ブロック94は、上述の(18)式に基づいてu(t)の値を出力するための回路ブロックである。
このブロック94からの信号u(t)は、乗算器84により信号A3(t)と信号A5(t)と信号A7(t)にそれぞれ乗算され、さらに、平均化回路85によりそれぞれ平均化され、上述のα3とα5とα7の値を有する複素数信号が出力される。そして、その信号α3と信号α5と信号α7は、real回路86とimag回路87とによって、それぞれ3次虚部と実部の値を有する係数信号である、3次振幅歪み係数信号、3次位相歪み係数信号、5次振幅歪み係数信号、5次位相歪み係数信号、7次振幅歪み係数信号、7次位相歪み係数信号となって、端子43−1〜端子43−6から歪み補償信号生成回路33へ出力される。
第1図の歪み補償信号生成回路33は、第3図に示すように、上述の3次振幅歪み係数信号、3次位相歪み係数信号、5次振幅歪み係数信号、5次位相歪み係数信号、7次振幅歪み係数信号、7次位相歪み係数信号が端子45−1〜端子45−6へ入力される。また、第1図の遅延器24からの入力信号が端子44に入力される。端子44に入力された入力信号は、図に示すようにブロック96およびブロック97へそれぞれ入力される。ブロック96は、端子44からの入力信号と端子45−1からの3次振幅歪み係数信号と端子45−3からの5次振幅歪み係数信号と端子45−5からの7次振幅歪み係数信号とにより、上述の(17)式のerr(t)の実部の値の信号を出力する。また、ブロック97は、端子44からの入力信号と端子45−2からの3次位相歪み係数信号と端子45−4からの5次位相歪み係数信号と、端子45−6からの7次位相歪み係数信号により、上述の(17)式のerr(t)の虚部の値の信号を出力する。
ブロック96から出力されたerr(t)の実部の値の信号は、加算器83で値1の信号から減算される。また、ブロック97から出力されたerr(t)の虚部の値の信号は、加算器83で値0の信号から減算される。それら減算して得られた信号は、端子46−1と端子46−2からそれぞれ第1図の乗算器25へ出力され、入力信号に乗算される。この乗算器25は、実部の信号と虚部の信号とを用いて乗算することが可能なベクトル乗算器としてよい。ここで、err(t)の虚部の値の信号や実部の値の信号が減算されることで、それら減算して得られた信号が歪み補償信号として出力される。なお、err(t)の実部の値の信号が加算器83で値1の信号から減算されているのは、値1が後段の乗算器25で直交復調器23からの入力信号を保持するようにするためと、電力増幅器で発生した振幅歪みと逆特性とするためである。また、虚部の値が0から減算されているのは、電力増幅器で発生した位相歪みと逆特性とするためである。
以上説明したように、本発明の実施の形態によれば、摂動方式を用いることなく、演算手段により電力増幅器の入力信号と出力信号の誤差信号から3次高調波の係数、5次高調波の係数、7次高調波の係数を正確かつ高速に検出することが可能であり、かつ、それら係数を基に正確かつ高速に歪み補償信号を生成することが可能なため、歪み補償の精度が格段に向上することができ、かつ、収束時間を格段に短縮することができる。
次に、固定補正用補償信号について説明する。固定補正用補償信号は、固定補正用ROM35の中に生成保持してなり、補正用ROM35は、第4図の(b)に示す振幅歪み補償信号74を有する振幅歪み用ROMと、第4図の(c)に示す位相歪み補償信号75を有する位相歪み用ROMで構成され、直交復調器23の出力信号の振幅に対してアドレスが割り当てられている。したがって、直交復調器23の出力信号の振幅に応じて、逆特性の補償信号が出力される。
そして、自動補正用補償信号と固定補正用補償信号とで、入力信号に対して乗算器25と乗算器34とで補正を行うことで、振幅レベルの小さい時に生じるクロスオーバー歪みから振幅レベルの比較的大きい時に生じる歪みまでの広範囲の振幅レベルにわたって、精度よくかつ収束時間の速い歪み補償回路、歪み補償信号生成方法、及び電力増幅器を得ることができる。
Claims (4)
- 高周波帯の入力信号を電力増幅する電力増幅回路の出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成する歪み補償回路において、
前記入力信号及び前記出力信号相互のレベル誤差を無くするように調整するAGCと、位相誤差を無くするように調整する位相器と、遅延誤差を無くするように調整する遅延器と、これら調整された入力信号と出力信号との差分を取った誤差信号を検出し、該検出された誤差信号と前記入力信号とから、前記電力増幅回路に応じた係数である前記歪み成分を構成し前記入力信号に関わる成分を差し引いた3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分を差し引いた5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分と前記5次相互変調歪みに関わる成分を差し引いた7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を検出する係数検出回路と、該検出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成回路であって、
ゲイン調整された入力デジタル信号をベースバンド帯の信号に復調する第1の直交復調器と、該復調された信号の遅延時間を調整する前記遅延器と、前記電力増幅回路の前記出力信号をデジタル信号に変換するA/D変換器と、前記電力増幅回路の前記出力信号をベースバンド帯の信号に復調する第2の直交復調器と、前記電力増幅回路の前記出力信号を前記遅延器の出力レベルと前記位相器の出力レベルが同じになるようにゲイン調整する前記AGCと、前記電力増幅回路の前記出力信号を前記A/D変換、前記第2の直交復調器による復調、及び前記ゲイン調整された信号と前記遅延器から出力された信号の位相を同じになるように調整する前記位相器と、前記位相器の出力信号と前記遅延器の出力信号とにより、検出された前記3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を基に歪補償信号を生成する歪補償信号生成回路と、前記生成された歪補償信号と前記第1の直交復調器で復調された信号とを乗算する乗算器と、該乗算された信号を変調する直交変調器と、を具備することを特徴とする歪み補償回路。 - 高周波帯の入力信号を電力増幅する電力増幅回路の出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成するための歪み補償信号生成方法において、
前記入力信号及び前記出力信号相互のレベル誤差を無くするようにゲイン調整し、位相誤差を無くするように位相調整し、遅延誤差を無くするように遅延時間を調整し、これら調整された入力信号と出力信号との差分を取った誤差信号を検出し、該検出された誤差信号と前記入力信号とから、前記電力増幅回路に応じた係数である前記歪み成分を構成し前記入力信号に関わる成分を差し引いた3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分を差し引いた5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分と前記5次相互変調歪みに関わる成分を差し引いた7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を検出し、該検出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成方法であって、
ゲイン調整された入力デジタル信号をベースバンド帯の信号に復調し、該復調された信号と位相器から出力された信号の遅延時間を調整し、前記電力増幅回路の前記出力信号を、デジタル信号に変換、ベースバンド帯の信号に復調、及び前記遅延時間を調整された信号の出力レベルと前記位相器の出力レベルが同じになるようにゲイン調整し、前記デジタル信号変換、復調、及びゲイン調整された出力信号と前記遅延調整された出力信号の位相を同じになるように前記位相器によって調整し、該位相調整された出力信号と前記遅延時間を調整された出力信号とにより、前記3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を基に歪補償信号を生成し、前記生成された歪補償信号と前記高周波帯の入力信号の復調された信号とを乗算し、該乗算された信号を変調することを特徴とする歪み補償信号生成方法。 - 高周波帯の入力信号を電力増幅する電力増幅回路と、前記出力信号と前記入力信号とに応じて前記電力増幅回路で発生する歪み成分を検出し、該検出された歪み成分に応じた歪み補償信号を生成する歪み補償回路と、該生成された歪み補償信号を前記入力信号に加える加算回路とを有する電力増幅器において、
前記歪み補償回路は、前記入力信号を適切なレベルの信号にゲイン調整することによって前記入力信号及び前記出力信号相互のレベル誤差を無くするように調整するAGCと、位相誤差を無くするように調整する位相器と、第1の直交復調器によって復調された信号と前記位相器から出力された信号との遅延誤差を無くするように調整する遅延器と、これら調整された入力信号と出力信号との差分を取った誤差信号を検出し、前記検出された誤差信号と前記入力信号とから、前記電力増幅回路の係数であって、前記歪み成分を構成し前記入力信号に関わる成分を差し引いた3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分を差し引いた5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記歪み成分を構成し前記入力信号に関わる成分と前記3次相互変調歪みに関わる成分と前記5次相互変調歪みに関わる成分を差し引いた7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を検出する係数検出回路と、該検出された係数に応じて前記相互変調歪みの位相および利得について逆特性となる歪み補償信号を生成する歪み補償信号生成回路と、前記ゲイン調整された信号をベースバンド帯の信号に復調する前記第1の直交復調器と、前記電力増幅回路の前記出力信号をデジタル信号に変換するA/D変換器と、前記電力増幅回路の前記出力信号をベースバンド帯の信号に復調する第2の直交復調器と、前記電力増幅回路の前記出力信号を前記遅延器の出力レベルと前記位相器の出力レベルが同じになるようにゲイン調整する前記AGCと、前記電力増幅回路の前記出力信号を前記A/D変換、前記第2の直交復調器による復調、及び前記ゲイン調整された信号と前記遅延器から出力された信号の位相を同じになるように調整する前記位相器と、前記位相器の出力信号と前記遅延器の出力信号とにより、前記3次相互変調歪みの振幅3次歪み及び位相3次歪みに関わる係数、及び前記5次相互変調歪みの振幅5次歪み及び位相5次歪みに関わる係数、及び前記7次相互変調歪みの振幅7次歪み及び位相7次歪みに関わる係数を基に歪補償信号を生成する歪補償信号生成回路と、前記生成された歪補償信号と前記第1の直交復調器で復調された信号とを乗算する乗算器と、該乗算された信号を変調する直交変調器と、該変調された信号をアナログ信号に変換するD/A変換器と、を具備することを特徴とする電力増幅器。 - 請求項1記載の歪み補償回路において、さらに、
前記第1の直交復調器で復調された信号の振幅に応じて生成保持される補正用振幅歪み補償信号を出力する補正用ROMと、該出力された補正用振幅歪み補償信号の逆特性の信号によって前記乗算器で乗算された信号を補正して前記直交変調器に出力することを特徴とする歪み補償回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002331430 | 2002-11-14 | ||
JP2002331430 | 2002-11-14 | ||
JP2003030439 | 2003-02-07 | ||
JP2003030439 | 2003-02-07 | ||
PCT/JP2003/014545 WO2004045067A1 (ja) | 2002-11-14 | 2003-11-14 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092712A Division JP5097240B2 (ja) | 2002-11-14 | 2010-04-14 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004045067A1 JPWO2004045067A1 (ja) | 2006-03-16 |
JP4657920B2 true JP4657920B2 (ja) | 2011-03-23 |
Family
ID=32314098
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005505677A Expired - Fee Related JP4657920B2 (ja) | 2002-11-14 | 2003-11-14 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
JP2010092712A Expired - Lifetime JP5097240B2 (ja) | 2002-11-14 | 2010-04-14 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092712A Expired - Lifetime JP5097240B2 (ja) | 2002-11-14 | 2010-04-14 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7180368B2 (ja) |
JP (2) | JP4657920B2 (ja) |
CN (1) | CN100428627C (ja) |
AU (1) | AU2003301930A1 (ja) |
WO (1) | WO2004045067A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI20031805A0 (fi) * | 2003-12-10 | 2003-12-10 | Nokia Corp | Radiolähettimen testausmenetelmä, radiolähetin ja tukiasema |
JP4505238B2 (ja) * | 2004-02-25 | 2010-07-21 | 株式会社日立国際電気 | 歪補償回路 |
US7519340B2 (en) * | 2004-07-30 | 2009-04-14 | Paratek Microwave, Inc. | Method and apparatus capable of mitigating third order inter-modulation distortion in electronic circuits |
US7379711B2 (en) * | 2004-07-30 | 2008-05-27 | Paratek Microwave, Inc. | Method and apparatus capable of mitigating third order inter-modulation distortion in electronic circuits |
JP4976648B2 (ja) * | 2004-10-27 | 2012-07-18 | 株式会社エヌ・ティ・ティ・ドコモ | プリディストータ |
EP1895654B1 (en) * | 2005-06-24 | 2011-08-10 | NEC Corporation | High frequency power amplifier distortion compensation device |
JP4720468B2 (ja) * | 2005-12-07 | 2011-07-13 | 日本電気株式会社 | 非線形歪み補償回路及びその方法並びにそれを用いた無線送信システム |
CN101527544B (zh) * | 2008-03-05 | 2012-09-12 | 富士通株式会社 | 非线性系统逆特性辨识装置及方法、功率放大器及其预失真器 |
JP5126364B2 (ja) * | 2008-08-05 | 2013-01-23 | 富士通株式会社 | 送信装置および調整値測定方法 |
JP5058343B2 (ja) * | 2008-12-22 | 2012-10-24 | 株式会社日立製作所 | 光送信器及び光ofdm通信システム |
JP5146404B2 (ja) * | 2009-05-21 | 2013-02-20 | 富士通株式会社 | 歪補償装置 |
US8154432B2 (en) * | 2010-03-22 | 2012-04-10 | Raytheon Company | Digital to analog converter (DAC) having high dynamic range |
WO2011129828A1 (en) | 2010-04-15 | 2011-10-20 | Halliburton Energy Services, Inc. | Processing and geosteering with a rotating tool |
CN102064928A (zh) * | 2010-12-10 | 2011-05-18 | 福建星网锐捷网络有限公司 | 信号补偿参数获取方法、装置及网络设备 |
JP6037493B2 (ja) | 2011-10-13 | 2016-12-07 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
WO2014050218A1 (ja) | 2012-09-25 | 2014-04-03 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
JP6059003B2 (ja) | 2012-12-26 | 2017-01-11 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
CN104283575A (zh) * | 2013-07-05 | 2015-01-14 | 珠海扬智电子科技有限公司 | 增益可变及延迟可变的射频调谐器 |
CN103414436B (zh) * | 2013-08-06 | 2016-03-30 | 深港产学研基地 | 一种放大器的弱非线性失真计算方法 |
JP6274691B2 (ja) * | 2013-10-05 | 2018-02-07 | 日本放送協会 | 16apskの変調器、復調器、送信装置、及び受信装置 |
US9077300B1 (en) | 2014-10-27 | 2015-07-07 | King Fahd University Of Petroleum And Minerals | Predistortion circuit with concave characteristic |
JP2017118199A (ja) | 2015-12-21 | 2017-06-29 | 富士通株式会社 | 歪補償装置および歪補償方法 |
EP3264620A1 (en) * | 2016-07-01 | 2018-01-03 | Intel IP Corporation | Methods and transceivers for reducing a distortion component within a baseband receive signal |
CN109525332B (zh) * | 2018-12-27 | 2021-05-04 | 中国电子科技集团公司第七研究所 | 一种自适应正交调制器的校正器及其泄漏校正方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122717A (ja) * | 1988-09-30 | 1990-05-10 | Philips Gloeilampenfab:Nv | 適合プレディストーション回路 |
JPH0523612U (ja) * | 1991-09-03 | 1993-03-26 | 日立電子株式会社 | 電力増幅器の直線性補償回路 |
JPH0531330B2 (ja) * | 1987-02-24 | 1993-05-12 | Nippon Electric Co | |
JPH08242263A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 送信装置 |
JPH0964780A (ja) * | 1995-08-18 | 1997-03-07 | Fujitsu Ltd | 無線通信用基地局 |
JPH0983258A (ja) * | 1995-09-12 | 1997-03-28 | Hitachi Denshi Ltd | リニアライザ回路 |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
WO2001020775A1 (en) * | 1999-09-13 | 2001-03-22 | Wireless Systems International Limited | A lineariser for a signal handling apparatus |
JP2001168774A (ja) * | 1999-09-30 | 2001-06-22 | Toshiba Corp | 非線形補償器 |
JP2001189685A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 歪補償装置 |
JP2002506302A (ja) * | 1998-03-02 | 2002-02-26 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 送信側移動局のロケーション情報をキャッシュする方法および装置 |
JP2002506307A (ja) * | 1998-03-06 | 2002-02-26 | ワイヤレス システムズ インターナショナル リミテッド | 前置補償器 |
JP2002151972A (ja) * | 2000-11-13 | 2002-05-24 | Hitachi Ltd | 歪み補償電力増幅器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5685909A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Automatic following type nonlinear compensation system |
JPH11289227A (ja) * | 1998-04-01 | 1999-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
JP3241012B2 (ja) * | 1998-11-26 | 2001-12-25 | 日本電気株式会社 | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 |
US6473133B1 (en) * | 1999-05-14 | 2002-10-29 | Harris Corporation | Broadcast transmission system with correction for distortion caused by amplifying and signal conditioning components at a different rate |
EP1089428B1 (en) | 1999-09-30 | 2006-08-09 | Kabushiki Kaisha Toshiba | Nonlinear compensator |
JP3877937B2 (ja) * | 2000-05-18 | 2007-02-07 | 株式会社エヌ・ティ・ティ・ドコモ | フィードフォワード増幅器 |
JP2002111401A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 信号の歪補償装置および歪補償方法 |
JP3876408B2 (ja) * | 2001-10-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP4015455B2 (ja) * | 2002-03-29 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
-
2003
- 2003-11-14 US US10/488,963 patent/US7180368B2/en not_active Expired - Fee Related
- 2003-11-14 CN CNB038010208A patent/CN100428627C/zh not_active Expired - Fee Related
- 2003-11-14 JP JP2005505677A patent/JP4657920B2/ja not_active Expired - Fee Related
- 2003-11-14 WO PCT/JP2003/014545 patent/WO2004045067A1/ja active Application Filing
- 2003-11-14 AU AU2003301930A patent/AU2003301930A1/en not_active Abandoned
-
2010
- 2010-04-14 JP JP2010092712A patent/JP5097240B2/ja not_active Expired - Lifetime
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0531330B2 (ja) * | 1987-02-24 | 1993-05-12 | Nippon Electric Co | |
JPH02122717A (ja) * | 1988-09-30 | 1990-05-10 | Philips Gloeilampenfab:Nv | 適合プレディストーション回路 |
JPH0523612U (ja) * | 1991-09-03 | 1993-03-26 | 日立電子株式会社 | 電力増幅器の直線性補償回路 |
JPH08242263A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 送信装置 |
JPH0964780A (ja) * | 1995-08-18 | 1997-03-07 | Fujitsu Ltd | 無線通信用基地局 |
JPH0983258A (ja) * | 1995-09-12 | 1997-03-28 | Hitachi Denshi Ltd | リニアライザ回路 |
JP2002506302A (ja) * | 1998-03-02 | 2002-02-26 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 送信側移動局のロケーション情報をキャッシュする方法および装置 |
JP2002506307A (ja) * | 1998-03-06 | 2002-02-26 | ワイヤレス システムズ インターナショナル リミテッド | 前置補償器 |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
WO2001020775A1 (en) * | 1999-09-13 | 2001-03-22 | Wireless Systems International Limited | A lineariser for a signal handling apparatus |
JP2001168774A (ja) * | 1999-09-30 | 2001-06-22 | Toshiba Corp | 非線形補償器 |
JP2001189685A (ja) * | 1999-12-28 | 2001-07-10 | Fujitsu Ltd | 歪補償装置 |
JP2002151972A (ja) * | 2000-11-13 | 2002-05-24 | Hitachi Ltd | 歪み補償電力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
WO2004045067A1 (ja) | 2004-05-27 |
JP2010183633A (ja) | 2010-08-19 |
CN1557046A (zh) | 2004-12-22 |
CN100428627C (zh) | 2008-10-22 |
US7180368B2 (en) | 2007-02-20 |
AU2003301930A1 (en) | 2004-06-03 |
JP5097240B2 (ja) | 2012-12-12 |
JPWO2004045067A1 (ja) | 2006-03-16 |
US20040232986A1 (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097240B2 (ja) | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 | |
JP4505238B2 (ja) | 歪補償回路 | |
JP4394409B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP3570898B2 (ja) | プレディストーション回路 | |
JP4280787B2 (ja) | プリディストータ | |
JP4255849B2 (ja) | べき級数型ディジタルプリディストータ | |
CA2679114C (en) | Linearization of rf power amplifiers using an adaptive subband predistorter | |
EP1025638B1 (en) | Linearization method and amplifier arrangement | |
JPH03198555A (ja) | 変調装置 | |
KR20030025620A (ko) | 디지탈 아이에프 기술을 적용한 전치 왜곡 방식의 디지털선형화기 | |
CA2439018A1 (en) | Cartesian loop systems with digital processing | |
JP4425630B2 (ja) | 通信ビルディングブロックのための適応線形化技法 | |
US8410850B2 (en) | Signal processing arrangement and signal processing method | |
JP2004312344A (ja) | 歪補償装置 | |
JPH11154880A (ja) | 信号補正方法及び装置、歪補償装置、歪補償データ作成装置及び送信機 | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP2006253749A (ja) | 歪み補償装置及びその方法 | |
JP2001060883A (ja) | 送信機及びデータ伝送装置 | |
JP6037493B2 (ja) | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 | |
JPH0531326B2 (ja) | ||
JP4597100B2 (ja) | 高周波電力増幅器用非線形補償回路 | |
JP2006135612A (ja) | 送信装置及び歪み補償方法 | |
JP2001057578A (ja) | 線形補償回路 | |
JP2005236715A (ja) | 歪補償回路 | |
KR20020087503A (ko) | 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4657920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |