JP4600811B2 - Ｓｏｉデバイスにおけるドープ領域の形成方法 - Google Patents

Ｓｏｉデバイスにおけるドープ領域の形成方法 Download PDF

Info

Publication number
JP4600811B2
JP4600811B2 JP2004512202A JP2004512202A JP4600811B2 JP 4600811 B2 JP4600811 B2 JP 4600811B2 JP 2004512202 A JP2004512202 A JP 2004512202A JP 2004512202 A JP2004512202 A JP 2004512202A JP 4600811 B2 JP4600811 B2 JP 4600811B2
Authority
JP
Japan
Prior art keywords
doped region
transistors
doped
voltage
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004512202A
Other languages
English (en)
Other versions
JP2005536037A5 (ja
JP2005536037A (ja
Inventor
ジェイ． リスターズ デリック
シー． ウェイ アンディ
ビー． フューズライア マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2005536037A publication Critical patent/JP2005536037A/ja
Publication of JP2005536037A5 publication Critical patent/JP2005536037A5/ja
Application granted granted Critical
Publication of JP4600811B2 publication Critical patent/JP4600811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、概して半導体製造技術分野に関し、より具体的には、ＳＯＩ基板のバルク基板にドープ領域に形成されたトランジスタの動作特性をコントロールするために前述のドープ領域を形成するための方法と、前述の同様のものを含む集積回路の形成に関するものである。
半導体業界において、例えば、マイクロプロセッサ、メモリデバイス等のような集積回路デバイスの動作速度を増そうとする絶え間ない動向がある。この動向は、ますます増える高速度で動作するコンピュータと電子的デバイスに対する消費者の需要によって煽られている。速度を増やすことに関するこの需要は、例えば、トランジスタのような半導体デバイスの絶え間なく続く小型化という結果をもたらしている。すなわち、一般的な電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）の多くのコンポーネント、例えばチャンネル長さ、接合の深さ、ゲート絶縁層等において、素子サイズが減少されているのである。例えば、他の条件がすべて同じだとすると、トランジスタのチャンネル長さが小さければ小さいほど、トランジスタの動作は高速となる。それ故、トランジスタ全体の速度を増すために一般的な素子のサイズ、又はスケールを小さくすることが絶えず求められており、そうしたトランジスタを内蔵する集積回路デバイスに関しても同様である。
トランジスタは、進歩するテクノロジーの需要に沿ってスケールが縮小されるので、デバイス信頼性から、電源電圧においてもこれに対応して小さくすることが要求される。それ故、テクノロジーにおいても、これに伴ってトランジスタの動作電圧を低くすることが求められる。ここで、シリコン・オン・インシュレータ（ＳＯＩ）基板上に製造されたトランジスタデバイスは、バルクシリコン基板で製造された同様のサイズのトランジスタよりも、低動作電圧において比較的向上したパフォーマンスを示すことが知られている。ＳＯＩデバイスにおいては、同様のサイズのバルクシリコンデバイスと比べて、比較的低い接合キャパシタンスが得られることから、低動作電圧での優れたパフォーマンスが得られる。ＳＯＩデバイスの埋め込み酸化層は、バルクシリコン基板から活性トランジスタ領域（active transistor regions）を分離し、それによって、接合キャパシタンスを削減する。
図１は、例示的なシリコン・オン・インシュレータＳＯＩ基板１１に製造された例示的なトランジスタ１０の一実施例が表されている。ここに示されるように、ＳＯＩ基板１１は、バルク基板１１Ａ、埋め込み層１１Ｂ、及び活性層１１Ｃで構成されている。トランジスタ１０は、ゲート絶縁層１４，ゲート電極１６，サイドウォールスペーサ１９、ドレイン領域１８Ａ、及びソース領域１８Ｂで構成されている。複数のトレンチ絶縁領域１７は活性層１１Ｃに形成されている。図１にも示されるように、複数の導電コンタクト２０が、絶縁材料層２１に形成される。この導電コンタクト２０は、ドレイン及びソース領域１８Ａ、１８Ｂに電気接続を与える。構築されたように、トランジスタ１０は、ゲート絶縁層１４の真下の活性層１１Ｃにチャンネル領域１２を定義する。バルク基板１１Ａは通常、適切なドーパント材料、即ち、ＮＭＯＳデバイスのボロン又は二フッ化ボロンのようなＰ型ドーパント、又はＰＭＯＳデバイスのヒ素若しくはリンのようなＮ型ドーパントでドープされる。一般的には、バルク基板１１Ａは、おおよそ１０１5 ion/cm３のオーダーのドーピング濃度レベルを有する。埋め込み層１１Ｂは、二酸化シリコンで構成されてよいし、おおよそ５０ｎｍ〜３６０ｎｍ（５００Å〜３６００Å）の膜厚を有してよい。活性層１１Ｃは、ドープされたシリコンで構成されていて、おおよそ５ｎｍ〜３０ｎｍ（５０Å〜３００Å）の膜厚を有し得る。
ＳＯＩ基板に製造されたトランジスタは、バルクシリコン基板に製造されたトランジスタにおけるパフォーマンスをいくつかの点で向上させる。例えば、ＳＯＩ基板に製造された相補型金属酸化膜半導体（ＣＭＯＳ）デバイスでは、ラッチアップとして知られる、無効な容量結合率が比較的小さくなる傾向がある。加えて、ＳＯＩ基板に製造されたトランジスタは、概して、ドライブ電流が大きく相互コンダクタンス値が高いレベルにある。又、サブミクロンＳＯＩトランジスタは、同様のサイズに製造されたバルクトランジスタと比較すると、短チャンネル効果の排除を改善している。
ＳＯＩデバイスは、同様のサイズのバルクシリコンデバイスを超えるパフォーマンスを提供するが、ＳＯＩデバイスは、薄膜トランジスタ全部に共通しているある種のパフォーマンス問題を共有している。例えば、ＳＯＩトランジスタの活性素子は、薄膜活性層１１Ｃ内に製造される。薄膜トランジスタを比較的小さなサイズに縮小するには、活性層１１Ｃの膜厚を削減することが求められる。しかし、活性層の膜厚１１Ｃが削減されるにつれて、活性層１１Ｃの電気抵抗は、これに対応して増していく。これは、トランジスタパフォーマンスに悪影響を及ぼす。高レベルの電気抵抗を有する導電材料でトランジスタ素子を製造することで、トランジスタ１０の駆動電流を小さくするからである。更に、ＳＯＩデバイスの活性層１１Ｃの膜厚が減少し続けるにつれて、デバイスの閾値電圧（ＶＴ）におけるばらつきが生じる。即ち、活性層１１Ｃの膜厚が減少するにつれて、デバイスの閾値電圧は、不安定になる。結果として、例えば、マイクロプロセッサ、メモリデバイス、ロジックデバイス等のような近代的な集積回路デバイスにおいて、そのような不安定なデバイスを用いることは、不可能とまでいかないにせよ、かなり困難になっている。
加えて、そのような電流はとりわけ、消費電力を増やす傾向にあるので、オフ状態でのリーク電流即ち漏れ電流が、常に集積回路設計の問題となる。例えば、携帯型コンピュータのような集積回路を利用する多くの近代的な携帯型消費者デバイスにおいて、そうした電力消費の増加は、特に好ましくない。最後に、完全空乏型ＳＯＩ構造においてデバイスサイズが縮小するにつれて、短チャンネル効果の増加が生じる場合がある。
即ち、そうした完全空乏型ＳＯＩ構造においてドレイン１８Ａの電界の力線の少なくとも若干は、比較的高い膜厚（２００ｎｍ〜３６０ｎｍ）の埋め込み層１１Ｂを介してトランジスタ１０のチャンネル領域１２に結合する傾向がある。若干の事例では、ドレイン１８Ａの電界は、事実上、トランジスタ１０を起動させるために動作する場合がある。理論的にいえば、そうした問題は、埋め込み酸化層１１Ｂの膜厚を削減することによって、及び／又はバルク基板１１Ａのドーピング濃度を増やすことによって、減少され得る。しかし、そうした動作が行われた場合、ドレイン／ソース領域１８Ａ，１８Ｂとバルク基板１１Ａ間の接合キャパシタンスを増やす傾向があり、そうすることで、ＳＯＩテクノロジーの主要な有利性の一つが損なわれる、即ち、そのようなキャパシタンスを減少させることである。
更に、トランジスタの閾値電圧（ＶＴ）は、かなり重要なパラメータである。概して、閾値電圧（ＶＴ）は、トランジスタの動作速度とそのようなトランジスタを内蔵する集積回路製品に関連するので、そうしたトランジスタ又は製品における漏れ電流、電力消費と同様に特筆すべきファクターである。更に、例えば、動作速度、漏れ電流、電力消費等のようなこれらの電気的パラメータの重要性は、最終的な消費製品の種類と要請に拠り様々な変化に富む場合がある。例えば、モバイルコンピュータアプリケーション又は電話通信アプリケーションにおいて、電力消費は、かなり重要な考慮すべき事項である。それ故、少なくとも若干の事例において、比較的高いレベルの閾値電圧（ＶＴ）を顕示するトランジスタは、モバイルコンピュータアプリケーション又は電話通信アプリケーションに関して要請され得る。
反対に、例えば、ハイエンドサーバのようなかなり高レベルのパフォーマンスアプリケーションにおいて、動作速度は、集積回路製品における最も要請される特性であり得る。それ故、これらの状況において、比較的低い閾値電圧（ＶＴ）を有するトランジスタを備えた集積回路製品を形成することが、求められ得る。現在ある設計技術は、結果として製造されたトランジスタと集積回路デバイスが少なくとも競合する利益という点で受け入れ可能であるパフォーマンス特性を顕示するような設計技術を選択することによって、これらのコンピュータ問題の均衡をはかることを試みている。そのようなパフォーマンス特性が各々の状況において理想的ではないかもしれないとしてもである。これに代えて、これらの競合する利益を満たすために、希望的には小さいスケールでの製品設計を改良するための努力がなされている。例えば、集積回路製造者が、モバイルコンピュータアプリケーション又は電話通信アプリケーション用のパーツを多数注文された場合、電力消費を削減するための努力において、製品の改変を行う場合がある。それが動作速度の多少の減少を意味するとしてもである。
本発明は、そうした課題を解決し、又は上述した問題の幾つか若しくは全部を少なくとも軽減し得る方法を得ることを目的とする。
本発明は、概して、ＳＯＩ基板のバルク基板にドープ領域を形成するための様々な方法と同様のものを含む、集積回路を得るためのものであり、その上に形成されたトランジスタの動作特性をコントロールするためのものである。一実施形態によると、この方法は、活性層、埋め込み絶縁層、及びバルク基板で構成されたＳＯＩ基板を形成し、活性層の下にあるバルク基板にドープ領域を形成し、ドープ領域上のエリアにおけるＳＯＩ基板に複数のトランジスタを形成し、前述のドープ領域にコンタクトを形成する。更なる実施形態によると、この方法は、複数のトランジスタの少なくとも１の閾値電圧を様々に変化させるために電圧を印加する。
もう一つの例示的な実施形態において、この方法は、少なくとも一つの集積回路製品で構成されている消費製品を用意し、この集積回路製品は、ＳＯＩ基板のバルク基板に形成されたドープ領域上にあるＳＯＩ基板の活性層に形成された複数のトランジスタで構成され、このドープ領域は活性層の下に形成され、集積回路製品のアクティビティレベルを検出し、所定の大きさと極性の電圧をドープ領域に印加する。この印加された電圧の大きさと極性は、集積回路製品の感知されたアクティビティレベルに基づき、判断される。
本発明は、種々の改善及び代替実施例に改変可能である一方で、本文の特定の実施形態は図面における実施例という方法で示され、詳細は以下に記載されている。しかし、本明細書に記載された特定の実施形態は、本開示の特定の形式に本発明を制限することを意図したものでないことが理解されなければならないし、それ以上に本発明は、添付された請求項に限定された本発明の趣旨の範囲内におけるすべての改善、均等物、及び代替例を含めるものである。
以下、本発明の実施形態を記載する。簡明を期すため、実際の実施例全部のフィーチャを本明細書に記載したわけではない。実施例毎に変化する、種々のシステム関連及びビジネス関連による制約を満たすような、開発者の特定のゴールを実現するためには、そうした実際の実施形態の開発段階における多くの特定の実施の決定がなされなくてはならないことが、当然理解されよう。更に、このような開発への努力は複雑であり、時間のかかる場合があるが、それにもかかわらず、本開示から利益を有する当業者にとって、取り組むべきルーチン的作業であることが理解されよう。
本発明は、添付した図面に従った以下の記載を参照して理解されよう。同符号は同要素を示している。以下、添付した図面を参照して本発明を説明すると、半導体デバイスの様々な領域と構造は、かなり精密で、明確な構築と側面図を有する図面で描かれているが、当業者は、実際において、図面に示されたこれらの領域と構造と同じ程度に精密ではないことを認識するだろう。更に、図面に描かれた様々なフィーチャとドープされた領域の相対サイズは、製品化されたデバイスのこれらのフィーチャと領域のサイズと比較すると、誇張又は軽減されている場合がある。それにも係わらず。添付した図面は、本発明の実施例を記載し、説明することを包含している。本明細書に用いられた用語と成句は、関連する技術分野の当業者による用語と成句の理解と一貫する意味を有するように理解される意味から異なる定義が、本文における用語と成句が特別の意味に意図される範囲、即ち、当業者によって理解される以外の意味を有する特別な定義を用いる場合、本明細書では、用語又は成句に関する特別な定義を直接及び明確に提供するように定義して表現されている。
概して、本発明は、ＳＯＩ基板のバルク基板にドープ領域上に形成されたトランジスタの動作特性をコントロールして、ＳＯＩ基板のバルク基板にドープ領域を形成するための様々な方法、及びこのドープ領域を有する集積回路デバイスを提供することを目的とする。本発明は、例えば、ＮＭＯＳ、ＰＭＯＳ、ＣＭＯＳ等のような様々な技術に関連して利用可能であり、例えば、メモリデバイス、マイクロプロセッサ、ロジックデバイス等のような種々の異なる形式のデバイスで利用され得ることが、当業者であれば、本出願を完全に読み終えた後で認識されよう。本発明は、又、パーソナルコンピュータ、携帯型コンピュータ、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント及びワイヤレスインターネット機器のような種々のコンシューマプロダクトに用いられる集積回路デバイスを形成するためのコンテキストにおいて利用され得る。それ故、本発明は、添付された請求項の範囲に明瞭に限定されていない限り、集積回路デバイス、テクノロジー又はコンシューマプロダクトのいずれの形式に制限するべきではない。
図２に概略図が示される複数のトランジスタ３２は、ＳＯＩ基板３０上に形成される。一実施例によると、ＳＯＩ基板３０は、バルク基板３０Ａ、埋め込み層３０Ｂ、及び活性層３０Ｃで構成されている。当然、図２には、基板又はウェーハ全体の小さな部分のみが描かれている。バルク基板３０Ａは、ボロン、二フッ化ボロン等のようなＰ型ドーパント材料でドープされてよいし、おおよそ１０１５ions/cm3 のドーパント濃度を有してよい。一実施形態によると、埋め込み層３０Ｂは、おおよそ５ｎｍ〜５０ｎｍ（５０Å〜５００Å）以上で異なる膜厚を有し、例えば、二酸化シリコンで構成され得る。ＳＯＩ基板３０の構造に関する上述した詳細は、添付された請求項の範囲に明瞭に限定されていない限り、本発明を制限するものではない。
活性層３０Ｃは、おおよそ５ｎｍ〜３０ｎｍ（５０Å〜３００Å）の異なる膜厚を有することができ、ＮＭＯＳデバイスの事例においては、おおよそ１０１７ions/cm3 のドーパント濃度レベルのＰ型ドーパント材でドープすることができる。事実上、活性層３０Ｃが、例えば、おおよそ１０１５ions/cm3 の適切なドーパント材料、即ち、Ｐ型又はＮ型ドーパント材料である、公称レベルのドーパント材料でドープされるＳＯＩ基板３０は、半導体製造業者に提供され得る。その後、集積回路製造業者は、妥当なマスク技術を用いて、活性層３０の種々の求められる領域に、例えば、Ｎ型又はＰ型の適切なドーパント材料のドーパント濃度をおおよそ１０１７ions/cm3まで増やすために１以上のイオン注入プロセスが実行することができる。必要に応じて、適切なマスク層を用いる（図示省略）。当業者であれば、異なる形式のトランジスタ、即ち、ＮＭＯＳとＰＭＯＳトランジスタが、Ｐ型及びＮ型ドーパント材料でそれぞれドープされた局所を有する活性層３０Ｃ内及び上に形成されることを認識するだろう。
図２には、ゲート絶縁層、ゲート電極、サイドウォールスペーサ及びソース／ドレイン領域で構成されているトランジス３２の概略図が描かれているが、これら全部は、周知の技術と材料を利用して形成されている。それ故、本文に記載されたトランジスタ３２は、近代的な集積回路において通常用いられるいずれのタイプのものでもよい。
本発明の実施形態によると、ドープ領域３４は、バルク基板３０Ａに形成され、複数のトランジスタ３２は、ドープ領域３４上の活性層３０Ｃに形成されている。より具体的には、図２に示されるように、ドープ領域３４は、絶縁領域３６によって絶縁されている。図示された実施形態によると、絶縁領域３６は、おおよそ２００ｎｍ〜５００ｎｍの深さ４０、及びおおよそ１００ｎｍ〜３００ｎｍの幅４２を有し得るトレンチ領域である。
ドープ領域３４は、おおよそ８０ｎｍ〜１００ｎｍの深さ３８を有することができ、以下に詳細が記載されるイオン注入プロセスによって形成されてよい。ドープ領域３４上に形成されたトランジスタ３２の１以上の動作特性を改善するように記載された方法によって、ドープ領域３４にバイアスをかけるために、コンタクト３５は、与えられる。
一般的に、ウェーハ又は基板３０は、多くのダイで構成されてよい。ウェーハ毎のダイの数は、構築中の製品の形式に依存する。典型的な８インチウェーハに関して、基板３０上に幾百ものダイが形成され得る。このダイは、集積回路デバイス生産が形成される基板３０のエリアを表示している。最終的にデバイスプロセスが完了したとき、ダイは別々にテストされ、パッケージされて、例えば、マイクロプロセッサ、アプリケーションにより仕様が定められた回路、ロジックデバイス等のような完成した集積回路デバイスとして販売される。
図３は、本発明の実施形態に従って形成された複数のドープ領域を有する例示的なダイ３１の平面図を表す。ダイ３１又は集積回路製品は、１以上のドープ領域３４を含んでよいし、その各々は、その上に形成された（ブロックとして概略的に表される）複数のトランジスタ３２を有する。図３は、平面図であるので、ドープ領域は、図３に示される活性層３０Ｃ領域の下に配置され、絶縁領域３６によって定義され、図３に表されていない。図３には、又、下にあるドープ領域３４と電気的接続を構築するために利用されるコンタクト３５が表されている。勿論、コンタクト３５の数、サイズ、構築及び場所は、例えば、多重コンタクト３５が各々のドープ領域３４に与えられたり、ドープ領域３４の真ん中近くに配置されたりするように様々に変化してよい。図３に示すようにドープ領域３４は、正四角形、長方形、円形、いびつな形等のいずれの構築に形成されてよい。
図２に表されたドープ領域３４は、実装される特定のデバイス又はデバイスのセクションに応じて、Ｎ型又はＰ型ドーパント材料でドープされてよい。例えば、一実施形態によると、ドープ領域３４は、ヒ素又はリンのようなＮ型ドーパント材でドープされ、このドープ領域３４に形成されたトランジスタ３２のすべては、ＰＭＯＳトランジスタである。もう一つの実施形態によると、ドープ領域３４は、ボロン、又は二フッ化ボロンのようなＰ型ドーパント材料でドープされ、このドープ領域３４に形成されたトランジスタ３２のすべては、ＮＭＯＳトランジスタである。しかし、本出願を読み終えた後、当業者であれば、本発明は、又、ドープ領域３４に形成された複数のトランジスタ３２が、ドープ領域３４を形成するために利用されたドーパント材料の形式を問わず、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの双方で形成されていることを認識するだろう。
更に、ダイ３１に形成されたドープ領域３４の全てを同様のドーパント材料の形式で形成することが必要な訳ではない。即ち、ダイ３１は、Ｎ型ドーパント材料でドープされた１以上のドープ領域３４とＰ型ドーパント材料でドープされた１以上のドープ領域３４を有してよい。図４は、Ｎ型領域３４Ｎが、Ｐ型ドープされた領域３４Ｐに近傍するバルク基板３０Ａにおいて形成されている一実施例を表している。ドープ領域３４Ｎ，３４Ｐは、相互が電気的に絶縁され、絶縁領域３６によって周囲構造から絶縁されている。分離コンタクト３５Ｎ，３５Ｐは、それぞれ、ドープ領域３４Ｎ，３４Ｐに接するために与えられる。その理由は後に詳細に述べる。一実施形態によると、ドープ領域３４Ｎに形成された複数のトランジスタ３２Ｐの各々は、ＰＭＯＳトランジスタであり、ドープ領域３４Ｐに形成された複数のトランジスタ３２Ｎの各々は、ＮＭＯＳトランジスタである。当然、予め上述されたように、実施形態によっては、本発明のトランジスタ形式の双方、即ち、ＮＭＯＳ及びＰＭＯＳは、ドープ領域３４Ｎと３４Ｐの各々に形成してもよい。ドープ領域のそれぞれに形成されたトランジスタの数は、製造中の製品と、完成した集積回路デバイスの動作特性に求められる効果と、に応じて変えることができる。
上述したドープ領域３４は、種々のプロセスフローを用いて様々な技術によって形成され得る。ドープ領域３４は、ドーパント濃度を有するドープ領域３４におおよそ１e１４-１e１６ions/cm２の範囲のドーパント量でイオン注入プロセスを実行することによって結果としておおよそ１０e１8-１０e20ions/cm3 の濃度を有するように形成され得る。イオン注入プロセスの注入エネルギーは、注入されたドーパントの種類に拠り、変化する。例えば、ヒ素のようなＮ型ドーパント材料は、注入エネルギーがおおよそ１００ｋeＶ〜３００ｋeＶの範囲であり得る。ボロンのようなＰ型ドーパント材料は、注入エネルギーがおおよそ３０ｋeＶ〜１００ｋeＶの範囲であり得る。更に、要請されれば、ドープ領域３４のドーパント濃度レベル（ions/cm3）を変更してもよい。即ち、複数のドープ領域３４において、ドーパント濃度レベルが異なってもよい。
トレンチ絶縁領域３６は、種々の周知の技術によって形成されてよい。例えば、活性層３０Ｃ、埋め込み層３０Ｂを貫通して、バルク基板３０Ａまで最初のトレンチを形成するために１以上の異方性エッチングプロセスが、実行されてよい。その後トレンチは、二酸化シリコンのような適切な絶縁材料で充填されてよい。一実施形態によると、絶縁構造３６は、おおよそ２０ｎｍ〜１００ｎｍの隙間４３（図２参照）によってドープ領域３４の深さ３８を超えて伸長されてよい。コンタクト３５は、集積回路デバイスにおける種々の構造にコンタクトを形成するために種々の周知の方法と材料のいずれを用いても形成される。例えば、コンタクト３５は、タングステンのような金属で構成され得る。
ドープ領域３４と絶縁領域３６を形成するために用いたプロセスフローは、製造過程のデバイスにより、変化し得る。例えば、Ｎ型ドープ領域３４は、バルク基板３０Ａに形成されなくてはならないし、その後、バルク基板３０Ａ全体のＮ型ドープ領域を形成するためにブランケットイオン注入をプロセス実行することができる。その後、個別ダイ３１の各々の求められた領域に絶縁領域３６を形成することによって、特定のドープ領域３４が形成され得る。即ち、Ｎ型ドープ領域３４のみが形成されるので、バルク基板３０Ａ全体は、Ｎ型形式のドーパント材料で注入されてよく、ドープ領域３４を画定するために絶縁領域３６を用いることができる。他の形態として、必要であれば、基板３０全体にわたってブランケットイオン注入を実行する前に絶縁領域３６を形成してもよい。ドープ領域３４とトランジスタ３２が形成された後、コンタクト３５は、バルク基板３０Ａに定義されたドープ領域３４に電気的接続を与えるために形成することができる。Ｐ型ドープ領域３４のみがバルク基板３０Ａに形成されなくてはならない場合も、同様のプロセスフローを用いることができる。
ダイ３１又は基板３０における種々の場所において、Ｎ型とＰ型双方のドープ領域３４が形成されなくてはならない事例において、Ｎ型又はＰ型イオン注入ステップから適切な領域を遮断するために種々のマスク層を用いることができる。前述の場合、絶縁領域３４は、埋め込み層３０Ｂを貫通してイオンを注入することによって形成され得るか、又は、埋め込み層３０Ｂの形成される前にバルク基板３０Ａにイオンを注入することによって形成され得る。
本発明は、集積回路デバイスの少なくとも幾つかの形態における動作特性を力学的にコントロールするために利用され得る。例えば、近代的なマイクロプロセッサは、おおよそ３千万のトランジスタで構成され得る。しかし、少なくとも幾つかの形態においては、いずれの時点においても、動作中となっているトランジスタ、即ちスイッチングオン、オフしているトランジスタは百万又はそれ以下である。それ故、トランジスタの動作周波数又は切り替え速度を向上することが重要であり得る。同時に、動作していないトランジスタの漏れ電流を削減すること望ましいであろう。これは、種々のトランジスタを分離することによって、又、本文に開示された方法と構造を利用することによって実現し得る。
例えば、図２に示されたドープ領域３４がＮ型ドーパント材料でドープされ、トランジスタ３２がＰＭＯＳトランジスタである、一実施形態において、正電圧（＋ＶＡ）をＮ型ドープ領域３４に印加することは、ＰＭＯＳトランジスタ３２の閾値電圧（ＶＴ）を増やす傾向がある。言い換えると、これは、ＰＭＯＳトランジスタデバイスの漏れ電流を削減する傾向がある。そうした制御性は、少なくともある期間、集積回路デバイスの多くのＰＭＯＳトランジスタが非動作状態（nonactive）になる場合、かなり重要であり得る。勿論、本文を完全に読み終えた後、当業者であれば、Ｎ型ドープ領域３４に印加された正電圧（＋ＶＡ）は、ドレイン電圧（Ｖｄｄ）に対して正電圧であることが理解されよう。
一方で、負電圧（-ＶA）をＮ型ドープ領域３４に印加することは、Ｎ型ドープ領域３４上に形成されたＰＭＯＳトランジスタ３２の閾値電圧（ＶＴ）を小さくする傾向がある。言い換えれば、これは、ＰＭＯＳトランジスタ３２の切り替え周波数を増やす傾向がある。完成した集積回路の最終的なパフォーマンスレベルに関連してクリティカルパスとなっているか、又は、多くのＰＭＯＳトランジスタがアクティブである場合に、このタイプのコントロールが望ましい。
図２に示されたドープ領域３４がＰ型ドーパント材料でドープされ、トランジスタ３２はＮＭＯＳトランジスタである場合の事例において、正電圧（＋ＶＡ）を印加することは、ＮＭＯＳトランジスタの閾値電圧（ＶＴ）を削減する傾向がある。結果として、ＮＭＯＳトランジスタ３２は、比較的高速の切り替え速度を顕示する傾向がある。負電圧（-ＶA）をＰ型ドープ領域３４に印加することは、Ｐ型ドープ領域３４上に形成されたＮＭＯＳトランジスタ３２の閾値電圧（ＶＴ）を増やす傾向がある。言い換えれば、これは、ＮＭＯＳトランジスタ３２のオフステートの漏れ電流を削減する傾向があるのである。
一実施形態において、ＰＭＯＳ形式のトランジスタのみがＮ型ドープ領域３４に形成され、ＮＭＯＳデバイスのみがＰ型ドープ領域３４に形成される。ＰＭＯＳ及びＮＭＯＳデバイスの双方を含む電気的回路を（示されていないが）妥当な配線によって更に形成してもよい。しかし、場合によっては、ＰＭＯＳ及びＮＭＯＳデバイスの双方は、単一のドープ領域３４に形成され得る。例えば、Ｐ型ドープ領域３４に形成された過半数のトランジスタ３２がＮＭＯＳデバイスで、残りのデバイスがＰＭＯＳデバイスの場合である。この事例では、印加電圧（±ＶＡ）を、上述された方法によりＰ型ドープ領域３４上に形成されたＮＭＯＳトランジスタ３２をコントロールするためにＰ型ドープ領域３４に印加してもよい。ドープ領域３４に印加された正電圧（＋ＶＡ）によりＰ型ドープ領域３４上に形成されたＰＭＯＳデバイスの閾値電圧（ＶＴ）が高くなる傾向があると信じられ、かつ、印加された負電圧（-ＶA）によりＰＭＯＳデバイスの閾値電圧（ＶＴ）が低くなる傾向があるということも考えられる。しかし、Ｐ型ドープ領域３４上に形成されたＰＭＯＳトランジスタに関連して実現され得る動作上の有効性は、印加された電圧（±ＶＡ）に起因してＰＭＯＳトランジスタの仕事関数が増えることに比較して、わずかなオフセットに過ぎないと信じられる。Ｎ型ドープ領域３４に形成されたＮＭＯＳデバイスに関しても、同様な理由が当てはめられる。
印加された電圧（ＶＡ）の大きさと極性は、具体的なデバイスにより変化し得る。概して、デバイスの印加電圧（ＶＡ）は、包括的には、デバイスのプラスマイナスのドレイン電圧、即ち±Ｖｄｄの範囲内に含まれる電圧である。より特定的な一実施例として、Ｖｄｄ＝1.2Ｖである場合、正印加電圧（＋ＶＡ）は、おおよそ＋0.6〜＋0.8ボルトの範囲となり得、一方、負印加電圧（−ＶＡ）は、おおよそ−0.6〜−0.8ボルトの範囲であり得る。加えて、印加電圧（ＶＡ）の大きさは、デバイス形式の問題、即ちＮＭＯＳであるか、ＰＭＯＳであるかにより変化し得る。しかし、これらの例示的な電圧レベルは、代表的なものに過ぎず、従って添付された請求項に表現された範囲以外で、本発明を制限するものではない。
本発明の実行を通して、集積回路製品における種々のトランジスタ３２の閾値電圧（ＶＴ）は、集積回路製品に形成された１つ以上のドープ領域に電圧（±ＶＡ）を印加することによって、力学的にコントロールされてよいし、それによって集積回路製品の電気的特性のコントロールを可能にする。この性能は、多くの点で要請されている。例えば、モバイルコンピュータアプリケーション及び電気通信アプリケーションのような多少の製品アプリケーションにおいて、漏れ電流と電力消費を小さくすることが最重要課題となっている。これらの状況において、最終的なコンシューマプロダクトを製造するために利用される、例えば、マイクロプロセッサ、デジタルプロセッサ、ＡＳＩＣ等の完成した集積回路製品の一部である種々のトランジスタの若干又のすべての閾値電圧（ＶＴ）は、比較的高い数値に増やしてよいし、設定してよい。それによってそのような漏れ電流と意に反する電力消費を削減するためである。反対に、例えば、ハイエンドサーバ、ワークステーション、デスクトップコンピュータ等のような動作パフォーマンスが最重要課題となる場合、結果として生じる集積回路製品を含むトランジスタの若干又はすべての閾値電圧（ＶＴ）は、小さくして、比較的低レベルに設定されてよい。それによって、特定の集積回路製品の動作周波数又は動作速度を増やすためである。
一実施形態において、一以上のドープ領域３４に印加されるべき印加電圧（±ＶＡ）は、最終的なコンシューマプロダクトに要求された動作特性に基づき、製造業者によって判断されてよい。例えば、正規の機器製造業者（ＯＥＭ）は、例えば、マイクロプロセッサ、デジタル信号プロセッサ、アプリケーション仕様集積回路、メモリアレイ等のような集積回路製品が、ハイエンドサーバ、携帯電話、ポータブルコンピュータ等のようなコンシューマプロダクトに内蔵されるように提供されてよい。例えば、ポータブルコンピュータ等のような最終的なコンシューマプロダクトに要求されたパフォーマンス特性に基づき、ＯＥＭは、要請された特性を顕示する傾向があるように集積回路製品のある要素を一緒に融合させてよい。例えば、デジタル信号プロセッサ（ＤＳＰ）がモバイル電話アプリケーションのために充て得るような事例において、ＯＥＭは、要請された電圧（±ＶＡ）が要請されたドープ領域３４に印加されるようにＤＳＰに融合してよいし、又は配線してよい。それによって、ＤＳＰを含むトランジスタ３２の若干又はすべてに低い漏れ電流と低電力消費を顕示することを発生させる。
もう一つの例として、高レベルのパフォーマンスサーバのＯＥＭは、要請された電圧（±ＶＡ）が、要請されたドープ領域３４に１以上のマイクロプロセッサ又はＡＳＩＣ等のトランジスタ３２の若干又はすべてにサーバ内でかなり高速度特性を顕示することを生じさせるためにマイクロプロセッサに融合してよいし、配線してよい。そのような性能は、要請された電気的特性を顕示するコンシューマプロダクトを提供することにおいて比較的高い柔軟性をもって提供し、製品の種々の形式に関して消費者の需要において、改変に適応するために比較的高水準の柔軟性でＯＥＭに提供し得る。適切な電圧（ＶＡ）が、集積回路製品における適切なドープ領域３４に印加されてよいように集積回路製品に融合し、又は配線するために利用される物理学上のステップは、当業者にとって、周知である。
もう一つの実施形態において、本発明は、例えば、マイクロプロセッサ、ＤＳＰ等のような集積回路製品を含むトランジスタの若干又はすべての閾値電圧（ＶＴ）は、集積回路製品及び／又は完了した消費者デバイスの電流動作状況に基づき、コントロールされてよいし、種々の変化に富むことが可能である、集積回路製品を形成するための方法に向けられたものである。即ち、集積回路製品内の１以上のドープ領域３４に印加される電圧（±ＶＡ）は、集積回路製品及び／又は完了した消費者デバイスの電流動作状況に基づき、種々に変更、コントロールしてよい。例えば、ポータブルコンピュータの事例において、コンピュータが使用されていないとき、電圧（±ＶＡ）は、例えば、集積回路製品の漏れ電流及び電力消費が削減されるように、マイクロプロセッサのような集積回路製品内に種々のドープ領域３４上に形成された（ＮＭＯＳ及び／又はＰＭＯＳデバイスの）トランジスタ３２の閾値電圧（ＶＴ）を増やすために印加されてよいし、それによって、バッテリー源を節約する。代替例としてアプリケーションプログラムは、実際、ポータブルコンピュータ上、少なくとも予め選択された若干のアクティビティレベル上で実行されている間、集積回路製品のドープ領域３４の若干又はすべてに印加された電圧（±ＶＡ）は、ドープ領域３４に形成されたトランジスタ３２の若干又はすべての閾値電圧（ＶＴ）は、削減されてよいし、それによって、集積回路製品の動作周波数と完成した消費者デバイスの速度を増やす傾向になる。即ち、この実施形態において、完成した消費者デバイスと完成した消費者デバイスにおける集積回路製品の要請された電気的パフォーマンスが、例えば、ポータブルコンピュータ、ハイエンドサーバ、デスクトップコンピュータ、携帯電話等の完成した消費者デバイスのリアルタイム又はリアルタイムに近い動作特性に基づき、製品を種々に変更することができる。
更なる詳細のアルゴリズムが、このコンテキストでも実行されてよい。例えば、上述したポータブルコンピュータ事例において、印加された電圧（±ＶＡ）は、例えば、マイクロソフト社の「ワード」のようなアプリケーションが起動していることを感知し、又は判断したとき、ポータブルコンピュータの速度を増やすように調整されている。しかし、状況によっては、“高レベルのパフォーマンス”動作モードを選択することを回避することが求められてよい。例えば、ポータブルコンピュータのバッテリーに残っている電源が低い場合は、ポータブルコンピュータを“高レベルのパフォーマンス”モードに構築され得ないように、コントロールアルゴリズムを構成してもよい。
図５は、本発明が実施された例示的なシステム６０の概略的なブロック図を表している。ここに示されるようにシステム６０は、完成されたコンシューマプロダクト６６の一部である集積回路製品６４に動作的に結合している、コントローラ６２で構成されている。複数のドープ領域３４は、概略的に図５にも描かれている。集積回路製品６４は、例えば、マイクロプロセッサ、ＤＳＰ、ＡＳＩＣ、メモリアレイ、ロジックデバイス等のような集積回路デバイスの広範囲の様々な多様性を表現することを意図している。それ故、添付された請求項の範囲に明りょうに限定されていない限り、集積回路製品６４の特定の形式により本発明を制限すべきではない。加えて、単一の集積回路製品６４が、図５に描かれているが、コンシューマプロダクト６６内に常駐する１以上のそのような集積回路製品を表現したものであることが理解されなくてはならない。
図５に示されているコンシューマプロダクト６６は、例えば、パーソナルコンピュータ、サーバ、モバイル電話、ポータブルコンピュータデジタルカメラ等のような集積回路製品６４を用いる製品のいずれの形式をも表現している。それ故、本発明に利用されたコンシューマプロダクトの特定の形式は、添付された請求項の範囲に明りょうに限定されていない限り、何ら制限をうけるものではない。
概して、コントローラ６２は、コンシューマプロダクト６６内における集積回路製品６４の動作アクティビティ（operational activity）を検出するためのものか、あるいはこの動作アクティビティが入力を受けるためのものである。集積回路製品６４のアクティビティの感知されたレベル又は探知されたレベルに基づき、コントローラ６２は、集積回路製品６４の電気的パフォーマンス特性、即ち、パフォーマンスモードを、集積回路製品６４の感知されたアクティビティレベルに最も適合するパフォーマンスレベルに調整するために電源から集積回路製品６４に形成された１つ以上ドープ領域３４に、適切な電圧（±ＶＡ）を印加し得る。例えば、集積回路製品６４がマイクロプロセッサである例示的な事例において、コントローラ６２は、一定時間、マイクロプロセッサがアクセスし、又は命令を実行するために要した回数を検出し（又は入力され）得る。（用いられている特定の集積回路製品と特定のアプリケーションに拠り種々に変化し得る）様々なコントロールルールに基づき、コントローラ６２は、検出されたアクセス率が予め選択された限度を超えた場合、集積回路製品６４を“高レベルのパフォーマンス”動作モードに切り替え得る。これを満たすためにコントローラ６２は、集積回路製品６４における少なくとも１つのドープ領域３４に適切な印加電圧（±ＶＡ）を印加されるように指示する命令を実行し得る。マイクロプロセッサのアクセス率が予め選択されたある制限より下の範囲にある場合、コントローラ６２は、集積回路製品６４が“電源セーブ”になるように少なくとも１つのドープ領域３４に適切に印加される電圧（±ＶＡ）を調整し得る。
コントローラ６２によって取られる動作は、ハードウェア又はソフトウェア、又は２つの組み合わせによって実現され得る。例示的な実施形態において、コントローラ６２は、ロジック回路の集合体であり、本文に記載された機能を実装するために適切なソフトウェアを処理することが可能なものである。即ち、コントローラ６２は、求められた動作モードを検出することが可能であり、ドープ領域３４に求められた動作モードを実現するために求められる動作モードを実現するために適切なバイアス（±ＶＡ）を調整することが可能である。この実施形態において、コントローラ６２は、集積回路製品６４の一部として示されている。しかし、他の実施形態も可能である。例えば、コントローラ６２は、コンシューマプロダクト６６内の（図示されていない）分離集積回路、即ち、コントローラチップセット又は同様のものの一部であり得る。同様に電源６８は、集積回路製品６４の一部として描かれている。しかし、当業者であれば、電源６８は、外部ソース又はジェネレータで有り得ることを認識できるであろう。
本発明の一部及びこれに対応する詳細な説明の記載は、ソフトウェア、又はコンピュータメモリのデータビットの動作のアルゴリスムと象徴的な表現の用語によって表されている。これらの記載と表現は、当業者によって他の当業者に効果的に業務の内容を伝達するために用いられているものである。本文に用いられ、又、概して用いられる用語としてのアルゴリズムは、求められた結果を満たすステップの首尾一貫したシーケンスであると考えられる。このステップは、これらの求められる物理的な数量の物理的な操作である。通常、必ずしもというわけではないが、これらの数量は、記録され、転送され、結合され、比較され、さもなくば、操作されることが可能な、光学的、電気的、又は磁気的な信号の形式を取る。これらの信号をビット、数値、要素、信号、特徴、用語、数、又は同様なもので表することは、主に慣用的に、利便性があると証明されているものである。
しかし、これらすべての及び同様の用語は、適切な物理的な数量に関連し、単にこれらの数量に適用される利便的な標示である。特定的な記載がない限り、又、本文の記載から明らかであるように“プロセッシング（processing）”又は“コンピューティング（computing）”又は“計算する（calculating）”又は“判断する（determining）”又は“標示する（displaying）”又は同様のような用語は、コンピュータシステムメモリ又はレジスタ又は他のそのような情報記録デバイス、伝送又はディスプレイデバイス内にコンピュータのレジスタ及びメモリ内の物理的、電子的数量として表現されたデータを他の同様に表現されたデータとして操作し、変換するコンピュータシステム、又は同様の電子コンピュータデバイスの動作とプロセスに言及している。
本発明は、基板３０上に形成された複数のトランジスタ３２を有するＳＯＩ基板３０の形成と、ドープ領域３４に形成された複数のトランジスタ３２の少なくとも幾つかの（複数の）閾値電圧を種々に変化させ、又はコントロールするための手段に向けられたものである。開示された実施形態において、トランジスタ３２の閾値電圧をコントロールするための手段は、ドープ領域３４とコンタクト３５を含む。
本発明は、概して、ＳＯＩ基板のバルク基板上のドープ領域に形成されたトランジスタの動作特性をコントロールするためにＳＯＩ基板のバルク基板上にドープ領域と、同様のものを含む集積回路デバイスを形成するための種々の方法を目的とするものである。
一実施形態によると、この方法は、活性層、埋め込み層及びバルク基板で構成されたＳＯＩ基板を形成する過程と、ドープ領域上におけるＳＯＩ基板に複数のトランジスタと、ドープ領域にコンタクトを形成する過程を含む。更なる実施形態において、この方法は、複数のトランジスタの少なくとも１の閾値電圧を種々に変化させるためにドープ領域に電圧を印加する過程を含む。もう１つの例示的な実施形態によると、ドープ領域３４の複数のトランジスタは、単一の製品ダイによって定義される領域にバルク基板３０Ａに形成され、複数のトランジスタ３２が、ドープ領域３４の各々に形成される。本文に記載されたように、ドープ領域上に形成された１つ以上のトランジスタ３２の動作特性を種々に変化させるために様々な電圧が、１以上のドープ領域３４に印加されてよい。
もう１つの実施形態によると、この方法は、少なくとも１つの集積回路製品で構成されているコンシューマプロダクトを形成する過程を含み、この集積回路製品は、ＳＯＩ基板のバルク基板に形成されたドープ領域上のＳＯＩ基板の活性層に形成された複数のトランジスタで構成され、前述のドープ領域は活性層の下に形成され、集積回路製品のアクティビティレベルを感知し、電圧の大きさと極性をドープ領域に印加し、印加された電圧の前述の大きさと極性は、集積回路製品の感知されたアクティビティレベルに基づいて判断される。
本発明が、本開示から利益を有する当業者にとって、異なるが均等であることが明りょうである方法で改変及び実施され得るので、上述した特定の実施形態は、説明目的のためのみのものである。例えば、上述されたプロセスステップは、異なる手順で実行される場合がある。更に、請求項で限定された範囲以外で、本文に示した構成又は設計の詳細に制限されることは意図されていない。上述した特定の実施形態は、改変又は修正可能であり、そうした改変の全部は、本発明の趣旨の範囲内にあると考えられる。従って、本文に求められる保護は、請求の範囲に記載されたとおりである。
従来技術に従ったＳＯＩ基板に形成された半導体デバイスの断面図である。 ドープ領域がＳＯＩ基板のバルク基板に形成された、本発明の一実施形態を示す断面図である。 多重のドープ領域を有する中に形成されたダイの一実施例の平面図である。 多重のドープ領域がＳＯＩ基板のバルク基板に形成された本発明のもう１つの一実施形態の断面図である。 本発明に従って実施され得るコンシューマプロダクトの一実施例の概略図である。

Claims (24)

  1. 活性層３０Ｃ、埋め込み絶縁層３０Ｂ、及びバルク基板３０Ａを含むＳＯＩ基板３０を用意し、
    前記活性層３０Ｃの下における前記バルク基板３０Ａ上にドープ領域３４を形成し、
    前記ＳＯＩ基板３０の前記ドープ領域３４上のエリアに複数のトランジスタ３２を形成し、
    コンタクト３５を前記ＳＯＩ基板３０を通じて前記ドープ領域３４に形成する、方法であって、
    前記バルク基板３０Ａにおける前記ドープ領域３４は、前記活性層３０Ｃ及び前記埋め込み絶縁層３０Ｂを通じ、かつ前記ドープ領域３４を越えて前記バルク基板３０Ａに伸長している絶縁領域３６によって形成されている、方法。
  2. 前記複数のトランジスタ３２のうち少なくとも一つの閾値電圧を変化させるように、前記ドープ領域３４に電圧を印加する、
    請求項１記載の方法。
  3. 前記活性層３０Ｃと前記ドープ領域３４とは同じドーパント形式でドープされる、
    請求項１記載の方法。
  4. 前記活性層３０Ｃと前記ドープ領域３４とは異なるドーパント形式でドープされる、
    請求項１記載の方法。
  5. 前記ＳＯＩ基板３０上の前記ドープ領域３４上のエリアへの複数のトランジスタ３２の形成では、前記ＳＯＩ基板３０上の前記ドープ領域３４上のエリアに複数のＮＭＯＳ及びＰＭＯＳトランジスタ３２を形成する、
    請求項１記載の方法。
  6. 前記ドープ領域３４は、Ｎ型ドーパント材料でドープされ、前記複数のトランジスタ３２の過半数は、ＰＭＯＳトランジスタである、
    請求項１記載の方法。
  7. 前記ドープ領域３４は、Ｐ型ドーパント材料でドープされ、及び前記複数のトランジスタ３２の過半数は、ＮＭＯＳトランジスタである、
    請求項１記載の方法。
  8. 前記ドープ領域３４は、Ｎ型ドーパント材料でドープされ、及び前記複数のトランジスタ３２は、ＰＭＯＳトランジスタのみで構成されている、
    請求項１記載の方法。
  9. 前記ドープ領域３４は、Ｐ型ドーパント材料でドープされ、及び前記複数のトランジスタ３２は、ＮＭＯＳトランジスタのみで構成されている、
    請求項１記載の方法。
  10. 前記バルク基板３０Ａへのドープ領域３４の形成では、前記バルク基板３０Ａに複数のドープ領域３４を形成する、
    請求項１記載の方法。
  11. 前記バルク基板３０Ａへのドープ領域３４の形成では、前記ドープ領域３４を形成するためにイオン注入プロセスを実行する、
    請求項１記載の方法。
  12. 前記バルク基板３０Ａにドープ領域３４を形成する過程は、１e １ 4 ions/cm ２ 〜１e １ 6 ions/cm ２ のドーパント量で、ドーパント材料のイオン注入プロセスを実行する過程を含む、
    請求項１記載の方法。
  13. 前記バルク基板３０Ａへのドープ領域３４の形成では、更に、製品ダイによって限定されるエリアにおける前記バルク基板３０Ａに複数のドープ領域３４を形成し、かつ、
    複数のトランジスタ３２が前記複数のドープ領域３４の各々に形成される、
    請求項１記載の方法。
  14. 複数のドープ領域３４の形成では、少なくとも一つのＮ型領域３４と、少なくとも一つのＰ型領域３４と、を含む、
    請求項１３記載の方法。
  15. 更に、コンタクト３５を前記複数のドープ領域の各々に形成する、
    請求項１３記載の方法。
  16. 前記複数のトランジスタ３２は、少なくとも幾つかのＰＭＯＳトランジスタで構成され、前記ドープ領域３４は、Ｎ型ドーパント材料でドープされ、
    前記トランジスタ３２のうち少なくとも１つの閾値電圧を変化させるための前記ドープ領域３４に電圧の印加では、少なくとも幾つかの前記ＰＭＯＳトランジスタの前記閾値電圧を増やすために前記Ｎ型ドープ領域に正電圧を印加する、
    請求項２記載の方法。
  17. 前記複数のトランジスタ３２は、少なくとも幾つかはＮＭＯＳトランジスタで構成され、かつ、前記ドープ領域３４はＰ型ドーパント材料でドープされ、前記トランジスタ３２のうち少なくとも一つの閾値電圧を変化させるための前記ドープ領域３４への電圧の印加では、少なくとも幾つかの前記ＮＭＯＳトランジスタの前記閾値電圧を小さくするために前記Ｐ型ドープ領域に正電圧を印加する過程を含む、
    請求項２記載の方法。
  18. 前記複数のトランジスタ３２は、少なくとも幾つかはＰＭＯＳトランジスタで構成され、かつ、前記ドープ領域３４はＮ型ドーパント材料でドープされ、前記トランジスタ３２のうち少なくとも一つの閾値電圧を変化させるための前記ドープ領域３４への電圧の印加では、少なくとも幾つかの前記ＰＭＯＳトランジスタの前記閾値電圧を小さくするために前記Ｎ型ドープ領域に負電圧を印加する過程を含む、
    請求項２記載の方法。
  19. 前記複数のトランジスタ３２は、少なくとも若干のＮＭＯＳトランジスタで構成され、及び前記ドープ領域３４は、一Ｐ型ドーパント材料でドープされ、トランジスタの少なくとも１の閾値電圧を種々に変化させるために、前記ドープ領域に電圧を印加する過程は、少なくとも若干の前記ＮＭＯＳトランジスタの前記閾値電圧を増やすために前記Ｐ型ドープ領域に負電圧を印加する過程を含む、
    請求項２記載の方法。
  20. 少なくとも一つの集積回路製品で構成されたコンシューマプロダクト６４を用意し、前記集積回路製品は、ＳＯＩ基板のバルク基板３０Ａに形成されたドープ領域３４上の活性層３０Ｃに形成された複数のトランジスタ３２を含み、前記ドープ領域３４は、前記活性層３０Ｃの下に形成され、
    前記集積回路製品６４のアクティビティレベルを検出し、
    前記ドープ領域３４に所定の大きさ及び極性の電圧を印加し、前記印加された電圧の大きさと極性は、前記集積回路製品６４の前記検出されたアクティビティレベルに基づいて判断される、方法であって、
    前記バルク基板３０Ａにおける前記ドープ領域３４は、前記活性層３０Ｃ及び埋め込み絶縁層３０Ｂを通じ、かつ前記ドープ領域３４を越えて前記バルク基板３０Ａに伸長している絶縁領域３６によって形成されている、方法。
  21. 前記コンシューマプロダクトの用意においては、パーソナルコンピュータ、携帯コンピュータ、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント、及びワイヤレスインタラクト機器のうち少なくとも一つが用意される、
    請求項２０記載の方法。
  22. 前記集積回路製品６４は、マイクロプロセッサ、デジタル信号プロセス、アプリケーション仕様集積回路製品、メモリトレイ及びロジックデバイスの少なくとも一つを含む、
    請求項２０記載の方法。
  23. 前記集積回路製品６４のアクティビティレベルの検出では、前記集積回路製品が意図された機能の実行レートを検出する、
    請求項２０記載の方法。
  24. 前記所定の大きさ及び極性の電圧のドープ領域３４への印加では、前記印加された電圧の大きさと極性が前記集積回路製品６４の前記感知されたアクティビティレベルに基づいて判断され、前記ドープ領域３４に形成された前記複数のトランジスタ３２の少なくとも一つの閾値電圧を変化させるような大きさ及び極性を有する電圧を前記ドープ領域３４に印加し、前記印加された電圧の前記大きさと極性とは、前記集積回路製品の前記検出されたアクティビティレベルに基づいて判断される、
    請求項２０記載の方法。
JP2004512202A 2002-06-11 2003-05-28 Ｓｏｉデバイスにおけるドープ領域の形成方法 Expired - Fee Related JP4600811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/167,184 US7129142B2 (en) 2002-06-11 2002-06-11 Method of forming doped regions in the bulk substrate of an SOI substrate to control the operational characteristics of transistors formed thereabove, and an integrated circuit device comprising same
PCT/US2003/017918 WO2003105232A1 (en) 2002-06-11 2003-05-28 Dopen region in an soi substrate

Publications (3)

Publication Number Publication Date
JP2005536037A JP2005536037A (ja) 2005-11-24
JP2005536037A5 JP2005536037A5 (ja) 2010-09-16
JP4600811B2 true JP4600811B2 (ja) 2010-12-22

Family

ID=29710834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004512202A Expired - Fee Related JP4600811B2 (ja) 2002-06-11 2003-05-28 Ｓｏｉデバイスにおけるドープ領域の形成方法

Country Status (8)

Country Link
US (2) US7129142B2 (ja)
EP (1) EP1514310A1 (ja)
JP (1) JP4600811B2 (ja)
KR (1) KR20050010897A (ja)
CN (1) CN1659710B (ja)
AU (1) AU2003240570A1 (ja)
TW (2) TWI376034B (ja)
WO (1) WO2003105232A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729481B2 (en) * 2005-10-28 2010-06-01 Yahoo! Inc. User interface for integrating diverse methods of communication
JP2007180402A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置及びその製造方法
US7414289B2 (en) * 2006-07-17 2008-08-19 Advanced Micro Devices, Inc. SOI Device with charging protection and methods of making same
US7756936B2 (en) * 2007-02-23 2010-07-13 Yahoo! Inc. User interface for transitioning between chat and email
US10452763B2 (en) * 2007-03-08 2019-10-22 Oath Inc. Autocomplete for integrating diverse methods of electronic communication
JP5057804B2 (ja) * 2007-03-12 2012-10-24 株式会社東芝 半導体装置
JP4984179B2 (ja) * 2009-02-06 2012-07-25 ソニー株式会社 半導体装置
US7843005B2 (en) * 2009-02-11 2010-11-30 International Business Machines Corporation SOI radio frequency switch with reduced signal distortion
DE102009042514B4 (de) * 2009-09-22 2014-07-10 Texas Instruments Deutschland Gmbh Verfahren und Vorrichtung mit SOI-Substratdotierung
US9059319B2 (en) * 2010-01-25 2015-06-16 International Business Machines Corporation Embedded dynamic random access memory device and method
US8227304B2 (en) 2010-02-23 2012-07-24 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer
JP5635680B2 (ja) * 2011-03-29 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8816470B2 (en) * 2011-04-21 2014-08-26 International Business Machines Corporation Independently voltage controlled volume of silicon on a silicon on insulator chip
US8664050B2 (en) * 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
JP2015173227A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体スイッチ及び半導体基板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339422A (ja) * 1989-07-07 1991-02-20 Sumitomo Metal Ind Ltd 深絞り性に優れた熱延鋼板の製造法
US4996575A (en) * 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JPH0832040A (ja) 1994-07-14 1996-02-02 Nec Corp 半導体装置
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
DE4441724A1 (de) 1994-11-23 1996-05-30 Siemens Ag SOI-Substrat
JP3462301B2 (ja) 1995-06-16 2003-11-05 三菱電機株式会社 半導体装置及びその製造方法
KR970008576A (ko) * 1995-07-07 1997-02-24 에프. 피. 터핀 Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
US6218703B1 (en) * 1995-07-23 2001-04-17 Ricoh Company, Ltd. Semiconductor device with control electrodes formed from semiconductor material
US5753958A (en) * 1995-10-16 1998-05-19 Sun Microsystems, Inc. Back-biasing in asymmetric MOS devices
JPH09139422A (ja) 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
US5573962A (en) * 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
JP3376204B2 (ja) * 1996-02-15 2003-02-10 株式会社東芝 半導体装置
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
JPH1041511A (ja) * 1996-07-19 1998-02-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置ならびにその製造方法
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
JPH1140811A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
US5869359A (en) * 1997-08-20 1999-02-09 Prabhakar; Venkatraman Process for forming silicon on insulator devices having elevated source and drain regions
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
JP2001527293A (ja) 1997-12-19 2001-12-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バルクｃｍｏｓアーキテクチャと互換性のあるシリコン・オン・インシュレータ構成
US6172402B1 (en) * 1998-06-04 2001-01-09 Advanced Micro Devices Integrated circuit having transistors that include insulative punchthrough regions and method of formation
US6100567A (en) * 1998-06-11 2000-08-08 Sun Microsystems, Inc. Tunable threshold SOI device using back gate and intrinsic channel region
US6074920A (en) * 1998-08-26 2000-06-13 Texas Instruments Incorporated Self-aligned implant under transistor gate
JP3408762B2 (ja) * 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
JP2000243967A (ja) * 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
JP3174852B2 (ja) * 1999-03-05 2001-06-11 東京大学長 しきい値電圧を制御しうるｍｏｓトランジスタを有する回路及びしきい値電圧制御方法
US6410394B1 (en) * 1999-12-17 2002-06-25 Chartered Semiconductor Manufacturing Ltd. Method for forming self-aligned channel implants using a gate poly reverse mask
US6287901B1 (en) * 2000-01-05 2001-09-11 International Business Machines Corporation Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors
JP3547361B2 (ja) * 2000-03-31 2004-07-28 株式会社東芝 半導体装置
JP3762856B2 (ja) * 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
US6479862B1 (en) * 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
TWI288472B (en) 2001-01-18 2007-10-11 Toshiba Corp Semiconductor device and method of fabricating the same
JP2002237575A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
US6492244B1 (en) * 2001-11-21 2002-12-10 International Business Machines Corporation Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI303103B (en) 2008-11-11
CN1659710A (zh) 2005-08-24
TWI376034B (en) 2012-11-01
AU2003240570A1 (en) 2003-12-22
TW200836343A (en) 2008-09-01
CN1659710B (zh) 2011-11-30
TW200400637A (en) 2004-01-01
US20030228722A1 (en) 2003-12-11
US7129142B2 (en) 2006-10-31
JP2005536037A (ja) 2005-11-24
KR20050010897A (ko) 2005-01-28
EP1514310A1 (en) 2005-03-16
US7335568B2 (en) 2008-02-26
US20070015322A1 (en) 2007-01-18
WO2003105232A1 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US7335568B2 (en) Method of forming doped regions in the bulk substrate of an SOI substrate to control the operational characteristics of transistors formed thereabove, and an integrated circuit device comprising same
JP4361807B2 (ja) Ｓｏｉデバイス、その製造方法
JP4470011B2 (ja) ゲート電極を備えたトランジスタを有するデバイス及びその形成方法
CN102640269B (zh) 电子装置和系统及其制造和使用方法
US7432136B2 (en) Transistors with controllable threshold voltages, and various methods of making and operating same
JP2005522034A (ja) 複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法
JP2007519239A (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
US6989569B1 (en) MOS transistor with a controlled threshold voltage
US20090011581A1 (en) Carbon controlled fixed charge process
JP2005528797A (ja) バルクシリコン基板中に、強化された（ｅｎｈａｎｃｅｄ）セルフアラインの絶縁領域を有するＳＯＩ半導体デバイスを製造する方法
US6541321B1 (en) Method of making transistors with gate insulation layers of differing thickness
US20180358272A1 (en) Methods, apparatus and system for threshold voltage control in finfet devices
US20040207011A1 (en) Semiconductor device, semiconductor storage device and production methods therefor
US6825535B2 (en) Field effect transistor formed on SOI substrate
CN104037071A (zh) 利用氟掺杂技术形成集成电路系统的方法
JP2006164998A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100604

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees