CN104037071A - 利用氟掺杂技术形成集成电路系统的方法 - Google Patents
利用氟掺杂技术形成集成电路系统的方法 Download PDFInfo
- Publication number
- CN104037071A CN104037071A CN201410079169.0A CN201410079169A CN104037071A CN 104037071 A CN104037071 A CN 104037071A CN 201410079169 A CN201410079169 A CN 201410079169A CN 104037071 A CN104037071 A CN 104037071A
- Authority
- CN
- China
- Prior art keywords
- fluorine
- grid structure
- technique
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 229910052731 fluorine Inorganic materials 0.000 title claims abstract description 45
- 239000011737 fluorine Substances 0.000 title claims abstract description 44
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 239000007943 implant Substances 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 15
- 150000002221 fluorine Chemical class 0.000 claims description 11
- NRCKPUWWRHKANR-UHFFFAOYSA-N [O].[N].[Si].[Hf] Chemical compound [O].[N].[Si].[Hf] NRCKPUWWRHKANR-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010380 TiNi Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及利用氟掺杂技术形成集成电路系统的方法，提供一种用于形成半导体装置的方法，其包含下列步骤：提供栅极结构于半导体基板的有源区中，其中该栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层，形成邻近该栅极结构的侧壁间隔体，以及之后，执行氟植入工艺。也提供一种用于形成CMOS集成电路结构的方法，其包含下列步骤：提供有第一有源区及第二有源区的半导体基板，形成第一栅极结构于该第一有源区中以及第二栅极结构于该第二有源区中，其中每个栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层，形成邻近该第一及该第二栅极结构的每一个的侧壁间隔体，以及之后，执行氟植入工艺。
Description
技术领域
本发明大体有关于集成电路，且更特别的是，有关于用氟植入形成集成电路的方法。
背景技术
多数当今集成电路(IC)是用多个互连场效晶体管(FETS)实作，也被称为金属氧化物半导体场效晶体管(MOSFET)或简称MOS晶体管。当今集成电路通常用形成于有给定表面积的芯片上的数百万个MOS晶体管实作。
在MOS晶体管中，流动通过沟道(形成于MOS晶体管的源极及漏极之间)的电流经由通常配置于沟道区上方的栅极控制，这与所考量的是PMOS晶体管还是NMOS晶体管无关。为了控制MOS晶体管，施加电压至栅极的栅极电极，以及在外加电压大于阈值电压时有电流流动通过沟道，这非平凡地取决于晶体管的性质，例如大小、材料等等。
为了建造有更多晶体管及更快半导体装置的集成电路，半导体技术的研发已针对超大规格集成电路(ULSI)，这导致IC的尺寸不断减少，因此，MOS晶体管有减少的尺寸。在当今半导体技术中，微电子装置的最小特征尺寸已逼近深次微米规范(deep submicron regime)以便持续地满足更快及更低耗电微处理器及数字电路的需求以及大体对于有改良高能量效率的半导体装置结构的需求。一般而言，由线或空间的宽度或长度尺寸来表示关键尺寸(CD)，这已被认定为对在制造为正常运行的装置时是很重要的，而且该尺寸是决定装置效能。
结果，IC效能的继续增加以及IC尺寸持续减少到更小的尺度已提高IC结构的整合密度。不过，由于半导体装置及装置特征变得愈小及更先进，习知制造技术已被推到极限，这挑战它们在目前要求尺度做出有精确定义的特征的能力。结果，随着半导体持续地减少尺寸，开发人员会面对愈来愈多的缩放限制。
通常，设于微芯片上的IC结构是用数百万个个别半导体装置实现，例如PMOS晶体管或NMOS晶体管。由于晶体管效能至关重要地取决于数种因子，例如，阈值电压，因此很容易看出控制芯片效能的高度重要性，这需要维持个别晶体管的许多参数处于控制之下，特别是被强力缩放的半导体装置。例如，跨半导体芯片的晶体管结构的阈值电压的偏差强烈影响在制整个芯片的可靠性。为了确定跨芯片的晶体管装置有可靠的可控性，每个晶体管的阈值电压的明确调整必须保持高度的准确性。由于阈值电压已单独取决于许多因子，因此必须提供受控工艺流程用于制造可靠地符合所有这些因子的晶体管装置。
众所周知，高k金属栅极(HKMG)堆叠在先形成栅极工艺整合中对于在各种工艺流程期间所执行的加工非常敏感。特别是，在晶体管装置边缘的高k/金属栅极/硅沟道接口，堆叠组态对于氧的累积非常敏感。氧的累积可能改变功函数调整用金属层的充电，特别是在沿着栅极的边缘。这不仅在半导体装置结构的长度方向很重要，在宽度方向也一样，由于有源区及STI区域的拓朴，从有源区到描绘有源区的浅沟槽隔离(STI)角落，可能在接口上发生多晶硅线圆化。STI表示了防止形成在相邻有源区的半导体装置间的电流泄露的IC特征。由于氧的掺入，接口的充电可能改变，相应地，会诱发功函数漂移，导致阈值电压改变。此效应取决于半导体装置的宽度。宽度尺寸愈小，阈值电压的变化愈大。
图1很示意地图示半导体基板宽度(W，单位纳米)与线性阈值电压(VtLin)的关系。如图1所示，按比例缩小晶体管装置的宽度尺寸会诱发VtLin的上升(roll-up)，这常被称为“VtLin-W效应”。例如，从900纳米左右的宽度尺寸开始，缩小到72纳米，预期会有约0.1V的VtLin上升。
因此，在当前的工艺流程中，重要的是，避免在形成高k金属栅极堆叠后掺入氧的工艺以便减少掺入氧并缩小VtLin-W效应。
因此，最好以较小技术节点来提供技术以致能减少半导体装置的阈值电压的变化。
本揭示内容提供一种用以形成半导体装置的方法以及一种用于形成CMOS集成电路结构的方法而产生相应制成装置及装置结构。
发明内容
为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要确认本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
根据本揭示内容的一些方面，提供数种方法，其包含下列步骤：形成高k金属栅极结构于半导体基板表面上，以及在形成邻近该高k金属栅极结构的侧壁间隔体之后，执行氟植入工艺。
根据本揭示内容的一示范具体实施例，提供一种用于形成半导体装置的方法，该方法包含下列步骤：提供栅极结构于半导体基板的有源区中，该栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层，形成邻近该栅极结构的侧壁间隔体，以及之后，执行氟植入工艺。
根据本揭示内容的另一示范具体实施例，提供一种用于形成CMOS集成电路结构的方法，该方法包含下列步骤：提供有第一有源区及第二有源区的半导体基板，形成第一栅极结构于该第一有源区中以及第二栅极结构于该第二有源区中，每个栅极结构包含具有高k材料的栅极绝缘层、栅极金属层及栅极电极层，形成各自邻近该第一及该第二栅极结构的侧壁间隔体，以及之后，执行氟植入工艺。
附图说明
参考以下结合附图的说明可明白本揭示内容，其中类似的组件以相同的组件符号表示。
图1示意图示习知晶体管装置的宽度与线性阈值电压的关系；
图2及图3的横截面图示意图示根据本揭示内容的具体实施例的示范工艺流程；以及
图4示意图示根据本揭示内容具体实施例的晶体管装置的宽度尺寸与各个晶体管装置的线性阈值电压的图示关系。
尽管本发明容易做出各种修改及替代形式，本文仍以附图为例图示几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入由权利要求书定义的本发明精神及范畴内的所有修改、等价及替代性陈述。
具体实施方式
以下描述本发明的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，决不是本技艺一般技术人员在阅读本揭示内容后即可实作的例行工作。
此时以参照附图来描述本发明。示意图示于附图的各种结构、系统及装置仅供解释以及避免熟谙此艺者所习知的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及片语。本文没有特别定义的术语或片语(亦即，与熟谙此艺者所理解的普通惯用意思不同的定义)是想要用术语或片语的一致用法来暗示。在这个意义上，希望术语或片语具有特定的意思时(亦即，不同于熟谙此艺者所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或片语的特定定义。
集成电路(IC)可设计成有数百万个晶体管。许多IC是用也被称作场效晶体管(FET)或MOSFET的金属氧化物半导体(MOS)晶体管设计。虽然严格地说，用语“MOS晶体管”指有金属栅极电极及氧化物栅极绝缘体的装置，然而该用语在本文用来指称含有导电栅极电极(不论是金属还是其它导电材料)的任何半导体装置，该导电栅极电极位于栅极绝缘体(不论是氧化物还是其它绝缘体)上方，接着，该栅极绝缘体位于半导体基板上方。熟谙此艺者了解，MOS晶体管可制作成为P沟道MOS晶体管或PMOS晶体管以及成为N沟道晶体管或NMOS晶体管，两者可作成具有或不具有移动率增强应力特征或应变诱发特征。熟谙此艺者了解，可描述与拉伸模量有关的应力及应变。电路设计者可用带有应力及不带有应力的PMOS及NMOS晶体管混合及匹配装置类型，以利用各种装置类型的最佳特性以使它们最佳地适合所设计的电路。
在描述以下附图时，会根据本揭示内容的各种示范具体实施例，半导体装置结构及用以形成半导体装置的方法。述及工艺步骤、程序及材料应被视为设计成可向本技艺一般技术人员图解说明实施本发明方法的示范具体实施例。不过，应了解，本发明不受限于该等示范具体实施例。半导体装置及半导体装置结构的图示部份可能只包含单一MOS结构，然而熟谙此艺者会认识到，集成电路的实际实作可包含大量的这种结构。制造半导体装置及半导体装置结构的各种步骤为众所周知，因此为求说明简洁，本文只简述许多习知的步骤，或完全省略而不提供众所周知的工艺细节。
图2根据本揭示内容的一示范具体实施例图示在用于制造半导体装置的工艺期间的半导体装置结构100。半导体装置结构100形成于半导体基板110上以及包含形成于半导体基板110表面上面的栅极堆叠。
熟谙此艺者会明白，可用硅、混有锗的硅、或混有其它元素的硅提供半导体基板110，这在半导体工业常见，以及为求便于说明，以下简称为半导体基板或者是硅基板。该基板可为块硅晶圆或绝缘体上覆硅(SOI)结构。在SOI结构中，半导体基板110为用绝缘层支撑的单晶半导体材料的薄层，而绝缘层用支承基板支撑。
该栅极堆叠可包含形成于半导体基板110上的高k/金属栅极堆叠组态。熟谙此艺者明白，高k材料，例如，可为HfO2(氧化铪)、HfSiO2(硅酸铪)、ZrO2(氧化锆)或ZrSiO2(硅酸锆)或HfSiON(hafnium-siliconoxynitride，氮氧硅铪)或彼等中的两个或更多的组合。一般而言，高k材料可由电介质常数大于4的材料给出。
可提供栅极金属于该高k材料上。该栅极金属可由金属(例如，钌)、金属合金(例如，TiNi)、金属氮化物(例如，TaN、TaSiN、氮化钛、HfN)、或金属氧化物(例如，RuO2(氧化钌)、氧化铪或氧化钽)或彼等的任何组合给出。熟谙此艺者会明白，藉由纳入诸如铝、镧之类的材料，可进一步调整该金属栅极材料的功函数。
如图2所示，图示具体实施例的栅极堆叠可包含高k堆叠组态，其由双层堆叠给出，例如形成于半导体基板110表面上高k层120与配置于该高k层120上的高k层130。根据本文的一示意实施例，高k层120，例如，可包含HfO2，以及高k层130，例如，可包含HfSiON。根据本文的一替代具体实施例，高k层120可包含HfSiON，以及高k层130可包含HfO2。根据另一替代具体实施例，层120可包含硅基介电材料，以及层130可包含高k介电材料。金属栅极层140配置于高k双层堆叠120及130上，如图2所示。金属栅极层140可由一层组成，或可由两个或更多层组成。
在如图2所示的具体实施例中，栅极电极层150形成于金属栅极层140上。根据本文的一示意实施例，栅极电极层150可由多晶硅材料组成。根据本文的替代具体实施例，栅极电极层150可由一金属材料组成。
虽然未明确图示于图2，在高k层120下也有可能配置附加衬垫。该附加衬垫可嵌入半导体基板110的表面或形成于其上面。该附加衬垫层可包含应变诱发材料用于改善在栅极结构下半导体基板110的沟道区的电荷载子移动率。根据一替代具体实施例，该衬垫层可由氧化硅(SiO2)组成。
如图2所示的半导体装置结构100可适当的工艺流程得到，例如藉由适当的沉积、图案化及蚀刻步骤，这可能各自涉及沉积高k及金属栅极，材料层，以及形成掩模图案于沉积层上，以及通过该掩模图案执行蚀刻步骤，接着移除该掩模图案。熟谙此艺者会明白，藉由重复示意图示于上文的相应工艺流程步骤，可得到如图2所示的半导体装置结构100的栅极结构。
图3根据本揭示内容的一示范具体实施例图示在后续工艺流程期间的半导体装置结构100。形成邻近栅极结构的侧壁间隔体结构160以便覆盖呈现栅极结构的各种层的侧壁。虽然图3只图示只由一侧壁间隔体组成的侧壁间隔体结构160，然而这对本揭示内容不构成限制，以及在替代具体实施例可提供两个或更多侧壁间隔体。熟谙此艺者会明白，侧壁间隔体结构160可由两个或更多侧壁间隔体构成，以及更可包含：在侧壁间隔体结构160与栅极结构之间的衬垫(未图示)用于囊封该栅极结构，特别是，高k结构120、130。
熟谙此艺者会明白，藉由沉积一或更多侧壁间隔体形成材料于图2的半导体装置结构100上面，以及执行适当的蚀刻工艺以便形成如图3所示为本技术所习知的侧壁间隔体结构160，可得到如图3所示的半导体装置结构100。
接下来，如图3所示，可执行植入工艺。根据图3的示范具体实施例，该等植入工艺可包含植入工艺J1及J2。植入制程J1及J2本质上可按顺序使得植入工艺J1及J2不需要同时发生。熟谙此艺者会明白，植入工艺J1及J2中的一者可为氟植入工艺。在本文的一示意实施例中，该氟植入工艺可包含毯覆式沉积步骤(blanket depositionstep)。
根据图3的具体实施例的示意实施例，可用约有1E15至约5E15的氟植入剂量执行该氟植入工艺。根据本文的示意实施例，该氟植入剂量可约为3E15。熟谙此艺者会明白，该植入剂量的测量单位可为原子/平方公分。植入角度可在约0至75度之间。根据图3的具体实施例的示意实施例，植入角度可约为0度。
熟谙此艺者会明白，植入工艺J1及J2中的一植入工艺可为源极/漏极延伸区植入工艺、晕环区植入工艺及源极/漏极植入工艺中的至少一者，以便可形成源极/漏极延伸区及晕环区及源极/漏极区中的至少一者。根据一示范具体实施例，可将源极/漏极延伸区植入工艺与源极/漏极植入工艺组态成可形成邻近如图3的栅极结构与侧壁间隔体结构160对齐的N型源极/漏极延伸区(未图示)及源极/漏极区(未图示)。
在上述与图3有关的工艺后，可执行可选择的退火工艺(未图示)。根据本文的一些示意实施例，该退火工艺可包括以至少400℃左右至约1100℃的温度退火，以及根据一些示意实施例中，约在450至1050℃之间，或约在800至1000℃之间。该退火工艺可在如上述的氟植入工艺后执行。熟谙此艺者会明白，可执行该退火工艺以激活植入物种或促进氟原子的扩散使得氟可消耗由先前工艺产生的带电氧空位(charged oxygen vacancies)。熟谙此艺者会明白，可组态退火工艺以便遵守热预算考虑因素所强加的限制。熟谙此艺者会明白，用于施加退火温度的退火时间在退火温度较低时可选择长些。在此，用词“较长”及“较短”对于有上述给定范围的退火温度及相关退火时间为相对用词。
只藉由明确描述单一半导体装置结构来呈现图2及图3的具体实施例。这对本揭示内容不构成任何限制。熟谙此艺者会明白，相应考虑因素也适用于涉及两个或更多半导体装置的结构，例如一或更多PMOS装置、一或更多NMOS装置及一或更多CMOS装置。在加工两个或更多半导体装置时，在考虑适当的掩模步骤时，可同时或按顺序地进行加工。
图4图示根据本揭示内容的数个示范具体实施例制成的半导体装置与线性阈值电压VtLin的关系。应注意，图4只是示意图以及并非较佳的比例旨在用图4推论。提供图4的图形只是用来图解说明根据示范具体实施例的半导体装置的宽度尺寸与线性阈值电压VtLin的一般关系。
图4中，未经受氟植入工艺的半导体装置用实心弹孔表示。用实心钻石符号表示的半导体装置为经受氟植入剂量约有1E15的氟植入工艺。用实心三角形符号表示的半导体装置经受氟植入剂量约有2E15的氟植入工艺。用圆形弹孔符号表示的半导体装置经受氟植入剂量约有3E15的氟植入工艺。
图4图示不经受氟植入工艺而宽度尺寸按比例由900纳米缩小到72纳米的半导体装置的线性阈值电压的上升。由图4显而易见，当氟的植入剂量由0增加到3E15时，线性阈值电压VtLin的上升显着减少。
熟谙此艺者会明白，本揭示内容提供显示在按比例缩小时可改善阈值电压的控制行为的半导体装置。熟谙此艺者会明白，本揭示内容的具体实施例的阈值电压的上升可降低到小于5%的偏差。根据一些示范具体实施例，偏差甚至可小于3.5%。根据本揭示内容的一示意实施例，相较于不执行氟植入的相同工艺，由900纳米装置宽度与72纳米装置宽度间的线性阈值电压的差异给出的线性阈值电压中的偏差可降低0.04V。
本揭示内容提供间隔体形成之后的氟植入步骤，其允许减少高k/金属栅极堆叠在宽度方向的边缘掺入氧。
熟谙此艺者会明白，本揭示内容的主要优点包括非常简单的工艺改变，这导致有低VtLin-W上升的产量增加以及制成半导体装置的效能增加。
熟谙此艺者会明白，根据本揭示内容的具体实施例的栅极堆叠可用侧壁间隔体结构保护，例如根据示意实施例的衬垫及/或间隔体0及间隔体1结构，同时氟植入步骤允许消耗在先前的工艺流程中任何工艺步骤所产生的带电氧空位而不涉及为了改善STI/有源区拓朴而变复杂及使极低尺度复杂化的任何复杂机构。
本揭示内容提供一种用于形成半导体装置的方法。根据示范具体实施例，该方法包括：提供栅极结构于半导体基板的有源区中，其中该栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层。该方法更包括：形成邻近该栅极结构的侧壁间隔体，以及之后，执行氟植入工艺。
本揭示内容也提供一种用于形成CMOS集成电路结构的方法。根据数个示范具体实施例，该方法包括：提供有第一有源区及第二有源区的半导体基板，形成第一栅极结构于该第一有源区中以及第二栅极结构于该第二有源区中，其中每个栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层。该方法更包括：形成各自邻近该第一及该第二栅极结构的侧壁间隔体，以及之后，执行氟植入工艺。
以上所揭示的特定具体实施例均仅供图解说明，因为熟谙此艺者在受益于本文的教导后显然可以不同但等价的方式来修改及实施本发明。例如，可用不同的顺序完成以上所提出的工艺步骤。此外，除非在权利要求书有提及，不希望本发明受限于本文所示的构造或设计的细节。因此，显然可改变或修改以上所揭示的特定具体实施例而所有此类变体都被认为仍然是在本发明的范畴与精神内。因此，本文提出权利要求书寻求保护。
Claims (20)
1.一种用于形成半导体装置的方法，其包含下列步骤：
提供栅极结构于半导体基板的有源区中，该栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层；
形成邻近该栅极结构的侧壁间隔体；以及之后
执行氟植入工艺。
2.根据权利要求1所述的方法，其特征在于，该氟植入工艺包含毯覆式沉积步骤。
3.根据权利要求1所述的方法，其特征在于，用约有1E15至约5E15的氟植入剂量执行该氟植入工艺。
4.根据权利要求1所述的方法，其特征在于，用约有3E15的氟植入剂量执行该氟植入工艺。
5.根据权利要求1所述的方法，其特征在于，该栅极绝缘层有包含氮氧硅铪层及氧化铪层的双层堆叠组态。
6.根据权利要求5所述的方法，其特征在于，该栅极金属层包含配置于该氮氧硅铪层上的氮化钛。
7.根据权利要求6所述的方法，其特征在于，在该半导体基板与该高k材料之间形成氧化硅中间层。
8.根据权利要求1所述的方法，其特征在于，形成侧壁间隔体的步骤包括：形成用于囊封该栅极绝缘层的囊封衬垫使得该高k材料的侧壁被所述囊封衬垫覆盖。
9.根据权利要求1所述的方法，其更包括：在该氟植入工艺之后，执行退火工艺。
10.根据权利要求9所述的方法，其特征在于，该退火工艺包括以约450至1050℃的温度退火。
11.根据权利要求1所述的方法，其更包括：形成与所述侧壁间隔体对齐的N型源极及漏极区。
12.一种用于形成CMOS集成电路结构的方法，其包含下列步骤：
提供有第一有源区及第二有源区的半导体基板；
形成第一栅极结构于该第一有源区中以及第二栅极结构于该第二有源区中，每个栅极结构包含有高k材料的栅极绝缘层、栅极金属层及栅极电极层；
形成邻近该第一及该第二栅极结构的每一个的侧壁间隔体；以及之后
执行氟植入工艺。
13.根据权利要求12所述的方法，其特征在于，该氟植入工艺包含毯覆式沉积步骤。
14.根据权利要求12所述的方法，其特征在于，用约有1E15至约5E15的氟植入剂量执行该氟植入工艺。
15.根据权利要求12所述的方法，其特征在于，用约有3E15的氟植入剂量执行该氟植入工艺。
16.根据权利要求12所述的方法，其特征在于，该栅极绝缘层有包括氮氧硅铪层及氧化铪层的双层堆叠组态。
17.根据权利要求16所述的方法，其特征在于，该第一栅极结构的该栅极金属层包含配置于该氮氧硅铪层上的氮化钛，以及该第二栅极结构的该栅极金属层包含配置于该氮氧硅铪层上的碳化钛及氮化钛中的一者。
18.根据权利要求17所述的方法，其特征在于，在该半导体基板与任一栅极结构的该高k材料之间形成氧化硅中间层。
19.根据权利要求12所述的方法，其特征在于，形成侧壁间隔体的步骤包括：形成用于囊封任一栅极结构的所述栅极绝缘层的囊封衬垫使得任一栅极结构的该高k材料的侧壁被所述囊封衬垫覆盖。
20.根据权利要求12所述的方法，其更包括：在该氟植入工艺之后，执行退火工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/785,557 US20140256097A1 (en) | 2013-03-05 | 2013-03-05 | Methods for forming integrated circuit systems employing fluorine doping |
| US13/785,557 | 2013-03-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104037071A true CN104037071A (zh) | 2014-09-10 |
Family
ID=51467799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410079169.0A Pending CN104037071A (zh) | 2013-03-05 | 2014-03-05 | 利用氟掺杂技术形成集成电路系统的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140256097A1 (zh) |
| CN (1) | CN104037071A (zh) |
| TW (1) | TWI529783B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113539809A (zh) * | 2021-07-19 | 2021-10-22 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9263270B2 (en) | 2013-06-06 | 2016-02-16 | Globalfoundries Inc. | Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure |
-
2013
- 2013-03-05 US US13/785,557 patent/US20140256097A1/en not_active Abandoned
-
2014
- 2014-01-28 TW TW103103096A patent/TWI529783B/zh not_active IP Right Cessation
- 2014-03-05 CN CN201410079169.0A patent/CN104037071A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113539809A (zh) * | 2021-07-19 | 2021-10-22 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113539809B (zh) * | 2021-07-19 | 2023-07-04 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI529783B (zh) | 2016-04-11 |
| TW201442074A (zh) | 2014-11-01 |
| US20140256097A1 (en) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657492B (zh) | 形成具有較厚閘極堆疊之奈米片狀電晶體裝置之方法及產生裝置 | |
| US9012319B1 (en) | Methods of forming gate structures with multiple work functions and the resulting products | |
| US9093302B2 (en) | Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices | |
| US8994123B2 (en) | Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET) | |
| CN102460681B (zh) | 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压 | |
| US8889022B2 (en) | Methods of forming asymmetric spacers on various structures on integrated circuit products | |
| US20110079861A1 (en) | Advanced Transistors with Threshold Voltage Set Dopant Structures | |
| US8742510B2 (en) | Semiconductor devices with replacement gate structures having conductive contacts positioned therebetween | |
| US9373684B2 (en) | Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET) | |
| US20060001111A1 (en) | Semiconductor device | |
| US8828834B2 (en) | Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process | |
| US8350343B2 (en) | Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage | |
| JP2008103492A (ja) | 半導体装置およびその製造方法 | |
| US8338306B2 (en) | Forming semiconductor resistors in a semiconductor device comprising metal gates by increasing etch resistivity of the resistors | |
| US9876089B2 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
| CN103367135B (zh) | 栅极堆叠形成期间于高介电栅极介电层中钝化点缺陷 | |
| US10242991B2 (en) | Highly compact floating gate analog memory | |
| CN104037071A (zh) | 利用氟掺杂技术形成集成电路系统的方法 | |
| CN104078341A (zh) | 形成半导体装置的栅极电极的方法、半导体装置用的栅极电极结构及相符的半导体装置结构 | |
| US9577076B2 (en) | Methods of manufacturing semiconductor devices | |
| US11705455B2 (en) | High voltage extended drain MOSFET (EDMOS) devices in a high-k metal gate (HKMG) | |
| JP2000150662A (ja) | 半導体装置および該半導体装置の製造方法 | |
| JP2008539592A (ja) | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス | |
| JP4783959B2 (ja) | 半導体装置 | |
| US20160300928A1 (en) | Densely packed transistor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140910 |
|
| WD01 | Invention patent application deemed withdrawn after publication |