JP2005522034A - 複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法 - Google Patents

複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005522034A
JP2005522034A JP2003581254A JP2003581254A JP2005522034A JP 2005522034 A JP2005522034 A JP 2005522034A JP 2003581254 A JP2003581254 A JP 2003581254A JP 2003581254 A JP2003581254 A JP 2003581254A JP 2005522034 A JP2005522034 A JP 2005522034A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
buried oxide
semiconductor device
thicknesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003581254A
Other languages
English (en)
Other versions
JP2005522034A5 (ja
Inventor
ビー． フューズライア マーク
ジェイ． リスターズ デリック
シー． ウェイ アンディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2005522034A publication Critical patent/JP2005522034A/ja
Publication of JP2005522034A5 publication Critical patent/JP2005522034A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明は一般に複数の厚みを持つ埋め込み酸化膜（２０）上に形成される半導体装置（デバイス）およびその様々な製造方法に関する。一実施形態において、デバイスはバルク基板（１２）と、そのバルク基板（１２）上に形成される複数の厚みを持つ埋め込み酸化膜（２０）と、当該複数の厚みを持つ埋め込み酸化膜（２０）上に形成される活性層（２１）とを含み、半導体デバイスは複数の厚みを持つ埋め込み酸化膜（２０）上の活性層（２１）に形成される。さらにある実施形態では、複数の厚みを持つ埋め込み酸化膜（２０）は２つの第２部分（２０Ａ）の間に位置する第１部分（２０Ｂ）を含み、この第１部分（２０Ｂ）の厚みは前記第２部分の厚みよりも薄い。一実施形態である方法は、シリコン基板（４０）に第１酸素イオン注入プロセス（４２）を実行するステップと、前記基板（４０）上にマスキング層（４４）を形成するステップと、前記マスキング層（４４）を介して前記基板（４０）に第２酸素イオン注入プロセス（４６）を実行するステップと、前記基板（４０）に複数の厚みを持つ埋め込み酸化膜（２０）を形成するために前記基板（４０）において少なくとも１つの加熱処理を実行するステップとを含む。他の実施形態では、本方法は、シリコン基板（４０）に第１酸素イオン注入プロセス（４６）を実行するステップと、前記基板（４０）上にマスキング層（４４）を形成するステップと、前記マスキング層（４４）を介して前記基板に第２酸素イオン注入プロセス（４２）を実行するステップと、前記基板（４０）に複数の厚みを持つ埋め込み酸化膜（２０）を形成するために前記基板において少なくとも１つの加熱処理を実行するステップとを含む。さらに別の実施形態では、本方法はウェハボンディング技術を用いて複数の厚みを持つ埋め込み酸化膜（２０）を形成する。

Description

本発明は一般に半導体製造技術に関し、さらに詳細には、複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法に関する。
半導体業界においては、集積回路装置、例えばマイクロプロセッサ、メモリ装置等の動作速度の向上に対する継続的な動機付けが存在する。この動機付けは、より高速に動作するコンピュータおよび電気製品に対する消費者の要求によってあおられている。このような要求は、半導体装置、例えばトランジスタのサイズにおける継続的な縮小へと繋がる。つまり、典型的な電界効果トランジスタ（ＦＥＴ）の多くの構成要素、例えばチャネル長、接合深さ、ゲート絶縁膜の厚さなどが縮小する。例えば、他のすべてが同一であるとして、トランジスタのチャネル長が短くなれば、トランジスタの実行速度は速くなる。従って、トランジスタおよびそのようなトランジスタを組み込んだ集積回路装置全体の速度を高速化するために、一般的なトランジスタの構成要素のサイズまたはスケールを縮小しようとする継続的な動機付けが存在する。
トランジスタが技術進歩による要求に応じて継続的にスケーリングされるにつれ、デバイスの信頼性を保つためにそれに応じて電源電圧を下げる必要がある。それ故に、継続的にそれぞれの技術世代において、しばしばトランジスタの動作電圧が低下してきた。シリコン・オン・インシュレータ（ＳＯＩ）基板上に製造されたトランジスタデバイスは、バルクシリコン基板に製造された類似の寸法のトランジスタよりも、低い動作電圧においてよりよい性能を示すことが知られている。低動作電圧におけるＳＯＩデバイスの優れた性能は、類似のディメンジョンのバルクシリコンデバイスと比較して、ＳＯＩデバイスで得られる比較的小さな接合キャパシタンスに関係する。ＳＯＩデバイスの埋め込み酸化膜はバルクのシリコン基板から能動トランジスタ領域を分離し、それによって接合キャパシタンスを減少させる。
ＳＯＩ基板に形成されたトランジスタは、バルクシリコン基板に形成されたトランジスタに対していくつかの性能上の優位を持つ。例えば、ＳＯＩ基板に形成された相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、ラッチアップとして知られる、不能状態容量性結合（disabling capacitive coupling）になりにくい。さらに、一般的に、ＳＯＩ基板に形成されたトランジスタは大きな駆動電流と高いトランスコンダクタンス値を持つ。さらに、サブミクロンＳＯＩトランジスタは、類似のディメンジョンで形成されたバルクトランジスタと比較したときに、ショートチャネル効果に対して改善された耐性を持つ。
ＳＯＩデバイスは同様のディメンジョンのバルクシリコンデバイスに対して性能優位を持つものの、すべての薄膜トランジスタに共通のある種の性能上の問題点を有する。例えば、ＳＯＩトランジスタの能動素子は薄膜活性層に形成される。より小さなディメンジョンに薄膜トランジスタをスケーリングするためには活性層の厚さも減らさなくてはならない。しかしながら、活性層を薄くすると、それに対応して活性層の電気抵抗が増大する。高い電気的抵抗を持つ導電体にトランジスタ素子を形成するとトランジスタの駆動電流を減少させるので、これによりトランジスタの性能に負の影響を与えうる。さらに、ＳＯＩデバイスの活性層の厚みが減少し続けると、デバイスの閾値電圧（ＶＴ）の変動が生じる。簡単に言えば、活性層が薄くなっていくと、デバイスの閾値電圧が不安定になるということである。結果として、そのような不安定なデバイスを現代の集積回路、例えばマイクロプロセッサ、メモリ装置、ロジックデバイスなどで使用するのは、不可能ではないにしろ非常に困難になる。
発明の概要
本発明は一般に複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置（デバイス）およびその様々な製造方法に関する。一実施形態において、デバイスはバルク基板と、そのバルク基板上に形成される複数の厚みを持つ埋め込み酸化膜と、当該複数の厚みを持つ埋め込み酸化膜上に形成される活性層とを含み、半導体デバイスは複数の厚みを持つ埋め込み酸化膜上の活性層に形成される。さらに特定の実施形態では、複数の厚みを持つ埋め込み酸化膜は２つの第２部分の間に位置する第１部分をさらに含み、この第１部分の厚みは前記第２部分の厚みよりも薄い。
一実施形態である方法は、シリコン基板に第１酸素イオン注入プロセスを実行するステップと、前記第１酸素イオン注入プロセスの後で前記基板上にマスキング層を形成するステップと、前記マスキング層を介して前記基板に第２酸素イオン注入プロセスを実行するステップと、前記基板に複数の厚みを持つ埋め込み酸化膜を形成するために前記基板において少なくとも１つの加熱処理を実行するステップとを含む。他の実施形態では、本方法は前記基板上にマスキング層を形成するステップと、前記マスキング層を介してシリコン基板に第１酸素イオン注入プロセスを実行するステップと、前記マスキング層を取り除くステップと、前記マスキング層を取り除いた後に前記基板に第２酸素イオン注入プロセスを実行するステップと、前記基板に複数の厚みを持つ埋め込み酸化膜を形成するために前記基板において少なくとも１つの加熱処理を実行するステップとを含む。
さらに別の実施形態では、本方法は、第１基板上に二酸化シリコン層を形成するステップと、前記二酸化シリコン層の一部の上にマスキング層を形成するステップと、前記マスキング層のそれぞれの側面に近接して、前記基板に凹部をエッチングするための少なくとも１つのエッチングプロセスを実行するステップと、前記マスキング層を取り除くステップとを有する。当該方法はさらに、少なくとも前記凹部に二酸化シリコンを形成するための酸化プロセスまたはデポジションプロセスのいずれか一方を実行するステップと、前記少なくとも凹部に形成された二酸化シリコンに少なくとも１つの化学機械研磨処理を実行するステップと、前記少なくとも前記凹部に形成された二酸化シリコンに第２基板を貼り付けるステップと、前記第２基板の一部を取り除くステップとを含む。
本発明は、添付の図面と関係付けて、以下の説明を参照することによって理解できるであろう。図面中、類似の参照符号は類似の要素を示している。
本発明は様々な変形および代替の形態をとりうるが、その特定の実施形態を例示のために図面に示し、本明細書において詳細に説明する。しかしながら、特定の実施形態についての本明細書中の説明は、開示された特定の形態に本発明を限定しようとするものではなく、むしろ反対に、添付の特許請求の範囲に規定される本発明の精神および範囲の範疇に入る、すべての変形物、均等物および代替物を含むことを意図している、ことを理解してもらいたい。
本発明の例示としての実施形態を以下説明する。明確化のために、本明細書では、現実の実施品のすべての特徴を説明することはしない。そのような現実の実施品の開発においては、例えばシステム関連の順守事項およびビジネス上の制約など、実用化の事例毎に異なる、開発者の特定の目標を達成するために、数々の実施に則した判断を行わなければならないことは当然理解してもらえるだろう。さらに、そのような開発努力は複雑で時間のかかるものであるかもしれないが、それにもかかわらず本明細書の開示による利益を得た当業者にとっては日常作業に過ぎないことも理解できるであろう。
本発明を添付の図面を参照して説明する。図面において半導体装置の様々な領域および構造が非常に精密な、はっきりとした構造およびプロファイルを持つように描かれているが、当業者であれば、実際にはこれらの領域および構造は図面に描かれているようには精密ではないことを理解している。さらに、図面に描かれた様々な構造およびドーピングされた領域の相対的な大きさは、製造されたデバイス上のそれらの構造および領域のサイズに対して誇張され、または縮小されていることがある。それにもかかわらず、添付の図面は本発明の例示的な実施形態を説明する目的で含まれているものである。本明細書において使用される用語および言い回しは、関連技術分野の当業者によるそれらの用語および言い回しの理解と一致する意味を持つものとして理解され、解釈されるべきである。用語または言い回しの特別な定義、つまり当業者によって通常および一般的に理解される意味とは異なった定義を、本明細書における用語または言い回しの一貫した用法によってほのめかそうとするものではない。ある用語や言い回しに対して特別な意味、つまり当業者によって理解されるのとは違う意味を持たせようとする場合には、そのような特別な定義は、直接的かつ明確にその用語または言い回しの特別な定義を与える定義付けとして、明細書に明白に記載される。
本発明は一般的に異なる厚みを持つ部分（区画）を有する埋め込み酸化膜上に形成される半導体装置およびその様々な製造方法を対象とする。図１は、本発明の一実施形態に従った半導体デバイス１０の断面図である。本発明を例示としてのＮＭＯＳトランジスタの形成との関連において説明するが、本明細書を読了した当業者であれば本発明は当該実施例に限定されないことを理解するであろう。さらに詳細には、本発明は様々な技術、例えばＮＭＯＳ、ＰＭＯＳ、ＣＭＯＳなどとの関連において採用することが可能であり、さらに様々な異なったタイプのデバイス、例えばメモリ装置、マイクロプロセッサ、ロジックデバイスなどにおいて採用可能である。
図１に、バルク基板１２、埋め込み酸化膜（ＢＯＸ）２０および活性層２１から構成されるシリコン・オン・インシュレータ（ＳＯＩ）型構造上に形成された半導体装置１０を示す。埋め込み酸化膜２０は様々な厚みを持ち、比較的薄い埋め込み酸化物部分２０Ｂのとなりに位置する比較的厚い埋め込み酸化物部分２０Ａで示されている。もちろん、図１は基板全体またはウェハのごく一部を示しているにすぎない。結果として、埋め込み酸化膜２０は、ウェハ全体にひろがる何千という薄い部分２０Ｂを持つ。図１に示したＳＯＩ構造は本明細書においてさらに詳細に後述される様々な技術によって形成することができる。
ＮＭＯＳデバイスが形成される例示の実施形態では、バルク基板１２はＰ型のドーパント材料、例えばホウ素や二フッ化ホウ素などでドープされる。一実施形態において、埋め込み酸化膜２０の厚い部分２０Ａはおおよそ１２０−１８０ｎｍ（１２００−１８００Å）で変化する厚みを持つ。埋め込み酸化膜２０の薄い部分２０Ｂの厚みはおおよそ３０−５０ｎｍ（３００−５００Å）で変化する。ＮＭＯＳデバイスの場合、活性層２１はおおよそ５−３０ｎｍ（５０−３００Å）の幅で変化する厚みを持ち、Ｐ型のドーパント材料でドーピングすることができる。
半導体装置１０はゲート絶縁膜１４，ゲート電極１６，サイドウォールスペーサ１９および活性層２１に形成される複数のソース／ドレイン領域１８とをさらに含む。半導体装置１０を他の半導体装置（図示せず）から電気的に分離するためにトレンチ分離領域１７を活性層２１に形成する。絶縁材料２９、例えば二酸化シリコンの層に形成された複数の導電コンタクト３０もまた図１に示す。導電コンタクト３０はデバイス１０のソース／ドレイン領域１８に必要とされる電気的接続を提供する。図１に、基板１２に対する電気的接続を提供するために用いられるコンタクト３２をさらに示す。埋め込み酸化膜２０の薄い部分２０Ｂは半導体装置１０のチャネル領域２３の下に位置していることに注意してもらいたい。例えば、図示の実施形態では、薄い部分２０Ｂはおおよそ半導体装置１０のゲート電極１６に対して位置合わせされている。
半導体装置１０およびその様々な構成要素、例えばゲート電極１６、ゲート絶縁膜１４，ソース／ドレイン領域１８、サイドウォールスペーサ１９、トレンチ分離領域１７およびコンタクト３０はすべてそれらの要素を形成するための従来の技術を用いて形成することができる。例えば、ゲート絶縁膜１４は二酸化シリコンから構成され、ゲート電極１６はドーピングされたポリシリコンから構成され、ソース／ドレイン領域１８は比較的低薬量（low-dose）の拡張インプラント（イオン注入）プロセスに続いて比較的高薬量（high-dose）のソース／ドレインインプラントプロセスを実行することによって形成することができる。従って、図１に示された半導体装置１０の様々な構成要素を形成するために用いられる特定の技術および材料は、添付の特許請求の範囲にそのような限定が明確に記述されないかぎりは、本発明を限定するものと考えるべきではない。
図１に示す複数の厚みを持つ埋め込み酸化膜２０は様々な技術によって形成可能である。図２Ａ−２Ｄは、埋め込み酸化膜２０を形成するプロセスの一部として酸素注入（インプラント）技術を用いる様々な方法を示している。例えば、図２Ａに示すように、基板４０に比較的薄い酸素注入層４８を形成するために、ウェハ４０に対して矢印４２で示される最初の酸素イオン注入プロセスを実行することができる。一実施形態では、酸素注入プロセス４２は、およそ１０１７−１０１８イオン／ｃｍ２の範囲の酸素薬量（dose）を用いて、およそ１０−４０ｋｅＶの範囲のエネルギーレベルにおいて実行することができる。結果として、酸素注入層４８はおおよそ２０−７０ｎｍ（２００−７００Å）の厚みを持ち、その上面４８Ａは基板４０の表面４０Ａのおよそ１０−７０ｎｍ（１００−７００Å）下方に位置する。必要に応じて、この酸素注入プロセスはより高い温度、例えば摂氏４００から７００度で実行してもよい。
その後、図２Ｂに示すように、基板４０上にマスキング層４４を形成する。このマスキング層４４には様々な材料、例えばフォトレジストを採用することができる。ある場合には、このマスキング層４４は最終的に半導体装置１０においてはゲート電極１６となるものであってもよい。マスキング層４４を形成した後、基板４０に比較的厚い酸素注入層４９を形成するために矢印４６で示す第２酸素注入プロセスを実行する。半導体装置１０の形成プロセスの後の方で、酸素注入層４８，４９を二酸化シリコンに変換して、複数の厚みを持つ埋め込み酸化膜２０の部分２０Ａ，２０Ｂを形成するために、おおよそ摂氏９５０−１１５０度の範囲の温度で一以上のアニーリング処理（プロセス）が実行される。第２インプラントプロセス４６は、およそ１０１７−１０１８イオン／ｃｍ２のドーパント薬量（dose）を用いて、およそ３０−１５０ｋｅＶの範囲のエネルギーレベルにおいて実行することができる。
図２Ｃおよび２Ｄは、イオン注入プロセス４２および４６が異なった順番で実行される別実施形態を示す。この実施形態では、マスキング層４４が最初に基板４０上に形成される。その後、基板４０に比較的厚い酸素注入領域４９を形成するために酸素イオン注入プロセス４６を実行する。その後、マスキング層４４を取り除き、比較的薄い酸素注入領域４８を形成するために酸素注入プロセス４２を実行する。上述のように、酸素注入層４８，４９を、図１に示すような比較的厚い部分２０Ａおよび比較的薄い部分２０Ｂを含む埋め込み酸化膜２０に変換するために、その後一以上のアニーリング処理が実行される。
図３Ａ−図３Ｅは、図１に示す複数の厚みを持つ埋め込み酸化膜２０を形成するためのウェハボンディング技術を示す。図３Ａに示すように、シリコンウェハ５０上に比較的薄い二酸化シリコン層５２を形成するために従来の酸化プロセスを実行する。二酸化シリコン層５２はおおよそ３０−７０ｎｍ（３００−７００Å）の範囲の厚みを持つ。その後、図３Ｂに示すように、二酸化シリコン層５２上にマスキング５４を形成し、ウェハ５０に凹部５５を形成するためにエッチング処理を実行する。一実施形態では、凹部５５はおおよそ１０−５０ｎｍ（１００−５００Å）の深さを有するが、この深さは図１に示す複数の厚みを持つ埋め込み酸化膜２０の厚い部分２０Ａの最終的な希望の厚みに応じて変化しうる。
次に、マスキング層５４を取り除き、ウェハ５０の凹部５５に二酸化シリコンを形成するために第２酸化プロセスまたはデポジションプロセスを用いる。その後、この二酸化シリコンの厚みを所望のレベルにまで減らすために化学機械研磨処理を実行する。これらのプロセスの結果、図３Ｃに示すような段差を持つ酸化膜５６が形成される。次に、図３Ｄに示すように、段差を持つ酸化膜５６に第２ウェハ５８を貼り付けるために従来のボンディング技術を用いる。次に、従来の「スマートカット（Smart Cut）」処理を用いて所望のＳＯＩ構造の形成を完成させることができる。さらに詳細には、図３Ｅに示すように、矢印６０で示すような水素注入プロセスを実行して、ウェハ５８のバルクを取り除く。次に、ウェハ５８の残った部分の表面に対して化学機械研磨処理を実行して、活性層２１をその上に形成した、厚い部分２０Ａおよび薄い部分２０Ｂを持つ埋め込み酸化膜２０を有する最終的な所望のＳＯＩ構造を得る。
図４Ａに示す、本発明の別実施形態では、ドーピングされたバックゲート（back gate）領域１３がバルク基板１２に形成される。一実施形態では、バックゲート領域１３の一部が複数の厚みを持つ埋め込み酸化膜２０の下方に形成される。バックゲート領域１３は、半導体装置１０のチャネル領域２３をドーピングするために使用するドーパントと同じ型のドーパント材料でドーピングすることができる。例えば、ＮＭＯＳデバイスの場合、バックゲート領域１３はＰ型のドーパント材料でドーピングできる。ＰＭＯＳデバイスの場合、バックゲート領域１３はＮ型のドーパント材料でドーピングできる。もちろん、本明細書を読了した当業者であれば理解できるように、本発明の実施形態においては、例えば図１の半導体装置１０のようにバックゲート領域１３を形成しない半導体装置も可能である。バックゲート領域１３に電気的コンタクトを提供するためにコンタクト３１を設けることができる。
バックゲート領域１３を形成する場合、一回または複数回のイオン注入プロセスを実行することによってそれを形成することができる。例えば、ＮＭＯＳデバイスの場合、図４Ｂの矢印７０で示すような、最初のイオン注入プロセスを実行することで基板１２に注入領域７２を形成することができる。明確化のために、複数の厚みを持つ埋め込み酸化膜２０を、図４Ｂ−４Ｃにおいて、太い破線で示す。最初の注入プロセス７０は、ヒ素（arsenic）を使用した、およそ１０１５−１０１６イオン／ｃｍ２の範囲のドーパント薬量（dose）で、およそ５０−８０ｋｅＶの範囲のエネルギーレベルにおいて実行することができる。その後、図４Ｃに示すように、矢印８０で示すような第２イオン注入プロセスを実行することで基板１２に注入領域８２を形成することができる。一実施形態では、注入プロセス８０は、ヒ素（arsenic）を使用した、およそ１０１５−１０１６イオン／ｃｍ２の範囲のドーパント薬量（dose）レベルで、およそ５０−２００ｋｅＶの範囲のエネルギーレベルにおいて実行することができる。注入プロセス７０，８０を実行した後、シリコン基板の損傷を受けた格子構造を修復し、図４Ａに示すバックゲート領域１３の最終的な位置に注入されたドーパント材料を移動させるために、一以上のアニーリング処理を実行する。
本発明は一般に複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置（デバイス）およびその様々な製造方法に関する。一実施形態において、デバイスはバルク基板と、そのバルク基板上に形成される複数の厚みを持つ埋め込み酸化膜と、当該複数の厚みを持つ埋め込み酸化膜上に形成される活性層とを含み、半導体デバイスは複数の厚みを持つ埋め込み酸化膜上の活性層に形成される。さらに他の実施形態では、複数の厚みを持つ埋め込み酸化膜は２つの第２部分の間に位置する第１部分をさらに含み、この第１部分の厚みは前記第２部分の厚みよりも薄い。
一実施形態である方法は、シリコン基板に第１酸素イオン注入プロセスを実行するステップと、前記第１酸素イオン注入プロセスの後で前記基板上にマスキング層を形成するステップと、前記マスキング層を介して前記基板に第２酸素イオン注入プロセスを実行するステップと、前記基板に複数の厚みを持つ埋め込み酸化膜を形成するために前記基板において少なくとも１つの加熱処理を実行するステップとを含む。他の実施形態では、本方法は前記基板上にマスキング層を形成するステップと、前記マスキング層を介してシリコン基板に第１酸素イオン注入プロセスを実行するステップと、前記マスキング層を取り除くステップと、前記マスキング層を取り除いた後に前記基板に第２酸素イオン注入プロセスを実行するステップと、前記基板に複数の厚みを持つ埋め込み酸化膜を形成するために前記基板において少なくとも１つの加熱処理を実行するステップとを含む。
さらに別の実施形態では、本方法は、第１基板上に二酸化シリコン層を形成するステップと、前記二酸化シリコン層の一部の上にマスキング層を形成するステップと、前記マスキング層のそれぞれの側面に近接して、前記基板に凹部をエッチングするための少なくとも１つのエッチングプロセスを実行するステップと、前記マスキング層を取り除くステップとを有する。当該方法はさらに、少なくとも前記凹部に二酸化シリコンを形成するための酸化プロセスまたはデポジションプロセスのいずれか一方を実行するステップと、前記少なくとも凹部に形成された二酸化シリコンに少なくとも１つの化学機械研磨処理を実行するステップと、前記少なくとも前記凹部に形成された二酸化シリコンに第２基板を貼り付けるステップと、前記第２基板の一部を取り除くステップとを含む。
これまでに開示した特定の実施形態は例示にすぎない。本明細書の教示による利益を得た当業者に明らかなように、本発明を変形することができ、また異なるが均等な方法で実施することができる。例えば、上述の処理ステップは異なった順番で実行することができる。さらに、添付の特許請求の範囲の記載を除いては、本明細書に開示した構造または設計の詳細に、本発明を限定しようとする意図はない。従って、上述の特定の実施形態は改変または修正が可能であり、そのような変形形態は本発明の範囲および精神の中にあるものとして考えられる。従って、保護を求める範囲は添付の特許請求の範囲に記載されるとおりである。
本発明の一実施形態に従った例示の半導体デバイスの断面図。 本発明の半導体デバイスの一部を形成するための方法の一例を示すための断面図。 本発明の半導体デバイスの一部を形成するための方法の一例を示すための断面図。 本発明の半導体デバイスの一部を形成するための方法の一例を示すための断面図。 本発明の半導体デバイスの一部を形成するための方法の一例を示すための断面図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本明細書に開示されるデバイスを形成する方法の他の実施形態を示すための図。 本発明の他の実施形態に従った例示の半導体デバイスの他の実施形態を示す図。 本発明の他の実施形態に従った例示の半導体デバイスの他の実施形態を示す図。 本発明の他の実施形態に従った例示の半導体デバイスの他の実施形態を示す図。

Claims (16)

  1. バルク基板（１２）と、
    前記バルク基板（１２）上に形成される複数の厚みを持つ埋め込み酸化膜（２０）と、
    前記複数の厚みを持つ埋め込み酸化膜（２０）上に形成される活性層とを含む半導体デバイスであって、
    前記半導体デバイスは前記複数の厚みを持つ埋め込み酸化膜（２０）上の活性層（２１）に形成される半導体デバイス。
  2. 前記半導体デバイスはトランジスタである、請求項１記載の半導体デバイス。
  3. 前記活性層はシリコンを含んで構成される、請求項１記載の半導体デバイス。
  4. 前記埋め込み酸化膜は二酸化シリコンを含んで構成される、請求項１記載の半導体デバイス。
  5. 前記複数の厚みを持つ埋め込み酸化膜（２０）は、２つの第２部分（２０Ａ）の間に位置する第１部分（２０Ｂ）を含み、前記第１部分（２０Ｂ）はある厚みを有し、前記第２部分（２０Ａ）のそれぞれはある厚みを有し、前記第１部分（２０Ｂ）の前記厚みは前記第２部分（２０Ａ）前記厚みよりも薄い、請求項１記載の半導体デバイス。
  6. 前記半導体デバイスはチャネル領域（２３）を持つトランジスタであって、前記チャネル領域２３の少なくとも一部は、前記埋め込み酸化膜（２０）の残りの部分の厚みよりも薄い厚さを持つ前記埋め込み酸化膜（２０）の部分の上方に位置している、請求項１記載の半導体デバイス。
  7. 前記半導体デバイスはゲート電極（１６）を持つトランジスタであって、前記複数の厚みを持つ埋め込み酸化膜（２０）は２つの第２部分（２０Ａ）の間に位置する第１部分（２０Ｂ）を含み、前記第１部分（２０Ｂ）はある厚みを有し、前記第２部分（２０Ａ）のそれぞれはある厚みを有し、前記第１部分（２０Ｂ）の前記厚みは前記第２部分（２０Ａ）厚みよりも薄く、前記第１部分２０Ｂは少なくとも部分的に前記ゲート電極（１６）の下方に位置している、請求項１記載の半導体デバイス。
  8. 前記半導体デバイスはゲート電極（１６）を持つトランジスタであって、前記複数の厚みを持つ埋め込み酸化膜（２０）は２つの第２部分（２０Ａ）の間に位置する第１部分（２０Ｂ）を含み、前記第１部分（２０Ｂ）はある厚みを有し、前記第２部分（２０Ａ）のそれぞれはある厚みを有し、前記第１部分（２０Ｂ）の前記厚みは前記第２部分（２０Ａ）厚みよりも薄く、前記第１部分２０Ｂは前記ゲート電極（１６）に対して実質的に位置合わせされている、請求項１記載の半導体デバイス。
  9. シリコン基板（４０）に第１酸素イオン注入プロセス（４２）を実行するステップと、
    前記第１酸素イオン注入プロセス（４２）の後で、前記基板（４０）上にマスキング層（４４）を形成するステップと、
    前記マスキング層（４４）を介して、前記基板（４０）に第２酸素イオン注入プロセス（４６）を実行するステップと、
    前記基板（４０）に複数の厚みを持つ埋め込み酸化膜（２０）を形成するために、前記基板（４０）において少なくとも１つの加熱処理を実行するステップとを含む、半導体デバイスを形成する方法。
  10. 前記第１酸素イオン注入プロセス（４２）を、約１０−４０ｋｅＶの範囲のエネルギーレベルにおいて、約１０１７−１０１８イオン／ｃｍ２の範囲の酸素ドーパント薬量を用いて実行する、請求項９記載の方法。
  11. 前記第２酸素イオン注入プロセス（４６）を、約３０−１５０ｋｅＶの範囲のエネルギーレベルにおいて、約１０１７−１０１８イオン／ｃｍ２の範囲の酸素ドーパント薬量を用いて実行する、請求項９記載の方法。
  12. 基板（４０）上にマスキング層（４４）を形成するステップと、
    前記マスキング層（４４）を介して前記基板（４０）に第１酸素イオン注入プロセス（４６）を実行するステップと、
    前記マスキング層（４４）を取り除くステップと、
    前記マスキング層（４４）を取り除いた後に前記基板（４０）に第２酸素イオン注入プロセス（４２）を実行するステップと、
    前記基板（４０）に複数の厚みを持つ埋め込み酸化膜（２０）を形成するために前記基板（４０）において少なくとも１つの加熱処理を実行するステップとを含む、半導体デバイスを形成する方法。
  13. 前記第２酸素イオン注入プロセス（４２）を、約１０−４０ｋｅＶの範囲のエネルギーレベルにおいて、約１０１７−１０１８イオン／ｃｍ２の範囲の酸素ドーパント薬量を用いて実行する、請求項１２記載の方法。
  14. 前記第１酸素イオン注入プロセス（４６）を、約１０−４０ｋｅＶの範囲のエネルギーレベルにおいて、約１０１７−１０１８イオン／ｃｍ２の範囲の酸素ドーパント濃度を用いて実行する、請求項１２記載の方法。
  15. 第１基板（５０）上に二酸化シリコン層（５２）を形成するステップと、
    前記二酸化シリコン層（５２）の一部の上にマスキング層（５４）を形成するステップと、
    前記マスキング層（５４）のそれぞれの側面に近接して、前記基板（５０）に凹部（５５）をエッチングするための少なくとも１つのエッチングプロセスを実行するステップと、
    前記マスキング層（５４）を取り除くステップと、
    少なくとも前記凹部（５５）に二酸化シリコンを形成するための酸化プロセスまたはデポジションプロセスのいずれか一方を実行するステップと、
    少なくとも前記凹部（５５）に形成された前記二酸化シリコンに、少なくとも１つの化学機械研磨処理を実行するステップと、
    少なくとも前記凹部（５５）に形成された前記二酸化シリコンに第２基板（５８）を貼り付けるステップと、
    前記第２基板（５８）の一部を取り除くステップとを含む、方法。
  16. 前記マスキング層（５４）のそれぞれの側面に近接して、前記基板（５０）に凹部（５５）をエッチングするための少なくとも１つのエッチングプロセスを実行するステップは、前記マスキング層（５４）のそれぞれの側面に近接して前記基板（５０）に、約１０−５０ｎｍの範囲の深さを持つ凹部（５５）をエッチングするための少なくとも１つのエッチングプロセスを実行するステップを含む、請求項１５記載の方法。
JP2003581254A 2002-03-28 2002-12-17 複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法 Pending JP2005522034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/109,096 US6737332B1 (en) 2002-03-28 2002-03-28 Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
PCT/US2002/040213 WO2003083934A1 (en) 2002-03-28 2002-12-17 Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same

Publications (2)

Publication Number Publication Date
JP2005522034A true JP2005522034A (ja) 2005-07-21
JP2005522034A5 JP2005522034A5 (ja) 2006-02-09

Family

ID=28673615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003581254A Pending JP2005522034A (ja) 2002-03-28 2002-12-17 複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法

Country Status (8)

Country Link
US (2) US6737332B1 (ja)
EP (1) EP1490900A1 (ja)
JP (1) JP2005522034A (ja)
KR (1) KR20040102052A (ja)
CN (1) CN1310306C (ja)
AU (1) AU2002357862A1 (ja)
TW (1) TWI286821B (ja)
WO (1) WO2003083934A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042782A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US7935613B2 (en) 2003-12-16 2011-05-03 International Business Machines Corporation Three-dimensional silicon on oxide device isolation
EP1583143B1 (en) * 2004-03-29 2011-10-05 Imec Method of fabricating self-aligned source and drain contacts in a Double gate FET with controlled manufacturing of a thin Si or non-Si channel
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application
US7129138B1 (en) * 2005-04-14 2006-10-31 International Business Machines Corporation Methods of implementing and enhanced silicon-on-insulator (SOI) box structures
JP2006310661A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体基板および製造方法
US20070099372A1 (en) * 2005-10-31 2007-05-03 Sailesh Chittipeddi Device having active regions of different depths
KR100724199B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
KR101024763B1 (ko) 2008-07-29 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 리페어 방법
US8074897B2 (en) 2008-10-09 2011-12-13 Rain Bird Corporation Sprinkler with variable arc and flow rate
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US8925837B2 (en) * 2009-05-29 2015-01-06 Rain Bird Corporation Sprinkler with variable arc and flow rate and method
US8695900B2 (en) * 2009-05-29 2014-04-15 Rain Bird Corporation Sprinkler with variable arc and flow rate and method
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US9504209B2 (en) 2010-04-09 2016-11-29 Rain Bird Corporation Irrigation sprinkler nozzle
US8421156B2 (en) * 2010-06-25 2013-04-16 International Business Machines Corporation FET with self-aligned back gate
CN102148183B (zh) * 2011-03-10 2015-04-29 上海华虹宏力半导体制造有限公司 具有阶梯型氧化埋层的soi的形成方法
US8507989B2 (en) * 2011-05-16 2013-08-13 International Business Machine Corporation Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance
CN102244029A (zh) * 2011-06-28 2011-11-16 上海宏力半导体制造有限公司 绝缘体上的硅衬底制作工艺及绝缘体上的硅器件制作工艺
CN102244080A (zh) * 2011-06-28 2011-11-16 上海宏力半导体制造有限公司 绝缘体上的硅衬底结构及器件
CN102354678B (zh) * 2011-09-28 2015-03-18 上海华虹宏力半导体制造有限公司 具有阶梯型氧化埋层的soi结构
CN102339784B (zh) * 2011-09-28 2015-02-04 上海华虹宏力半导体制造有限公司 具有阶梯型氧化埋层的soi结构的制作方法
US8940569B2 (en) * 2012-10-15 2015-01-27 International Business Machines Corporation Dual-gate bio/chem sensor
CN103311301B (zh) * 2013-05-09 2016-06-29 北京大学 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法
US10128269B2 (en) * 2013-11-08 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for a semiconductor structure having multiple semiconductor-device layers
CN105097711B (zh) * 2014-05-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
US10322423B2 (en) 2016-11-22 2019-06-18 Rain Bird Corporation Rotary nozzle
US11154877B2 (en) 2017-03-29 2021-10-26 Rain Bird Corporation Rotary strip nozzles
CN107634101A (zh) * 2017-09-21 2018-01-26 中国工程物理研究院电子工程研究所 具有三段式埋氧层的半导体场效应晶体管及其制造方法
US11059056B2 (en) 2019-02-28 2021-07-13 Rain Bird Corporation Rotary strip nozzles and deflectors
US11406999B2 (en) 2019-05-10 2022-08-09 Rain Bird Corporation Irrigation nozzle with one or more grit vents
US11247219B2 (en) 2019-11-22 2022-02-15 Rain Bird Corporation Reduced precipitation rate nozzle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229345A (ja) * 1991-12-28 1993-09-07 Nissan Motor Co Ltd 車両のドア構造
JPH0778994A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd Ｍｏｓ型半導体装置及びその製造方法
JPH07221318A (ja) * 1994-02-03 1995-08-18 Nec Corp 薄膜トランジスタとその製造方法
JPH07263575A (ja) * 1994-03-25 1995-10-13 Sony Corp Ｍｏｓ型半導体記憶装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69332960T2 (de) * 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
JP2796012B2 (ja) * 1992-05-06 1998-09-10 株式会社東芝 半導体装置及びその製造方法
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JP3427114B2 (ja) 1994-06-03 2003-07-14 コマツ電子金属株式会社 半導体デバイス製造方法
JPH07335907A (ja) * 1994-06-14 1995-12-22 Sony Corp Ｓｏｉ基板に形成したｃｍｏｓトランジスタおよびそのｓｏｉ基板の製造方法
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
KR970052022A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
US6043166A (en) 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
WO2000048245A1 (en) 1999-02-12 2000-08-17 Ibis Technology Corporation Patterned silicon-on-insulator devices
US5950094A (en) 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6326247B1 (en) * 2000-06-09 2001-12-04 Advanced Micro Devices, Inc. Method of creating selectively thin silicon/oxide for making fully and partially depleted SOI on same waffer
US6441436B1 (en) * 2000-11-29 2002-08-27 United Microelectronics Corp. SOI device and method of fabrication
US6515333B1 (en) * 2001-04-27 2003-02-04 Advanced Micro Devices, Inc. Removal of heat from SOI device
US6531375B1 (en) * 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229345A (ja) * 1991-12-28 1993-09-07 Nissan Motor Co Ltd 車両のドア構造
JPH0778994A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd Ｍｏｓ型半導体装置及びその製造方法
JPH07221318A (ja) * 1994-02-03 1995-08-18 Nec Corp 薄膜トランジスタとその製造方法
JPH07263575A (ja) * 1994-03-25 1995-10-13 Sony Corp Ｍｏｓ型半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042782A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003083934A1 (en) 2003-10-09
EP1490900A1 (en) 2004-12-29
TWI286821B (en) 2007-09-11
CN1310306C (zh) 2007-04-11
CN1623226A (zh) 2005-06-01
TW200307346A (en) 2003-12-01
US20040219761A1 (en) 2004-11-04
US6737332B1 (en) 2004-05-18
AU2002357862A1 (en) 2003-10-13
KR20040102052A (ko) 2004-12-03

Similar Documents

Publication Publication Date Title
JP2005522034A (ja) 複数の厚みを持つ埋め込み酸化膜上に形成される半導体装置およびその製造方法
US7180136B2 (en) Biased, triple-well fully depleted SOI structure
JP4470011B2 (ja) ゲート電極を備えたトランジスタを有するデバイス及びその形成方法
US7544999B2 (en) SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate
US7678635B2 (en) Method of producing a transistor
JP2008060497A (ja) 半導体装置および半導体装置の製造方法
US20080283922A1 (en) Semiconductor device and manufacturing method thereof
US6541321B1 (en) Method of making transistors with gate insulation layers of differing thickness
JP5268385B2 (ja) 半導体装置
US11785755B2 (en) Static random-access memory and fabrication method thereof
JPH1084045A (ja) 半導体集積回路装置およびその製造方法
US7307320B2 (en) Differential mechanical stress-producing regions for integrated circuit field effect transistors
JP2009135513A (ja) 半導体装置の製造方法
CN118231414A (zh) Pdsoi晶体管及其制造方法
US8575701B1 (en) Semiconductor device where logic region and DRAM are formed on same substrate
JPH1168089A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100825

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101008