JP4536340B2 - センサシステム及びそのセンサユニット - Google Patents
センサシステム及びそのセンサユニット Download PDFInfo
- Publication number
- JP4536340B2 JP4536340B2 JP2003208776A JP2003208776A JP4536340B2 JP 4536340 B2 JP4536340 B2 JP 4536340B2 JP 2003208776 A JP2003208776 A JP 2003208776A JP 2003208776 A JP2003208776 A JP 2003208776A JP 4536340 B2 JP4536340 B2 JP 4536340B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- synchronization signal
- timing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数台のセンサユニットを備えて、各センサユニット間で伝送信号のやり取りを行うセンサシステム及びそのセンサユニットに関する。
【０００２】
【従来の技術】
従来、例えば、複数台のセンサユニットが予め定められた順番で隣接配置され、各センサユニットが、上位のセンサユニットから伝送信号を受信し、下位のセンサユニットに伝送信号を送信する、いわゆるバケツリレー方式でデータ伝送を行うセンサシステムがある。具体的には、伝送信号１は、同期信号２と、ハイレベルまたはローレベルの複数データ信号３を連ねてなるデータ群信号とを備えたデジタル信号である。各センサシステムは、図６に示すように、下位のセンサユニットに対して、上記伝送信号１の同期信号２を送信し、それに引き続いて同期信号２の送信タイミングを基準に自己のクロック発振器のクロックパルスに同期した送信タイミング毎（同図で時間ｔ１毎のタイミング）に複数のデータ信号３を順次送信する（同図の最上段のタイムチャート参照）。
【０００３】
一方、上位のセンサユニットからの伝送信号１を受ける次段のセンサユニットでは、その同期信号２の受信タイミングを基準に自己のクロック発振器のクロックパルスに同期し、上記送信タイミングに対応する受信タイミング毎（同図で時間ｔ１毎のタイミング）にデータ群信号の各データ信号３を順次読み取るようになっている。従って、各センサユニットが内蔵するクロック発振器のクロックタイミングにずれが生じていなければ、各センサユニットにおいてデータ群信号の各データ信号を正確に読み取ることができる（同図の２段目のタイムチャート参照）。
【０００４】
【特許文献１】
特開２００１−２２２７８６公報
【０００５】
【発明が解決しようとする課題】
ところが、上述のような正常なデータ伝送を行うには、クロックタイミングが生じない高精度のクロック発振器を各センサユニットに使用する必要があり、センサ全体のコストが高くなるという問題が生じる。そこで、コストを抑えるために、各センサユニットに低コストのクロック発振器を使用する場合がある。そうると、各センサユニットのクロック発振器間のクロックタイミングのずれによって、各データ信号３の読取タイミングのずれが重畳的に大きくなっていき、本来読み取るべきタイミングとは異なるタイミングでデータ群信号の各データを読み取るおそれがある。これについて図６に示すタイムチャートを参照しつつ具体的に説明する。同図中、１段目のタイムチャートは、上位のセンサユニットから送信された伝送信号１の波形を示す。これは同期信号２に引き続き時間ｔ１間隔毎に複数のデータ信号が連なっている。２段目は上記伝送信号１を受ける次の段のセンサユニットの受信動作のタイムチャートを示し、この次の段のセンサユニットと上位のセンサユニットとのクロック発信器のクロックタイミングにずれがない場合である。この場合、次の段のセンサユニットは同期信号の受信タイミングからやはり時間ｔ１毎に伝送信号１のデータ群信号を読み取るよう動作し、データ群信号の各データ信号を正確に読み取ることができる。
【０００６】
これに対して、３段目は上位のセンサユニットに対して次の段のセンサユニットのクロック発振器のクロックタイミングが遅れ、同期信号の受信タイミングから時間ｔ２（＞ｔ１）毎に伝送信号１のデータ群信号を読み取るよう動作する場合のタイムチャートである。このような場合、各データ信号３の読取タイミングのずれは重畳的に大きくなってきてしまい、同図の受信タイミングＸ以降のように本来読み取るべきデータ信号の隣のデータ信号を誤って読み取る誤動作が生じてしまうおそれがある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信が可能なセンサシステム及びそのセンサユニットを提供するところにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係るセンサシステムは、被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、前記各センサユニットは、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されているところに特徴を有する。
【０００９】
請求項２の発明に係るセンサシステムは、被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、前記各センサユニットは、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とする。
ここで、本発明の「正規のエッジ検出タイミング」とは、各センサユニットの発振動作間にずれが生じていないとした場合における、立上りエッジまたは立下りエッジが本来検出されるべきタイミングであり、補正動作前においては同期信号の受信タイミングを基準にカウントされる上記基準時間毎の各タイミングをいい、補正動作後は、上記次のデータ信号の読取処理のタイミングを基準にカウントされる上記基準間隔毎のタイミングをいう。
【００１０】
請求項３の発明に係るセンサシステムは、請求項１または請求項２に記載のセンサシステムにおいて、前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせるところに特徴を有する。
【００１４】
請求項４の発明に係るセンサユニットは、被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されているところに特徴を有する。
【００１５】
請求項５に係るセンサユニットは、被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とする。
請求項６の発明に係るセンサユニットは、請求項６記載のセンサユニットにおいて、前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせるところに特徴を有する。
【００１９】
【発明の作用及び効果】
＜請求項１，３，４，６の発明＞
本発明によれば、他のセンサユニットから受けた伝送信号から同期信号を検知し、通常は、その同期信号の受信タイミングを基準に自己の内蔵クロックに基づいた基準時間（送信動作において同期信号を送信後に自己の内蔵クロック（自己の発振手段の発振動作）に基づきカウントした各データ信号送信の時間間隔）毎にデータ群信号のデータ信号を読み取る。一方、エッジ検出手段にてエッジが検出された実エッジ検出タイミングが、それに最も近い正規のエッジ検出タイミングからずれているときには（請求項３，６の構成では、ずれ時間が所定値以上であるときには）、そのずれを解消する方向に補正したタイミング（基準時間間隔を長くする或いは短くしたタイミング）で次のデータ信号を読み取るよう動作する。
従って、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信を行うことができる。
【００２１】
また、例えばノイズによって伝送信号のデータ信号が本来ローレベルなのに一次的にハイレベルになってしまいデータ信号を誤って読込んでしまう可能性がある。そこで、本構成によれば、エッジが検出されてから基準時間以上ハイレベルが連続した場合にはこれをデータ信号の本来のレベルとみなして読み込む一方で、基準時間によりも短い時間であればこれをローレベルとみなして読み込むよう動作する。これにより一次的なノイズ発生に影響されることなく正確なデータ受信ができる。
【００２２】
＜請求項２，５の発明＞
本発明によれば、他のセンサユニットから受けた伝送信号から同期信号を検知し、通常は、その同期信号の受信タイミングを基準に自己の内蔵クロックに基づいた基準時間（送信動作において同期信号を送信後に自己の内蔵クロック（自己の発振手段の発振動作）に基づきカウントした各データ信号送信の時間間隔）毎にデータ群信号のデータ信号を読み取る。一方、エッジ検出手段にてエッジが検出された実エッジ検出タイミングが、それに最も近い正規のエッジ検出タイミングからずれているときには、そのずれを解消する方向に補正したタイミングで次のデータ信号を読み取るよう動作する。
従って、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信を行うことができる。
また、例えばノイズなどの影響によって各データ信号が本来のデータ長（デューティ比）よりも短くなってしまうことがあり得る。この場合、本来ハイレベルとして読み込まれるべきデータ信号がローレベルとして読み込まれてしまうおそれがある。そこで、本構成によれば、立上りエッジの検出タイミングが正規のエッジ検出タイミングのいずれかに略一致しているときには、その立上りエッジが検出されてから基準時間内に読み込んだデータ信号レベルをハイレベルとして読み込むよう動作する。従って、ノイズ等の影響によってデータ信号のデータ長が変化してしまう場合であっても各データ信号を正確に読み込むことができる。
【００２３】
なお、本発明において、各データ信号の読取処理は、上記基準時間内において奇数回順次信号レベルを読み込んで多い方のレベル（ハイレベル或いはローレベル）を当該データ信号の信号レベルとする、いわゆる多数決方式でデータ信号を読み取る構成であってもよい。
【００２４】
【発明の実施の形態】
本発明に係るセンサシステムについて図１ないし図５によって説明する。なお、図１において矢印Ａの方向を前方、矢印Ｂの方向を右方向とする。
１．センサシステム全体の概要構成
本実施形態のセンサシステムは、同一構造の１６台の光ファイバセンサ１（図１及び図２ではそのうちの４台のみ図示。本発明の「センサユニット」に相当）を備えて構成され、各光ファイバセンサ１は、そこから導出された光ファイバＦの先端を検出領域に向けた状態で互いに隣接配置され、検出領域内における被検出物体の有無に応じた検出動作を行う。そして、センサシステムは、通信ユニット２からの送信された伝送信号Ｄに例えば各光ファイバセンサ１での検出結果などを反映させつつ、一端側に位置する光ファイバセンサ１から他端側に位置する光ファイバセンサ１へと順番に受け渡しいく、いわゆるバケツリレー方式でデータ伝送（シリアル伝送）を行うようになっている。
【００２５】
なお、以下の説明において、光ファイバセンサ１全体を指す場合にはセンサ１と称し、個々の光ファイバセンサ１を指す場合には、左方の光ファイバセンサ１から第１のセンサ１、第２のセンサ１、第３のセンサ１、第４のセンサ１と称する。
【００２６】
２．各機器の外部構成
（１）光ファイバセンサ
図１に示すように、各センサ１は箱状をなし、前面に設けられたファイバ挿入孔に光ファイバＦの先端が挿入されており、一方、背面には図示しない制御ユニットから連なるケーブルのコネクタＣが接続されている。また、センサ１の右側面には出力側カプラに相当する投光素子１２が設けられ、左側面には入力側カプラに相当する受光素子１１が設けられており、前部下端近傍には左右側面を貫く角型の透孔１３が形成されている。また、下面にはセンサ１の並び方向に沿ってアリ溝（底面側よりも開口側の方が幅狭になっている溝）を形成してなる挟持部（図１では終端ユニット４に隠れており図示せず）が設けられている。
【００２７】
センサ１は取付レールに相当する周知のＤＩＮレール３の溝内に上記挟持部を通すことによって装着されており、それぞれが密接して相隣接するセンサ１の投光素子１２及び受光素子１１が対向した状態となっている。
【００２８】
（２）通信ユニット及び終端ユニット
第１及び第４のセンサ１の側方には同じく箱状をなす通信ユニット２及び終端ユニット４が配置されている。この通信ユニット２にはセンサ１の挟持部と同一形状の挟持部（図示せず）が設けられ、この挟持部にＤＩＮレール３を通して装着されている。また、上下側面間を貫通して形成された２つのねじ孔２１が設けられ、これに螺合するねじ２２が設けられており、ねじ２２を締め付けることによって挟持部とねじ２２先端とでＤＩＮレール３を挟み込み、ＤＩＮレール３に対して固定可能となっている。終端ユニット４にも同じく挟持部４１、ねじ孔４２及びねじ４３が設けられており、ねじ４３を締めることによってＤＩＮレール３に対して固定可能となっている。
【００２９】
通信ユニット２の右側面に設けられた出力側カプラに相当する投光素子２３は第１のセンサ１の受光素子１１と対向する位置に配されており、透孔１３と対向する位置に入力側カプラに相当する受光素子２４が設けられている。また、終端ユニット４の左側面に設けられた中継入力部に相当する受光素子４４が第４のセンサ１の投光素子１２と対向する位置に配されており、透孔１３と対向する位置に中継出力部に相当する投光素子４５が設けられている。終端ユニット４の投光素子４５と通信ユニット２の受光素子２４との間にはセンサ１の透孔１３を介して光軸が形成可能となっている。
【００３０】
３．各機器の電気的構成
次に、センサシステムの電気的構成を図２を参照して説明する。
（１）通信ユニット
まず、通信ユニット２のハウジングには設定操作部２０が設けられており、ここに設けた設定スイッチを操作することによって通信相手のセンサ１を特定するアドレスの入力と、そのセンサ１が実行すべきコマンドを入力することができる。この設定スイッチのスイッチ状態はＣＰＵ２５に取込まれ、ここで伝送信号Ｄを生成して、投光素子２３と共に通信ユニット側送信手段を構成する投光回路２６に与えられる。投光回路２４はその伝送信号Ｄに基づいて投光素子２３に駆動電流を供給して伝送信号Ｄを光信号として第１のセンサ１に所定の周期（例えば５０μＳ）で順次送信する。一方、受光素子２４に入射した光は通信ユニット側受信手段に相当する受光回路２７を介してＣＰＵ２５に入力されるようになっている。
【００３１】
（２）光ファイバセンサ
各センサ１では、受光素子１１で光信号として受けた伝送信号Ｄが電気信号に変換され、この受光素子１１と共にセンサ間受信手段（本発明の「受信手段」）を構成する受光回路１４にてデジタル信号に変換されてＣＰＵ１５に与えられる。ＣＰＵ１５では、後述するソフトウエア的構成の説明で明らかになるように、伝送信号Ｄに含まれる同期信号に基づいて検出動作やデータ信号の読取処理等を実行する。そして、自己の検出結果を反映した伝送信号Ｄを、投光素子１２と共にセンサ間送信手段（本発明の「送信手段」）を構成する投光回路１６に送出し、投光回路１６から駆動電流を投光素子１２に供給して投光させる。
【００３２】
（３）終端ユニット
そして、終端ユニット４の中継入力部に相当する受光素子４４に入射した光は受光回路４６にてディジタル信号に変換された後、信号増幅機能を持った中継アンプ４８を介して投光回路４７に送出される。投光回路４７では信号に基づいて中継出力部に相当する投光素子４５に駆動電流を供給して投光素子４５から光を投光させる。これにより各センサ１間を伝送されてきた伝送信号Ｄが終端ユニット４から通信ユニット２に返送される。なお、投光素子４５の出力はセンサ１の投光素子１２よりも強く設定されている。
【００３３】
４．ソフトウエア的構成
各センサ１のＣＰＵ１５は、クロックパルスを出力するクロック発振器をそれぞれ内蔵し、自己のクロック発振器からのクロックパルスに基づいて伝送信号Ｄの送信処理や受信処理等を行う。なお、伝送信号Ｄは、同期信号Ｄ１と、ハイレベルまたはローレベルの複数のデータ信号Ｄ２を連ねてなるデータ群信号とを備えたデジタル信号である。なお、クロック発振器はＣＰＵ１５に内蔵されたものに限らず別体として設けられたものであってもよい。
【００３４】
（１）伝送信号の送信動作
図４には、送信動作ルーチンを示すフローチャートが示されている。ＣＰＵ１５は、伝送信号Ｄの送信開始のタイミングが来たら、まずステップＳ１で同期信号Ｄ１を投光回路１６に送り、この同期信号Ｄ１の送信タイミングから開始して、自己のクロックパルスに基づき基準時間Ｔｓをカウントする毎に、ハイレベル或いはローレベルのデータ信号Ｄ２を順次投光回路１６に送信する（ステップＳ２〜Ｓ５。伝送信号Ｄ波形については図３の最上段タイムチャート参照）。これにより、各センサ１は、自己のクロック発振器からのクロックパルスに応じたデータ間隔の伝送信号Ｄを下位のセンサ１に送信する。従って、このとき、ＣＰＵ１５は本発明の「送信制御手段」として機能する。
【００３５】
（２）伝送信号の受信動作
図５には、受信動作ルーチンを示すフローチャートが示されている。ＣＰＵ１５は、上位のセンサ１から同期信号Ｄ１を受信したら図５の受信動作ルーチンを開始する。ステップＳ１１で自己のクロック発振器のクロックパルスに基づき時間をカウントを開始する。そして、ステップＳ１２で立上りエッジの有無を検出する。立上りエッジが検出されなければ（ステップＳ１２で「Ｙ」）、時間Ｔｓ（基準時間）カウントされたときにデータ信号Ｄ２を読み取る（ステップＳ１５）。一方、立上りエッジが検出されたときには（ステップＳ１２で「Ｎ」）、この立上りエッジの検出タイミング（以下、「実エッジ検出タイミング」）と正規のエッジ検出タイミングとの時間差αを算出する。ここで、正規のエッジ検出タイミングとは、自己のクロック発振器でカウントした場合に立上りエッジを検出し得るタイミングをいい、下記の読取タイミング補正動作が行われる前では、同期信号Ｄ１の受信タイミングを基準に上記基準時間Ｔｓを整数倍して得られる各時間毎のタイミングとなる。また、次述する補正動作後は、次のデータ読取タイミングを基準に上記基準時間Ｔｓを整数倍して得られる各時間毎のタイミングとなる。
【００３６】
続いてステップＳ１４で上記時間差αの絶対値が基準値未満であれば（「Ｙ」）、立上りエッジが検出されない場合と同様、ステップＳ１５で時間Ｔｓカウントされたときにデータ信号Ｄ２を読み取る。一方、ステップＳ１４で時間差αの絶対値が基準値以上であるときには（「Ｎ」）、ステップＳ１６において上記時間Ｔｓに時間差αを加算して補正した時間をカウントされたときにデータ信号Ｄ２を読み取る。以上の動作をデータ信号Ｄ２がなくなるまで繰り返し実行する（ステップＳ１７）。従って、このとき、ＣＰＵ１５は、本発明の「データ読取手段」、「エッジ検出手段」、「抽出手段」及び「補正手段」として機能する。
【００３７】
なお、本実施形態では、各データ信号Ｄ２の読取処理は、その読取タイミングまたは補正後の読取タイミングに同期して所定時間間隔で奇数回（本実施形態では３回）データ信号Ｄ２のレベルを読み取って多い方のレベル（ハイレベル或いはローレベル）を当該データ信号Ｄ２のレベルと定める、いわゆる多数決方式によりデータ信号Ｄ２レベルを定めている。このような構成であれば、センサ間のクロック発振器のクロックパルスに多少ずれが生じていても各データ信号Ｄ２レベルを正確に読み取ることができる。
また、ＣＰＵ１５は、受けた伝送信号Ｄの同期信号Ｄ２の受信タイミングに同期して投光部１７から光を投光して光ファイバＦを介して検出領域に光を照射し、検出領域からの光を受光部１８にてデジタル信号に変換して取り込み、この受光量データと現在設定されている閾値とを比較して検出物体の有無を判断する検出動作を行なう。そして、その検出結果を下位センサ１に与える伝送信号Ｄのデータ群信号に反映させる。
【００３８】
（３）具体的動作
具体的動作について図３を参照しつつ説明する。同図は、最上段が上位センサ１から送信された伝送信号Ｄのタイムチャートであり、２段目以降が上位センサ１からの伝送信号Ｄを受ける次の順位のセンサ１（下位センサ１）の受信動作タイムチャートである。このうち２段目は、上位センサ１と下位センサ１とのクロック発振器の発振動作（クロックパルス間隔ｔ１）にずれがないときの受信動作タイムチャートであり、３段目は、下位センサ１におけるクロックパルス間隔ｔ２が上位センサ１におけるクロックパルス間隔ｔ１よりも長いときの受信動作タイムチャートである。また４段目は、逆に下位センサ１におけるクロックパルス間隔ｔ３が上位センサ１におけるクロックパルス間隔ｔ１よりも短いときの受信動作タイムチャートである。
【００３９】
まず、２段目に示すように、上位センサ１と下位センサ１でクロックパルス間隔ｔ１にずれがないときには、上位センサ１からの伝送信号Ｄにおいて時間間隔Ｔｓ毎に並ぶ各データ信号Ｄ２の位置に対応して、同じく時間間隔Ｔｓ毎にデータ信号Ｄ２の読取処理を順次行って、正確にデータ読み取りを行うことができる。
【００４０】
一方、３段目に示すように、下位センサ１におけるクロックパルス間隔ｔ２が上位センサ１におけるクロックパルス間隔ｔ１よりも長いときには、上位からの伝送信号Ｄのデータ信号Ｄ２間隔Ｔｓよりも長い周期（時間Ｔ１＞Ｔｓ）で各データ信号Ｄ２を読み取ることになる。従って、徐々にそのずれが大きくなっていく。ところが、本実施形態では、（７）回目の読取処理と（８）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α１だけ前に検出されている。このことは、伝送信号Ｄの各データ信号Ｄ２に対して下位の各読取処理が遅れていることを意味する。そこで、（８）回目の読取処理については（７）回目の読取タイミングから時間Ｔ１−α１カウントされたときに開始するよう読取タイミングが補正される。つまり、（８）回目の読取処理については時間α１だけ早いタイミングで実行するのである。そして、（９）回目の読取処理については、補正後の読取タイミングで実行される（８）回目の読取処理の開始から時間Ｔ１カウントされたときに実行される。これにより（９）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４１】
次に、４段目に示すように、下位センサ１におけるクロックパルス間隔ｔ３が上位センサ１におけるクロックパルス間隔ｔ１よりも短いときには、上位からの伝送信号Ｄのデータ信号Ｄ２間隔Ｔｓよりも短い周期（時間Ｔ２＞Ｔｓ）で各データ信号Ｄ２を読み取ることになる。従って、徐々にそのずれが大きくなっていく。ところが、本実施形態では、（３）回目の読取処理と（４）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α２だけ後に検出されている。このことは、伝送信号Ｄの各データ信号Ｄ２に対して下位の各読取処理が早いことを意味する。そこで、（５）回目の読取処理については（４）回目の読取タイミングから時間Ｔ１＋α２カウントされたときに開始するよう読取タイミングが補正される。つまり、（５）回目の読取処理については時間α２だけ遅れたタイミングで実行するのである。そして、（６）回目の読取処理については、補正後の読取タイミングで実行される（５）回目の読取処理の開始から時間Ｔ２カウントされたときに実行される。これにより（５）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４２】
その後、（７）回目の読取処理と（８）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α３だけ後に検出されている。そこで、（９）回目の読取処理については（８）回目の読取タイミングから時間Ｔ１＋α３カウントされたときに開始するよう読取タイミングが補正される。つまり、（９）回目の読取処理については時間α３だけ遅れたタイミングで実行するのである。これにより（９）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４３】
５．伝送信号Ｄの波形変形に対する対策
ところで、ノイズ等の影響によって伝送信号Ｄの波形が変形してしまうことがある。そこで、本実施形態では、読取処理において下記の工夫がされている。
（１）伝送信号Ｄに一次的なハイレベル信号がのる場合
例えばノイズ等によって、図３の二点破線Ｘで示すように一時的にハイレベル信号がのってしまう場合がある。この場合、本来ローレベルとして読み取るべきデータ信号Ｄ２をハイレベルとして読み取ってしまうことになる。しかし、本実施形態では、立上りエッジが検出されたからハイレベルが連続した時間が時間Ｔｓ（Ｔ１，Ｔ２）以上であるときには、正規のデータ信号Ｄ２であるとみなし、その時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２レベルをハイレベルとして処理する。一方、立上りエッジが検出されたからハイレベルが連続した時間が時間Ｔｓ（Ｔ１，Ｔ２）未満であるときには、正規のデータ信号Ｄ２でないとみなし、その時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２をローレベルとして処理する（請求項１及び請求項４の構成に相当）。
このような構成であれば、一次的なノイズ等に影響されることなく正確にデータ読取を行うことができる。
【００４４】
（２）伝送信号Ｄのハイレベルデータ信号Ｄ２が部分的に欠落する場合
例えばノイズ等の影響により、図３の二点破線Ｙで示すようにハイレベルのデータ信号Ｄ２が部分的に欠落する場合がある。この場合、本来ハイレベルとして読み取るべきデータ信号Ｄ２をローレベルとして読み取ってしまうことになる。しかし、本実施形態では、立上りエッジの検出タイミング（実エッジ検出タイミング）が正規のエッジ検出タイミングに実質的に一致しているときには、その立上りエッジの検出タイミングから時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２レベルをハイレベルとみなして処理をする（請求項２及び請求項５の構成に相当）。
このような構成であれば、ハイレベル信号の部分的欠落が生じても正確にデータ読取を行うことができる。
【００４５】
６．本実施形態の効果
以上のように、本実施形態によれば、上位センサ１から受けた伝送信号Ｄから同期信号Ｄ１を検知し、通常は、その同期信号Ｄ１の受信タイミングを基準に基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）に対応した読取タイミング毎にデータ群信号のデータ信号Ｄ２を読み取る。一方、立上りエッジが検出されたタイミング（実エッジ検出タイミング）が、それに最も近い正規のエッジ検出タイミングから所定値以上ずれているときには、そのずれを解消する方向に補正したタイミング（基準時間を補正することで読取タイミングを早くしたり遅くしたりしたタイミング）で次のデータ信号Ｄ２の読取処理を実行するよう動作する。
従って、各センサ１のクロック発振器のクロックパルスにずれが生じる場合であっても正確なデータ受信を行うことができる。
【００４６】
更に、本実施形態では、伝送信号Ｄは、ハイレベル或いはローレベルが連続する時間に単位時間当たりのずれ率を乗じた時間が基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）の半分を超えないように構成されている。ここで「単位時間当たりのずれ率」とは、他のセンサユニットとの内蔵クロックにおける単位時間当たりの最大ずれ率をいう。具体的には、本実施形態では、単位時間当たりのずれ率は、１μＳ当たり１％のずれが生じ得る。そこで、伝送信号Ｄは、次の式を満たすデータ構成となっている。
「ハイレベル或いはローレベルが連続する時間」＊０．０１＜「基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）」／２
このような構成であれば、伝送信号Ｄの立上りエッジまたは立下りエッジが検出されず読取タイミングの補正がされない状態が続いても最大ずれ時間は上記基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）の半分を超えないから、常時、実エッジ検出タイミングはいずれか一つの正規のエッジ検出タイミングに最も近づくことになり、その次のデータ信号への読取タイミングについて誤った補正が行われることを防止できる。
【００４７】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るセンサシステムの外観を示す斜視図
【図２】センサシステムの内部構成を示すブロック図
【図３】上位センサからの伝送信号、及び下位センサにおける受信タイミングを示すタイムチャート図
【図４】送信動作ルーチンを示すフローチャート
【図５】受信動作ルーチンを示すフローチャート
【図６】従来のセンサシステムにおける、上位センサからの伝送信号、及び下位センサにおける受信タイミングを示すタイムチャート図
【符号の説明】
１…センサ（センサユニット）
１１…受光素子
１２…投光素子
１４…受光回路
１５…ＣＰＵ
１６…投光回路
１７…投光部
１８…受光部
Ｄ…伝送信号
Ｄ１…同期信号
Ｄ２…データ信号
Ｔｓ（Ｔ１，Ｔ２，Ｔ３）…基準時間
【発明の属する技術分野】
本発明は、複数台のセンサユニットを備えて、各センサユニット間で伝送信号のやり取りを行うセンサシステム及びそのセンサユニットに関する。
【０００２】
【従来の技術】
従来、例えば、複数台のセンサユニットが予め定められた順番で隣接配置され、各センサユニットが、上位のセンサユニットから伝送信号を受信し、下位のセンサユニットに伝送信号を送信する、いわゆるバケツリレー方式でデータ伝送を行うセンサシステムがある。具体的には、伝送信号１は、同期信号２と、ハイレベルまたはローレベルの複数データ信号３を連ねてなるデータ群信号とを備えたデジタル信号である。各センサシステムは、図６に示すように、下位のセンサユニットに対して、上記伝送信号１の同期信号２を送信し、それに引き続いて同期信号２の送信タイミングを基準に自己のクロック発振器のクロックパルスに同期した送信タイミング毎（同図で時間ｔ１毎のタイミング）に複数のデータ信号３を順次送信する（同図の最上段のタイムチャート参照）。
【０００３】
一方、上位のセンサユニットからの伝送信号１を受ける次段のセンサユニットでは、その同期信号２の受信タイミングを基準に自己のクロック発振器のクロックパルスに同期し、上記送信タイミングに対応する受信タイミング毎（同図で時間ｔ１毎のタイミング）にデータ群信号の各データ信号３を順次読み取るようになっている。従って、各センサユニットが内蔵するクロック発振器のクロックタイミングにずれが生じていなければ、各センサユニットにおいてデータ群信号の各データ信号を正確に読み取ることができる（同図の２段目のタイムチャート参照）。
【０００４】
【特許文献１】
特開２００１−２２２７８６公報
【０００５】
【発明が解決しようとする課題】
ところが、上述のような正常なデータ伝送を行うには、クロックタイミングが生じない高精度のクロック発振器を各センサユニットに使用する必要があり、センサ全体のコストが高くなるという問題が生じる。そこで、コストを抑えるために、各センサユニットに低コストのクロック発振器を使用する場合がある。そうると、各センサユニットのクロック発振器間のクロックタイミングのずれによって、各データ信号３の読取タイミングのずれが重畳的に大きくなっていき、本来読み取るべきタイミングとは異なるタイミングでデータ群信号の各データを読み取るおそれがある。これについて図６に示すタイムチャートを参照しつつ具体的に説明する。同図中、１段目のタイムチャートは、上位のセンサユニットから送信された伝送信号１の波形を示す。これは同期信号２に引き続き時間ｔ１間隔毎に複数のデータ信号が連なっている。２段目は上記伝送信号１を受ける次の段のセンサユニットの受信動作のタイムチャートを示し、この次の段のセンサユニットと上位のセンサユニットとのクロック発信器のクロックタイミングにずれがない場合である。この場合、次の段のセンサユニットは同期信号の受信タイミングからやはり時間ｔ１毎に伝送信号１のデータ群信号を読み取るよう動作し、データ群信号の各データ信号を正確に読み取ることができる。
【０００６】
これに対して、３段目は上位のセンサユニットに対して次の段のセンサユニットのクロック発振器のクロックタイミングが遅れ、同期信号の受信タイミングから時間ｔ２（＞ｔ１）毎に伝送信号１のデータ群信号を読み取るよう動作する場合のタイムチャートである。このような場合、各データ信号３の読取タイミングのずれは重畳的に大きくなってきてしまい、同図の受信タイミングＸ以降のように本来読み取るべきデータ信号の隣のデータ信号を誤って読み取る誤動作が生じてしまうおそれがある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信が可能なセンサシステム及びそのセンサユニットを提供するところにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係るセンサシステムは、被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、前記各センサユニットは、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されているところに特徴を有する。
【０００９】
請求項２の発明に係るセンサシステムは、被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、前記各センサユニットは、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とする。
ここで、本発明の「正規のエッジ検出タイミング」とは、各センサユニットの発振動作間にずれが生じていないとした場合における、立上りエッジまたは立下りエッジが本来検出されるべきタイミングであり、補正動作前においては同期信号の受信タイミングを基準にカウントされる上記基準時間毎の各タイミングをいい、補正動作後は、上記次のデータ信号の読取処理のタイミングを基準にカウントされる上記基準間隔毎のタイミングをいう。
【００１０】
請求項３の発明に係るセンサシステムは、請求項１または請求項２に記載のセンサシステムにおいて、前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせるところに特徴を有する。
【００１４】
請求項４の発明に係るセンサユニットは、被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されているところに特徴を有する。
【００１５】
請求項５に係るセンサユニットは、被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とする。
請求項６の発明に係るセンサユニットは、請求項６記載のセンサユニットにおいて、前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせるところに特徴を有する。
【００１９】
【発明の作用及び効果】
＜請求項１，３，４，６の発明＞
本発明によれば、他のセンサユニットから受けた伝送信号から同期信号を検知し、通常は、その同期信号の受信タイミングを基準に自己の内蔵クロックに基づいた基準時間（送信動作において同期信号を送信後に自己の内蔵クロック（自己の発振手段の発振動作）に基づきカウントした各データ信号送信の時間間隔）毎にデータ群信号のデータ信号を読み取る。一方、エッジ検出手段にてエッジが検出された実エッジ検出タイミングが、それに最も近い正規のエッジ検出タイミングからずれているときには（請求項３，６の構成では、ずれ時間が所定値以上であるときには）、そのずれを解消する方向に補正したタイミング（基準時間間隔を長くする或いは短くしたタイミング）で次のデータ信号を読み取るよう動作する。
従って、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信を行うことができる。
【００２１】
また、例えばノイズによって伝送信号のデータ信号が本来ローレベルなのに一次的にハイレベルになってしまいデータ信号を誤って読込んでしまう可能性がある。そこで、本構成によれば、エッジが検出されてから基準時間以上ハイレベルが連続した場合にはこれをデータ信号の本来のレベルとみなして読み込む一方で、基準時間によりも短い時間であればこれをローレベルとみなして読み込むよう動作する。これにより一次的なノイズ発生に影響されることなく正確なデータ受信ができる。
【００２２】
＜請求項２，５の発明＞
本発明によれば、他のセンサユニットから受けた伝送信号から同期信号を検知し、通常は、その同期信号の受信タイミングを基準に自己の内蔵クロックに基づいた基準時間（送信動作において同期信号を送信後に自己の内蔵クロック（自己の発振手段の発振動作）に基づきカウントした各データ信号送信の時間間隔）毎にデータ群信号のデータ信号を読み取る。一方、エッジ検出手段にてエッジが検出された実エッジ検出タイミングが、それに最も近い正規のエッジ検出タイミングからずれているときには、そのずれを解消する方向に補正したタイミングで次のデータ信号を読み取るよう動作する。
従って、各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信を行うことができる。
また、例えばノイズなどの影響によって各データ信号が本来のデータ長（デューティ比）よりも短くなってしまうことがあり得る。この場合、本来ハイレベルとして読み込まれるべきデータ信号がローレベルとして読み込まれてしまうおそれがある。そこで、本構成によれば、立上りエッジの検出タイミングが正規のエッジ検出タイミングのいずれかに略一致しているときには、その立上りエッジが検出されてから基準時間内に読み込んだデータ信号レベルをハイレベルとして読み込むよう動作する。従って、ノイズ等の影響によってデータ信号のデータ長が変化してしまう場合であっても各データ信号を正確に読み込むことができる。
【００２３】
なお、本発明において、各データ信号の読取処理は、上記基準時間内において奇数回順次信号レベルを読み込んで多い方のレベル（ハイレベル或いはローレベル）を当該データ信号の信号レベルとする、いわゆる多数決方式でデータ信号を読み取る構成であってもよい。
【００２４】
【発明の実施の形態】
本発明に係るセンサシステムについて図１ないし図５によって説明する。なお、図１において矢印Ａの方向を前方、矢印Ｂの方向を右方向とする。
１．センサシステム全体の概要構成
本実施形態のセンサシステムは、同一構造の１６台の光ファイバセンサ１（図１及び図２ではそのうちの４台のみ図示。本発明の「センサユニット」に相当）を備えて構成され、各光ファイバセンサ１は、そこから導出された光ファイバＦの先端を検出領域に向けた状態で互いに隣接配置され、検出領域内における被検出物体の有無に応じた検出動作を行う。そして、センサシステムは、通信ユニット２からの送信された伝送信号Ｄに例えば各光ファイバセンサ１での検出結果などを反映させつつ、一端側に位置する光ファイバセンサ１から他端側に位置する光ファイバセンサ１へと順番に受け渡しいく、いわゆるバケツリレー方式でデータ伝送（シリアル伝送）を行うようになっている。
【００２５】
なお、以下の説明において、光ファイバセンサ１全体を指す場合にはセンサ１と称し、個々の光ファイバセンサ１を指す場合には、左方の光ファイバセンサ１から第１のセンサ１、第２のセンサ１、第３のセンサ１、第４のセンサ１と称する。
【００２６】
２．各機器の外部構成
（１）光ファイバセンサ
図１に示すように、各センサ１は箱状をなし、前面に設けられたファイバ挿入孔に光ファイバＦの先端が挿入されており、一方、背面には図示しない制御ユニットから連なるケーブルのコネクタＣが接続されている。また、センサ１の右側面には出力側カプラに相当する投光素子１２が設けられ、左側面には入力側カプラに相当する受光素子１１が設けられており、前部下端近傍には左右側面を貫く角型の透孔１３が形成されている。また、下面にはセンサ１の並び方向に沿ってアリ溝（底面側よりも開口側の方が幅狭になっている溝）を形成してなる挟持部（図１では終端ユニット４に隠れており図示せず）が設けられている。
【００２７】
センサ１は取付レールに相当する周知のＤＩＮレール３の溝内に上記挟持部を通すことによって装着されており、それぞれが密接して相隣接するセンサ１の投光素子１２及び受光素子１１が対向した状態となっている。
【００２８】
（２）通信ユニット及び終端ユニット
第１及び第４のセンサ１の側方には同じく箱状をなす通信ユニット２及び終端ユニット４が配置されている。この通信ユニット２にはセンサ１の挟持部と同一形状の挟持部（図示せず）が設けられ、この挟持部にＤＩＮレール３を通して装着されている。また、上下側面間を貫通して形成された２つのねじ孔２１が設けられ、これに螺合するねじ２２が設けられており、ねじ２２を締め付けることによって挟持部とねじ２２先端とでＤＩＮレール３を挟み込み、ＤＩＮレール３に対して固定可能となっている。終端ユニット４にも同じく挟持部４１、ねじ孔４２及びねじ４３が設けられており、ねじ４３を締めることによってＤＩＮレール３に対して固定可能となっている。
【００２９】
通信ユニット２の右側面に設けられた出力側カプラに相当する投光素子２３は第１のセンサ１の受光素子１１と対向する位置に配されており、透孔１３と対向する位置に入力側カプラに相当する受光素子２４が設けられている。また、終端ユニット４の左側面に設けられた中継入力部に相当する受光素子４４が第４のセンサ１の投光素子１２と対向する位置に配されており、透孔１３と対向する位置に中継出力部に相当する投光素子４５が設けられている。終端ユニット４の投光素子４５と通信ユニット２の受光素子２４との間にはセンサ１の透孔１３を介して光軸が形成可能となっている。
【００３０】
３．各機器の電気的構成
次に、センサシステムの電気的構成を図２を参照して説明する。
（１）通信ユニット
まず、通信ユニット２のハウジングには設定操作部２０が設けられており、ここに設けた設定スイッチを操作することによって通信相手のセンサ１を特定するアドレスの入力と、そのセンサ１が実行すべきコマンドを入力することができる。この設定スイッチのスイッチ状態はＣＰＵ２５に取込まれ、ここで伝送信号Ｄを生成して、投光素子２３と共に通信ユニット側送信手段を構成する投光回路２６に与えられる。投光回路２４はその伝送信号Ｄに基づいて投光素子２３に駆動電流を供給して伝送信号Ｄを光信号として第１のセンサ１に所定の周期（例えば５０μＳ）で順次送信する。一方、受光素子２４に入射した光は通信ユニット側受信手段に相当する受光回路２７を介してＣＰＵ２５に入力されるようになっている。
【００３１】
（２）光ファイバセンサ
各センサ１では、受光素子１１で光信号として受けた伝送信号Ｄが電気信号に変換され、この受光素子１１と共にセンサ間受信手段（本発明の「受信手段」）を構成する受光回路１４にてデジタル信号に変換されてＣＰＵ１５に与えられる。ＣＰＵ１５では、後述するソフトウエア的構成の説明で明らかになるように、伝送信号Ｄに含まれる同期信号に基づいて検出動作やデータ信号の読取処理等を実行する。そして、自己の検出結果を反映した伝送信号Ｄを、投光素子１２と共にセンサ間送信手段（本発明の「送信手段」）を構成する投光回路１６に送出し、投光回路１６から駆動電流を投光素子１２に供給して投光させる。
【００３２】
（３）終端ユニット
そして、終端ユニット４の中継入力部に相当する受光素子４４に入射した光は受光回路４６にてディジタル信号に変換された後、信号増幅機能を持った中継アンプ４８を介して投光回路４７に送出される。投光回路４７では信号に基づいて中継出力部に相当する投光素子４５に駆動電流を供給して投光素子４５から光を投光させる。これにより各センサ１間を伝送されてきた伝送信号Ｄが終端ユニット４から通信ユニット２に返送される。なお、投光素子４５の出力はセンサ１の投光素子１２よりも強く設定されている。
【００３３】
４．ソフトウエア的構成
各センサ１のＣＰＵ１５は、クロックパルスを出力するクロック発振器をそれぞれ内蔵し、自己のクロック発振器からのクロックパルスに基づいて伝送信号Ｄの送信処理や受信処理等を行う。なお、伝送信号Ｄは、同期信号Ｄ１と、ハイレベルまたはローレベルの複数のデータ信号Ｄ２を連ねてなるデータ群信号とを備えたデジタル信号である。なお、クロック発振器はＣＰＵ１５に内蔵されたものに限らず別体として設けられたものであってもよい。
【００３４】
（１）伝送信号の送信動作
図４には、送信動作ルーチンを示すフローチャートが示されている。ＣＰＵ１５は、伝送信号Ｄの送信開始のタイミングが来たら、まずステップＳ１で同期信号Ｄ１を投光回路１６に送り、この同期信号Ｄ１の送信タイミングから開始して、自己のクロックパルスに基づき基準時間Ｔｓをカウントする毎に、ハイレベル或いはローレベルのデータ信号Ｄ２を順次投光回路１６に送信する（ステップＳ２〜Ｓ５。伝送信号Ｄ波形については図３の最上段タイムチャート参照）。これにより、各センサ１は、自己のクロック発振器からのクロックパルスに応じたデータ間隔の伝送信号Ｄを下位のセンサ１に送信する。従って、このとき、ＣＰＵ１５は本発明の「送信制御手段」として機能する。
【００３５】
（２）伝送信号の受信動作
図５には、受信動作ルーチンを示すフローチャートが示されている。ＣＰＵ１５は、上位のセンサ１から同期信号Ｄ１を受信したら図５の受信動作ルーチンを開始する。ステップＳ１１で自己のクロック発振器のクロックパルスに基づき時間をカウントを開始する。そして、ステップＳ１２で立上りエッジの有無を検出する。立上りエッジが検出されなければ（ステップＳ１２で「Ｙ」）、時間Ｔｓ（基準時間）カウントされたときにデータ信号Ｄ２を読み取る（ステップＳ１５）。一方、立上りエッジが検出されたときには（ステップＳ１２で「Ｎ」）、この立上りエッジの検出タイミング（以下、「実エッジ検出タイミング」）と正規のエッジ検出タイミングとの時間差αを算出する。ここで、正規のエッジ検出タイミングとは、自己のクロック発振器でカウントした場合に立上りエッジを検出し得るタイミングをいい、下記の読取タイミング補正動作が行われる前では、同期信号Ｄ１の受信タイミングを基準に上記基準時間Ｔｓを整数倍して得られる各時間毎のタイミングとなる。また、次述する補正動作後は、次のデータ読取タイミングを基準に上記基準時間Ｔｓを整数倍して得られる各時間毎のタイミングとなる。
【００３６】
続いてステップＳ１４で上記時間差αの絶対値が基準値未満であれば（「Ｙ」）、立上りエッジが検出されない場合と同様、ステップＳ１５で時間Ｔｓカウントされたときにデータ信号Ｄ２を読み取る。一方、ステップＳ１４で時間差αの絶対値が基準値以上であるときには（「Ｎ」）、ステップＳ１６において上記時間Ｔｓに時間差αを加算して補正した時間をカウントされたときにデータ信号Ｄ２を読み取る。以上の動作をデータ信号Ｄ２がなくなるまで繰り返し実行する（ステップＳ１７）。従って、このとき、ＣＰＵ１５は、本発明の「データ読取手段」、「エッジ検出手段」、「抽出手段」及び「補正手段」として機能する。
【００３７】
なお、本実施形態では、各データ信号Ｄ２の読取処理は、その読取タイミングまたは補正後の読取タイミングに同期して所定時間間隔で奇数回（本実施形態では３回）データ信号Ｄ２のレベルを読み取って多い方のレベル（ハイレベル或いはローレベル）を当該データ信号Ｄ２のレベルと定める、いわゆる多数決方式によりデータ信号Ｄ２レベルを定めている。このような構成であれば、センサ間のクロック発振器のクロックパルスに多少ずれが生じていても各データ信号Ｄ２レベルを正確に読み取ることができる。
また、ＣＰＵ１５は、受けた伝送信号Ｄの同期信号Ｄ２の受信タイミングに同期して投光部１７から光を投光して光ファイバＦを介して検出領域に光を照射し、検出領域からの光を受光部１８にてデジタル信号に変換して取り込み、この受光量データと現在設定されている閾値とを比較して検出物体の有無を判断する検出動作を行なう。そして、その検出結果を下位センサ１に与える伝送信号Ｄのデータ群信号に反映させる。
【００３８】
（３）具体的動作
具体的動作について図３を参照しつつ説明する。同図は、最上段が上位センサ１から送信された伝送信号Ｄのタイムチャートであり、２段目以降が上位センサ１からの伝送信号Ｄを受ける次の順位のセンサ１（下位センサ１）の受信動作タイムチャートである。このうち２段目は、上位センサ１と下位センサ１とのクロック発振器の発振動作（クロックパルス間隔ｔ１）にずれがないときの受信動作タイムチャートであり、３段目は、下位センサ１におけるクロックパルス間隔ｔ２が上位センサ１におけるクロックパルス間隔ｔ１よりも長いときの受信動作タイムチャートである。また４段目は、逆に下位センサ１におけるクロックパルス間隔ｔ３が上位センサ１におけるクロックパルス間隔ｔ１よりも短いときの受信動作タイムチャートである。
【００３９】
まず、２段目に示すように、上位センサ１と下位センサ１でクロックパルス間隔ｔ１にずれがないときには、上位センサ１からの伝送信号Ｄにおいて時間間隔Ｔｓ毎に並ぶ各データ信号Ｄ２の位置に対応して、同じく時間間隔Ｔｓ毎にデータ信号Ｄ２の読取処理を順次行って、正確にデータ読み取りを行うことができる。
【００４０】
一方、３段目に示すように、下位センサ１におけるクロックパルス間隔ｔ２が上位センサ１におけるクロックパルス間隔ｔ１よりも長いときには、上位からの伝送信号Ｄのデータ信号Ｄ２間隔Ｔｓよりも長い周期（時間Ｔ１＞Ｔｓ）で各データ信号Ｄ２を読み取ることになる。従って、徐々にそのずれが大きくなっていく。ところが、本実施形態では、（７）回目の読取処理と（８）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α１だけ前に検出されている。このことは、伝送信号Ｄの各データ信号Ｄ２に対して下位の各読取処理が遅れていることを意味する。そこで、（８）回目の読取処理については（７）回目の読取タイミングから時間Ｔ１−α１カウントされたときに開始するよう読取タイミングが補正される。つまり、（８）回目の読取処理については時間α１だけ早いタイミングで実行するのである。そして、（９）回目の読取処理については、補正後の読取タイミングで実行される（８）回目の読取処理の開始から時間Ｔ１カウントされたときに実行される。これにより（９）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４１】
次に、４段目に示すように、下位センサ１におけるクロックパルス間隔ｔ３が上位センサ１におけるクロックパルス間隔ｔ１よりも短いときには、上位からの伝送信号Ｄのデータ信号Ｄ２間隔Ｔｓよりも短い周期（時間Ｔ２＞Ｔｓ）で各データ信号Ｄ２を読み取ることになる。従って、徐々にそのずれが大きくなっていく。ところが、本実施形態では、（３）回目の読取処理と（４）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α２だけ後に検出されている。このことは、伝送信号Ｄの各データ信号Ｄ２に対して下位の各読取処理が早いことを意味する。そこで、（５）回目の読取処理については（４）回目の読取タイミングから時間Ｔ１＋α２カウントされたときに開始するよう読取タイミングが補正される。つまり、（５）回目の読取処理については時間α２だけ遅れたタイミングで実行するのである。そして、（６）回目の読取処理については、補正後の読取タイミングで実行される（５）回目の読取処理の開始から時間Ｔ２カウントされたときに実行される。これにより（５）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４２】
その後、（７）回目の読取処理と（８）回目の読取処理との間（正規のエッジ検出タイミング）で検出されるべき立上りエッジが時間α３だけ後に検出されている。そこで、（９）回目の読取処理については（８）回目の読取タイミングから時間Ｔ１＋α３カウントされたときに開始するよう読取タイミングが補正される。つまり、（９）回目の読取処理については時間α３だけ遅れたタイミングで実行するのである。これにより（９）回目以降の読込処理についても正常に各データ信号Ｄ２を読み取ることができる。
【００４３】
５．伝送信号Ｄの波形変形に対する対策
ところで、ノイズ等の影響によって伝送信号Ｄの波形が変形してしまうことがある。そこで、本実施形態では、読取処理において下記の工夫がされている。
（１）伝送信号Ｄに一次的なハイレベル信号がのる場合
例えばノイズ等によって、図３の二点破線Ｘで示すように一時的にハイレベル信号がのってしまう場合がある。この場合、本来ローレベルとして読み取るべきデータ信号Ｄ２をハイレベルとして読み取ってしまうことになる。しかし、本実施形態では、立上りエッジが検出されたからハイレベルが連続した時間が時間Ｔｓ（Ｔ１，Ｔ２）以上であるときには、正規のデータ信号Ｄ２であるとみなし、その時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２レベルをハイレベルとして処理する。一方、立上りエッジが検出されたからハイレベルが連続した時間が時間Ｔｓ（Ｔ１，Ｔ２）未満であるときには、正規のデータ信号Ｄ２でないとみなし、その時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２をローレベルとして処理する（請求項１及び請求項４の構成に相当）。
このような構成であれば、一次的なノイズ等に影響されることなく正確にデータ読取を行うことができる。
【００４４】
（２）伝送信号Ｄのハイレベルデータ信号Ｄ２が部分的に欠落する場合
例えばノイズ等の影響により、図３の二点破線Ｙで示すようにハイレベルのデータ信号Ｄ２が部分的に欠落する場合がある。この場合、本来ハイレベルとして読み取るべきデータ信号Ｄ２をローレベルとして読み取ってしまうことになる。しかし、本実施形態では、立上りエッジの検出タイミング（実エッジ検出タイミング）が正規のエッジ検出タイミングに実質的に一致しているときには、その立上りエッジの検出タイミングから時間Ｔｓ（Ｔ１，Ｔ２）内に読み込んだデータ信号Ｄ２レベルをハイレベルとみなして処理をする（請求項２及び請求項５の構成に相当）。
このような構成であれば、ハイレベル信号の部分的欠落が生じても正確にデータ読取を行うことができる。
【００４５】
６．本実施形態の効果
以上のように、本実施形態によれば、上位センサ１から受けた伝送信号Ｄから同期信号Ｄ１を検知し、通常は、その同期信号Ｄ１の受信タイミングを基準に基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）に対応した読取タイミング毎にデータ群信号のデータ信号Ｄ２を読み取る。一方、立上りエッジが検出されたタイミング（実エッジ検出タイミング）が、それに最も近い正規のエッジ検出タイミングから所定値以上ずれているときには、そのずれを解消する方向に補正したタイミング（基準時間を補正することで読取タイミングを早くしたり遅くしたりしたタイミング）で次のデータ信号Ｄ２の読取処理を実行するよう動作する。
従って、各センサ１のクロック発振器のクロックパルスにずれが生じる場合であっても正確なデータ受信を行うことができる。
【００４６】
更に、本実施形態では、伝送信号Ｄは、ハイレベル或いはローレベルが連続する時間に単位時間当たりのずれ率を乗じた時間が基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）の半分を超えないように構成されている。ここで「単位時間当たりのずれ率」とは、他のセンサユニットとの内蔵クロックにおける単位時間当たりの最大ずれ率をいう。具体的には、本実施形態では、単位時間当たりのずれ率は、１μＳ当たり１％のずれが生じ得る。そこで、伝送信号Ｄは、次の式を満たすデータ構成となっている。
「ハイレベル或いはローレベルが連続する時間」＊０．０１＜「基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）」／２
このような構成であれば、伝送信号Ｄの立上りエッジまたは立下りエッジが検出されず読取タイミングの補正がされない状態が続いても最大ずれ時間は上記基準時間Ｔｓ（Ｔ１，Ｔ２，Ｔ３）の半分を超えないから、常時、実エッジ検出タイミングはいずれか一つの正規のエッジ検出タイミングに最も近づくことになり、その次のデータ信号への読取タイミングについて誤った補正が行われることを防止できる。
【００４７】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るセンサシステムの外観を示す斜視図
【図２】センサシステムの内部構成を示すブロック図
【図３】上位センサからの伝送信号、及び下位センサにおける受信タイミングを示すタイムチャート図
【図４】送信動作ルーチンを示すフローチャート
【図５】受信動作ルーチンを示すフローチャート
【図６】従来のセンサシステムにおける、上位センサからの伝送信号、及び下位センサにおける受信タイミングを示すタイムチャート図
【符号の説明】
１…センサ（センサユニット）
１１…受光素子
１２…投光素子
１４…受光回路
１５…ＣＰＵ
１６…投光回路
１７…投光部
１８…受光部
Ｄ…伝送信号
Ｄ１…同期信号
Ｄ２…データ信号
Ｔｓ（Ｔ１，Ｔ２，Ｔ３）…基準時間
Claims (6)
- 被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、
前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、
前記各センサユニットは、
前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、
前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、
常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、
前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、
前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、
前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、
前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、
前記データ読取手段は、
前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、
前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されていることを特徴とするセンサシステム。 - 被検出物体の検出状態に応じた検出動作を行うセンサユニットを複数台備えてなるセンサシステムであって、
前記各センサユニットには、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とが備えられ、前記複数台のセンサユニット間で前記伝送信号のやり取りが行われるよう構成されたセンサシステムにおいて、
前記各センサユニットは、
前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、
前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、
常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、
前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、
前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、
前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、
前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、
前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とするセンサシステム。 - 前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせることを特徴とする請求項１または請求項２に記載のセンサシステム。
- 被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、
前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、
前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、
常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、
前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、
前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、
前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、
前記エッジ検出手段にて立上りエッジが検出されてからハイレベルが連続するハイレベル連続時間を測定し、このハイレベル連続時間が前記基準時間以上かどうかを判断する第１判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、
前記データ読取手段は、
前記第１判断手段にて前記ハイレベル連続時間が前記基準時間以上であると判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをハイレベルとみなし、
前記第１判断手段にて前記ハイレベル連続時間が前記基準時間より短いと判断されたときには、前記各読込処理において読み込むデータ信号のうち、前記立上りエッジの検出後、前記基準時間内に読み込んだデータ信号のレベルをローレベルとみなすよう構成されていることを特徴とするセンサユニット。 - 被検出物体の検出状態に応じた検出動作を行うとともに、他のセンサユニットから、同期信号と、ハイレベルまたはローレベルの複数のデータ信号を連ねてなるデータ群信号とを備えた伝送信号を受信する受信手段と、他のセンサユニットへ前記伝送信号を送信する送信手段とを備えたセンサユニットにおいて、
前記送信手段を介して、前記伝送信号のうち同期信号を送信し、その後に、その同期信号の送信タイミングを基準に自己の内蔵クロックに基づいた基準時間間隔毎に、前記データ群信号の各データ信号を順次送信する送信制御手段と、
前記受信手段で受信された伝送信号から同期信号を検知する同期信号検知手段と、
常には、前記同期信号検知手段で検知された同期信号に基づき前記基準時間間隔毎に前記データ群信号の各データ信号を読み取る読取処理を順次行うデータ読取手段と、
前記受信手段で受信された伝送信号の各データ信号の立上りエッジまたは立下りエッジを検出するエッジ検出手段と、
前記同期信号検知手段で検知された同期信号に基づく正規のエッジ検出タイミングのうち前記エッジ検出手段にてエッジが検出された実エッジ検出タイミングに最も近い正規のエッジ検出タイミングを抽出する抽出手段と、
前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとを比較し、その比較結果に基づき補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせる補正手段とを備え、
前記エッジ検出手段における立上りエッジの検出タイミングが前記正規のエッジ検出タイミングのいずれかに略一致しているかどうかを判断する第２判断手段を備えるとともに、前記エッジ検出手段は前記各データ信号の立上りエッジを検出するよう構成され、
前記データ読取手段は、前記第２判断手段にて前記立上りエッジの検出タイミングが前記正規のエッジ検出タイミングに略一致していると判断されたときには、その立上りエッジの検出タイミングから前記基準時間内に読み込んだデータ信号レベルをハイレベルとみなすことを特徴とするセンサユニット。 - 前記補正手段は、前記実エッジ検出タイミングと前記抽出手段にて抽出された正規のエッジ検出タイミングとのタイミング誤差を検出し、そのタイミング誤差が所定値を超えたことを条件に、当該タイミング誤差に応じて補正した基準時間間隔で次のデータ信号の読取処理を前記データ読取手段に行わせることを特徴とする請求項４または請求項５に記載のセンサユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208776A JP4536340B2 (ja) | 2003-08-26 | 2003-08-26 | センサシステム及びそのセンサユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208776A JP4536340B2 (ja) | 2003-08-26 | 2003-08-26 | センサシステム及びそのセンサユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005070847A JP2005070847A (ja) | 2005-03-17 |
| JP4536340B2 true JP4536340B2 (ja) | 2010-09-01 |
Family
ID=34401929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003208776A Expired - Fee Related JP4536340B2 (ja) | 2003-08-26 | 2003-08-26 | センサシステム及びそのセンサユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4536340B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4846391B2 (ja) * | 2005-02-28 | 2011-12-28 | パナソニック電工Ｓｕｎｘ株式会社 | センサシステム、制御ユニット、及びセンサユニット |
| KR101533092B1 (ko) * | 2014-05-14 | 2015-07-02 | 대우전자부품(주) | 차량용 전자식 스마트 변속 레버 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021943U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JP2000151569A (ja) * | 1998-09-03 | 2000-05-30 | Sony Corp | デ―タ同期装置、デ―タ同期方法、およびデ―タ同期装置を有する非接触ｉｃカ―ド |
| JP2001222786A (ja) * | 1999-11-30 | 2001-08-17 | Omron Corp | センサシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138235A (en) * | 1981-02-20 | 1982-08-26 | Oki Electric Ind Co Ltd | Data collector |
-
2003
- 2003-08-26 JP JP2003208776A patent/JP4536340B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021943U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JP2000151569A (ja) * | 1998-09-03 | 2000-05-30 | Sony Corp | デ―タ同期装置、デ―タ同期方法、およびデ―タ同期装置を有する非接触ｉｃカ―ド |
| JP2001222786A (ja) * | 1999-11-30 | 2001-08-17 | Omron Corp | センサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005070847A (ja) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546924B1 (ko) | 복수전송선로간의지연시간조정장치및조정방법 | |
| WO2003010674A1 (en) | Phase correction circuit | |
| US5402420A (en) | Communication unit having non-destructive arbitration function | |
| JP4536340B2 (ja) | センサシステム及びそのセンサユニット | |
| JP2723818B2 (ja) | バースト信号受信装置 | |
| JP5056583B2 (ja) | 信号検出装置、信号受信装置および信号検出方法 | |
| JP3478646B2 (ja) | 光電スイッチおよび光電スイッチシステム | |
| JP2002368595A (ja) | 放射パルス介在型センサ | |
| JP3062265B2 (ja) | 光電スイッチ | |
| JP3945813B1 (ja) | 光電センサ | |
| JP2005050029A (ja) | センサシステム及びそのセンサユニット | |
| JP2798646B2 (ja) | 同期信号検出回路 | |
| JP4047710B2 (ja) | 多光軸光電センサ | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JP2002271306A (ja) | 直列信号受信回路 | |
| JP2954424B2 (ja) | 同期信号補正回路 | |
| JP3354210B2 (ja) | 光電スイッチ | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JPS61137420A (ja) | 光電スイッチの信号弁別回路 | |
| JP2914321B2 (ja) | 異常検出回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2000138986A (ja) | クロック同期装置 | |
| JPS62189815A (ja) | 光電スイツチ | |
| JPS6328141A (ja) | 光受信器のアラ−ム検出方式 | |
| JPS62200837A (ja) | フレーム同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090924 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4536340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |