JP4490440B2 - Ｉｉｉ族窒化物素子の分離のための構造および方法 - Google Patents

Description

本発明は、一般に、ＩＩＩ族窒化物素子のための分離技術に関し、特に、ＩＩＩ族窒化物半導体素子における素子の分離を実現する電気化学エッチングのための装置および方法に関する。

２．２ＭＶ／ｃｍを超える大きい絶縁破壊電界を示すＩＩＩ族窒化物半導体が、現在、知られている。また、ＩＩＩ族窒化物ヘテロ接合構造は、極度に高い電流を伝えることが可能であり、そのため、ＩＩＩ族窒化物材料系に加工された素子は、電力の用途に優れている。

ＩＩＩ族窒化物材料に基づく素子の開発は、一般に、携帯電話の基地局のためのエミッタなど、高出力高周波数の用途を目的とされてきた。これらの種類の用途のために加工された素子は、高い電子移動度を示す一般的な素子構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、または、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と、様々なものがある。これらの種類の素子は、通例、１００ボルトの範囲などの高電圧に耐えつつ、一般に２−１００ＧＨｚの範囲の高周波数で動作することができる。これらの種類の素子は、多くの種類の用途に対して変更されてよいが、通例は、圧電分極電界を用いて、非常に低い抵抗損失で非常に高い電流密度の伝達を可能にする二次元電子ガス（２ＤＥＧ）を生成するよう動作する。２ＤＥＧは、これら従来のＩＩＩ族窒化物ＨＥＭＴ素子のＡｌＧａＮおよびＧａＮ材料の界面で形成される。ＡｌＧａＮ／ＧａＮの界面の性質と、界面での２ＤＥＧの形成とによって、ＩＩＩ族窒化物材料系に形成された素子は、ノミナリーオン、すなわち、デプリーション型素子である傾向を持つ。ＡｌＧａＮ／ＧａＮの層の界面における２ＤＥＧの高い電子移動度により、ＨＥＭＴ素子などのＩＩＩ族窒化物素子は、ゲート電位を印加することなしに導電することが可能である。

電力半導体素子によって実現される製造に関する利点の１つは、単一のウエハまたは単一のダイ上に小型の構造を形成できる点である。与えられたウエハまたはダイ上に、多くのＩＩＩ族窒化物素子を形成して、生産の高速化と効率の向上を実現することができる。ウエハまたはダイ上に複数の素子が形成されると、適切な独立した動作を実現するために、それらを分離する必要がある。したがって、ある種の分離すなわち絶縁を素子間に設けて、単一のウエハまたはダイ上に多くのＩＩＩ族窒化物電力素子を形成することが望ましい。

低い抵抗損失で高い電流密度を可能にするＩＩＩ族窒化物素子の欠点は、歪みＡｌＧａＮ／ＧａＮ系で実現可能な厚さが制限されている点である。これらの種類の材料の格子構造における差異により、異なる層を作るために形成される膜の転位を引き起こしうる歪みが生じる。これにより、例えば、絶縁体などのバリア層を通して高レベルの漏れが引き起こされ、素子の分離が問題となる。

分離を実現する１つの解決法は、素子の周囲に絶縁バリアを追加して所望の分離を実現する方法である。その目的のために用いられる典型的な層は、酸化ケイ素、窒化ケイ素、サファイア、または他の絶縁体であり、素子間に配置される。しかしながら、これらの処理および構造は、実現が困難であり、商業上は実現可能でない。

窒化ガリウム材料系での材料は、窒化ガリウム（ＧａＮ）と、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）など、窒化ガリウムの合金とを含んでよい。これらの材料は、高エネルギの電子遷移が起きることを可能にする比較的広い直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、炭化ケイ素（ＳｉＣ）、サファイア、およびシリコンを含む多くの様々な基板上に形成される。シリコン基板は、容易に利用可能で比較的安価であるため、シリコン処理技術が、よく発達した。

ＩＩＩ族窒化物半導体素子で分離を実現するための別の解決法は、誘電体を用いる方法である。例えば、シリコン半導体では、二酸化ケイ素など、適切な誘電体として機能しうる自然酸化物が利用可能である。しかしながら、ＩＩＩ族窒化物材料系で適切な誘電体として利用できるシリコン内の自然酸化物と同等の材料はない。他の点でシリコン半導体に適切な誘電材料であっても、例えば、ＩＩＩ族窒化物素子への転用（トランスファ）は良好でない。例えば、ＩＩＩ族窒化物素子で誘電体に二酸化ケイ素または窒化ケイ素を用いた場合には、これら従来の誘電体は、破裂もしくは故障する場合がある。通例、ＩＩＩ族窒化物材料系で生じる大きい絶縁破壊電界は、従来の誘電材料で耐えることのできるよりも大きい電界をＩＩＩ族窒化物半導体素子に引き起こす。

基板またはダイ上での素子の高電圧の分離が知られており、その技術では、半導体構造における異なる部分が電圧ウェルを有し、素子はウェル内に形成され、電圧は特定の電圧レベルに分離される。これらの分離ウェルは、ある電位ウェルから別の電位ウェルへの漏れを防止するために、多くのバリア構造と共に形成されてよいが、かかる構造は、しばしば、複雑で製造コストが高い。

従来の半導体で素子の分離を実現する１つの方法は、基板または半導体ダイ上の素子の周りの半導体材料にプラズマエッチング処理を適用する方法である。しかしながら、プラズマエッチング処理は、半導体材料において表面の損傷や粗さを引き起こす。それでも、その損傷や粗さは、多くの低電力の従来の半導体素子にとっては許容範囲である場合がある。しかし、半導体材料における表面の損傷や粗さは、高電力の電子素子にとっては特に問題であり、表面の破壊と、素子構造間での漏れ電流とによって問題が生じる。

したがって、実施が簡単かつ安価な、基板または半導体ダイ上の素子のための分離技術を提供することが望ましい。

また、多くの追加の工程や、追加の材料の利用なしに、素子の分離を実現することが望ましい。

さらに、半導体素子や下層の材料に対して、ほとんどまたは全く損傷を与えない素子分離のための技術を提供することが望ましい。

本発明によると、１つの基板または半導体ダイ上に形成された半導体素子を分離するための技術と、その結果としての構造とが提供される。特に、素子をマスキングまたは保護して、電気化学または光電気化学（ＰＥＣ）ドーパント選択エッチングを適用することにより、ＩＩＩ族窒化物半導体素子を分離できる。選択材料がエッチングによって除去されることで、ＩＩＩ族窒化物素子は、素子が生成された半導体層から分離される。

本発明の代表的な実施形態によると、素子の周りの半導体材料は、イオン注入処理によって、Ｐ型からＮ型、もしくは、その逆に変更される。周囲の半導体材料は、変更されると、エッチング処理を適用することにより選択的に除去されることが可能になる。選択エッチングは、プラズマエッチング技術に比べて、ほとんどまたは全く結晶の損傷がない滑らかな材料の形状を実現する。この単純なエッチング処理は、終端（ターミネーション）構造や電圧ウェル分離構造を含む他の分離技術よりもはるかに複雑でない。さらに、選択エッチングによる半導体表面への損傷の低減により、漏れ電流が低減され、表面破壊の影響が防止または低減される。

本発明の分離技術を役立てることができる代表的な素子は、メサ型ショットキ整流器である。ショットキ整流器素子の周りの半導体材料を選択的にエッチングする技術は、素子の性能を向上させ、より高品質の半導体加工を実現する。

選択エッチング処理は、滑らかな半導体材料の形状を実現し、結果としての構造を、分離だけでなく多くの品質について有用なものにする。例えば、所望の光学効果を引き起こすために高品質の表面が用いられる光学用途で利用するために、構造を規定してよい。本発明の技術が役に立つ１つの代表的な用途は、半導体材料にレーザファセットを形成する用途である。

好ましくは、活性領域の上または下に、クラッド層やコンタクト層を形成してもよい。電極や絶縁層などを形成する他の周知の処理が、本発明に適用されてもよい。

別の特徴によると、本発明は、絶縁または高抵抗の基板上の構造と共にＩＩＩ族窒化物半導体素子を形成するための方法を提供する。必要に応じて、基板とＩＩＩ族窒化物本体層との間に、緩衝層が設けられてよく、緩衝層は、ＧａＮからなることが好ましい。緩衝層は、交互の型のＩＩＩ族窒化物材料を備えるＩＩＩ族窒化物の多層スタックからなり、高電流を伝える領域を形成してよい。本体層の上には、下層よりも面内格子定数が小さいＩＩＩ族窒化物層、好ましくはＡｌＧａＮ、が蒸着される。次に、最上層は、必要に応じて、上部のＩＩＩ属窒化物層の特定の部分を除去するために、パターニングおよびエッチングされてよい。より小さい面内格子定数を有するＩＩＩ族窒化物層の上部には、オーミック接触を活性化する適切なアニール工程を用いて、オーミックおよび／またはショットキ接触を形成してもよい。活性領域と垂直または水平の関係で、さらなるクラッドまたはコンタクト層が形成されてもよい。例えば、電極および絶縁層を形成する周知の処理が、ＩＩＩ族窒化物素子の形成に適用されてよい。

次に、選択エッチングの準備として、素子の上に絶縁用または保護用の層が施されてよい。絶縁または保護層は、周囲の半導体材料が、選択エッチングの処理のために露出されるように、素子の上に形成される。次に、素子の周りの半導体材料は、導電型を変更される。例えば、素子の周りの材料がＰ型である場合には、Ｎ型に変更され、その逆の場合もある。導電型は、半導体材料にドープするために一般的に用いられるイオン注入処理または他の技術を用いて変更されてよい。次いで、素子の周りの導電型を変更された材料は、導電型を変更された材料を選択的に除去するエッチング処理を用いて除去される。これらの処理は、電気化学または光電気化学ドーパント選択エッチングであってよい。この特徴によると、ＩＩＩ族窒化物素子の結晶構造にほとんどまたは全く損傷を与えずに、同じ基板またはダイ上で、多くの素子を容易に分離することができる。さらに、それらの素子は、標準的な接続技術を用いて、所望の回路を形成するように相互接続されてよく、その結果、ウエハまたはダイ上に１つ回路を形成することができる。

本発明の別の特徴によると、ＩＩＩ族窒化物素子の上に、絶縁または保護層が配置され、選択的な導電型材料の変更のためのマスクとして用いられてよい。本発明に従って、フォトレジストなど、他の種類の材料層やマスクが用いられてもよい。

本発明の別の特徴によると、素子の周りの半導体材料の導電型材料の変更は、素子を形成するための１または複数の製造工程の間に実行されてよい。例えば、ＩＩＩ族窒化物素子の構造が完成する前に、基板またはダイの最上層の導電型が変更されてよい。次いで、所定の設計に従って、素子の構造が完成されてよく、その後、選択エッチング処理を可能にするために、絶縁または保護層が重ねられてよい。

ＩＩＩ族窒化物半導体材料系における大きい絶縁破壊電界は、サイズの小さい孤立領域を備える電力素子の形成を可能にする。その材料系は、さらに、同等の定格電圧の周知の素子と比べて、固有のオン抵抗が低減された素子の形成を可能にする。ＩＩＩ族窒化物半導体材料は、従来の材料よりも、小さいサイズで高い性能を示すことから、素子の分離が、より重要になる。本発明による素子の分離は、ＩＩＩ族窒化物半導体材料に適した性能の向上を実現可能であり、かかる分離は、動作中に素子によって生成される電界が低いことから、シリコン半導体では必要とされなかった、もしくは、認められなかった。

本発明は、さらに、低い漏れ電流と、表面破壊に対する良好な抵抗性とによって特徴付けられる。結果として、本発明は、非常に高密度で素子を形成することを可能にし、潜在的にウエハの歩留まりを向上させる。ＩＩＩ族窒化物の高い臨界電界により、薄層が、絶縁破壊せずに高電圧に耐えることができるようになる。例えば、ＧａＮ材料の誘電率は約１０であり、シリコンの同等物の２．５倍良好である。

本発明の別の態様によると、自己不動態化の効果により、ＩＩＩ族窒化物半導体の表面を不動態化または再不動態化してもよい。この技術は、本発明による素子の分離を強化するために用いられてよい。

自己不動態化は、高い電界破壊を提供する。本発明の特徴によると、表面の不動態化は、窒素プラズマアニールを含む。本発明の別の特徴によると、不動態化処理は、アニールの前に、窒素を含む封入材料を用いる工程を備える。本発明のさらなる特徴によると、不動態化は、光電気化学エッチングで実行されてもよい。

本発明の別の特徴によると、半導体材料を除去して素子を分離するために用いられるドーパント選択エッチングは、自動的に終了するエッチング処理である。エッチング処理は、選択されたドープ材料と、エッチング処理の終了後に残るべき材料との間の電荷の差によって、ドーパント選択材料に作用する。したがって、エッチング処理は、すべてのドーパント選択材料が除去されると、自動的に終了する。この種の処理により、素子の分離を確立する際の制御が改善されると共に、ＩＩＩ族窒化物半導体素子の形成に用いられる多くの手順で、エッチング処理の利用が可能となる。例えば、ウエハの表面は、ＩＩＩ族窒化物素子の構造の形成前に、ドーパント材料でパターニングされ、ＩＩＩ族窒化物素子の構造の形成時または形成後にエッチングされてよい。さらに、素子の露出部分は、ドーパント選択エッチングに影響されないため、エッチングは、素子に対してほとんどまたは全く保護を行わずに実行されてよい。

本発明の他の特徴および利点は、添付の図面を参照して行う以下の説明から明らかになる。

多量の電流を導き、高電圧に耐える際のＩＩＩ族窒化物材料の利点は、通例、ＧａＮ／ＡｌＧａＮ層構造で実現されるが、ＩＩＩ族窒化物材料系において、他の種類の構造を容易に用いることもできる。例えば、ＩＩＩ族窒化物系における２つの異なる材料が、異なる面内格子定数を有する場合には、その結果として、２つの層の間に高移動度の界面が形成され、界面と共に形成された素子において、高い遮断電流および高い導電の利点が容易に観察される。

ＩＩＩ族窒化物材料の半導体素子はウエハレベルに形成されることが多く、その場合、多くの素子を同時に加工することができる。したがって、ＩＩＩ族窒化物半導体素子を形成可能なベースとして、基板が用いられることが多く、その場合、素子は、異なる組成のＩＩＩ族窒化物材料を有する緩衝層および／または本体層からなる。しばしば、本体層の一部に、異なる面内格子定数を有するＩＩＩ族窒化物材料を重ねて、本体層と、上層のバリア層との間に、所望の高移動度の導電チャネルが形成される。この動作がウエハの広いレベルで実施されると、しばしば、ウエハ上に形成された様々な素子間の分離を実現するために、さらなる動作が実行される。すなわち、ウエハ上の素子の分離は、漏れ電流を防止し、不適切な素子の動作または故障を引き起こしうる表面の破壊に耐えるための、高移動度の導電層の少なくとも一部すなわち素子の周りの結晶構造の破壊を伴う。また、高移動度のチャネルまたは結晶構造の破壊は、多くの素子が、同じダイ上に形成、または、単一のユニットとして形成されているが、互いに分離されている場合に、ＩＩＩ族窒化物素子によって引き起こされうる高電界を弱めるために必要となる。

以前は、分離すべき素子の周りのＩＩＩ族窒化物材料の部分を除去することにより、高抵抗または絶縁性のバリアを素子間に形成するために、プラズマエッチング処理が用いられていた。プラズマエッチング処理は、素子の周りの高抵抗または絶縁層を露出させるのに十分なＩＩＩ族窒化物材料を除去し、その結果、素子によって引き起こされる漏れ電流は、ほとんどもしくは全くなくなる。さらに、プラズマエッチング処理は、隣接する素子が影響を受けないように、動作中にＩＩＩ族窒化物素子によって生成される電界を弱める寸法を有するように、十分なＩＩＩ族窒化物材料を除去する。また、プラズマエッチング処理は、ＩＩＩ族窒化物素子の動作中に起きることがある表面破壊の低減または排除に寄与する。

プラズマエッチング処理に関する困難の１つは、処理中の基板またはダイから材料を除去する際の不正確さである。例えば、プラズマエッチング処理は、エッチング処理が所望の量の材料を除去した後に残った材料における表面の損傷や粗さを引き起こす場合がある。したがって、プラズマエッチング処理を受けたＩＩＩ族窒化物素子の周囲の部分は、引き起こされた表面の損傷および粗さをある程度有しており、これは、結晶構造が、損傷を受けていくぶん不規則になっていることを意味する。以前の用途では、例えば、低電力の用途にＩＩＩ族窒化物素子が用いられた場合には、周囲の粗さや結晶の損傷は、取るに足らない問題であった。しかしながら、表面破壊と漏れ電流の発生との影響を受けやすい高電力の電子素子については、結晶構造への損傷や表面の粗さは、非常に望ましくないものである。例えば、ＩＩＩ族窒化物の高電力電子素子における材料の粗さは、粗い部分において高電界を引き起こしたり、素子において表面破壊や漏れ電流を引き起こしたりする場合がある。

図１Ａによると、本発明に従った構造および方法が、ＩＩＩ族窒化物材料スタック１０に関して図示されている。スタック１０は、本体層１２と、ドープ上層１４とを備える。層１２および１４は、ＧａＮからなることが好ましい。スタック１０は、典型的なＩＩＩ族窒化物素子であり、本体層１２は、シリコン、炭化ケイ素、サファイアなどの基板を含めて、ＩＩＩ族窒化物材料またはその他の複合材料や合金の１または複数の層から形成されてよい。層１２は、例えば、ＩＩＩ族窒化物材料のいずれかからなる合金材料を段階的に含む複合層であってもよい。層１２は、ＮまたはＰ型のドープを施された導電のためのドープ領域を備えてよい。その代替として、または、追加として、層１２は、表面破壊を引き起こしうる漏れ電流または電界の伝搬を防止するよう機能できる高抵抗または絶縁材料からなってよい。

スタック１０の層１４は、高濃度ドープされたＩＩＩ族窒化物材料からなり、後にスタック１０上に形成された素子に電流を伝えるための導電層を提供する。層１４は、ＰまたはＮ型の材料でドープされ、層１４の形成のために選択された材料の種類に応じて構成および規定された素子によって電流を伝えるよう構成されてよい。例えば、層１４上に形成されたＰ型素子は、層１４がＰ型材料でドープされていることを示唆する。

ここで、図１Ｂによると、素子２０、２１が、層１４上に形成されている。素子２０、２１は、例えば、層１４の形成に用いられたドーパント材料の選択に基づいて、ＮまたはＰ型材料を用いて形成されてよい。ＦＥＴ、整流器、ショットキダイオードなど、任意の種類の素子が形成され、本発明の恩恵を受けてよい。

ここで、図１Ｃによると、スタック１０の部分２４ないし２７は、反対の導電型を有するように、導電型を変更されている。したがって、例えば、層１４が導電型Ｐを有する場合には、部分２４ないし２７は、Ｎ型材料に変更される。この工程は、例えばイオン注入にマスクを利用するなど、多くの異なる技術によって実現できる。マスクは、多くの異なる技術によって実現可能であり、素子２０、２１の上に保護層を含んでもよい。部分２４ないし２７の寸法は、分離に関する所望の素子特性に従って調節されてよい。例えば、所望の分離の程度が大きい場合には、部分２４ないし２７の寸法は、増大されてよい。部分２４ないし２７の導電型を変更することにより、これらの領域は、本発明に従って適用されるドーパント選択エッチング処理の対象となる。

スタック１０の部分２４ないし２７の導電型が変更されると、ドーパント選択エッチングが、スタック１０に施される。ドーパント選択エッチングは、部分２４ないし２７を除去の対象とし、層１４における導電型を変更されたそれらの部分をエッチングする。適用されるエッチング処理は、電気化学エッチングまたは光電気化学エッチングであってよい。これらのエッチング処理は、エッチングすべき材料が、エッチングすべき材料をマーキングするドーパントの存在により、周囲の素子と異なる電荷を有する場合に有効である。したがって、エッチング処理は、ドーパント材料が部分２４ないし２７に残っている間のみエッチングが起きることから、自動的に停止すなわち終了することが可能である。部分２４ないし２７のドープされた材料がすべてエッチングされると、エッチング処理は、ドーパント選択材料に関するすべての電荷の差がなくなるため自動的に停止する。従来であれば、複雑な構造では、通常はある部分にはより長い時間がエッチングに掛かるので、ウエハまたはダイの速くエッチングされる他の部分にダメージが与えられたが、この特徴を利用すると、多くの複雑な構造を形成できる。したがって、ドーパント選択エッチングは、ウエハまたはダイ構造の残りの部分に損傷を与えることなく、複雑なパターンに対して、長時間用いることが可能である。

ここで、図１Ｄによると、スタック１０は、ドーパント選択エッチングを用いた部分２４ないし２７の除去の結果である空間３０ないし３３を備える。空間３０ないし３３は、素子２０および２１の分離を実現し、スタック１０における漏れ電流、すなわち、素子２０および２１間での漏れ電流を防止する。空間３０ないし３３は、素子２０、２１によって引き起こされうるすべての電荷の導電路を排除する。したがって、素子２０、２１は、スタック１０における表面破壊を引き起こすことなく、高電界を生成することができる。必要であれば、空間３０ないし３３は、適切な誘電材料で満たされたり、さらなる分離保護を提供するために不動態化されたりしてもよい。

本発明は、具体的な実施形態に関連して説明されているが、多くの他の変更例および変形例、他の用途が存在することは、当業者にとって明らかなことである。したがって、本発明は、本明細書の具体的な開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。

ＩＩＩ族窒化物材料層のスタックを示す断面図。 ＩＩＩ族窒化物素子をさらに含む図１Ａのスタックを示す図。 本発明に従って選択的にドープされた材料を含む図１Ｂのスタックを示す図。 ドープ材料を除去した図１Ｃのスタックを示す図。

Claims (6)

1. ＩＩＩ族窒化物半導体素子を分離するための方法であって、
   分離すべき素子の周囲のＩＩＩ族窒化物半導体材料の表面領域を選択的に露出させる工程と、
   前記ＩＩＩ族窒化物半導体材料にドーパント選択エッチング処理を適用して、前記表面領域において露出された前記ＩＩＩ族窒化物半導体材料を除去する工程と、を備え、前記ドーパント選択エッチング処理によって除去される領域は、反対の導電型を有するように導電型が変更されている、方法。
2. 請求項１に記載の方法であって、前記ドーパント選択エッチング処理は電気化学エッチングである、方法。
3. 請求項１に記載の方法であって、前記ドーパント選択エッチング処理は光電気化学エッチングである、方法。
4. ＩＩＩ族窒化物半導体素子のための分離構造であって、
   絶縁性を有する基層と、
   前記基層の上に重ねられ、上部に前記ＩＩＩ族窒化物半導体素子が形成されるＩＩＩ族窒化物半導体材料の導電層と、
   前記ＩＩＩ族窒化物半導体素子の周囲のエッチングされた領域と、を備え、
   前記領域は、ドーパント選択エッチング処理を用いて形成され、前記ドーパント選択エッチング処理によって除去される領域は、反対の導電型を有するように導電型が変更されている、構造。
5. 請求項４に記載の構造であって、前記ドーパント選択エッチング処理は電気化学エッチングである、構造。
6. 請求項４に記載の構造であって、前記ドーパント選択エッチング処理は光電気化学エッチングである、構造。

Images