JP4472839B2 - フラッシュメモリ装置 - Google Patents
フラッシュメモリ装置 Download PDFInfo
- Publication number
- JP4472839B2 JP4472839B2 JP2000186773A JP2000186773A JP4472839B2 JP 4472839 B2 JP4472839 B2 JP 4472839B2 JP 2000186773 A JP2000186773 A JP 2000186773A JP 2000186773 A JP2000186773 A JP 2000186773A JP 4472839 B2 JP4472839 B2 JP 4472839B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- data
- state
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/30—Systems using multi-frequency codes wherein each code element is represented by a combination of frequencies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、具体的には、メモリ装置の動作状態を示すための手段を具備したフラッシュメモリ装置に関する。
【0002】
【従来の技術】
図1は、一般的な形態の電気的に消去及びプログラム可能なフラッシュメモリのブロック図である。このメモリは、1998年3月“フラッシュメモリ”と言う題目で三星電子株式会社が発刊したデータブックに記載されている。図1に図示されたように、このフラッシュメモリは、電気的に消去及びプログラム可能なメモリセルのアレー(10)を含む。このアレー(10)を構成する複数のメモリセルは、複数のワードライン及び複数のビットラインの交差領域に各々配列される。これらのメモリセルの一つが図2に概略的に示されている。
【0003】
電気的に消去及びプログラム可能なフラッシュメモリのメモリセルは、セルトランジスター又はフローティングゲートトランジスター(floating gate transistor)を含む。セルトランジスターは、P形半導体基板又はバルクに形成されたソース及びドレーン、絶縁体を隔ててソース及びドレーンの間のチャネル領域上に形成されたフローティングゲート(floating gate)、並びに他の絶縁体を隔ててフローティングゲート上に形成された制御ゲート(control gate)を含む。
【0004】
フラッシュメモリは、行アドレスバッファ及びラッチ回路(20)、列アドレスバッファ及びラッチ回路(30)、プレデコーダ回路(40)、行選択回路(50)、及び、列選択回路(60)を更に含む。
【0005】
アレー(10)内のメモリセルの行(即ち、メモリセルが連結されたワードライン)は、プレデコーダ回路(40)を通じて行アドレスバッファ及びラッチ回路(20)から提供されるアドレス信号に従って行選択回路(50)によって選択される。
【0006】
メモリセルの列は、プレデコーダ回路(40)を通じて列アドレスバッファ及びラッチ回路(30)から提供されるアドレス信号に従って列選択回路(60)によって選択される。
【0007】
選択された行及び列に従って指定されたメモリセルの各々は、接地電圧がソース及び基板に印加され、高電圧(例えば、プログラム電圧発生器(90)からの+10V)が制御ゲートに印加され、ホットエレクトロン(hot electrons)を生成するために適当な大きさの電圧(例えば、+5V〜+6V)がドレーンに印加されるバイアス条件下でプログラムされる。このようなバイアス条件によると、十分な量の(−)電荷がフローティングゲートに蓄積又は捕獲され、その結果、フローティングゲートは(−)の電位を有するに至る。これは、プログラムされたセルトランジスターのスレショルド電圧が増加することを意味する。
【0008】
読み出し動作の際、プログラムされたメモリセルの状態は感知増幅器(110)によって“OFF”状態として判別される。図3に図示されたように、“OFF”状態を有するセルトランジスターのスレショルド電圧は+7V〜+9Vの範囲内に分布する。上記のプログラム動作は、制御ロジック及びコマンドレジスター回路(70)の制御下で実行される。
【0009】
フラッシュメモリのアレー(10)は、複数個のセクターに分割される。セクターのバルク領域は、互いに電気的に隔離或いは絶縁され、各セクターに集積されたメモリセルは消去動作時に同時に消去される。
【0010】
任意の選択されたセクター内のメモリセルの各々は、F−Nトンネルリングメカニズム(Fowler−Nordheim turnneling mechanism)によって消去される。F−Nトンネルリングメカニズムによると、(−)の高電荷(例えば、消去電圧発生器(100)からの−10V)が制御ゲートに印加され、F−Nトンネルリングを発生するために適当な大きさの電圧(例えば、+5V〜+6V)が基板又はバルク領域に印加され、ソース及びドレーンはフローティング状態(floating state)に維持される。そのようなバイアス条件の消去動作は“NBGE動作”(Negative Bulk and Gate Erase operation)と言われる。
【0011】
このようなバイアス条件によると、6〜7MV/cmの強い電界が制御ゲートと半導体基板の間に形成される。その結果、フローティングゲートに蓄積された(−)の電荷が約100Åの厚さを有する絶縁体を通じて放出される。これは、当該セルトランジスターのスレショルド電圧を低くすることを意味する。
【0012】
読み出し動作の際、消去されたメモリセルの状態は感知増幅器(110)によって“ON”状態として判別される。図3に示されたように、“ON”状態を有するセルトランジスターのスレショルド電圧は+1V〜+3Vの範囲内に分布する。以上の消去動作は、制御ロジック及びコマンドレジスター回路(70)の制御下で実行される。
【0013】
当業者に周知のように、セクター内のメモリセルの消去やメモリセルのプログラムのために必要な時間は、メモリセルからデータを読み出すために必要な時間よりも長い。例えば、消去時間は約1秒であり、読み出し時間は約100ns、そしてプログラム時間は約10μsである。
【0014】
フラッシュメモリは、サスペンド動作モード(suspend mode of operation)を有する。サスペンド動作モードでは、任意のセクターに対する消去動作が中断される一方で、他のセクターに対する読み出し又はプログラム動作が実行され得る。即ち、サスペンド動作モードは、システムインタラプト機能としてフラッシュメモリに提供される。中断された消去動作は、他のセクターに対する読み出し又はプログラム動作が完了した後に再開される。
【0015】
フラッシュメモリの状態を確認するために、フラッシュメモリ状態読み出し動作(status read operation)が提供される。フラッシュメモリの動作状態は、データ入出力ピン(DQ2、DQ3,DQ5,DQ6,DQ7)の値又はR/B#ピンの値を利用して判別することができる。ここで、記号‘#’はアクティブロー信号であることを示す。データ入出力ピンの値は、状態読み出し動作の間に、出力イネーブル信号(OE#)が読み出しタイミングに同期してトグルされることによって変化する。各動作状態によるピンの値は次のようである。
【0016】
【表1】
【0017】
この表において、記号‘N/A’は“not available”を示す。表に示すように、ピン(R/B#、DQ2、DQ3,DQ5,DQ6,DQ7)の値は、動作モードに応じてトグルされたり、以前の値に維持されたりする。図4に示されたように、例えば、消去動作が実行される時、ピン(DQ2,DQ6)の値は出力イネーブル信号(OE#)がトグルされることに応じてトグルされる。消去動作が中止され読み出し動作が実行される時、ピン(DQ2)の値はトグルされ、ピン(DQ6)の値は以前の状態に維持される。上記の説明から分かるように、状態読み出し動作は消去/プログラム動作のための命令の入力後に出力イネーブル信号(OE#)をトグルさせることで実行される。
【0018】
図5は、図1に示された出力イネーブルバッファを示す回路図である。出力イネーブルバッファ(130)は、図面に示されたように連結されたNORゲート(G1)と二つのインバータ(INV1、INV2)で構成される。出力イネーブル信号(OE#)が非活性化状態(ハイレベル)である時、2つの出力信号(POE、OE)は各々ローレベルを有する。一方、出力イネーブル信号(OE#)が活性化状態(ローレベル)である時、2つの出力信号(POE、OE)は各々ハイレベルを有する。
【0019】
図6には、従来技術によるデータ出力回路が示されており、このデータ出力回路(122)は、状態読み出し動作の間に出力イネーブル信号(OE#)に同期して値がトグルされるデータ出力ピンに接続される回路であり、図1の出力バッファ及びラッチ回路(120)に含まれる。
【0020】
上記の表から分かるように、消去動作の間に出力イネーブル信号(OE#)がトグルされることによってピン(DQ2,DQ6)の値がトグルされる。プログラム動作時に、ピン(DQ2)の値はトグルされる一方で、ピン(DQ6)の値はそのままに維持される。
【0021】
図6には、ピン(DQ2)についてのデータ出力回路が示されているが、出力イネーブル信号(OE#)によって値がトグルされるピン(DQ6)についての回路も図6に示す回路と同一の構成を有する。
【0022】
データ出力回路(122)は、正常な読み出し動作時は、信号(POE)に同期して図1の感知増幅器(110)からのセルデータ信号(CDS)を出力し、状態読み出し動作時は、信号(OE)及びフラグ信号(STATUS_EN)に応答して信号(POE)に同期した状態データ信号を出力する。
【0023】
フラグ信号(STATUS_EN)は、読み出し動作以外の動作、即ち、プログラム/消去動作と関連した命令がフラッシュメモリに提供される時にハイに活性化される。
【0024】
データ出力回路(122)は、二つのインバータ(INV3、INV4)とS−Rフリップフロップで構成された状態データ信号発生器(124)、二つの伝送ゲート(TG1,TG2)で構成された選択器或いはマルチプレクサ(126)、プルアップトランジスターとして動作するPMOSトランジスター(MP1)、プルダウントランジスターとして動作するNMOSトランジスター(MN1)、インバータ(INV5)、プルアップトランジスターを駆動するためのNANDゲート(G2)、及び、プルダウントランジスターを駆動するためのNORゲート(G3)を含み、図6に示されたように連結されている。S−Rフリップフロップは、3個の入力端子(S,R,CLK)と2個の出力端子(Q,Q#)を有する。フリップフロップの入力端子(S)は、出力端子(Q#)と直接連結されており、その結果、S−RフリップフロップはDフリップフロップとして動作する。
【0025】
図7は、フラッシュメモリの状態読み出し動作を説明するためのタイミング図である。
【0026】
回路動作において、フラグ信号(STATUS_EN)がローレベルである時、即ち、正常な読み出し動作時は、伝送ゲート(TG1)は活性化され、伝送ゲート(TG2)は非活性化される。セルデータ信号(CDS)は、伝達ゲート(TG1)を通じてNORゲート(G2,G3)の一入力端子に各々伝達される。セルデータ信号(CDS)がローレベルであると、プルダウントランジスター(MN1)は、信号(POE)のローからハイへの遷移に同期してターンオンされる。セルデータ信号(CDS)がハイレベルであると、プルアップトランジスター(MP1)は、信号(POE)のローからハイへの遷移に同期してターンオンされる。
【0027】
フラグ信号(STATUS_EN)がハイレベルの状態で、メモリ動作の状態を読み出すために出力イネーブル信号(OE#)がトグルされる時、状態データ信号発生器(124)からの状態データ信号(SDS)は、OEバッファ(130)から提供される信号(OE)の上昇エッジに同期してハイレベルとローレベルの間でトグルされる。具体的には、信号(OE)がローレベルからハイレベルに遷移する都度、状態データ信号(SDS)はローレベルからハイレベルに又はハイレベルからローレベルにトグルされる。
【0028】
フラグ信号(STATUS_EN)がハイレベルであると、伝送ゲート(TG1)は非活性化され、伝送ゲート(TG2)は活性化される。この場合、状態データ信号発生器(124)から出力される状態データ信号(SDS)は、伝送ゲート(TG2)を通じてゲート(G2,G3)の一入力端子に各々伝達される。
【0029】
信号(POE)がローレベルである場合、データ入出力ピン(DQ2、DQ6)は、選択器(126)から提供される信号のロジックレベルに関係なく高インピーダンス(Hi−Z)に維持される。一方、信号(POE)がハイレベルである場合、データ入出力ピン(DQ2、DQ6)の値は選択器(126)から出力される信号、即ち、状態データ信号(SDS)のロジックレベルに応じてハイレベルにプルアップされたり、ローレベルにプルダウンされたりする。
【0030】
図7から分かるように、状態データ信号(SDS)は、信号(OE)がローからハイへ遷移してから遅延信号(tD)が経過した後に遷移する。遅延時間(tD)は約5nsであり、出力イネーブルバッファ(130)の出力からドライバー(G2/G3)の入力までの経路によって決定される。遅延時間(tD)は、信号(POE)と状態データ信号(SDS)との間のレーシング問題を生じさせる。図7で点線に示されたように、2つの信号(POE、SDS)の間のレーシングによって出力信号(DQ2/6)に非正常な区間が生ずる。これはパワーノイズ及び不必要な電力消耗の原因になる。そのようなパワーノイズは内部消去/プログラム動作に影響を及ぼす。
【0031】
一般的に、データ入出力ピンの外部ローディングが相当に大きいので(例えば、30pF〜100pF)、データ入出力ピンの値がトグルされる時にパワーノイズ(電源電圧又は接地電圧ノイズ)が発生し得る。前述のように、そのようなパワーノイズは、内部消去/プログラム動作に影響を及ぼす。したがって、状態読み出し動作の間にトグルされるデータ出力ピンの数を最少化することが好ましい。
【0032】
図8には、状態読み出し動作と関連しないピン(“reseved pin”)についてのデータ出力回路が示されている。データ出力回路(128)は、プルアップトランジスターとして作用するPMOSトランジスター(MP2)、プルダウントランジスターとして作用するNMOSトランジスター(MN2)、インバータ(INV6)、プルアップトランジスターを駆動するためのNANDゲート(G4)、及び、プル−ダウントランジスターを駆動するためのNORゲート(G5)で構成され、図面に示されたように連結される。
【0033】
データ出力回路(128)は、信号(POE)に応答してセルデータ信号(CDS)を出力する。状態読み出し動作が実行される時、即ち、消去/プログラム動作中に出力イネーブル信号(OE#)がトグルされる時、回路(128)に連結されたピンの値はセルデータ信号(CDS)及び信号(POE)に従ってトグルされ得る。これもまたパワーノイズ及び不必要な電力消耗の原因になる。
【0034】
【発明が解決しようとする課題】
本発明の目的は、状態読み出し動作中に生じ得るパワーノイズ及び不必要な電力消耗を減らすことができるフラッシュメモリを提供することである。
【0035】
【課題を解決するための手段】
上述したような目的を達成するための本発明の特徴によると、動作状態を示すのための状態読み出し動作を実行する機能を有するフラッシュメモリ装置は、データ情報を貯蔵するメモリセルアレーと、第1及び第2グループに分けられた複数個のデータ入出力ピンと、第1グループのデータ入出力ピンに各々対応する第1グループのデータ出力回路と、第2グループのデータ入出力ピンに各々対応する第2グループのデータ出力回路とが備える。ここで、状態読み出し動作に関連する状態データ信号は、第1グループのデータ入出力ピンを通じて出力され、第2グループのデータ入出力ピンは、状態読み出し動作の間は利用されない。第1グループのデータ入出力ピンのうち少なくとも一つに連結されたデータ出力回路は、トグルされる状態データ信号を出力し、状態読み出し動作の間に、出力イネーブル信号のN番目のサイクルで少なくとも一つのデータ入出力ピンを通じて出力される状態データ信号は、出力可能信号の(N−1)番目のサイクルで生成される。そして、第2グループのデータ入出力ピンの各々は、状態読み出し動作の間、対応するデータ出力回路によって所定の状態(例えば、0,1又はHi−Z)に維持される。
【0036】
このような装置によると、状態読み出し動作に関連する状態データ信号は、それが出力されるサイクルより前に予め生成される。
【0037】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について説明する。
【0038】
図9には、本発明の好適な実施の形態に係るデータ出力回路が示されている。このデータ出力回路(200)は、上記のデータ入出力ピン(DQ2/DQ6)に連結され、データ入出力ピンは、状態読み出し動作時に、トグルされるデータ状態信号を出力する。このデータ出力回路(200)は、状態データ信号発生器(220)、マルチプレクサ或いは選択器(240)、インバータ(INV10)、プルアップトランジスターとして作用するPMOSトランジスター(MP3)、プルダウントランジスターとして作用するNMOSトランジスター(MN3)、PMOSトランジスター(MP3)を駆動するためのNANDゲート(G6)、及びNMOSトランジスター(MN3)を駆動するためのNORゲート(G7)を含む。
【0039】
状態データ信号発生器(220)は、三つのインバータ(INV7、INV8、INV9)とS−Rフリップフロップとで構成される。S−Rフリップフロップは、三つの入力端子(S,R,CLK)と2個の出力端子(Q,Q#)(ここで、#は相補信号を意味する)を有する。S−Rフリップフロップは、入力端子(S)と出力端子(Q#)を直接連結することでD−フリップフロップとして機能する。
【0040】
このような構成によると、状態データ信号(SDS)のロジックレベルが信号(OE)の下降エッジで予め決定されるから(即ち、信号(OE#)のN番目のサイクルで出力される状態データ信号(SDS)が信号(OE#)の(N−1)番目のサイクルで生成されるから)、前述のような2つの信号(SDS、POE)の間のレーシング問題は生じない。これを以下で詳細に説明する。
【0041】
選択器或いはマルチプレクサ(240)は、2個の伝送ゲート(TG3,TG4)で構成され、フラグ信号(STATUS_EN)に応答して、セルデータ信号(CDS)と状態データ信号(SDS)の一方を選択する。NANDゲート(G6)は、信号(POE)と選択器(240)の出力信号に応答してPMOSトランジスター(MP3)を駆動し、NORゲート(G7)は、反転された信号(POE)と選択器(240)の出力信号に応答してNMOSトランジスター(MN3)を駆動する。
【0042】
図10は、フラッシュメモリの状態読み出し動作を説明するためのタイミング図である。
【0043】
フラグ信号(STATUS_EN)がローレベルである時、即ち、正常な読み出し動作時は、伝送ゲート(TG3)は活性化され、伝送ゲート(TG4)は非活性化される。この場合、伝送ゲート(TG3)によってゲート(G6,G7)の一入力端子にセルデータ信号(CDS)が各々伝達される。セルデータ信号(CDS)がローレベルであると、プルダウントランジスター(MN3)は、信号(POE)のローからハイへの遷移に同期してターンオンされる。セルデータ信号(CDS)がハイレベルであると、プルアップトランジスター(MP3)は、信号(POE)のローからハイへの遷移に同期してターンオンされる。
【0044】
フラグ信号(STATUS_EN)がローレベルからハイレベルに遷移した後、即ち、消去/プログラム動作に対応する命令がフラッシュメモリに供給された後、フラッシュメモリの動作状態を判別するために出力イネーブル信号(OE#)がトグルされる。状態データ信号発生器(220)は、信号(OE)の下降エッジ又は信号(OE#)の上昇エッジに同期してハイレベルとローレベルの間でトグルされる状態データ信号(SDS)を発生する。具体的には、信号(OE)がハイレベルでローレベルに遷移する都度(又は信号(OE#)がローレベルでハイレベルに遷移する都度)、状態データ信号(SDS)は、図10に図されたようにトグルされる。
【0045】
フラグ信号(STATUS_EN)がハイレベルである場合、伝送ゲート(TG3)は非活性化され、伝送ゲート(TG4)は活性化される。この場合は、状態データ信号発生器(220)から出力される状態データ信号(SDS)は、伝送ゲート(TG4)を通じてゲート(G6,G7)の一入力端子に各々伝達される。信号(POE)がハイレベルである場合、出力(DQ2、DQ6)は、選択器(240)から出力される信号、即ち、状態データ信号(SDS)のロジックレベルに応じてハイレベルにプルアップされたりローレベルにプルダウンされたりする。一方、信号(POE)がローレベルである場合、出力(DQ2、DQ6)は、選択器(240)から出力される信号のロジックレベルに関係なく高インピーダンス(Hi−Z)に維持される。
【0046】
この実施の形態では、2つの信号(SDS、POE)の間のレーシング問題を解決するために、状態データ信号(SDS)のロジックレベルが予め決定される。即ち、信号(OE#)のN番目のサイクルで出力される状態データ信号(SDS)は、従来技術と違って信号(OE#)の(N−1)番目のサイクルで予め生成される。したがって、パワーノイズ及び不必要な電力消耗を防止することができる。
【0047】
図11には、本発明の好適な実施の形態に係るデータ出力回路が示されている。このデータ出力回路(300)は、状態読み出し動作の際に利用されないデータ出力ピン(例えば、DQ4)に連結される。状態読み動作のために利用されないデータ出力ピンは“reserved pin”と言われる。“reserved pin”と関連するデータ出力回路(300)は、状態データ信号発生器(320)、選択器或いはマルチプレクサを構成する2個の伝送ゲート(TG5,TG6)、インバータ(INV10)、NANDゲート(G8)、NORゲート(G9)、PMOSトランジスター(MP4)、及び、NMOSトランジスター(MN4)を含む。
【0048】
状態データ信号発生器(320)は、トグルされるのではなく、ロジックレベル‘1’又は‘0’を有する状態データ信号(SDS)を生成する。
【0049】
伝送ゲート(TG5)は、例えば、‘1’の状態データ信号を出力するように、反転されたフラグ信号(STATUS_EN)に応じてターンオン/オフされるPMOSトランジスター、及び、‘0’の状態データ信号を出力するように、フラグ信号(STATUS_EN)に応じてターンオン/オフされるNMOSトランジスターで構成され得る。
【0050】
信号(READ_EN)は、フラッシュメモリが正常な読み出し動作を実行することを示す。従って、信号(READ_EN)は正常な読み出し動作中はハイレベルを有し、プログラム/消去動作中はローレベルを有する。即ち、読み出し動作が実行される時は、信号(READ_EN)はハイに活性化され、フラグ信号(STATUS_EN)はローに非活性化される。読み出し動作以外の他の動作(例えば、消去及びプログラミング)が実行される時、信号(READ_EN)はローに非活性化され、フラグ信号(STATUS_EN)はハイに活性化される。
【0051】
回路動作において、フラッシュメモリの現在の動作状態を読み出すためには、出力イネーブル信号(OE#)がトグルされる。フラグ信号(STATUS_EN)がハイレベルである場合、伝送ゲート(TG6)は活性化され、伝送ゲート(TG5)は非活性化される。状態データ信号発生器(320)の出力信号(SDS)がローに設定される場合、PMOSトランジスター(MP4)は信号(POE)に関係なくターンオフされ、NMOSトランジスター(MN4)は信号(POE)のハイ区間においてターンオンされる。その結果、状態読み出し動作のために利用されないピン(DQ4)は、信号(POE)のロー区間において高インピーダンスに維持され、ハイ区間においてローレベルに維持される。
【0052】
以上のように、データ入出力ピンのうち状態読み出し動作のために利用されないピンは、状態読み出し動作中に‘1’又は‘0’に設定される。
【0053】
これに代えて、状態読み出し動作のために利用されないピンを高インピーダンス状態に設定することで、前述の問題点(信号間レーシング問題)を解決することができる。
【0054】
図12に示されたように、本発明の他の好適な実施の形態に係るデータ出力回路では、フラグ信号(STATUS_EN)がハイに活性化される時、PMOS及びNMOSトランジスター(MP5、MN5)は、状態読み出し動作の間、信号(POE)に関係なくターンオフされる。これは、状態読み出し動作のために利用されないピン(DQ4)が状態読み動作の間、高インピーダンスに維持されることを意味する。その結果、状態読み出し動作時に不必要なセルデータ信号によるパワーノイズ及び電力消耗を防止することができる。
【0055】
【発明の効果】
上述したように、状態読み出し動作に関連する状態データ信号は、それが出力されるサイクルより前に予め生成される。これにより、状態読み出し動作に関連するデータ出力回路による不必要な電力消耗及びパワーノイズを低減することができる。
【0056】
また、状態読み出し動作の間に利用されないデータ入出力ピンを‘1’若しくは‘0’又は高インピーダンスに設定することで当該ピンに連結されたデータ出力回路による不必要な電力消耗及びパワーノイズを低減することができる。
【図面の簡単な説明】
【図1】一般的なフラッシュメモリを示すブロック図である。
【図2】電気的に消去及びプログラム可能なメモリセルトランジスターの断面図である。
【図3】オン及びオフセルトランジスターのスレショルド電圧分布を示す図である。
【図4】フラッシュメモリの各動作状態によるデータ入出力ピンの値を示す図である。
【図5】図1に図示された出力イネーブルバッファの回路図である。
【図6】従来技術による、状態読み出し動作の間にトグルされるデータ出力ピンと関連するデータ出力回路を示す回路図である。
【図7】状態読み出し動作を説明するためのタイミング図である。
【図8】従来技術による、状態読み出し動作の間にトグルされないデータ出力ピンと関連するデータ出力回路を示す回路図である。
【図9】本発明の好適な実施の形態による、状態読み出し動作の間にトグルされるデータ出力ピンと関連するデータ出力回路の回路図である。
【図10】状態読み出し動作を説明するためのタイミング図である。
【図11】本発明の好適な実施の形態による、状態読み出し動作時に利用されないピンと関連するデータ出力回路の回路図である。
【図12】本発明の他の好適な実施の形態による、状態読み出し動作時に利用されないピンと関連するデータ出力回路の回路図である。
【符号の説明】
10:メモリセルアレー
20:行アドレスバッファ及びラッチ回路
30:列アドレスバッファ及びラッチ回路
40:プレデコーダ回路
50:行選択回路
60:列選択回路
70:制御ロジック及びコマンドレジスター
90:プログラム電圧発生器
100:消去電圧発生器
110:S/A及び書きドライバー回路
120:入出力バッファ及びラッチ回路
130:出力可能バッファ
Claims (7)
- 動作状態を示すための状態読み出し動作を実行する機能を有するフラッシュメモリ装置において、
データ情報を貯蔵するメモリセルアレーと、第1及び第2グループに分けられた複数個のデータ入出力ピンと、
前記第1グループのデータ入出力ピンに各々対応する第1グループのデータ出力回路と、
前記第2グループのデータ入出力ピンに各々対応する第2グループのデータ出力回路とを含み、
前記状態読み出し動作に関連する状態データ信号は、前記第1グループのデータ入出力ピンを通じて出力され、前記第2グループのデータ入出力ピンは、前記状態読み出し動作の間は利用されず、前記第1グループのデータ入出力ピンのうち少なくとも一つに連結されたデータ出力回路は、トグルされる状態データ信号を出力し、前記状態読み出し動作の間に、出力イネーブル信号(OE#)のN番目のサイクルで前記少なくとも一つのデータ入出力ピンを通じて出力される状態データ信号は、前記出力イネーブル信号(OE#)の(N−1)番目のサイクルの出力イネーブル信号(OE#)の立ち上がりで生成され、そして前記第2グループのデータ入出力ピンの各々は、前記状態読み出し動作の間、対応するデータ出力回路によって所定の状態に維持されるとともに、
前記出力イネーブル信号(OE#)がローレベルでハイレベルに遷移する都度、前記状態データ信号がトグルされる
ことを特徴とするフラッシュメモリ装置。 - 前記出力イネーブル信号(OE#)に応答して第1及び第2出力イネーブル信号(OE、POE)を発生する出力イネーブルバッファ回路を更に含み、前記第1及び第2出力イネーブル信号は、同一の位相を有することを特徴とする請求項1に記載のフラッシュメモリ装置。
- 前記少なくとも一つのデータ入出力ピンに連結された前記データ出力回路は、前記状態読み出し動作を示すフラグ信号(STATUS_EN)によって活性化され、前記第1出力イネーブル信号(OE)がハイレベルからローレベルへ遷移する時にトグルされる状態データ信号を発生する状態データ信号発生器と、前記フラグ信号(STATUS_EN)に応答して前記メモリセルアレーからのセルデータ信号と前記状態データ信号のうち一方を選択するマルチプレクサと、前記第2出力イネーブル信号(POE)がローレベルからハイレベルへ遷移する時に前記マルチプレクサによって選択された信号に従って対応するデータ入出力ピンを駆動する出力バッファとを含むことを特徴とする請求項2に記載のフラッシュメモリ装置。
- 前記状態データ信号発生器は、第1乃至第3の入力端子(S、R、CLK)と第1及び第2の出力端子(Q、Q#)を有し、前記第1の入力端子(S)と前記第1の出力端子(Q#)とが連結されることでD−フリップフロップとして動作するS−Rフリップフロップと、前記第1出力イネーブル信号(OE)を受け入れる入力端子及び前記フリップフロップの入力端子(CLK)に連結された出力端子を有する第1インバータと、前記フラグ信号(STATUS_EN)を受け入れる入力端子及び前記フリップフロップの第2の入力端子(R)に連結された出力端子を有する第2インバータと、前記フリップフロップの第2の出力端子(Q)に連結された入力端子及び前記状態データ信号を出力する出力端子を有する第3インバータとを含むことを特徴とする請求項3に記載のフラッシュメモリ装置。
- 前記状態読み出し動作の間に利用されないデータ出力ピンに対応するデータ出力回路の各々は、前記状態読み出し動作を示すフラグ信号(STATUS_EN)に従って活性化され、ロジックハイレベル又はロジックローレベルを有する状態データ信号を発生する状態データ信号発生器と、前記フラグ信号(STATUS_EN)に応答して前記メモリセルアレーからのセルデータ信号と前記状態データ信号のうち一方を選択するマルチプレクサと、前記第2出力イネーブル信号(POE)がローレベルからハイレベルに遷移する時に前記マルチプレクサによって選択された信号に従って対応するデータ入出力ピンを駆動する出力バッファとを含むことを特徴とする請求項2に記載のフラッシュメモリ装置。
- 前記状態読み出し動作の間に利用されないデータ出力ピンに対応するデータ出力回路の各々は、高インピ−ダンス状態に維持されることを特徴とする請求項2に記載のフラッシュメモリ装置。
- 前記状態読み出し動作の間に利用されないデータ出力ピンに対応するデータ出力回路の各々は、前記第1出力イネーブル信号(POE)の反転信号を受け入れる第1入力端子と前記状態読み出し動作を示すフラグ信号(STATUS_EN)を受け入れる第2入力端子を有するNORゲートと、電源電圧と対応するデータ入出力ピンとの間に連結されたプルアップトランジスターと、前記対応するデータ入出力ピンと接地電圧との間に連結されたプルダウントランジスターと、前記NORゲートの出力信号に応答して前記プルアップトランジスターを駆動する第1ドライバーと、前記NORゲートの出力信号の反転信号に応答して前記プルダウントランジスターを駆動する第2ドライバーとを含むことを特徴とする請求項6に記載のフラッシュメモリ装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR99-23429 | 1999-06-22 | ||
KR19990023429 | 1999-06-22 | ||
KR1020000027603A KR100351934B1 (ko) | 1999-06-22 | 2000-05-23 | 상태 읽기 동작을 갖는 플래시 메모리 장치 |
KR2000-27603 | 2000-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001028192A JP2001028192A (ja) | 2001-01-30 |
JP4472839B2 true JP4472839B2 (ja) | 2010-06-02 |
Family
ID=26635512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000186773A Expired - Fee Related JP4472839B2 (ja) | 1999-06-22 | 2000-06-21 | フラッシュメモリ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6249461B1 (ja) |
JP (1) | JP4472839B2 (ja) |
KR (1) | KR100351934B1 (ja) |
TW (1) | TW472263B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407944B1 (en) * | 1998-12-29 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices |
JP4005909B2 (ja) * | 2002-12-26 | 2007-11-14 | スパンション インク | 半導体記憶装置、および半導体記憶装置の制御方法 |
KR100550645B1 (ko) * | 2003-10-29 | 2006-02-09 | 주식회사 하이닉스반도체 | 전압 드라이빙 회로를 구비하는 반도체 메모리 소자 |
US7272050B2 (en) | 2004-08-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Non-volatile memory device and erase method of the same |
ITMI20050063A1 (it) * | 2005-01-20 | 2006-07-21 | Atmel Corp | Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash |
KR100735011B1 (ko) * | 2006-01-23 | 2007-07-03 | 삼성전자주식회사 | 노어 플래시 메모리 및 그것의 읽기 방법 |
US7966445B2 (en) * | 2007-12-24 | 2011-06-21 | Telefonaktiebolaget L M Ericsson (Publ) | Read status controller |
US7852671B2 (en) | 2008-10-30 | 2010-12-14 | Micron Technology, Inc. | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array |
US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
US9959078B2 (en) | 2015-01-30 | 2018-05-01 | Sandisk Technologies Llc | Multi-die rolling status mode for non-volatile storage |
US10114690B2 (en) | 2015-02-13 | 2018-10-30 | Sandisk Technologies Llc | Multi-die status mode for non-volatile storage |
JP2019029045A (ja) | 2017-07-26 | 2019-02-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10942854B2 (en) | 2018-05-09 | 2021-03-09 | Micron Technology, Inc. | Prefetch management for memory |
US10754578B2 (en) | 2018-05-09 | 2020-08-25 | Micron Technology, Inc. | Memory buffer management and bypass |
US11010092B2 (en) * | 2018-05-09 | 2021-05-18 | Micron Technology, Inc. | Prefetch signaling in memory system or sub-system |
US10714159B2 (en) | 2018-05-09 | 2020-07-14 | Micron Technology, Inc. | Indication in memory system or sub-system of latency associated with performing an access command |
KR20230049921A (ko) | 2021-10-07 | 2023-04-14 | 에스케이하이닉스 주식회사 | 래치 회로, 래치 회로를 포함하는 송신 회로 및 송신 회로를 포함하는 반도체 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877066A (ja) * | 1994-08-31 | 1996-03-22 | Tdk Corp | フラッシュメモリコントローラ |
US5619453A (en) * | 1995-07-28 | 1997-04-08 | Micron Quantum Devices, Inc. | Memory system having programmable flow control register |
US5893135A (en) * | 1995-12-27 | 1999-04-06 | Intel Corporation | Flash memory array with two interfaces for responding to RAS and CAS signals |
-
2000
- 2000-05-23 KR KR1020000027603A patent/KR100351934B1/ko active IP Right Grant
- 2000-06-13 US US09/593,260 patent/US6249461B1/en not_active Expired - Lifetime
- 2000-06-15 TW TW089111678A patent/TW472263B/zh not_active IP Right Cessation
- 2000-06-21 JP JP2000186773A patent/JP4472839B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6249461B1 (en) | 2001-06-19 |
KR20010007106A (ko) | 2001-01-26 |
TW472263B (en) | 2002-01-11 |
KR100351934B1 (ko) | 2002-09-12 |
JP2001028192A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472839B2 (ja) | フラッシュメモリ装置 | |
KR100387529B1 (ko) | 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치 | |
JP5544442B2 (ja) | ページ消去機能におけるアドレス変化検出によるデコーディング制御 | |
JP4429007B2 (ja) | Nand型フラッシュメモリのページバッファ | |
JP4948795B2 (ja) | プログラム動作速度を改善する不揮発性半導体メモリ装置のページバッファおよびその駆動方法 | |
JP4047001B2 (ja) | 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法 | |
JP2003338189A (ja) | Nand型フラッシュメモリのワードラインデコーダ | |
KR100204721B1 (ko) | 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 | |
JPH09231767A (ja) | スタティック型半導体記憶装置 | |
JP4713143B2 (ja) | 半導体記憶装置 | |
JP4643248B2 (ja) | デュアルレジスタを有するページバッファの制御方法及びその制御回路 | |
KR20030043944A (ko) | 플래시 메모리의 워드 라인 디코딩 구조 | |
KR100331550B1 (ko) | 반도체 메모리장치의 감지증폭기 | |
EP0842514A1 (en) | Flash memory system having reduced disturb and method | |
JP2010211889A (ja) | 半導体集積回路装置 | |
US5136186A (en) | Glitch free power-up for a programmable array | |
JPH0562484A (ja) | 不揮発性半導体記憶装置 | |
JP4832004B2 (ja) | 半導体記憶装置 | |
KR20010092073A (ko) | 낸드형 플래시 메모리 장치의 검증 읽기 방법 | |
JP2012098837A (ja) | メモリシステム | |
JP4604436B2 (ja) | 半導体記憶装置およびそのデータ読み出し方法 | |
US8400856B2 (en) | Memory device with data prediction based access time acceleration | |
KR0146536B1 (ko) | 반도체 메모리의 워드라인 제어회로 | |
JP4833073B2 (ja) | 半導体装置及びデータ読み出し方法 | |
JP2001291392A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4472839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |