JP4437611B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4437611B2 JP4437611B2 JP2000349027A JP2000349027A JP4437611B2 JP 4437611 B2 JP4437611 B2 JP 4437611B2 JP 2000349027 A JP2000349027 A JP 2000349027A JP 2000349027 A JP2000349027 A JP 2000349027A JP 4437611 B2 JP4437611 B2 JP 4437611B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- etching
- conditions
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000012545 processing Methods 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 68
- 238000002955 isolation Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 57
- 238000000034 method Methods 0.000 description 55
- 239000011229 interlayer Substances 0.000 description 46
- 238000001039 wet etching Methods 0.000 description 29
- 238000005259 measurement Methods 0.000 description 26
- 239000012535 impurity Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および製造システム、並びに半導体装置に係り、特に、半導体装置の歩留まりを高めるうえで有効な製造方法および製造システム、並びにそれらの方法または装置を用いて製造される半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体装置の製造工程において、エッチング処理の前後にウェハ上で膜厚測定を行い、その結果をエッチング条件にフィードバックすることで工程の安定化を図る技術が提案されている。例えば、特開平１０−２７５７５３号には、所定の膜の形成後や、所定の膜のエッチング後に、任意の頻度で膜厚測定を行い、その結果に基づいて成膜装置やエッチング装置の経時的な変動を把握することが記載されている。このようにして把握された経時的な変動に関する情報は、上記従来技術において、アラームを発生させる時期や装置のメンテナンス時期を判断する際の基礎データとして、或いは成膜やエッチングなどの条件を調整する際の基礎データとして利用される。また、特開平７−２９９５８号には、ウェハ処理の前後に所定の検査を行い、その検査結果に基づいて、そのウェハ処理の条件を自動的に変更する技術が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術は、所定の処理の前後に行われるウェハ検査の結果を、その処理の条件などにフィードバックする技術である。つまり、上記従来の技術は、ある工程の処理条件を、その工程で処理されたウェハの状態に基づいて補正する技術である。この場合、あるウェハを対象として行われた検査結果は、そのウェハ自体の処理には反映されない。この点、従来の技術は、個々の工程における加工誤差などが、個々のウェハに積み重ねられるという問題を有するものであった。
【０００４】
本発明は、上記のような課題を解決するためになされたもので、ウェハの状態を、フィードフォワードの手法で、そのウェハの処理条件に反映させることにより、品質の安定した半導体装置を高い歩留まりで製造することのできる製造方法を提供することを第１の目的とする。
また、本発明は、ウェハの状態を、フィードフォワードの手法で、そのウェハの処理条件に反映させることにより、品質の安定した半導体装置を高い歩留まりで製造することのできる製造システムを提供することを第２の目的とする。
更に、本発明は、上記の製造方法または製造システムを用いて製造される半導体装置を提供することを第３の目的とする。
【０００５】
【課題を解決するための手段】
本発明は、半導体装置の製造方法であって、
半導体基板上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をパターニングする工程と、
パターニングされたシリコン窒化膜をマスクとして前記半導体基板をエッチングすることで、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内部が埋め込まれるように、シリコン酸化膜を堆積する工程と、
前記トレンチからはみ出したシリコン酸化膜をＣＭＰ法により除去することで、前記半導体基板のトレンチ内部に分離酸化膜を形成する工程と、
前記分離酸化膜の膜厚を測定装置において測定する工程と、
前記測定装置から前記測定された分離酸化膜の膜厚を製造ラインのメインコンピュータに送信する工程と、
前記メインコンピュータが予め記憶している処理レシピを参照して前記測定された分離酸化膜の膜厚に基づいて処理条件を決定する工程と、
前記処理条件を前記メインコンピュータが製造ラインのエッチング装置に送信する工程と、
前記エッチング装置により前記処理条件に従って前記分離酸化膜をエッチングする工程とを含むことを特徴とするものである。
【００２７】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００２８】
実施の形態１．
図１は、本発明の実施の形態１である半導体装置の製造システムの構成を表すブロック図を示す。図１に示すように、本実施形態の製造システムは、メインコンピュータ１０と、測定装置１２と、処理装置１４とを備えている。メインコンピュータ１０と、測定装置１２と、処理装置１４とは、相互に情報通信ができるように通信回線を介して接続されている。
【００２９】
処理装置１４は、半導体装置を製造する過程で実行すべき種々の処理を行うための装置であり、例えば、ウェハ上に所定の膜を形成するための成膜装置や、ウェハ上の膜をエッチングするためのドライエッチング装置或いはウェットエッチング装置などで構成される。図１には、複数の処理装置１４が描かれているが、本実施形態のシステムに含まれる処理装置１４は１台だけであってもよい。
【００３０】
測定装置１２は、半導体装置の製造過程において、ウェハを対象として所定の検査を行う装置であり、例えば、ウェハ表面に形成されている膜の厚さを測定する膜厚測定装置、ウェハ表面の膜に含有される不純物の濃度を測定する不純物測定装置、ウェハ表面に形成されたパターンの寸法を測定する寸法測定装置、或いはウェハ表面に形成されている膜の層間酸化膜を測定する層間酸化膜測定装置などで構成される。図１には、測定装置１２が１台だけ描かれているが、本実施形態のシステム内には、複数の測定装置１２が配置されてもよい。
【００３１】
メインコンピュータ１０は、測定装置１２によって測定された測定値を受信する測定値受信部１６を備えている。測定値受信部１６で受信された測定値は、測定値記憶部１８によって、被測定ウェハに付与されたＩＤと共に、測定値メモリ２０に記憶される。
【００３２】
メインコンピュータ１０は、また、ＩＤ受信部２２を備えている。処理装置１４は、ウェハの処理を開始する前に、必要に応じて、加工対象のウェハに付されているＩＤをメインコンピュータ１０に向けて送信する。以下、ＩＤを送信した処理装置１４を、特に「制御対象処理装置１４」と称す。ＩＤ受信部２２は、制御対象処理装置１４から送信されるＩＤを受信してレシピ決定部に転送する。レシピ決定部２４は、そのＩＤに基づいて、制御対象処理装置１４で加工されるウェハに関して測定値メモリ２０に記憶されている測定値、より具体的には、制御対象処理装置１４による処理の直前に測定された測定値を読み出す。
【００３３】
制御対象処理装置１４がウェハを処理する際の条件は、その処理が開始される時点でのウェハの状態に応じて適宜設定されることが望ましい。つまり、制御対象処理装置１４がウェハを処理する際の条件は、その処理の直前に、そのウェハに関して測定された測定値に応じて適宜設定されることが望ましい。
【００３４】
メインコンピュータ１０が備えるレシピメモリ２６には、制御対象処理装置１４における最適な処理条件、すなわち、上記の測定値との関係で予め定められた最適な処理条件が記録されている。上述したレシピ決定部２４は、測定値メモリ２０から読み出した測定値に基づいて、レシピメモリ２６より、その測定値に応じた最適な処理条件を読み出す。このようにして読み出された最適な処理条件は、レシピ送信部２８によって制御対象処理装置１４に送信される。
【００３５】
制御対象処理装置１４は、上記の如くメインコンピュータ１０から送信されてくる最適条件を用いてウェハの処理を行う。このように、本実施形態のシステムは、測定装置１２によって測定されたウェハの状態を、フィードフォワードの手法で制御対象処理装置１４の処理条件に反映させることができる。つまり、本実施形態のシステムは、測定装置１２によって測定されるウェハの状態を、そのウェハ自体の処理条件に反映させることができる。このため、本実施形態のシステムによれば、個々の工程における誤差がウェハ上に積み重ねられることがなく、品質の安定した半導体装置を高い歩留まりで製造することができる。
【００３６】
次に、図２を参照して、実施の形態１の製造システムの動作について更に詳細に説明する。
本実施形態の製造システムは、トレンチ構造を用いた素子分離の製造工程において、トレンチ内部に埋め込まれる分離酸化膜の表面と、シリコン基板の表面との段差を精度良く制御することを目的としている。トレンチ構造を用いた素子分離の製造工程では、以下に示すように処理が実行される。
【００３７】
図２（Ａ）に示すように、シリコン基板３１の表面には、シリコン酸化膜３５、ポリシリコン膜３４、およびシリコン窒化膜２が形成される。シリコン窒化膜３２は、形成すべきトレンチの形状に合わせてパターニングされる。パターニングされたシリコン窒化膜３２をマスクとしてドライエッチングが行われることによりシリコン基板３１にトレンチが形成される。次に、トレンチ内部が埋め込まれるように、シリコン基板３１の全面にＣＶＤ(Chemical Vapor Deposition)によって酸化膜が堆積される。その後、トレンチの内部にのみ酸化膜を残して分離酸化膜３３を形成するため、トレンチからはみ出している酸化膜がＣＭＰ(Chemical Mechanical Polishing)によって除去される。
【００３８】
本実施形態では、上記のＣＭＰに次いで、分離酸化膜３３のエッチング、シリコン窒化膜３２のエッチング、およびポリシリコン膜３４のエッチングが順次実行される。上述した一連の処理の過程で、ＣＭＰによる研磨量には、比較的大きな誤差が生じ易い。このため、分離酸化膜３３のエッチングを、既定の条件に従って実行したのでは、分離酸化膜３３の表面とシリコン基板３１の表面との段差３６を、最終的に精度良く所望の値とすることが困難である。
【００３９】
そこで、本実施形態では、図１（Ｂ）に示すように、酸化膜のＣＭＰ処理が終了した後、分離酸化膜３３の膜厚が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で分離酸化膜３３のエッチング条件に反映される。つまり、本実施形態においては、ＣＭＰの後に分離酸化膜３３の膜厚を測定する膜厚測定装置が図１に示す測定装置１２に相当し、また、分離酸化膜３３のエッチングに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００４０】
本実施形態における製造システムによれば、ウェハのＣＭＰ処理が終了する毎に、そのウェハ上の分離酸化膜３３の膜厚が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、そのウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが分離酸化膜３３のエッチング工程に到達した段階で、エッチング装置はメインコンピュータ１０に対して最適条件の送信を要求する。そして、エッチング装置の処理条件が、レシピ決定部２４によって決定された最適条件に設定される。以後、分離酸化膜３３は、その最適条件によりエッチングされる。
【００４１】
上記の製造方法によれば、ＣＭＰによる研磨量のばらつきに関わらず、分離酸化膜３３の表面と、シリコン基板３１の表面との段差を、最終的に常に精度良く所望の値に制御することができる。従って、本実施形態の製造方法ないしは製造システムによれば、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００４２】
ところで、上述した実施の形態１では、ウェハ毎にＩＤを設定して、分離酸化膜３３のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００４３】
また、上述した実施の形態１では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００４４】
実施の形態２．
次に、図３を参照して、本発明の実施の形態２について説明する。
本実施形態の製造方法では、実施の形態１の場合と同様の手順でＣＭＰの処理が実行された後、図１（Ｂ）に示すように、シリコン窒化膜のエッチングが行われる。図１（Ａ）は、ポリシリコン膜３４の上からシリコン窒化膜が除去された後の状態を示す。
【００４５】
シリコン窒化膜がエッチングされた後、測定装置１２によって分離酸化膜３３の膜厚が測定される。膜厚の測定値は、実施の形態１の場合と同様にメインコンピュータ１０に送信され、ウェハに付されたＩＤと共に記録される。
次に、そのウェハを対象として分離酸化膜３３のエッチングが行われる。この際、実施の形態１の場合と同様に、エッチング装置（制御対象処理装置１４に相当）の処理条件が、メインコンピュータ１０によって最適な条件に設定される。
【００４６】
本実施形態の製造方法ないし製造システムによれば、分離酸化膜３３のエッチング条件に、ＣＭＰに伴う分離酸化膜３３の膜厚ばらつきと、シリコン窒化膜の除去に伴う分離酸化膜３３の膜厚ばらつきとを反映させることができる。このため、本実施形態の製造方法ないし製造システムによれば、実施の形態１の場合に比して更に精度良く分離酸化膜３３の表面とシリコン基板３１の表面との段差を所望の値に制御することができる。
【００４７】
実施の形態３．
次に、図４を参照して、本発明の実施の形態３について説明する。
実施の形態３は、半導体装置が備える層間酸化膜の平坦化を目的としたエッチング工程において、層間酸化膜の膜厚を精度良く制御することを目的としている。本実施形態では、半導体装置の製造過程において、以下に示すように処理が実行される。
【００４８】
図４（Ａ）に示すように、シリコン基板３１の上には、トランジスタのゲート電極３８や、メモリセルのキャパシタ電極４０など、種々の配線要素が形成される。次に、それらの配線要素が覆われるように、例えばＣＶＤ法によって、シリコン基板３１の全面に層間酸化膜４２が堆積される。この際、層間酸化膜４２の表面には、上述した配線要素の有無や、配線要素の構造の相異に起因して段差が形成される。
【００４９】
層間酸化膜４２の上には、後工程において、図示しない上層配線が形成される。層間酸化膜４２の表面における段差は、上層配線を形成する際にパターニング不良などの原因となる。このため、本実施形態では、上層配線の形成に先立って、層間酸化膜４２の凹領域が覆われるようにレジスト膜４４が形成される。そして、そのレジスト膜４４をマスクとして、層間酸化膜４２のエッチバックが行われる。
【００５０】
図４（Ｂ）に示すように、本実施形態では、層間酸化膜４２が堆積された後、写真製版によりレジスト膜４４が形成される前に、その層間酸化膜４２の膜厚が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で層間酸化膜４２のエッチバック条件に反映される。つまり、本実施形態においては、層間酸化膜４２の堆積後にその膜厚を測定する膜厚測定装置が図１に示す測定装置１２に相当し、また、層間酸化膜４２のエッチバックに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００５１】
本実施形態における製造システムによれば、ウェハ上に層間酸化膜４２が堆積された直後に膜厚測定装置（測定装置１２）によってその膜厚が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが層間酸化膜４２のエッチバック工程に到達した段階で、エッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、層間酸化膜４２の膜厚に基づいて決定された最適条件が、エッチング装置の処理条件として設定される。以後、層間酸化膜４２は、その最適条件によりエッチバックされる。
【００５２】
上記の製造方法によれば、上層配線を形成する前に、層間酸化膜４２の膜厚を精度良く均一化することができる。このため、本実施形態の製造方法ないし製造システムによれば、上層配線のパターニング不良を有効に防止して、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００５３】
ところで、上述した実施の形態３では、ウェハ毎にＩＤを設定して、層間酸化膜４２のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００５４】
また、上述した実施の形態３では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００５５】
実施の形態４．
次に、図５を参照して、本発明の実施の形態４について説明する。
実施の形態４は、実施の形態３の場合と同様に、半導体装置が備える層間酸化膜の平坦化を目的としたエッチング工程において、層間酸化膜の膜厚を精度良く制御することを目的としている。以下、実施の形態４が実施の形態３と相異する点を説明する。
【００５６】
本実施形態において、層間酸化膜４２には、ＢまたはＰなどの不純物を含有する酸化膜が用いられる。ＢやＰを含む酸化膜で層間酸化膜４２を形成した場合、その平坦性を高めることができる。従って、本実施形態の方法によれば、実施の形態３の場合に比して、より容易に層間酸化膜４２を平坦化することができる。
【００５７】
ところで、層間酸化膜４２に不純物が含有されている場合、その不純物の濃度は、層間酸化膜４２のエッチング速度に影響を与える。図６は、バッファードフッ酸（HF4FとHFの混合液）を用いたウェットエッチングにおいて、酸化膜に含有されるＰの濃度が酸化膜のエッチング速度に与える影響を表したグラフである。図６に示すように、酸化膜のエッチング速度は、Ｐの濃度が増すに連れて増大する。従って、層間酸化膜４２に含まれる不純物の濃度は、エッチング工程の後に残存する層間酸化膜４２の膜厚を決める大きな要因の一つである。
【００５８】
図５（Ｂ）に示すように、本実施形態では、層間酸化膜４２が堆積された後、写真製版によりレジスト膜４４が形成される前に、その層間酸化膜４２に含有される不純物の濃度が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で層間酸化膜４２のエッチバック条件に反映される。つまり、本実施形態においては、層間酸化膜４２の堆積後にその内部の不純物濃度を測定する不純物濃度測定装置が図１に示す測定装置１２に相当し、また、層間酸化膜４２のエッチバックに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００５９】
本実施形態における製造システムによれば、ウェハ上に層間酸化膜４２が堆積された直後に不純物測定装置（測定装置１２）によってその内部の不純物濃度が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが層間酸化膜４２のエッチバック工程に到達した段階で、エッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、層間酸化膜４２内の不純物濃度に基づいて決定された最適条件が、エッチング装置の処理条件として設定される。以後、層間酸化膜４２は、その最適条件でエッチバックされる。
【００６０】
上記の製造方法によれば、上層配線を形成する前に、層間酸化膜４２の膜厚を精度良く均一化することができる。このため、本実施形態の製造方法ないし製造システムによれば、上層配線のパターニング不良を有効に防止して、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００６１】
ところで、上述した実施の形態４では、ウェハ毎にＩＤを設定して、層間酸化膜４２のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００６２】
また、上述した実施の形態４では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００６３】
また、上述した実施の形態１乃至３では、分離酸化膜３３或いは層間酸化膜４２のエッチング条件が、それらの膜厚に基づいて決定されている。更に、上述した実施の形態４では、層間酸化膜４２のエッチング条件が、その内部に含有される不純物の濃度に基づいて決定されている。しかしながら、分離酸化膜３３や層間酸化膜４２のエッチング条件の基礎は、それらの膜厚や不純物濃度に限定されるものではない。例えば、分離酸化膜３３や層間酸化膜４２のエッチング条件は、それらの膜の屈折率に基づいて決定することとしてもよい。
【００６４】
実施の形態５．
次に、図７を参照して、本発明の実施の形態５について説明する。
実施の形態５は、微細な配線パターンを精度良く形成することを目的としている。本実施形態では、半導体装置の製造過程において、以下に示すように処理が実行される。
【００６５】
図７（Ａ）に示すように、シリコン基板３１の上には、配線層４６および酸化膜４８が形成される。配線層４６は、例えばドープトポリシリコン、或いはタングステンやタングステンシリサイドなどのメタル材料で形成される。酸化膜４８の上には、写真製版により、形成すべき微細パターンに比して僅かに大きなパターンにレジスト膜５０がパターニングされる。
【００６６】
次に、レジスト膜５０をマスクとして酸化膜４８がドライエッチングされる。その後、酸化膜４８の上に残存するレジスト膜５０が、酸素プラズマ処理などにより除去される。その結果、図７（Ｂ）に示す状態が形成される。
【００６７】
次に、図７（Ｃ）に示すように、ウェットエッチングによって酸化膜４８の外形が縮小される。酸化膜４８は、上記の如く縮小されることにより、ドライエッチングによっては実現が困難な微細なパターンとなる。
【００６８】
図７（Ｄ）に示すように、微細化された酸化膜４８をマスクとして、配線層４６がドライエッチングされる。その結果、シリコン基板３１上に、微細なパターンを有する配線５２が形成される。
【００６９】
上記の手順で形成される配線５２に寸法誤差を生じさせる要因としては、主として、(1)写真製版により形成されるレジスト膜５０の寸法誤差、および(2)ドライエッチングの際に生ずるサイドエッチによる酸化膜４８の寸法誤差が挙げられる。そこで、本実施形態では、最終的な配線５２の寸法を精度良く所望の値とするために、以下に示す手法でレジスト膜５０や酸化膜４８の寸法誤差を補正する。
【００７０】
すなわち、本実施形態では、図７（Ｂ）に示すように、写真製版によるレジスト膜５０の形成、レジスト膜５０をマスクとする酸化膜４８のドライエッチング、およびレジスト膜５０の除去が終了した後に、パターニングされた酸化膜４８の寸法測定が行われる。そして、その結果得られた測定値は、フィードフォワードの手法で酸化膜４８のウェットエッチング条件に反映される。つまり、本実施形態においては、レジスト膜５０の除去後に酸化膜１２の寸法を測定する寸法測定装置が図１に示す測定装置１２に相当し、また、酸化膜１２をウェットエッチングするウェットエッチング装置が上述した制御対象処理装置１４に相当している。
【００７１】
本実施形態における製造システムによれば、ウェットエッチングの実行に先立って、酸化膜４８の寸法が寸法測定装置（測定装置１２）によって測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハがウェットエッチングの工程に到達した段階で、ウェットエッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、酸化膜１２の寸法に基づいて決定された最適条件が、ウェットエッチング装置の処理条件として設定される。以後、酸化膜１２は、その最適条件によりウェットエッチングされる。
【００７２】
上記の製造方法によれば、レジスト膜５０の寸法誤差やサイドエッチによる酸化膜４８の寸法誤差を、ウェットエッチングによって吸収することができる。このため、本実施形態の製造方法ないし製造システムによれば、微細な配線５２を極めて精度良くパターニングすることができ、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００７３】
ところで、上述した実施の形態５では、ウェハ毎にＩＤを設定して、酸化膜１２のウェットエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、ウェットエッチングの条件をロット単位で設定することとしてもよい。
【００７４】
また、上述した実施の形態５では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からウェットエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、ウェットエッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００７５】
実施の形態６．
次に、図８を参照して本発明の実施の形態６について説明する。
図８は、本実施形態の製造システムの特徴部を説明するためのブロック図を示す。本実施形態の製造システムは、実施の形態５の製造システムに加えて、図８に示すレシピ補正部５４および経過時間管理部５６を備えている。レシピ補正部５４および経過時間管理部５６は、メインコンピュータ１０の内部およびウェットエッチング装置の内部（処理装置１４の内部）の何れかに配置することができる。
【００７６】
経過時間管理部５６は、ウェットエッチング装置内の薬液が交換されてからの経過時間を計数するユニットである。また、レシピ補正部５４は、その経過時間に応じてウェットエッチングの基本レシピを補正するユニットである。ウェットエッチングの薬液は、その交換の後、時間の経過に伴って変質する。また、ウェットエッチングのエッチング速度は、薬液の変質に伴って変化する。従って、ウェットエッチングによって酸化膜４８を精度良くエッチングするためには、ウェットエッチングの条件を薬液交換後の経過時間に応じて補正することが有効である。
【００７７】
本実施形態のシステムによれば、ウェットエッチングの条件を、ドライエッチング後における酸化膜４８の寸法に基づいて補正することができると共に、その条件を薬液交換後の経過時間に基づいて補正することができる。このため、本実施形態の製造システムないし製造方法によれば、実施の形態５の場合に比して、更に精度良く配線５２をパターニングすることができる。
【００７８】
ところで、上述した実施の形態６では、ドライエッチング後の酸化膜４８の寸法をフィードフォワードの手法で酸化膜４８のウェットエッチング条件に反映させる手法と、薬液交換後の経過時間を上記のウェットエッチング条件に反映させる手法とを組み合わせて用いることとしているが、本発明はこれに限定されるものではない。すなわち、薬液交換後の経過時間に基づいてウェットエッチングの条件を補正する手法は、酸化膜４８の寸法に基づいてウェットエッチング条件を補正する手法と切り離して単独で用いてもよい。
【００７９】
また、上述した実施の形態１〜６では、エッチング（ドライエッチングまたはウェットエッチング）の処理に限り、その条件をフィードフォワードの手法で補正することとしているが、フィードフォワードによる補正が適用できる処理はこれに限定されるものではない。例えば、成膜処理の条件や、ＣＭＰの条件などをフィードフォワードの手法で補正してもよい。
【００８０】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
本発明によれば、処理の対象となるウェハの状態を、フィードフォワードの手法でそのウェハの処理条件に反映させることができる。従って、本発明によれば、品質の安定した半導体装置を高い歩留まりで製造することができる。
【００８１】
本発明によれば、被処理膜の物理量をその膜のエッチング条件に反映させることができる。このため、本発明によれば、被処理膜のエッチングを精度良く行うことができる。
【００８２】
本発明によれば、被処理膜の膜厚をエッチング条件に反映させることができる。このため、本発明によれば、膜厚のばらつきに関わらず、被処理膜を精度良くエッチングすることができる。
【００８３】
本発明によれば、被処理膜に含有される不純物濃度をエッチング条件に反映させることができる。このため、本発明によれば、不純物濃度の相違に起因するエッチング速度の相違に関わらず、被処理膜を精度良くエッチングすることができる。
【００８４】
本発明によれば、被処理膜の屈折率をエッチング条件に反映させることができる。このため、本発明によれば、屈折率の相違に起因するエッチング速度の相違に関わらず、被処理膜を精度良くエッチングすることができる。
【００８５】
本発明によれば、被処理膜の寸法をエッチング条件に反映させることができる。このため、本発明によれば、エッチング処理の開始時点における寸法の相違に関わらず、被処理膜を精度良く所望の寸法まで縮小させることができる。
【００８６】
本発明によれば、測定値に応じた処理条件をメインコンピュータ内で決定し、その条件を処理装置に設定することができる。
【００８７】
本発明によれば、測定値に応じた処理条件を、処理装置の内部で決定することができる。
【００８８】
本発明によれば、薬液の状態に応じてウェットエッチングの条件を補正することができる。このため、本発明によれば、薬液の変質に関わらず、常に被処理膜を精度良くウェットエッチングすることができる。
【００８９】
本発明によれば、安定した品質を有し、かつ、高い歩留まりで製造し得る特性を持つ半導体装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の製造システムの構造を説明するためのブロック図である。
【図２】 本発明の実施の形態１の製造方法を説明するための断面図およびフローチャートである。
【図３】 本発明の実施の形態２の製造方法を説明するための断面図およびフローチャートである。
【図４】 本発明の実施の形態３の製造方法を説明するための断面図およびフローチャートである。
【図５】 本発明の実施の形態４の製造方法を説明するための断面図およびフローチャートである。
【図６】 エッチング速度と不純物濃度との関係を示す図である。
【図７】 本発明の実施の形態５の製造方法を説明するための断面図およびフローチャートである。
【図８】 本発明の実施の形態６の製造システムの構造を説明するためのブロック図である。
【符号の説明】
１０ メインコンピュータ、 １２ 測定装置、 １４ 処理装置、 １６ 測定値受信部、 １８ 測定値記憶部、 ２０ 測定値メモリ、 ２２ ＩＤ受信部、 ２４ レシピ決定部、 ２６ レシピ送信部、 ３１ シリコン基板、 ３３ 分離酸化膜、 ３８ ゲート電極、 ４０ キャパシタ電極、 ４２ 層間酸化膜、 ４４；５０ レジスト膜、 ４６ 配線層、 ４８ 酸化膜、 ５２ 配線、 ５４ レシピ補正部、 ５６ 経過時間管理部。
【発明の属する技術分野】
本発明は、半導体装置の製造方法および製造システム、並びに半導体装置に係り、特に、半導体装置の歩留まりを高めるうえで有効な製造方法および製造システム、並びにそれらの方法または装置を用いて製造される半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体装置の製造工程において、エッチング処理の前後にウェハ上で膜厚測定を行い、その結果をエッチング条件にフィードバックすることで工程の安定化を図る技術が提案されている。例えば、特開平１０−２７５７５３号には、所定の膜の形成後や、所定の膜のエッチング後に、任意の頻度で膜厚測定を行い、その結果に基づいて成膜装置やエッチング装置の経時的な変動を把握することが記載されている。このようにして把握された経時的な変動に関する情報は、上記従来技術において、アラームを発生させる時期や装置のメンテナンス時期を判断する際の基礎データとして、或いは成膜やエッチングなどの条件を調整する際の基礎データとして利用される。また、特開平７−２９９５８号には、ウェハ処理の前後に所定の検査を行い、その検査結果に基づいて、そのウェハ処理の条件を自動的に変更する技術が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術は、所定の処理の前後に行われるウェハ検査の結果を、その処理の条件などにフィードバックする技術である。つまり、上記従来の技術は、ある工程の処理条件を、その工程で処理されたウェハの状態に基づいて補正する技術である。この場合、あるウェハを対象として行われた検査結果は、そのウェハ自体の処理には反映されない。この点、従来の技術は、個々の工程における加工誤差などが、個々のウェハに積み重ねられるという問題を有するものであった。
【０００４】
本発明は、上記のような課題を解決するためになされたもので、ウェハの状態を、フィードフォワードの手法で、そのウェハの処理条件に反映させることにより、品質の安定した半導体装置を高い歩留まりで製造することのできる製造方法を提供することを第１の目的とする。
また、本発明は、ウェハの状態を、フィードフォワードの手法で、そのウェハの処理条件に反映させることにより、品質の安定した半導体装置を高い歩留まりで製造することのできる製造システムを提供することを第２の目的とする。
更に、本発明は、上記の製造方法または製造システムを用いて製造される半導体装置を提供することを第３の目的とする。
【０００５】
【課題を解決するための手段】
本発明は、半導体装置の製造方法であって、
半導体基板上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をパターニングする工程と、
パターニングされたシリコン窒化膜をマスクとして前記半導体基板をエッチングすることで、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内部が埋め込まれるように、シリコン酸化膜を堆積する工程と、
前記トレンチからはみ出したシリコン酸化膜をＣＭＰ法により除去することで、前記半導体基板のトレンチ内部に分離酸化膜を形成する工程と、
前記分離酸化膜の膜厚を測定装置において測定する工程と、
前記測定装置から前記測定された分離酸化膜の膜厚を製造ラインのメインコンピュータに送信する工程と、
前記メインコンピュータが予め記憶している処理レシピを参照して前記測定された分離酸化膜の膜厚に基づいて処理条件を決定する工程と、
前記処理条件を前記メインコンピュータが製造ラインのエッチング装置に送信する工程と、
前記エッチング装置により前記処理条件に従って前記分離酸化膜をエッチングする工程とを含むことを特徴とするものである。
【００２７】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００２８】
実施の形態１．
図１は、本発明の実施の形態１である半導体装置の製造システムの構成を表すブロック図を示す。図１に示すように、本実施形態の製造システムは、メインコンピュータ１０と、測定装置１２と、処理装置１４とを備えている。メインコンピュータ１０と、測定装置１２と、処理装置１４とは、相互に情報通信ができるように通信回線を介して接続されている。
【００２９】
処理装置１４は、半導体装置を製造する過程で実行すべき種々の処理を行うための装置であり、例えば、ウェハ上に所定の膜を形成するための成膜装置や、ウェハ上の膜をエッチングするためのドライエッチング装置或いはウェットエッチング装置などで構成される。図１には、複数の処理装置１４が描かれているが、本実施形態のシステムに含まれる処理装置１４は１台だけであってもよい。
【００３０】
測定装置１２は、半導体装置の製造過程において、ウェハを対象として所定の検査を行う装置であり、例えば、ウェハ表面に形成されている膜の厚さを測定する膜厚測定装置、ウェハ表面の膜に含有される不純物の濃度を測定する不純物測定装置、ウェハ表面に形成されたパターンの寸法を測定する寸法測定装置、或いはウェハ表面に形成されている膜の層間酸化膜を測定する層間酸化膜測定装置などで構成される。図１には、測定装置１２が１台だけ描かれているが、本実施形態のシステム内には、複数の測定装置１２が配置されてもよい。
【００３１】
メインコンピュータ１０は、測定装置１２によって測定された測定値を受信する測定値受信部１６を備えている。測定値受信部１６で受信された測定値は、測定値記憶部１８によって、被測定ウェハに付与されたＩＤと共に、測定値メモリ２０に記憶される。
【００３２】
メインコンピュータ１０は、また、ＩＤ受信部２２を備えている。処理装置１４は、ウェハの処理を開始する前に、必要に応じて、加工対象のウェハに付されているＩＤをメインコンピュータ１０に向けて送信する。以下、ＩＤを送信した処理装置１４を、特に「制御対象処理装置１４」と称す。ＩＤ受信部２２は、制御対象処理装置１４から送信されるＩＤを受信してレシピ決定部に転送する。レシピ決定部２４は、そのＩＤに基づいて、制御対象処理装置１４で加工されるウェハに関して測定値メモリ２０に記憶されている測定値、より具体的には、制御対象処理装置１４による処理の直前に測定された測定値を読み出す。
【００３３】
制御対象処理装置１４がウェハを処理する際の条件は、その処理が開始される時点でのウェハの状態に応じて適宜設定されることが望ましい。つまり、制御対象処理装置１４がウェハを処理する際の条件は、その処理の直前に、そのウェハに関して測定された測定値に応じて適宜設定されることが望ましい。
【００３４】
メインコンピュータ１０が備えるレシピメモリ２６には、制御対象処理装置１４における最適な処理条件、すなわち、上記の測定値との関係で予め定められた最適な処理条件が記録されている。上述したレシピ決定部２４は、測定値メモリ２０から読み出した測定値に基づいて、レシピメモリ２６より、その測定値に応じた最適な処理条件を読み出す。このようにして読み出された最適な処理条件は、レシピ送信部２８によって制御対象処理装置１４に送信される。
【００３５】
制御対象処理装置１４は、上記の如くメインコンピュータ１０から送信されてくる最適条件を用いてウェハの処理を行う。このように、本実施形態のシステムは、測定装置１２によって測定されたウェハの状態を、フィードフォワードの手法で制御対象処理装置１４の処理条件に反映させることができる。つまり、本実施形態のシステムは、測定装置１２によって測定されるウェハの状態を、そのウェハ自体の処理条件に反映させることができる。このため、本実施形態のシステムによれば、個々の工程における誤差がウェハ上に積み重ねられることがなく、品質の安定した半導体装置を高い歩留まりで製造することができる。
【００３６】
次に、図２を参照して、実施の形態１の製造システムの動作について更に詳細に説明する。
本実施形態の製造システムは、トレンチ構造を用いた素子分離の製造工程において、トレンチ内部に埋め込まれる分離酸化膜の表面と、シリコン基板の表面との段差を精度良く制御することを目的としている。トレンチ構造を用いた素子分離の製造工程では、以下に示すように処理が実行される。
【００３７】
図２（Ａ）に示すように、シリコン基板３１の表面には、シリコン酸化膜３５、ポリシリコン膜３４、およびシリコン窒化膜２が形成される。シリコン窒化膜３２は、形成すべきトレンチの形状に合わせてパターニングされる。パターニングされたシリコン窒化膜３２をマスクとしてドライエッチングが行われることによりシリコン基板３１にトレンチが形成される。次に、トレンチ内部が埋め込まれるように、シリコン基板３１の全面にＣＶＤ(Chemical Vapor Deposition)によって酸化膜が堆積される。その後、トレンチの内部にのみ酸化膜を残して分離酸化膜３３を形成するため、トレンチからはみ出している酸化膜がＣＭＰ(Chemical Mechanical Polishing)によって除去される。
【００３８】
本実施形態では、上記のＣＭＰに次いで、分離酸化膜３３のエッチング、シリコン窒化膜３２のエッチング、およびポリシリコン膜３４のエッチングが順次実行される。上述した一連の処理の過程で、ＣＭＰによる研磨量には、比較的大きな誤差が生じ易い。このため、分離酸化膜３３のエッチングを、既定の条件に従って実行したのでは、分離酸化膜３３の表面とシリコン基板３１の表面との段差３６を、最終的に精度良く所望の値とすることが困難である。
【００３９】
そこで、本実施形態では、図１（Ｂ）に示すように、酸化膜のＣＭＰ処理が終了した後、分離酸化膜３３の膜厚が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で分離酸化膜３３のエッチング条件に反映される。つまり、本実施形態においては、ＣＭＰの後に分離酸化膜３３の膜厚を測定する膜厚測定装置が図１に示す測定装置１２に相当し、また、分離酸化膜３３のエッチングに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００４０】
本実施形態における製造システムによれば、ウェハのＣＭＰ処理が終了する毎に、そのウェハ上の分離酸化膜３３の膜厚が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、そのウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが分離酸化膜３３のエッチング工程に到達した段階で、エッチング装置はメインコンピュータ１０に対して最適条件の送信を要求する。そして、エッチング装置の処理条件が、レシピ決定部２４によって決定された最適条件に設定される。以後、分離酸化膜３３は、その最適条件によりエッチングされる。
【００４１】
上記の製造方法によれば、ＣＭＰによる研磨量のばらつきに関わらず、分離酸化膜３３の表面と、シリコン基板３１の表面との段差を、最終的に常に精度良く所望の値に制御することができる。従って、本実施形態の製造方法ないしは製造システムによれば、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００４２】
ところで、上述した実施の形態１では、ウェハ毎にＩＤを設定して、分離酸化膜３３のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００４３】
また、上述した実施の形態１では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００４４】
実施の形態２．
次に、図３を参照して、本発明の実施の形態２について説明する。
本実施形態の製造方法では、実施の形態１の場合と同様の手順でＣＭＰの処理が実行された後、図１（Ｂ）に示すように、シリコン窒化膜のエッチングが行われる。図１（Ａ）は、ポリシリコン膜３４の上からシリコン窒化膜が除去された後の状態を示す。
【００４５】
シリコン窒化膜がエッチングされた後、測定装置１２によって分離酸化膜３３の膜厚が測定される。膜厚の測定値は、実施の形態１の場合と同様にメインコンピュータ１０に送信され、ウェハに付されたＩＤと共に記録される。
次に、そのウェハを対象として分離酸化膜３３のエッチングが行われる。この際、実施の形態１の場合と同様に、エッチング装置（制御対象処理装置１４に相当）の処理条件が、メインコンピュータ１０によって最適な条件に設定される。
【００４６】
本実施形態の製造方法ないし製造システムによれば、分離酸化膜３３のエッチング条件に、ＣＭＰに伴う分離酸化膜３３の膜厚ばらつきと、シリコン窒化膜の除去に伴う分離酸化膜３３の膜厚ばらつきとを反映させることができる。このため、本実施形態の製造方法ないし製造システムによれば、実施の形態１の場合に比して更に精度良く分離酸化膜３３の表面とシリコン基板３１の表面との段差を所望の値に制御することができる。
【００４７】
実施の形態３．
次に、図４を参照して、本発明の実施の形態３について説明する。
実施の形態３は、半導体装置が備える層間酸化膜の平坦化を目的としたエッチング工程において、層間酸化膜の膜厚を精度良く制御することを目的としている。本実施形態では、半導体装置の製造過程において、以下に示すように処理が実行される。
【００４８】
図４（Ａ）に示すように、シリコン基板３１の上には、トランジスタのゲート電極３８や、メモリセルのキャパシタ電極４０など、種々の配線要素が形成される。次に、それらの配線要素が覆われるように、例えばＣＶＤ法によって、シリコン基板３１の全面に層間酸化膜４２が堆積される。この際、層間酸化膜４２の表面には、上述した配線要素の有無や、配線要素の構造の相異に起因して段差が形成される。
【００４９】
層間酸化膜４２の上には、後工程において、図示しない上層配線が形成される。層間酸化膜４２の表面における段差は、上層配線を形成する際にパターニング不良などの原因となる。このため、本実施形態では、上層配線の形成に先立って、層間酸化膜４２の凹領域が覆われるようにレジスト膜４４が形成される。そして、そのレジスト膜４４をマスクとして、層間酸化膜４２のエッチバックが行われる。
【００５０】
図４（Ｂ）に示すように、本実施形態では、層間酸化膜４２が堆積された後、写真製版によりレジスト膜４４が形成される前に、その層間酸化膜４２の膜厚が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で層間酸化膜４２のエッチバック条件に反映される。つまり、本実施形態においては、層間酸化膜４２の堆積後にその膜厚を測定する膜厚測定装置が図１に示す測定装置１２に相当し、また、層間酸化膜４２のエッチバックに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００５１】
本実施形態における製造システムによれば、ウェハ上に層間酸化膜４２が堆積された直後に膜厚測定装置（測定装置１２）によってその膜厚が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが層間酸化膜４２のエッチバック工程に到達した段階で、エッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、層間酸化膜４２の膜厚に基づいて決定された最適条件が、エッチング装置の処理条件として設定される。以後、層間酸化膜４２は、その最適条件によりエッチバックされる。
【００５２】
上記の製造方法によれば、上層配線を形成する前に、層間酸化膜４２の膜厚を精度良く均一化することができる。このため、本実施形態の製造方法ないし製造システムによれば、上層配線のパターニング不良を有効に防止して、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００５３】
ところで、上述した実施の形態３では、ウェハ毎にＩＤを設定して、層間酸化膜４２のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００５４】
また、上述した実施の形態３では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００５５】
実施の形態４．
次に、図５を参照して、本発明の実施の形態４について説明する。
実施の形態４は、実施の形態３の場合と同様に、半導体装置が備える層間酸化膜の平坦化を目的としたエッチング工程において、層間酸化膜の膜厚を精度良く制御することを目的としている。以下、実施の形態４が実施の形態３と相異する点を説明する。
【００５６】
本実施形態において、層間酸化膜４２には、ＢまたはＰなどの不純物を含有する酸化膜が用いられる。ＢやＰを含む酸化膜で層間酸化膜４２を形成した場合、その平坦性を高めることができる。従って、本実施形態の方法によれば、実施の形態３の場合に比して、より容易に層間酸化膜４２を平坦化することができる。
【００５７】
ところで、層間酸化膜４２に不純物が含有されている場合、その不純物の濃度は、層間酸化膜４２のエッチング速度に影響を与える。図６は、バッファードフッ酸（HF4FとHFの混合液）を用いたウェットエッチングにおいて、酸化膜に含有されるＰの濃度が酸化膜のエッチング速度に与える影響を表したグラフである。図６に示すように、酸化膜のエッチング速度は、Ｐの濃度が増すに連れて増大する。従って、層間酸化膜４２に含まれる不純物の濃度は、エッチング工程の後に残存する層間酸化膜４２の膜厚を決める大きな要因の一つである。
【００５８】
図５（Ｂ）に示すように、本実施形態では、層間酸化膜４２が堆積された後、写真製版によりレジスト膜４４が形成される前に、その層間酸化膜４２に含有される不純物の濃度が測定される。そして、その結果得られた測定値は、フィードフォワードの手法で層間酸化膜４２のエッチバック条件に反映される。つまり、本実施形態においては、層間酸化膜４２の堆積後にその内部の不純物濃度を測定する不純物濃度測定装置が図１に示す測定装置１２に相当し、また、層間酸化膜４２のエッチバックに用いられるエッチング装置が上述した制御対象処理装置１４に相当している。
【００５９】
本実施形態における製造システムによれば、ウェハ上に層間酸化膜４２が堆積された直後に不純物測定装置（測定装置１２）によってその内部の不純物濃度が測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハが層間酸化膜４２のエッチバック工程に到達した段階で、エッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、層間酸化膜４２内の不純物濃度に基づいて決定された最適条件が、エッチング装置の処理条件として設定される。以後、層間酸化膜４２は、その最適条件でエッチバックされる。
【００６０】
上記の製造方法によれば、上層配線を形成する前に、層間酸化膜４２の膜厚を精度良く均一化することができる。このため、本実施形態の製造方法ないし製造システムによれば、上層配線のパターニング不良を有効に防止して、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００６１】
ところで、上述した実施の形態４では、ウェハ毎にＩＤを設定して、層間酸化膜４２のエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、エッチング条件をロット単位で設定することとしてもよい。
【００６２】
また、上述した実施の形態４では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、エッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００６３】
また、上述した実施の形態１乃至３では、分離酸化膜３３或いは層間酸化膜４２のエッチング条件が、それらの膜厚に基づいて決定されている。更に、上述した実施の形態４では、層間酸化膜４２のエッチング条件が、その内部に含有される不純物の濃度に基づいて決定されている。しかしながら、分離酸化膜３３や層間酸化膜４２のエッチング条件の基礎は、それらの膜厚や不純物濃度に限定されるものではない。例えば、分離酸化膜３３や層間酸化膜４２のエッチング条件は、それらの膜の屈折率に基づいて決定することとしてもよい。
【００６４】
実施の形態５．
次に、図７を参照して、本発明の実施の形態５について説明する。
実施の形態５は、微細な配線パターンを精度良く形成することを目的としている。本実施形態では、半導体装置の製造過程において、以下に示すように処理が実行される。
【００６５】
図７（Ａ）に示すように、シリコン基板３１の上には、配線層４６および酸化膜４８が形成される。配線層４６は、例えばドープトポリシリコン、或いはタングステンやタングステンシリサイドなどのメタル材料で形成される。酸化膜４８の上には、写真製版により、形成すべき微細パターンに比して僅かに大きなパターンにレジスト膜５０がパターニングされる。
【００６６】
次に、レジスト膜５０をマスクとして酸化膜４８がドライエッチングされる。その後、酸化膜４８の上に残存するレジスト膜５０が、酸素プラズマ処理などにより除去される。その結果、図７（Ｂ）に示す状態が形成される。
【００６７】
次に、図７（Ｃ）に示すように、ウェットエッチングによって酸化膜４８の外形が縮小される。酸化膜４８は、上記の如く縮小されることにより、ドライエッチングによっては実現が困難な微細なパターンとなる。
【００６８】
図７（Ｄ）に示すように、微細化された酸化膜４８をマスクとして、配線層４６がドライエッチングされる。その結果、シリコン基板３１上に、微細なパターンを有する配線５２が形成される。
【００６９】
上記の手順で形成される配線５２に寸法誤差を生じさせる要因としては、主として、(1)写真製版により形成されるレジスト膜５０の寸法誤差、および(2)ドライエッチングの際に生ずるサイドエッチによる酸化膜４８の寸法誤差が挙げられる。そこで、本実施形態では、最終的な配線５２の寸法を精度良く所望の値とするために、以下に示す手法でレジスト膜５０や酸化膜４８の寸法誤差を補正する。
【００７０】
すなわち、本実施形態では、図７（Ｂ）に示すように、写真製版によるレジスト膜５０の形成、レジスト膜５０をマスクとする酸化膜４８のドライエッチング、およびレジスト膜５０の除去が終了した後に、パターニングされた酸化膜４８の寸法測定が行われる。そして、その結果得られた測定値は、フィードフォワードの手法で酸化膜４８のウェットエッチング条件に反映される。つまり、本実施形態においては、レジスト膜５０の除去後に酸化膜１２の寸法を測定する寸法測定装置が図１に示す測定装置１２に相当し、また、酸化膜１２をウェットエッチングするウェットエッチング装置が上述した制御対象処理装置１４に相当している。
【００７１】
本実施形態における製造システムによれば、ウェットエッチングの実行に先立って、酸化膜４８の寸法が寸法測定装置（測定装置１２）によって測定される。その結果得られた測定値は、メインコンピュータ１０に送信され、被測定ウェハのＩＤと共に測定値メモリ２０に記録される。更に、そのウェハがウェットエッチングの工程に到達した段階で、ウェットエッチング装置（制御対象処理装置１４）はメインコンピュータ１０に対して最適条件の送信を要求する。そして、メインコンピュータ１０のレシピ決定部２４によって、酸化膜１２の寸法に基づいて決定された最適条件が、ウェットエッチング装置の処理条件として設定される。以後、酸化膜１２は、その最適条件によりウェットエッチングされる。
【００７２】
上記の製造方法によれば、レジスト膜５０の寸法誤差やサイドエッチによる酸化膜４８の寸法誤差を、ウェットエッチングによって吸収することができる。このため、本実施形態の製造方法ないし製造システムによれば、微細な配線５２を極めて精度良くパターニングすることができ、品質の安定した半導体装置を、高い歩留まりで製造することができる。
【００７３】
ところで、上述した実施の形態５では、ウェハ毎にＩＤを設定して、酸化膜１２のウェットエッチング条件をウェハ毎に設定することとしているが、本発明はこれに限定されるものではない。すなわち、ロット単位でＩＤを設定し、ウェットエッチングの条件をロット単位で設定することとしてもよい。
【００７４】
また、上述した実施の形態５では、メインコンピュータ１０の内部で処理条件を設定し、その条件をメインコンピュータ１０からウェットエッチング装置（制御対象処理装置１４）へ送信することとしているが、本発明はこれに限定されるものではない。すなわち、ウェットエッチング装置側に予め複数の処理条件を記憶させておき、メインコンピュータ１０に、それらの条件の中から最適な条件を選択させることとしてもよい。
【００７５】
実施の形態６．
次に、図８を参照して本発明の実施の形態６について説明する。
図８は、本実施形態の製造システムの特徴部を説明するためのブロック図を示す。本実施形態の製造システムは、実施の形態５の製造システムに加えて、図８に示すレシピ補正部５４および経過時間管理部５６を備えている。レシピ補正部５４および経過時間管理部５６は、メインコンピュータ１０の内部およびウェットエッチング装置の内部（処理装置１４の内部）の何れかに配置することができる。
【００７６】
経過時間管理部５６は、ウェットエッチング装置内の薬液が交換されてからの経過時間を計数するユニットである。また、レシピ補正部５４は、その経過時間に応じてウェットエッチングの基本レシピを補正するユニットである。ウェットエッチングの薬液は、その交換の後、時間の経過に伴って変質する。また、ウェットエッチングのエッチング速度は、薬液の変質に伴って変化する。従って、ウェットエッチングによって酸化膜４８を精度良くエッチングするためには、ウェットエッチングの条件を薬液交換後の経過時間に応じて補正することが有効である。
【００７７】
本実施形態のシステムによれば、ウェットエッチングの条件を、ドライエッチング後における酸化膜４８の寸法に基づいて補正することができると共に、その条件を薬液交換後の経過時間に基づいて補正することができる。このため、本実施形態の製造システムないし製造方法によれば、実施の形態５の場合に比して、更に精度良く配線５２をパターニングすることができる。
【００７８】
ところで、上述した実施の形態６では、ドライエッチング後の酸化膜４８の寸法をフィードフォワードの手法で酸化膜４８のウェットエッチング条件に反映させる手法と、薬液交換後の経過時間を上記のウェットエッチング条件に反映させる手法とを組み合わせて用いることとしているが、本発明はこれに限定されるものではない。すなわち、薬液交換後の経過時間に基づいてウェットエッチングの条件を補正する手法は、酸化膜４８の寸法に基づいてウェットエッチング条件を補正する手法と切り離して単独で用いてもよい。
【００７９】
また、上述した実施の形態１〜６では、エッチング（ドライエッチングまたはウェットエッチング）の処理に限り、その条件をフィードフォワードの手法で補正することとしているが、フィードフォワードによる補正が適用できる処理はこれに限定されるものではない。例えば、成膜処理の条件や、ＣＭＰの条件などをフィードフォワードの手法で補正してもよい。
【００８０】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
本発明によれば、処理の対象となるウェハの状態を、フィードフォワードの手法でそのウェハの処理条件に反映させることができる。従って、本発明によれば、品質の安定した半導体装置を高い歩留まりで製造することができる。
【００８１】
本発明によれば、被処理膜の物理量をその膜のエッチング条件に反映させることができる。このため、本発明によれば、被処理膜のエッチングを精度良く行うことができる。
【００８２】
本発明によれば、被処理膜の膜厚をエッチング条件に反映させることができる。このため、本発明によれば、膜厚のばらつきに関わらず、被処理膜を精度良くエッチングすることができる。
【００８３】
本発明によれば、被処理膜に含有される不純物濃度をエッチング条件に反映させることができる。このため、本発明によれば、不純物濃度の相違に起因するエッチング速度の相違に関わらず、被処理膜を精度良くエッチングすることができる。
【００８４】
本発明によれば、被処理膜の屈折率をエッチング条件に反映させることができる。このため、本発明によれば、屈折率の相違に起因するエッチング速度の相違に関わらず、被処理膜を精度良くエッチングすることができる。
【００８５】
本発明によれば、被処理膜の寸法をエッチング条件に反映させることができる。このため、本発明によれば、エッチング処理の開始時点における寸法の相違に関わらず、被処理膜を精度良く所望の寸法まで縮小させることができる。
【００８６】
本発明によれば、測定値に応じた処理条件をメインコンピュータ内で決定し、その条件を処理装置に設定することができる。
【００８７】
本発明によれば、測定値に応じた処理条件を、処理装置の内部で決定することができる。
【００８８】
本発明によれば、薬液の状態に応じてウェットエッチングの条件を補正することができる。このため、本発明によれば、薬液の変質に関わらず、常に被処理膜を精度良くウェットエッチングすることができる。
【００８９】
本発明によれば、安定した品質を有し、かつ、高い歩留まりで製造し得る特性を持つ半導体装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の製造システムの構造を説明するためのブロック図である。
【図２】 本発明の実施の形態１の製造方法を説明するための断面図およびフローチャートである。
【図３】 本発明の実施の形態２の製造方法を説明するための断面図およびフローチャートである。
【図４】 本発明の実施の形態３の製造方法を説明するための断面図およびフローチャートである。
【図５】 本発明の実施の形態４の製造方法を説明するための断面図およびフローチャートである。
【図６】 エッチング速度と不純物濃度との関係を示す図である。
【図７】 本発明の実施の形態５の製造方法を説明するための断面図およびフローチャートである。
【図８】 本発明の実施の形態６の製造システムの構造を説明するためのブロック図である。
【符号の説明】
１０ メインコンピュータ、 １２ 測定装置、 １４ 処理装置、 １６ 測定値受信部、 １８ 測定値記憶部、 ２０ 測定値メモリ、 ２２ ＩＤ受信部、 ２４ レシピ決定部、 ２６ レシピ送信部、 ３１ シリコン基板、 ３３ 分離酸化膜、 ３８ ゲート電極、 ４０ キャパシタ電極、 ４２ 層間酸化膜、 ４４；５０ レジスト膜、 ４６ 配線層、 ４８ 酸化膜、 ５２ 配線、 ５４ レシピ補正部、 ５６ 経過時間管理部。
Claims (3)
- 半導体基板上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をパターニングする工程と、
パターニングされたシリコン窒化膜をマスクとして前記半導体基板をエッチングすることで、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内部が埋め込まれるように、シリコン酸化膜を堆積する工程と、
前記トレンチからはみ出したシリコン酸化膜をＣＭＰ法により除去することで、前記半導体基板のトレンチ内部に分離酸化膜を形成する工程と、
前記分離酸化膜の膜厚を測定装置において測定する工程と、
前記測定装置から前記測定された分離酸化膜の膜厚を製造ラインのメインコンピュータに送信する工程と、
前記メインコンピュータが予め記憶している処理レシピを参照して前記測定された分離酸化膜の膜厚に基づいて処理条件を決定する工程と、
前記処理条件を前記メインコンピュータが製造ラインのエッチング装置に送信する工程と、
前記エッチング装置により前記処理条件に従って前記分離酸化膜をエッチングする工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記分離酸化膜をエッチングする工程では、測定された前記分離酸化膜の膜厚に基づいて、予め生成された複数の条件の中から１つの条件が選択され、選択された条件で前記分離酸化膜がエッチングされることを特徴とする半導体装置の製造方法。 - 請求項１又は２に記載の半導体装置の製造方法において、
前記分離酸化膜を形成した後、前記シリコン窒化膜を除去する工程を更に含み、
前記シリコン窒化膜を除去した後に、前記分離酸化膜の膜厚を測定することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349027A JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
| US09/826,038 US20020056700A1 (en) | 2000-11-16 | 2001-04-05 | Method and system for manufacturing semiconductor device |
| TW090116345A TW507266B (en) | 2000-11-16 | 2001-07-04 | Method and system for manufacturing semiconductor device |
| KR10-2001-0041821A KR100437221B1 (ko) | 2000-11-16 | 2001-07-12 | 반도체 장치의 제조 방법 및 제조 시스템, 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349027A JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002151465A JP2002151465A (ja) | 2002-05-24 |
| JP2002151465A5 JP2002151465A5 (ja) | 2007-12-20 |
| JP4437611B2 true JP4437611B2 (ja) | 2010-03-24 |
Family
ID=18822503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000349027A Expired - Fee Related JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020056700A1 (ja) |
| JP (1) | JP4437611B2 (ja) |
| KR (1) | KR100437221B1 (ja) |
| TW (1) | TW507266B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003278750A1 (en) * | 2002-08-28 | 2004-03-19 | Tokyo Electron Limited | Method and system for dynamic modeling and recipe optimization of semiconductor etch processes |
| US6842661B2 (en) * | 2002-09-30 | 2005-01-11 | Advanced Micro Devices, Inc. | Process control at an interconnect level |
| US7265382B2 (en) * | 2002-11-12 | 2007-09-04 | Applied Materials, Inc. | Method and apparatus employing integrated metrology for improved dielectric etch efficiency |
| JP2004319574A (ja) * | 2003-04-11 | 2004-11-11 | Trecenti Technologies Inc | 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法 |
| US8257546B2 (en) * | 2003-04-11 | 2012-09-04 | Applied Materials, Inc. | Method and system for monitoring an etch process |
| CN1842900A (zh) * | 2003-07-31 | 2006-10-04 | Fsi国际公司 | 非常均匀的氧化物层、尤其是超薄层的受控生长 |
| KR20060121871A (ko) * | 2003-09-11 | 2006-11-29 | 에프에스아이 인터내쇼날 인크. | 음의 장 균등을 위한 음향 발산기 |
| US20050098194A1 (en) * | 2003-09-11 | 2005-05-12 | Christenson Kurt K. | Semiconductor wafer immersion systems and treatments using modulated acoustic energy |
| JP4305401B2 (ja) * | 2005-02-28 | 2009-07-29 | セイコーエプソン株式会社 | 半導体装置 |
| JP2006245036A (ja) * | 2005-02-28 | 2006-09-14 | Seiko Epson Corp | 素子分離層の形成方法及び電子デバイスの製造方法、ｃｍｐ装置 |
| US7596421B2 (en) | 2005-06-21 | 2009-09-29 | Kabushik Kaisha Toshiba | Process control system, process control method, and method of manufacturing electronic apparatus |
| US8070972B2 (en) * | 2006-03-30 | 2011-12-06 | Tokyo Electron Limited | Etching method and etching apparatus |
| JP4990548B2 (ja) | 2006-04-07 | 2012-08-01 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP5076426B2 (ja) * | 2006-09-29 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4971050B2 (ja) | 2007-06-21 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の寸法測定装置 |
| JP5401797B2 (ja) | 2008-02-06 | 2014-01-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置製造システム |
| JP2010087300A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP5853382B2 (ja) * | 2011-03-11 | 2016-02-09 | ソニー株式会社 | 半導体装置の製造方法、及び電子機器の製造方法 |
| US9005464B2 (en) * | 2011-06-27 | 2015-04-14 | International Business Machines Corporation | Tool for manufacturing semiconductor structures and method of use |
| CN104409348B (zh) * | 2014-11-10 | 2017-08-08 | 成都士兰半导体制造有限公司 | 沟槽器件的制作方法 |
| DE112017007540T5 (de) * | 2017-05-15 | 2020-01-23 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060731A (ja) * | 1983-09-14 | 1985-04-08 | Hitachi Ltd | 半導体装置の製法 |
| US5399229A (en) * | 1993-05-13 | 1995-03-21 | Texas Instruments Incorporated | System and method for monitoring and evaluating semiconductor wafer fabrication |
| KR19980014172A (ko) * | 1996-08-08 | 1998-05-15 | 김광호 | 반도체 제조공정의 오버레이 측정방법 |
| JP2867982B2 (ja) * | 1996-11-29 | 1999-03-10 | 日本電気株式会社 | 半導体装置の製造装置 |
| US6148239A (en) * | 1997-12-12 | 2000-11-14 | Advanced Micro Devices, Inc. | Process control system using feed forward control threads based on material groups |
| KR100251279B1 (ko) * | 1997-12-26 | 2000-04-15 | 윤종용 | 반도체 제조용 증착설비의 막두께 조절방법 |
| KR100382021B1 (ko) * | 2000-02-03 | 2003-04-26 | 가부시끼가이샤 도시바 | 반도체 장치 제조 방법, 반도체 장치 제조 지원 시스템, 및 반도체 장치 제조 시스템 |
-
2000
- 2000-11-16 JP JP2000349027A patent/JP4437611B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-05 US US09/826,038 patent/US20020056700A1/en not_active Abandoned
- 2001-07-04 TW TW090116345A patent/TW507266B/zh not_active IP Right Cessation
- 2001-07-12 KR KR10-2001-0041821A patent/KR100437221B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002151465A (ja) | 2002-05-24 |
| KR100437221B1 (ko) | 2004-06-23 |
| US20020056700A1 (en) | 2002-05-16 |
| KR20020038458A (ko) | 2002-05-23 |
| TW507266B (en) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437611B2 (ja) | 半導体装置の製造方法 | |
| JP2003045957A (ja) | 半導体装置の素子分離方法 | |
| US20070020777A1 (en) | Controlling system for gate formation of semiconductor devices | |
| US20090197355A1 (en) | Method for manufacturing semiconductor device and semiconductor device manufacturing system | |
| EP0739032B1 (en) | Isolation method of semiconductor device | |
| JP2000323573A (ja) | 半導体装置のコンタクト製造方法 | |
| JP5076426B2 (ja) | 半導体装置の製造方法 | |
| US6346457B1 (en) | Process for manufacturing semiconductor device | |
| JP2534456B2 (ja) | 半導体素子のフィ―ルド酸化膜形成方法 | |
| KR19990047813A (ko) | 반도체장치의 트렌치 소자분리 방법 | |
| US6667221B2 (en) | Method of manufacturing semiconductor device | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US7678664B2 (en) | Method for fabricating semiconductor device | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| JP2008016499A (ja) | 半導体装置およびその製造方法 | |
| US6858452B2 (en) | Method for isolating self-aligned contact pads | |
| US20030100166A1 (en) | Method for avoiding the effects of lack of uniformity in trench isolated integrated circuits | |
| JP2000049076A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006032700A (ja) | メモリ領域とロジック領域を混載する半導体装置の製造方法 | |
| US6605517B1 (en) | Method for minimizing nitride residue on a silicon wafer | |
| KR100342392B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| JPS5846645A (ja) | 半導体装置の製造方法 | |
| JP2001127271A (ja) | 半導体製造装置の製造方法 | |
| JPH11162981A (ja) | 半導体装置 | |
| JP2004014954A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |