JP2002151465A - 半導体装置の製造方法および製造システム、並びに半導体装置 - Google Patents
半導体装置の製造方法および製造システム、並びに半導体装置Info
- Publication number
- JP2002151465A JP2002151465A JP2000349027A JP2000349027A JP2002151465A JP 2002151465 A JP2002151465 A JP 2002151465A JP 2000349027 A JP2000349027 A JP 2000349027A JP 2000349027 A JP2000349027 A JP 2000349027A JP 2002151465 A JP2002151465 A JP 2002151465A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- film
- semiconductor device
- recipe
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 66
- 238000005259 measurement Methods 0.000 claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 170
- 238000004519 manufacturing process Methods 0.000 claims description 104
- 238000001039 wet etching Methods 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 25
- 239000000126 substance Substances 0.000 claims description 18
- 238000012937 correction Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 57
- 239000011229 interlayer Substances 0.000 description 46
- 239000000243 solution Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 101100135117 Oryza sativa subsp. japonica RR13 gene Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は半導体装置の製造方法に関し、品質
の安定した半導体装置を高い歩留まりで製造することを
目的とする。 【解決手段】 シリコン基板１の上にシリコン酸化膜３
５、ポリシリコン膜３６、およびシリコン窒化膜３２を
形成する。エッチングによって所定のトレンチ形成した
後、そのトレンチを埋め込むように酸化膜を堆積させ
る。シリコン窒化膜３２をストッパ膜としてＣＭＰを行
うことで分離酸化膜３３を形成する。分離酸化膜３３の
膜厚を測定し、その測定値に基づいてフィードフォワー
ド的に決定された条件で分離酸化膜３３をエッチングす
る。以後、シリコン窒化膜３２およびポリシリコン膜３
４を順次除去する。
の安定した半導体装置を高い歩留まりで製造することを
目的とする。 【解決手段】 シリコン基板１の上にシリコン酸化膜３
５、ポリシリコン膜３６、およびシリコン窒化膜３２を
形成する。エッチングによって所定のトレンチ形成した
後、そのトレンチを埋め込むように酸化膜を堆積させ
る。シリコン窒化膜３２をストッパ膜としてＣＭＰを行
うことで分離酸化膜３３を形成する。分離酸化膜３３の
膜厚を測定し、その測定値に基づいてフィードフォワー
ド的に決定された条件で分離酸化膜３３をエッチングす
る。以後、シリコン窒化膜３２およびポリシリコン膜３
４を順次除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および製造システム、並びに半導体装置に係り、特
に、半導体装置の歩留まりを高めるうえで有効な製造方
法および製造システム、並びにそれらの方法または装置
を用いて製造される半導体装置に関する。
方法および製造システム、並びに半導体装置に係り、特
に、半導体装置の歩留まりを高めるうえで有効な製造方
法および製造システム、並びにそれらの方法または装置
を用いて製造される半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
エッチング処理の前後にウェハ上で膜厚測定を行い、そ
の結果をエッチング条件にフィードバックすることで工
程の安定化を図る技術が提案されている。例えば、特開
平１０−２７５７５３号には、所定の膜の形成後や、所
定の膜のエッチング後に、任意の頻度で膜厚測定を行
い、その結果に基づいて成膜装置やエッチング装置の経
時的な変動を把握することが記載されている。このよう
にして把握された経時的な変動に関する情報は、上記従
来技術において、アラームを発生させる時期や装置のメ
ンテナンス時期を判断する際の基礎データとして、或い
は成膜やエッチングなどの条件を調整する際の基礎デー
タとして利用される。また、特開平７−２９９５８号に
は、ウェハ処理の前後に所定の検査を行い、その検査結
果に基づいて、そのウェハ処理の条件を自動的に変更す
る技術が開示されている。
エッチング処理の前後にウェハ上で膜厚測定を行い、そ
の結果をエッチング条件にフィードバックすることで工
程の安定化を図る技術が提案されている。例えば、特開
平１０−２７５７５３号には、所定の膜の形成後や、所
定の膜のエッチング後に、任意の頻度で膜厚測定を行
い、その結果に基づいて成膜装置やエッチング装置の経
時的な変動を把握することが記載されている。このよう
にして把握された経時的な変動に関する情報は、上記従
来技術において、アラームを発生させる時期や装置のメ
ンテナンス時期を判断する際の基礎データとして、或い
は成膜やエッチングなどの条件を調整する際の基礎デー
タとして利用される。また、特開平７−２９９５８号に
は、ウェハ処理の前後に所定の検査を行い、その検査結
果に基づいて、そのウェハ処理の条件を自動的に変更す
る技術が開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術は、所定の処理の前後に行われるウェハ検
査の結果を、その処理の条件などにフィードバックする
技術である。つまり、上記従来の技術は、ある工程の処
理条件を、その工程で処理されたウェハの状態に基づい
て補正する技術である。この場合、あるウェハを対象と
して行われた検査結果は、そのウェハ自体の処理には反
映されない。この点、従来の技術は、個々の工程におけ
る加工誤差などが、個々のウェハに積み重ねられるとい
う問題を有するものであった。
た従来の技術は、所定の処理の前後に行われるウェハ検
査の結果を、その処理の条件などにフィードバックする
技術である。つまり、上記従来の技術は、ある工程の処
理条件を、その工程で処理されたウェハの状態に基づい
て補正する技術である。この場合、あるウェハを対象と
して行われた検査結果は、そのウェハ自体の処理には反
映されない。この点、従来の技術は、個々の工程におけ
る加工誤差などが、個々のウェハに積み重ねられるとい
う問題を有するものであった。
【０００４】本発明は、上記のような課題を解決するた
めになされたもので、ウェハの状態を、フィードフォワ
ードの手法で、そのウェハの処理条件に反映させること
により、品質の安定した半導体装置を高い歩留まりで製
造することのできる製造方法を提供することを第１の目
的とする。また、本発明は、ウェハの状態を、フィード
フォワードの手法で、そのウェハの処理条件に反映させ
ることにより、品質の安定した半導体装置を高い歩留ま
りで製造することのできる製造システムを提供すること
を第２の目的とする。更に、本発明は、上記の製造方法
または製造システムを用いて製造される半導体装置を提
供することを第３の目的とする。
めになされたもので、ウェハの状態を、フィードフォワ
ードの手法で、そのウェハの処理条件に反映させること
により、品質の安定した半導体装置を高い歩留まりで製
造することのできる製造方法を提供することを第１の目
的とする。また、本発明は、ウェハの状態を、フィード
フォワードの手法で、そのウェハの処理条件に反映させ
ることにより、品質の安定した半導体装置を高い歩留ま
りで製造することのできる製造システムを提供すること
を第２の目的とする。更に、本発明は、上記の製造方法
または製造システムを用いて製造される半導体装置を提
供することを第３の目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
複数の処理工程を含む半導体装置の製造方法であって、
所定の処理工程に付されるウェハを対象として、所定の
測定値を取得する第１のステップと、前記所定の処理工
程の処理条件を、前記測定値に基づいて決定する第２の
ステップと、前記第２のステップで決定された処理条件
に従って前記所定の処理工程を実行する第３のステップ
と、を含むことを特徴とするものである。
複数の処理工程を含む半導体装置の製造方法であって、
所定の処理工程に付されるウェハを対象として、所定の
測定値を取得する第１のステップと、前記所定の処理工
程の処理条件を、前記測定値に基づいて決定する第２の
ステップと、前記第２のステップで決定された処理条件
に従って前記所定の処理工程を実行する第３のステップ
と、を含むことを特徴とするものである。
【０００６】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法であって、前記所定の処理は、所定
の被処理膜を対象とするエッチング処理であり、前記所
定の測定値は、前記被処理膜の物理量を表す値であるこ
とを特徴とするものである。
導体装置の製造方法であって、前記所定の処理は、所定
の被処理膜を対象とするエッチング処理であり、前記所
定の測定値は、前記被処理膜の物理量を表す値であるこ
とを特徴とするものである。
【０００７】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法であって、前記測定値は、前記被処
理膜の膜厚であることを特徴とするものである。
導体装置の製造方法であって、前記測定値は、前記被処
理膜の膜厚であることを特徴とするものである。
【０００８】請求項４記載の発明は、請求項２記載の半
導体装置の製造方法であって、前記被処理膜は不純物を
含有するシリコン酸化膜であり、前記測定値は、前記シ
リコン酸化膜に含有される不純物の濃度であることを特
徴とするものである。
導体装置の製造方法であって、前記被処理膜は不純物を
含有するシリコン酸化膜であり、前記測定値は、前記シ
リコン酸化膜に含有される不純物の濃度であることを特
徴とするものである。
【０００９】請求項５記載の発明は、請求項２記載の半
導体装置の製造方法であって、前記測定値は、前記被処
理膜の屈折率であることを特徴とするものである。
導体装置の製造方法であって、前記測定値は、前記被処
理膜の屈折率であることを特徴とするものである。
【００１０】請求項６記載の発明は、請求項２記載の半
導体装置の製造方法であって、前記測定値は、前記被処
理膜の寸法であることを特徴とするものである。
導体装置の製造方法であって、前記測定値は、前記被処
理膜の寸法であることを特徴とするものである。
【００１１】請求項７記載の発明は、請求項１乃至６の
何れか１項記載の半導体装置の製造方法であって、前記
第１のステップは、製造ラインの測定装置が前記所定の
測定値を取得するサブステップを含み、前記第２のステ
ップは、前記測定装置が前記所定の測定値を製造ライン
のメインコンピュータに送信するサブステップと、前記
メインコンピュータが予め記憶している処理レシピを参
照して前記測定値に基づいて前記処理条件を決定するサ
ブステップとを含み、前記第３のステップは、前記第２
のステップで決定された処理条件を前記メインコンピュ
ータが製造ラインの処理装置に送信するサブステップ
と、前記処理装置が前記処理条件に従って前記所定の処
理工程を実行するサブステップとを含むことを特徴とす
るものである。
何れか１項記載の半導体装置の製造方法であって、前記
第１のステップは、製造ラインの測定装置が前記所定の
測定値を取得するサブステップを含み、前記第２のステ
ップは、前記測定装置が前記所定の測定値を製造ライン
のメインコンピュータに送信するサブステップと、前記
メインコンピュータが予め記憶している処理レシピを参
照して前記測定値に基づいて前記処理条件を決定するサ
ブステップとを含み、前記第３のステップは、前記第２
のステップで決定された処理条件を前記メインコンピュ
ータが製造ラインの処理装置に送信するサブステップ
と、前記処理装置が前記処理条件に従って前記所定の処
理工程を実行するサブステップとを含むことを特徴とす
るものである。
【００１２】請求項８記載の発明は、請求項１乃至６の
何れか１項記載の半導体装置の製造方法であって、前記
第１のステップは、製造ラインの測定装置が前記所定の
測定値を取得するサブステップを含み、前記第２のステ
ップは、前記測定装置が前記所定の測定値を製造ライン
のメインコンピュータに送信するサブステップと、前記
メインコンピュータが前記測定値に基づいて決定した指
令信号を製造ラインの処理装置に送信するサブステップ
と、前記処理装置が前記指令信号に基づいて、予め記憶
している処理レシピを参照して前記処理条件を決定する
サブステップとを含み、前記第３のステップは、前記処
理装置が前記第２のステップで決定された処理条件に従
って前記所定の処理工程を実行するサブステップを含む
ことを特徴とするものである。
何れか１項記載の半導体装置の製造方法であって、前記
第１のステップは、製造ラインの測定装置が前記所定の
測定値を取得するサブステップを含み、前記第２のステ
ップは、前記測定装置が前記所定の測定値を製造ライン
のメインコンピュータに送信するサブステップと、前記
メインコンピュータが前記測定値に基づいて決定した指
令信号を製造ラインの処理装置に送信するサブステップ
と、前記処理装置が前記指令信号に基づいて、予め記憶
している処理レシピを参照して前記処理条件を決定する
サブステップとを含み、前記第３のステップは、前記処
理装置が前記第２のステップで決定された処理条件に従
って前記所定の処理工程を実行するサブステップを含む
ことを特徴とするものである。
【００１３】請求項９記載の発明は、請求項１乃至８の
何れか１項記載の半導体装置の製造方法であって、前記
所定の処理は、所定の被処理膜を対象とするウェットエ
ッチング処理であり、前記所定の測定値は、前記被処理
膜の物理量を表す値であり、更に、前記ウェットエッチ
ングに用いられる薬液の交換後の経過時間を計数する第
４のステップを含み、前記第２のステップでは、前記ウ
ェットエッチングの処理条件が、前記測定値および前記
経過時間に基づいて決定され、前記第３のステップで
は、その処理条件に従ってウェットエッチング処理が実
行されることを特徴とするものである。
何れか１項記載の半導体装置の製造方法であって、前記
所定の処理は、所定の被処理膜を対象とするウェットエ
ッチング処理であり、前記所定の測定値は、前記被処理
膜の物理量を表す値であり、更に、前記ウェットエッチ
ングに用いられる薬液の交換後の経過時間を計数する第
４のステップを含み、前記第２のステップでは、前記ウ
ェットエッチングの処理条件が、前記測定値および前記
経過時間に基づいて決定され、前記第３のステップで
は、その処理条件に従ってウェットエッチング処理が実
行されることを特徴とするものである。
【００１４】請求項１０記載の発明は、半導体装置の製
造方法であって、所定の被処理膜をウェットエッチング
で処理するステップと、前記ウェットエッチングに用い
られる薬液の交換後の経過時間を計数するステップと、
前記ウェットエッチングの処理条件を、前記経過時間に
基づいて決定するステップと、前記ステップで決定され
た処理条件に従って前記ウェットエッチングを実行する
ステップと、を含むことを特徴とするものである。
造方法であって、所定の被処理膜をウェットエッチング
で処理するステップと、前記ウェットエッチングに用い
られる薬液の交換後の経過時間を計数するステップと、
前記ウェットエッチングの処理条件を、前記経過時間に
基づいて決定するステップと、前記ステップで決定され
た処理条件に従って前記ウェットエッチングを実行する
ステップと、を含むことを特徴とするものである。
【００１５】請求項１１記載の発明は、複数の処理工程
を実行する半導体装置の製造システムであって、所定の
処理工程に付されるウェハを対象として、所定の測定値
を取得する測定装置と、前記所定の処理工程の処理条件
を、前記測定値に基づいて決定するレシピ決定部と、前
記レシピ決定部で決定された処理条件に従って前記所定
の処理工程を実行する処理装置と、を備えることを特徴
とするものである。
を実行する半導体装置の製造システムであって、所定の
処理工程に付されるウェハを対象として、所定の測定値
を取得する測定装置と、前記所定の処理工程の処理条件
を、前記測定値に基づいて決定するレシピ決定部と、前
記レシピ決定部で決定された処理条件に従って前記所定
の処理工程を実行する処理装置と、を備えることを特徴
とするものである。
【００１６】請求項１２記載の発明は、請求項１１記載
の半導体装置の製造システムであって、前記所定の処理
は、所定の被処理膜を対象とするエッチング処理であ
り、前記所定の測定値は、前記被処理膜の物理量を表す
値であることを特徴とするものである。
の半導体装置の製造システムであって、前記所定の処理
は、所定の被処理膜を対象とするエッチング処理であ
り、前記所定の測定値は、前記被処理膜の物理量を表す
値であることを特徴とするものである。
【００１７】請求項１３記載の発明は、請求項１２記載
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の膜厚であることを特徴とするものであ
る。
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の膜厚であることを特徴とするものであ
る。
【００１８】請求項１４記載の発明は、請求項１２記載
の半導体装置の製造システムであって、前記被処理膜は
不純物を含有するシリコン酸化膜であり、前記測定値
は、前記シリコン酸化膜に含有される不純物の濃度であ
ることを特徴とするものである。
の半導体装置の製造システムであって、前記被処理膜は
不純物を含有するシリコン酸化膜であり、前記測定値
は、前記シリコン酸化膜に含有される不純物の濃度であ
ることを特徴とするものである。
【００１９】請求項１５記載の発明は、請求項１２記載
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の屈折率であることを特徴とするものであ
る。
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の屈折率であることを特徴とするものであ
る。
【００２０】請求項１６記載の発明は、請求項１２記載
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の寸法であることを特徴とするものであ
る。
の半導体装置の製造システムであって、前記測定値は、
前記被処理膜の寸法であることを特徴とするものであ
る。
【００２１】請求項１７記載の発明は、請求項１１乃至
１６の何れか１項記載の半導体装置の製造システムであ
って、前記測定装置および前記処理装置と通信可能なメ
インコンピュータを備え、前記メインコンピュータは、
前記レシピ決定部と、前記測定装置から送信される前記
測定値を受信する測定値受信部と、複数の処理レシピを
記憶するレシピメモリと、前記レシピ決定部で決定され
た処理条件を前記処理装置に送信するレシピ送信部とを
備え、前記レシピ決定部は、前記レシピメモリに記憶さ
れている処理レシピを参照して前記測定値に基づいて前
記処理条件を決定することを特徴とするものである。
１６の何れか１項記載の半導体装置の製造システムであ
って、前記測定装置および前記処理装置と通信可能なメ
インコンピュータを備え、前記メインコンピュータは、
前記レシピ決定部と、前記測定装置から送信される前記
測定値を受信する測定値受信部と、複数の処理レシピを
記憶するレシピメモリと、前記レシピ決定部で決定され
た処理条件を前記処理装置に送信するレシピ送信部とを
備え、前記レシピ決定部は、前記レシピメモリに記憶さ
れている処理レシピを参照して前記測定値に基づいて前
記処理条件を決定することを特徴とするものである。
【００２２】請求項１８記載の発明は、請求項１１乃至
１６の何れか１項記載の半導体装置の製造システムであ
って、前記測定装置および前記処理装置と通信可能なメ
インコンピュータを備え、前記メインコンピュータは、
前記測定装置から送信される前記測定値を受信する測定
値受信部と、前記測定値に応じた指令信号を前記処理装
置に送信する指令送信部とを備え、前記処理装置は、前
記レシピ決定部と、複数の処理レシピを記憶するレシピ
メモリとを備え、前記レシピ決定部は、前記レシピメモ
リに記憶されている処理レシピを参照して前記指令信号
に基づいて前記処理条件を決定することを特徴とするも
のである。
１６の何れか１項記載の半導体装置の製造システムであ
って、前記測定装置および前記処理装置と通信可能なメ
インコンピュータを備え、前記メインコンピュータは、
前記測定装置から送信される前記測定値を受信する測定
値受信部と、前記測定値に応じた指令信号を前記処理装
置に送信する指令送信部とを備え、前記処理装置は、前
記レシピ決定部と、複数の処理レシピを記憶するレシピ
メモリとを備え、前記レシピ決定部は、前記レシピメモ
リに記憶されている処理レシピを参照して前記指令信号
に基づいて前記処理条件を決定することを特徴とするも
のである。
【００２３】請求項１９記載の発明は、請求項１１乃至
１８の何れか１項記載の半導体装置の製造システムであ
って、前記所定の処理装置は、所定の被処理膜をウェッ
トエッチングするウェットエッチング装置であり、前記
測定装置は、前記被処理膜の物理量を表す値を測定する
装置であり、前記ウェットエッチングに用いられる薬液
の交換後の経過時間を計数する経過時間管理部と、前記
ウェットエッチングの処理条件を、前記経過時間に基づ
いて補正するレシピ補正部とを備え、前記ウェットエッ
チング装置は、前記レシピ決定部および前記レシピ補正
部の双方で処理された処理条件に従って前記ウェットエ
ッチングを実行することを特徴とするものである。
１８の何れか１項記載の半導体装置の製造システムであ
って、前記所定の処理装置は、所定の被処理膜をウェッ
トエッチングするウェットエッチング装置であり、前記
測定装置は、前記被処理膜の物理量を表す値を測定する
装置であり、前記ウェットエッチングに用いられる薬液
の交換後の経過時間を計数する経過時間管理部と、前記
ウェットエッチングの処理条件を、前記経過時間に基づ
いて補正するレシピ補正部とを備え、前記ウェットエッ
チング装置は、前記レシピ決定部および前記レシピ補正
部の双方で処理された処理条件に従って前記ウェットエ
ッチングを実行することを特徴とするものである。
【００２４】請求項２０記載の発明は、所定の被処理膜
をウェットエッチングで処理する半導体装置の製造シス
テムであって、前記ウェットエッチングに用いられる薬
液の交換後の経過時間を計数する経過時間管理部と、前
記ウェットエッチングの処理条件を、前記経過時間に基
づいて決定するレシピ補正部と、前記レシピ補正部で決
定された処理条件に従って前記ウェットエッチングを実
行するユニットと、を備えることを特徴とするものであ
る。
をウェットエッチングで処理する半導体装置の製造シス
テムであって、前記ウェットエッチングに用いられる薬
液の交換後の経過時間を計数する経過時間管理部と、前
記ウェットエッチングの処理条件を、前記経過時間に基
づいて決定するレシピ補正部と、前記レシピ補正部で決
定された処理条件に従って前記ウェットエッチングを実
行するユニットと、を備えることを特徴とするものであ
る。
【００２５】請求項２１記載の発明は、半導体装置であ
って、請求項１乃至１０の何れか１項記載の半導体装置
の製造方法により製造されることを特徴とするものであ
る。
って、請求項１乃至１０の何れか１項記載の半導体装置
の製造方法により製造されることを特徴とするものであ
る。
【００２６】請求項２２記載の発明は、半導体装置であ
って、請求項１１乃至２０の何れか１項記載の半導体装
置の製造システムにより製造されることを特徴とするも
のである。
って、請求項１１乃至２０の何れか１項記載の半導体装
置の製造システムにより製造されることを特徴とするも
のである。
【００２７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００２８】実施の形態１．図１は、本発明の実施の形
態１である半導体装置の製造システムの構成を表すブロ
ック図を示す。図１に示すように、本実施形態の製造シ
ステムは、メインコンピュータ１０と、測定装置１２
と、処理装置１４とを備えている。メインコンピュータ
１０と、測定装置１２と、処理装置１４とは、相互に情
報通信ができるように通信回線を介して接続されてい
る。
態１である半導体装置の製造システムの構成を表すブロ
ック図を示す。図１に示すように、本実施形態の製造シ
ステムは、メインコンピュータ１０と、測定装置１２
と、処理装置１４とを備えている。メインコンピュータ
１０と、測定装置１２と、処理装置１４とは、相互に情
報通信ができるように通信回線を介して接続されてい
る。
【００２９】処理装置１４は、半導体装置を製造する過
程で実行すべき種々の処理を行うための装置であり、例
えば、ウェハ上に所定の膜を形成するための成膜装置
や、ウェハ上の膜をエッチングするためのドライエッチ
ング装置或いはウェットエッチング装置などで構成され
る。図１には、複数の処理装置１４が描かれているが、
本実施形態のシステムに含まれる処理装置１４は１台だ
けであってもよい。
程で実行すべき種々の処理を行うための装置であり、例
えば、ウェハ上に所定の膜を形成するための成膜装置
や、ウェハ上の膜をエッチングするためのドライエッチ
ング装置或いはウェットエッチング装置などで構成され
る。図１には、複数の処理装置１４が描かれているが、
本実施形態のシステムに含まれる処理装置１４は１台だ
けであってもよい。
【００３０】測定装置１２は、半導体装置の製造過程に
おいて、ウェハを対象として所定の検査を行う装置であ
り、例えば、ウェハ表面に形成されている膜の厚さを測
定する膜厚測定装置、ウェハ表面の膜に含有される不純
物の濃度を測定する不純物測定装置、ウェハ表面に形成
されたパターンの寸法を測定する寸法測定装置、或いは
ウェハ表面に形成されている膜の層間酸化膜を測定する
層間酸化膜測定装置などで構成される。図１には、測定
装置１２が１台だけ描かれているが、本実施形態のシス
テム内には、複数の測定装置１２が配置されてもよい。
おいて、ウェハを対象として所定の検査を行う装置であ
り、例えば、ウェハ表面に形成されている膜の厚さを測
定する膜厚測定装置、ウェハ表面の膜に含有される不純
物の濃度を測定する不純物測定装置、ウェハ表面に形成
されたパターンの寸法を測定する寸法測定装置、或いは
ウェハ表面に形成されている膜の層間酸化膜を測定する
層間酸化膜測定装置などで構成される。図１には、測定
装置１２が１台だけ描かれているが、本実施形態のシス
テム内には、複数の測定装置１２が配置されてもよい。
【００３１】メインコンピュータ１０は、測定装置１２
によって測定された測定値を受信する測定値受信部１６
を備えている。測定値受信部１６で受信された測定値
は、測定値記憶部１８によって、被測定ウェハに付与さ
れたＩＤと共に、測定値メモリ２０に記憶される。
によって測定された測定値を受信する測定値受信部１６
を備えている。測定値受信部１６で受信された測定値
は、測定値記憶部１８によって、被測定ウェハに付与さ
れたＩＤと共に、測定値メモリ２０に記憶される。
【００３２】メインコンピュータ１０は、また、ＩＤ受
信部２２を備えている。処理装置１４は、ウェハの処理
を開始する前に、必要に応じて、加工対象のウェハに付
されているＩＤをメインコンピュータ１０に向けて送信
する。以下、ＩＤを送信した処理装置１４を、特に「制
御対象処理装置１４」と称す。ＩＤ受信部２２は、制御
対象処理装置１４から送信されるＩＤを受信してレシピ
決定部に転送する。レシピ決定部２４は、そのＩＤに基
づいて、制御対象処理装置１４で加工されるウェハに関
して測定値メモリ２０に記憶されている測定値、より具
体的には、制御対象処理装置１４による処理の直前に測
定された測定値を読み出す。
信部２２を備えている。処理装置１４は、ウェハの処理
を開始する前に、必要に応じて、加工対象のウェハに付
されているＩＤをメインコンピュータ１０に向けて送信
する。以下、ＩＤを送信した処理装置１４を、特に「制
御対象処理装置１４」と称す。ＩＤ受信部２２は、制御
対象処理装置１４から送信されるＩＤを受信してレシピ
決定部に転送する。レシピ決定部２４は、そのＩＤに基
づいて、制御対象処理装置１４で加工されるウェハに関
して測定値メモリ２０に記憶されている測定値、より具
体的には、制御対象処理装置１４による処理の直前に測
定された測定値を読み出す。
【００３３】制御対象処理装置１４がウェハを処理する
際の条件は、その処理が開始される時点でのウェハの状
態に応じて適宜設定されることが望ましい。つまり、制
御対象処理装置１４がウェハを処理する際の条件は、そ
の処理の直前に、そのウェハに関して測定された測定値
に応じて適宜設定されることが望ましい。
際の条件は、その処理が開始される時点でのウェハの状
態に応じて適宜設定されることが望ましい。つまり、制
御対象処理装置１４がウェハを処理する際の条件は、そ
の処理の直前に、そのウェハに関して測定された測定値
に応じて適宜設定されることが望ましい。
【００３４】メインコンピュータ１０が備えるレシピメ
モリ２６には、制御対象処理装置１４における最適な処
理条件、すなわち、上記の測定値との関係で予め定めら
れた最適な処理条件が記録されている。上述したレシピ
決定部２４は、測定値メモリ２０から読み出した測定値
に基づいて、レシピメモリ２６より、その測定値に応じ
た最適な処理条件を読み出す。このようにして読み出さ
れた最適な処理条件は、レシピ送信部２８によって制御
対象処理装置１４に送信される。
モリ２６には、制御対象処理装置１４における最適な処
理条件、すなわち、上記の測定値との関係で予め定めら
れた最適な処理条件が記録されている。上述したレシピ
決定部２４は、測定値メモリ２０から読み出した測定値
に基づいて、レシピメモリ２６より、その測定値に応じ
た最適な処理条件を読み出す。このようにして読み出さ
れた最適な処理条件は、レシピ送信部２８によって制御
対象処理装置１４に送信される。
【００３５】制御対象処理装置１４は、上記の如くメイ
ンコンピュータ１０から送信されてくる最適条件を用い
てウェハの処理を行う。このように、本実施形態のシス
テムは、測定装置１２によって測定されたウェハの状態
を、フィードフォワードの手法で制御対象処理装置１４
の処理条件に反映させることができる。つまり、本実施
形態のシステムは、測定装置１２によって測定されるウ
ェハの状態を、そのウェハ自体の処理条件に反映させる
ことができる。このため、本実施形態のシステムによれ
ば、個々の工程における誤差がウェハ上に積み重ねられ
ることがなく、品質の安定した半導体装置を高い歩留ま
りで製造することができる。
ンコンピュータ１０から送信されてくる最適条件を用い
てウェハの処理を行う。このように、本実施形態のシス
テムは、測定装置１２によって測定されたウェハの状態
を、フィードフォワードの手法で制御対象処理装置１４
の処理条件に反映させることができる。つまり、本実施
形態のシステムは、測定装置１２によって測定されるウ
ェハの状態を、そのウェハ自体の処理条件に反映させる
ことができる。このため、本実施形態のシステムによれ
ば、個々の工程における誤差がウェハ上に積み重ねられ
ることがなく、品質の安定した半導体装置を高い歩留ま
りで製造することができる。
【００３６】次に、図２を参照して、実施の形態１の製
造システムの動作について更に詳細に説明する。本実施
形態の製造システムは、トレンチ構造を用いた素子分離
の製造工程において、トレンチ内部に埋め込まれる分離
酸化膜の表面と、シリコン基板の表面との段差を精度良
く制御することを目的としている。トレンチ構造を用い
た素子分離の製造工程では、以下に示すように処理が実
行される。
造システムの動作について更に詳細に説明する。本実施
形態の製造システムは、トレンチ構造を用いた素子分離
の製造工程において、トレンチ内部に埋め込まれる分離
酸化膜の表面と、シリコン基板の表面との段差を精度良
く制御することを目的としている。トレンチ構造を用い
た素子分離の製造工程では、以下に示すように処理が実
行される。
【００３７】図２（Ａ）に示すように、シリコン基板３
１の表面には、シリコン酸化膜３５、ポリシリコン膜３
４、およびシリコン窒化膜２が形成される。シリコン窒
化膜３２は、形成すべきトレンチの形状に合わせてパタ
ーニングされる。パターニングされたシリコン窒化膜３
２をマスクとしてドライエッチングが行われることによ
りシリコン基板３１にトレンチが形成される。次に、ト
レンチ内部が埋め込まれるように、シリコン基板３１の
全面にＣＶＤ(Chemical Vapor Deposition)によって酸
化膜が堆積される。その後、トレンチの内部にのみ酸化
膜を残して分離酸化膜３３を形成するため、トレンチか
らはみ出している酸化膜がＣＭＰ(Chemical Mechanical
Polishing)によって除去される。
１の表面には、シリコン酸化膜３５、ポリシリコン膜３
４、およびシリコン窒化膜２が形成される。シリコン窒
化膜３２は、形成すべきトレンチの形状に合わせてパタ
ーニングされる。パターニングされたシリコン窒化膜３
２をマスクとしてドライエッチングが行われることによ
りシリコン基板３１にトレンチが形成される。次に、ト
レンチ内部が埋め込まれるように、シリコン基板３１の
全面にＣＶＤ(Chemical Vapor Deposition)によって酸
化膜が堆積される。その後、トレンチの内部にのみ酸化
膜を残して分離酸化膜３３を形成するため、トレンチか
らはみ出している酸化膜がＣＭＰ(Chemical Mechanical
Polishing)によって除去される。
【００３８】本実施形態では、上記のＣＭＰに次いで、
分離酸化膜３３のエッチング、シリコン窒化膜３２のエ
ッチング、およびポリシリコン膜３４のエッチングが順
次実行される。上述した一連の処理の過程で、ＣＭＰに
よる研磨量には、比較的大きな誤差が生じ易い。このた
め、分離酸化膜３３のエッチングを、既定の条件に従っ
て実行したのでは、分離酸化膜３３の表面とシリコン基
板３１の表面との段差３６を、最終的に精度良く所望の
値とすることが困難である。
分離酸化膜３３のエッチング、シリコン窒化膜３２のエ
ッチング、およびポリシリコン膜３４のエッチングが順
次実行される。上述した一連の処理の過程で、ＣＭＰに
よる研磨量には、比較的大きな誤差が生じ易い。このた
め、分離酸化膜３３のエッチングを、既定の条件に従っ
て実行したのでは、分離酸化膜３３の表面とシリコン基
板３１の表面との段差３６を、最終的に精度良く所望の
値とすることが困難である。
【００３９】そこで、本実施形態では、図１（Ｂ）に示
すように、酸化膜のＣＭＰ処理が終了した後、分離酸化
膜３３の膜厚が測定される。そして、その結果得られた
測定値は、フィードフォワードの手法で分離酸化膜３３
のエッチング条件に反映される。つまり、本実施形態に
おいては、ＣＭＰの後に分離酸化膜３３の膜厚を測定す
る膜厚測定装置が図１に示す測定装置１２に相当し、ま
た、分離酸化膜３３のエッチングに用いられるエッチン
グ装置が上述した制御対象処理装置１４に相当してい
る。
すように、酸化膜のＣＭＰ処理が終了した後、分離酸化
膜３３の膜厚が測定される。そして、その結果得られた
測定値は、フィードフォワードの手法で分離酸化膜３３
のエッチング条件に反映される。つまり、本実施形態に
おいては、ＣＭＰの後に分離酸化膜３３の膜厚を測定す
る膜厚測定装置が図１に示す測定装置１２に相当し、ま
た、分離酸化膜３３のエッチングに用いられるエッチン
グ装置が上述した制御対象処理装置１４に相当してい
る。
【００４０】本実施形態における製造システムによれ
ば、ウェハのＣＭＰ処理が終了する毎に、そのウェハ上
の分離酸化膜３３の膜厚が測定される。その結果得られ
た測定値は、メインコンピュータ１０に送信され、その
ウェハのＩＤと共に測定値メモリ２０に記録される。更
に、そのウェハが分離酸化膜３３のエッチング工程に到
達した段階で、エッチング装置はメインコンピュータ１
０に対して最適条件の送信を要求する。そして、エッチ
ング装置の処理条件が、レシピ決定部２４によって決定
された最適条件に設定される。以後、分離酸化膜３３
は、その最適条件によりエッチングされる。
ば、ウェハのＣＭＰ処理が終了する毎に、そのウェハ上
の分離酸化膜３３の膜厚が測定される。その結果得られ
た測定値は、メインコンピュータ１０に送信され、その
ウェハのＩＤと共に測定値メモリ２０に記録される。更
に、そのウェハが分離酸化膜３３のエッチング工程に到
達した段階で、エッチング装置はメインコンピュータ１
０に対して最適条件の送信を要求する。そして、エッチ
ング装置の処理条件が、レシピ決定部２４によって決定
された最適条件に設定される。以後、分離酸化膜３３
は、その最適条件によりエッチングされる。
【００４１】上記の製造方法によれば、ＣＭＰによる研
磨量のばらつきに関わらず、分離酸化膜３３の表面と、
シリコン基板３１の表面との段差を、最終的に常に精度
良く所望の値に制御することができる。従って、本実施
形態の製造方法ないしは製造システムによれば、品質の
安定した半導体装置を、高い歩留まりで製造することが
できる。
磨量のばらつきに関わらず、分離酸化膜３３の表面と、
シリコン基板３１の表面との段差を、最終的に常に精度
良く所望の値に制御することができる。従って、本実施
形態の製造方法ないしは製造システムによれば、品質の
安定した半導体装置を、高い歩留まりで製造することが
できる。
【００４２】ところで、上述した実施の形態１では、ウ
ェハ毎にＩＤを設定して、分離酸化膜３３のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
ェハ毎にＩＤを設定して、分離酸化膜３３のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
【００４３】また、上述した実施の形態１では、メイン
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
【００４４】実施の形態２．次に、図３を参照して、本
発明の実施の形態２について説明する。本実施形態の製
造方法では、実施の形態１の場合と同様の手順でＣＭＰ
の処理が実行された後、図１（Ｂ）に示すように、シリ
コン窒化膜のエッチングが行われる。図１（Ａ）は、ポ
リシリコン膜３４の上からシリコン窒化膜が除去された
後の状態を示す。
発明の実施の形態２について説明する。本実施形態の製
造方法では、実施の形態１の場合と同様の手順でＣＭＰ
の処理が実行された後、図１（Ｂ）に示すように、シリ
コン窒化膜のエッチングが行われる。図１（Ａ）は、ポ
リシリコン膜３４の上からシリコン窒化膜が除去された
後の状態を示す。
【００４５】シリコン窒化膜がエッチングされた後、測
定装置１２によって分離酸化膜３３の膜厚が測定され
る。膜厚の測定値は、実施の形態１の場合と同様にメイ
ンコンピュータ１０に送信され、ウェハに付されたＩＤ
と共に記録される。次に、そのウェハを対象として分離
酸化膜３３のエッチングが行われる。この際、実施の形
態１の場合と同様に、エッチング装置（制御対象処理装
置１４に相当）の処理条件が、メインコンピュータ１０
によって最適な条件に設定される。
定装置１２によって分離酸化膜３３の膜厚が測定され
る。膜厚の測定値は、実施の形態１の場合と同様にメイ
ンコンピュータ１０に送信され、ウェハに付されたＩＤ
と共に記録される。次に、そのウェハを対象として分離
酸化膜３３のエッチングが行われる。この際、実施の形
態１の場合と同様に、エッチング装置（制御対象処理装
置１４に相当）の処理条件が、メインコンピュータ１０
によって最適な条件に設定される。
【００４６】本実施形態の製造方法ないし製造システム
によれば、分離酸化膜３３のエッチング条件に、ＣＭＰ
に伴う分離酸化膜３３の膜厚ばらつきと、シリコン窒化
膜の除去に伴う分離酸化膜３３の膜厚ばらつきとを反映
させることができる。このため、本実施形態の製造方法
ないし製造システムによれば、実施の形態１の場合に比
して更に精度良く分離酸化膜３３の表面とシリコン基板
３１の表面との段差を所望の値に制御することができ
る。
によれば、分離酸化膜３３のエッチング条件に、ＣＭＰ
に伴う分離酸化膜３３の膜厚ばらつきと、シリコン窒化
膜の除去に伴う分離酸化膜３３の膜厚ばらつきとを反映
させることができる。このため、本実施形態の製造方法
ないし製造システムによれば、実施の形態１の場合に比
して更に精度良く分離酸化膜３３の表面とシリコン基板
３１の表面との段差を所望の値に制御することができ
る。
【００４７】実施の形態３．次に、図４を参照して、本
発明の実施の形態３について説明する。実施の形態３
は、半導体装置が備える層間酸化膜の平坦化を目的とし
たエッチング工程において、層間酸化膜の膜厚を精度良
く制御することを目的としている。本実施形態では、半
導体装置の製造過程において、以下に示すように処理が
実行される。
発明の実施の形態３について説明する。実施の形態３
は、半導体装置が備える層間酸化膜の平坦化を目的とし
たエッチング工程において、層間酸化膜の膜厚を精度良
く制御することを目的としている。本実施形態では、半
導体装置の製造過程において、以下に示すように処理が
実行される。
【００４８】図４（Ａ）に示すように、シリコン基板３
１の上には、トランジスタのゲート電極３８や、メモリ
セルのキャパシタ電極４０など、種々の配線要素が形成
される。次に、それらの配線要素が覆われるように、例
えばＣＶＤ法によって、シリコン基板３１の全面に層間
酸化膜４２が堆積される。この際、層間酸化膜４２の表
面には、上述した配線要素の有無や、配線要素の構造の
相異に起因して段差が形成される。
１の上には、トランジスタのゲート電極３８や、メモリ
セルのキャパシタ電極４０など、種々の配線要素が形成
される。次に、それらの配線要素が覆われるように、例
えばＣＶＤ法によって、シリコン基板３１の全面に層間
酸化膜４２が堆積される。この際、層間酸化膜４２の表
面には、上述した配線要素の有無や、配線要素の構造の
相異に起因して段差が形成される。
【００４９】層間酸化膜４２の上には、後工程におい
て、図示しない上層配線が形成される。層間酸化膜４２
の表面における段差は、上層配線を形成する際にパター
ニング不良などの原因となる。このため、本実施形態で
は、上層配線の形成に先立って、層間酸化膜４２の凹領
域が覆われるようにレジスト膜４４が形成される。そし
て、そのレジスト膜４４をマスクとして、層間酸化膜４
２のエッチバックが行われる。
て、図示しない上層配線が形成される。層間酸化膜４２
の表面における段差は、上層配線を形成する際にパター
ニング不良などの原因となる。このため、本実施形態で
は、上層配線の形成に先立って、層間酸化膜４２の凹領
域が覆われるようにレジスト膜４４が形成される。そし
て、そのレジスト膜４４をマスクとして、層間酸化膜４
２のエッチバックが行われる。
【００５０】図４（Ｂ）に示すように、本実施形態で
は、層間酸化膜４２が堆積された後、写真製版によりレ
ジスト膜４４が形成される前に、その層間酸化膜４２の
膜厚が測定される。そして、その結果得られた測定値
は、フィードフォワードの手法で層間酸化膜４２のエッ
チバック条件に反映される。つまり、本実施形態におい
ては、層間酸化膜４２の堆積後にその膜厚を測定する膜
厚測定装置が図１に示す測定装置１２に相当し、また、
層間酸化膜４２のエッチバックに用いられるエッチング
装置が上述した制御対象処理装置１４に相当している。
は、層間酸化膜４２が堆積された後、写真製版によりレ
ジスト膜４４が形成される前に、その層間酸化膜４２の
膜厚が測定される。そして、その結果得られた測定値
は、フィードフォワードの手法で層間酸化膜４２のエッ
チバック条件に反映される。つまり、本実施形態におい
ては、層間酸化膜４２の堆積後にその膜厚を測定する膜
厚測定装置が図１に示す測定装置１２に相当し、また、
層間酸化膜４２のエッチバックに用いられるエッチング
装置が上述した制御対象処理装置１４に相当している。
【００５１】本実施形態における製造システムによれ
ば、ウェハ上に層間酸化膜４２が堆積された直後に膜厚
測定装置（測定装置１２）によってその膜厚が測定され
る。その結果得られた測定値は、メインコンピュータ１
０に送信され、被測定ウェハのＩＤと共に測定値メモリ
２０に記録される。更に、そのウェハが層間酸化膜４２
のエッチバック工程に到達した段階で、エッチング装置
（制御対象処理装置１４）はメインコンピュータ１０に
対して最適条件の送信を要求する。そして、メインコン
ピュータ１０のレシピ決定部２４によって、層間酸化膜
４２の膜厚に基づいて決定された最適条件が、エッチン
グ装置の処理条件として設定される。以後、層間酸化膜
４２は、その最適条件によりエッチバックされる。
ば、ウェハ上に層間酸化膜４２が堆積された直後に膜厚
測定装置（測定装置１２）によってその膜厚が測定され
る。その結果得られた測定値は、メインコンピュータ１
０に送信され、被測定ウェハのＩＤと共に測定値メモリ
２０に記録される。更に、そのウェハが層間酸化膜４２
のエッチバック工程に到達した段階で、エッチング装置
（制御対象処理装置１４）はメインコンピュータ１０に
対して最適条件の送信を要求する。そして、メインコン
ピュータ１０のレシピ決定部２４によって、層間酸化膜
４２の膜厚に基づいて決定された最適条件が、エッチン
グ装置の処理条件として設定される。以後、層間酸化膜
４２は、その最適条件によりエッチバックされる。
【００５２】上記の製造方法によれば、上層配線を形成
する前に、層間酸化膜４２の膜厚を精度良く均一化する
ことができる。このため、本実施形態の製造方法ないし
製造システムによれば、上層配線のパターニング不良を
有効に防止して、品質の安定した半導体装置を、高い歩
留まりで製造することができる。
する前に、層間酸化膜４２の膜厚を精度良く均一化する
ことができる。このため、本実施形態の製造方法ないし
製造システムによれば、上層配線のパターニング不良を
有効に防止して、品質の安定した半導体装置を、高い歩
留まりで製造することができる。
【００５３】ところで、上述した実施の形態３では、ウ
ェハ毎にＩＤを設定して、層間酸化膜４２のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
ェハ毎にＩＤを設定して、層間酸化膜４２のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
【００５４】また、上述した実施の形態３では、メイン
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
【００５５】実施の形態４．次に、図５を参照して、本
発明の実施の形態４について説明する。実施の形態４
は、実施の形態３の場合と同様に、半導体装置が備える
層間酸化膜の平坦化を目的としたエッチング工程におい
て、層間酸化膜の膜厚を精度良く制御することを目的と
している。以下、実施の形態４が実施の形態３と相異す
る点を説明する。
発明の実施の形態４について説明する。実施の形態４
は、実施の形態３の場合と同様に、半導体装置が備える
層間酸化膜の平坦化を目的としたエッチング工程におい
て、層間酸化膜の膜厚を精度良く制御することを目的と
している。以下、実施の形態４が実施の形態３と相異す
る点を説明する。
【００５６】本実施形態において、層間酸化膜４２に
は、ＢまたはＰなどの不純物を含有する酸化膜が用いら
れる。ＢやＰを含む酸化膜で層間酸化膜４２を形成した
場合、その平坦性を高めることができる。従って、本実
施形態の方法によれば、実施の形態３の場合に比して、
より容易に層間酸化膜４２を平坦化することができる。
は、ＢまたはＰなどの不純物を含有する酸化膜が用いら
れる。ＢやＰを含む酸化膜で層間酸化膜４２を形成した
場合、その平坦性を高めることができる。従って、本実
施形態の方法によれば、実施の形態３の場合に比して、
より容易に層間酸化膜４２を平坦化することができる。
【００５７】ところで、層間酸化膜４２に不純物が含有
されている場合、その不純物の濃度は、層間酸化膜４２
のエッチング速度に影響を与える。図６は、バッファー
ドフッ酸（HF4FとHFの混合液）を用いたウェットエッチ
ングにおいて、酸化膜に含有されるＰの濃度が酸化膜の
エッチング速度に与える影響を表したグラフである。図
６に示すように、酸化膜のエッチング速度は、Ｐの濃度
が増すに連れて増大する。従って、層間酸化膜４２に含
まれる不純物の濃度は、エッチング工程の後に残存する
層間酸化膜４２の膜厚を決める大きな要因の一つであ
る。
されている場合、その不純物の濃度は、層間酸化膜４２
のエッチング速度に影響を与える。図６は、バッファー
ドフッ酸（HF4FとHFの混合液）を用いたウェットエッチ
ングにおいて、酸化膜に含有されるＰの濃度が酸化膜の
エッチング速度に与える影響を表したグラフである。図
６に示すように、酸化膜のエッチング速度は、Ｐの濃度
が増すに連れて増大する。従って、層間酸化膜４２に含
まれる不純物の濃度は、エッチング工程の後に残存する
層間酸化膜４２の膜厚を決める大きな要因の一つであ
る。
【００５８】図５（Ｂ）に示すように、本実施形態で
は、層間酸化膜４２が堆積された後、写真製版によりレ
ジスト膜４４が形成される前に、その層間酸化膜４２に
含有される不純物の濃度が測定される。そして、その結
果得られた測定値は、フィードフォワードの手法で層間
酸化膜４２のエッチバック条件に反映される。つまり、
本実施形態においては、層間酸化膜４２の堆積後にその
内部の不純物濃度を測定する不純物濃度測定装置が図１
に示す測定装置１２に相当し、また、層間酸化膜４２の
エッチバックに用いられるエッチング装置が上述した制
御対象処理装置１４に相当している。
は、層間酸化膜４２が堆積された後、写真製版によりレ
ジスト膜４４が形成される前に、その層間酸化膜４２に
含有される不純物の濃度が測定される。そして、その結
果得られた測定値は、フィードフォワードの手法で層間
酸化膜４２のエッチバック条件に反映される。つまり、
本実施形態においては、層間酸化膜４２の堆積後にその
内部の不純物濃度を測定する不純物濃度測定装置が図１
に示す測定装置１２に相当し、また、層間酸化膜４２の
エッチバックに用いられるエッチング装置が上述した制
御対象処理装置１４に相当している。
【００５９】本実施形態における製造システムによれ
ば、ウェハ上に層間酸化膜４２が堆積された直後に不純
物測定装置（測定装置１２）によってその内部の不純物
濃度が測定される。その結果得られた測定値は、メイン
コンピュータ１０に送信され、被測定ウェハのＩＤと共
に測定値メモリ２０に記録される。更に、そのウェハが
層間酸化膜４２のエッチバック工程に到達した段階で、
エッチング装置（制御対象処理装置１４）はメインコン
ピュータ１０に対して最適条件の送信を要求する。そし
て、メインコンピュータ１０のレシピ決定部２４によっ
て、層間酸化膜４２内の不純物濃度に基づいて決定され
た最適条件が、エッチング装置の処理条件として設定さ
れる。以後、層間酸化膜４２は、その最適条件でエッチ
バックされる。
ば、ウェハ上に層間酸化膜４２が堆積された直後に不純
物測定装置（測定装置１２）によってその内部の不純物
濃度が測定される。その結果得られた測定値は、メイン
コンピュータ１０に送信され、被測定ウェハのＩＤと共
に測定値メモリ２０に記録される。更に、そのウェハが
層間酸化膜４２のエッチバック工程に到達した段階で、
エッチング装置（制御対象処理装置１４）はメインコン
ピュータ１０に対して最適条件の送信を要求する。そし
て、メインコンピュータ１０のレシピ決定部２４によっ
て、層間酸化膜４２内の不純物濃度に基づいて決定され
た最適条件が、エッチング装置の処理条件として設定さ
れる。以後、層間酸化膜４２は、その最適条件でエッチ
バックされる。
【００６０】上記の製造方法によれば、上層配線を形成
する前に、層間酸化膜４２の膜厚を精度良く均一化する
ことができる。このため、本実施形態の製造方法ないし
製造システムによれば、上層配線のパターニング不良を
有効に防止して、品質の安定した半導体装置を、高い歩
留まりで製造することができる。
する前に、層間酸化膜４２の膜厚を精度良く均一化する
ことができる。このため、本実施形態の製造方法ないし
製造システムによれば、上層配線のパターニング不良を
有効に防止して、品質の安定した半導体装置を、高い歩
留まりで製造することができる。
【００６１】ところで、上述した実施の形態４では、ウ
ェハ毎にＩＤを設定して、層間酸化膜４２のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
ェハ毎にＩＤを設定して、層間酸化膜４２のエッチング
条件をウェハ毎に設定することとしているが、本発明は
これに限定されるものではない。すなわち、ロット単位
でＩＤを設定し、エッチング条件をロット単位で設定す
ることとしてもよい。
【００６２】また、上述した実施の形態４では、メイン
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からエッチング装置（制御対
象処理装置１４）へ送信することとしているが、本発明
はこれに限定されるものではない。すなわち、エッチン
グ装置側に予め複数の処理条件を記憶させておき、メイ
ンコンピュータ１０に、それらの条件の中から最適な条
件を選択させることとしてもよい。
【００６３】また、上述した実施の形態１乃至３では、
分離酸化膜３３或いは層間酸化膜４２のエッチング条件
が、それらの膜厚に基づいて決定されている。更に、上
述した実施の形態４では、層間酸化膜４２のエッチング
条件が、その内部に含有される不純物の濃度に基づいて
決定されている。しかしながら、分離酸化膜３３や層間
酸化膜４２のエッチング条件の基礎は、それらの膜厚や
不純物濃度に限定されるものではない。例えば、分離酸
化膜３３や層間酸化膜４２のエッチング条件は、それら
の膜の屈折率に基づいて決定することとしてもよい。
分離酸化膜３３或いは層間酸化膜４２のエッチング条件
が、それらの膜厚に基づいて決定されている。更に、上
述した実施の形態４では、層間酸化膜４２のエッチング
条件が、その内部に含有される不純物の濃度に基づいて
決定されている。しかしながら、分離酸化膜３３や層間
酸化膜４２のエッチング条件の基礎は、それらの膜厚や
不純物濃度に限定されるものではない。例えば、分離酸
化膜３３や層間酸化膜４２のエッチング条件は、それら
の膜の屈折率に基づいて決定することとしてもよい。
【００６４】実施の形態５．次に、図７を参照して、本
発明の実施の形態５について説明する。実施の形態５
は、微細な配線パターンを精度良く形成することを目的
としている。本実施形態では、半導体装置の製造過程に
おいて、以下に示すように処理が実行される。
発明の実施の形態５について説明する。実施の形態５
は、微細な配線パターンを精度良く形成することを目的
としている。本実施形態では、半導体装置の製造過程に
おいて、以下に示すように処理が実行される。
【００６５】図７（Ａ）に示すように、シリコン基板３
１の上には、配線層４６および酸化膜４８が形成され
る。配線層４６は、例えばドープトポリシリコン、或い
はタングステンやタングステンシリサイドなどのメタル
材料で形成される。酸化膜４８の上には、写真製版によ
り、形成すべき微細パターンに比して僅かに大きなパタ
ーンにレジスト膜５０がパターニングされる。
１の上には、配線層４６および酸化膜４８が形成され
る。配線層４６は、例えばドープトポリシリコン、或い
はタングステンやタングステンシリサイドなどのメタル
材料で形成される。酸化膜４８の上には、写真製版によ
り、形成すべき微細パターンに比して僅かに大きなパタ
ーンにレジスト膜５０がパターニングされる。
【００６６】次に、レジスト膜５０をマスクとして酸化
膜４８がドライエッチングされる。その後、酸化膜４８
の上に残存するレジスト膜５０が、酸素プラズマ処理な
どにより除去される。その結果、図７（Ｂ）に示す状態
が形成される。
膜４８がドライエッチングされる。その後、酸化膜４８
の上に残存するレジスト膜５０が、酸素プラズマ処理な
どにより除去される。その結果、図７（Ｂ）に示す状態
が形成される。
【００６７】次に、図７（Ｃ）に示すように、ウェット
エッチングによって酸化膜４８の外形が縮小される。酸
化膜４８は、上記の如く縮小されることにより、ドライ
エッチングによっては実現が困難な微細なパターンとな
る。
エッチングによって酸化膜４８の外形が縮小される。酸
化膜４８は、上記の如く縮小されることにより、ドライ
エッチングによっては実現が困難な微細なパターンとな
る。
【００６８】図７（Ｄ）に示すように、微細化された酸
化膜４８をマスクとして、配線層４６がドライエッチン
グされる。その結果、シリコン基板３１上に、微細なパ
ターンを有する配線５２が形成される。
化膜４８をマスクとして、配線層４６がドライエッチン
グされる。その結果、シリコン基板３１上に、微細なパ
ターンを有する配線５２が形成される。
【００６９】上記の手順で形成される配線５２に寸法誤
差を生じさせる要因としては、主として、(1)写真製版
により形成されるレジスト膜５０の寸法誤差、および
(2)ドライエッチングの際に生ずるサイドエッチによる
酸化膜４８の寸法誤差が挙げられる。そこで、本実施形
態では、最終的な配線５２の寸法を精度良く所望の値と
するために、以下に示す手法でレジスト膜５０や酸化膜
４８の寸法誤差を補正する。
差を生じさせる要因としては、主として、(1)写真製版
により形成されるレジスト膜５０の寸法誤差、および
(2)ドライエッチングの際に生ずるサイドエッチによる
酸化膜４８の寸法誤差が挙げられる。そこで、本実施形
態では、最終的な配線５２の寸法を精度良く所望の値と
するために、以下に示す手法でレジスト膜５０や酸化膜
４８の寸法誤差を補正する。
【００７０】すなわち、本実施形態では、図７（Ｂ）に
示すように、写真製版によるレジスト膜５０の形成、レ
ジスト膜５０をマスクとする酸化膜４８のドライエッチ
ング、およびレジスト膜５０の除去が終了した後に、パ
ターニングされた酸化膜４８の寸法測定が行われる。そ
して、その結果得られた測定値は、フィードフォワード
の手法で酸化膜４８のウェットエッチング条件に反映さ
れる。つまり、本実施形態においては、レジスト膜５０
の除去後に酸化膜１２の寸法を測定する寸法測定装置が
図１に示す測定装置１２に相当し、また、酸化膜１２を
ウェットエッチングするウェットエッチング装置が上述
した制御対象処理装置１４に相当している。
示すように、写真製版によるレジスト膜５０の形成、レ
ジスト膜５０をマスクとする酸化膜４８のドライエッチ
ング、およびレジスト膜５０の除去が終了した後に、パ
ターニングされた酸化膜４８の寸法測定が行われる。そ
して、その結果得られた測定値は、フィードフォワード
の手法で酸化膜４８のウェットエッチング条件に反映さ
れる。つまり、本実施形態においては、レジスト膜５０
の除去後に酸化膜１２の寸法を測定する寸法測定装置が
図１に示す測定装置１２に相当し、また、酸化膜１２を
ウェットエッチングするウェットエッチング装置が上述
した制御対象処理装置１４に相当している。
【００７１】本実施形態における製造システムによれ
ば、ウェットエッチングの実行に先立って、酸化膜４８
の寸法が寸法測定装置（測定装置１２）によって測定さ
れる。その結果得られた測定値は、メインコンピュータ
１０に送信され、被測定ウェハのＩＤと共に測定値メモ
リ２０に記録される。更に、そのウェハがウェットエッ
チングの工程に到達した段階で、ウェットエッチング装
置（制御対象処理装置１４）はメインコンピュータ１０
に対して最適条件の送信を要求する。そして、メインコ
ンピュータ１０のレシピ決定部２４によって、酸化膜１
２の寸法に基づいて決定された最適条件が、ウェットエ
ッチング装置の処理条件として設定される。以後、酸化
膜１２は、その最適条件によりウェットエッチングされ
る。
ば、ウェットエッチングの実行に先立って、酸化膜４８
の寸法が寸法測定装置（測定装置１２）によって測定さ
れる。その結果得られた測定値は、メインコンピュータ
１０に送信され、被測定ウェハのＩＤと共に測定値メモ
リ２０に記録される。更に、そのウェハがウェットエッ
チングの工程に到達した段階で、ウェットエッチング装
置（制御対象処理装置１４）はメインコンピュータ１０
に対して最適条件の送信を要求する。そして、メインコ
ンピュータ１０のレシピ決定部２４によって、酸化膜１
２の寸法に基づいて決定された最適条件が、ウェットエ
ッチング装置の処理条件として設定される。以後、酸化
膜１２は、その最適条件によりウェットエッチングされ
る。
【００７２】上記の製造方法によれば、レジスト膜５０
の寸法誤差やサイドエッチによる酸化膜４８の寸法誤差
を、ウェットエッチングによって吸収することができ
る。このため、本実施形態の製造方法ないし製造システ
ムによれば、微細な配線５２を極めて精度良くパターニ
ングすることができ、品質の安定した半導体装置を、高
い歩留まりで製造することができる。
の寸法誤差やサイドエッチによる酸化膜４８の寸法誤差
を、ウェットエッチングによって吸収することができ
る。このため、本実施形態の製造方法ないし製造システ
ムによれば、微細な配線５２を極めて精度良くパターニ
ングすることができ、品質の安定した半導体装置を、高
い歩留まりで製造することができる。
【００７３】ところで、上述した実施の形態５では、ウ
ェハ毎にＩＤを設定して、酸化膜１２のウェットエッチ
ング条件をウェハ毎に設定することとしているが、本発
明はこれに限定されるものではない。すなわち、ロット
単位でＩＤを設定し、ウェットエッチングの条件をロッ
ト単位で設定することとしてもよい。
ェハ毎にＩＤを設定して、酸化膜１２のウェットエッチ
ング条件をウェハ毎に設定することとしているが、本発
明はこれに限定されるものではない。すなわち、ロット
単位でＩＤを設定し、ウェットエッチングの条件をロッ
ト単位で設定することとしてもよい。
【００７４】また、上述した実施の形態５では、メイン
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からウェットエッチング装置
（制御対象処理装置１４）へ送信することとしている
が、本発明はこれに限定されるものではない。すなわ
ち、ウェットエッチング装置側に予め複数の処理条件を
記憶させておき、メインコンピュータ１０に、それらの
条件の中から最適な条件を選択させることとしてもよ
い。
コンピュータ１０の内部で処理条件を設定し、その条件
をメインコンピュータ１０からウェットエッチング装置
（制御対象処理装置１４）へ送信することとしている
が、本発明はこれに限定されるものではない。すなわ
ち、ウェットエッチング装置側に予め複数の処理条件を
記憶させておき、メインコンピュータ１０に、それらの
条件の中から最適な条件を選択させることとしてもよ
い。
【００７５】実施の形態６．次に、図８を参照して本発
明の実施の形態６について説明する。図８は、本実施形
態の製造システムの特徴部を説明するためのブロック図
を示す。本実施形態の製造システムは、実施の形態５の
製造システムに加えて、図８に示すレシピ補正部５４お
よび経過時間管理部５６を備えている。レシピ補正部５
４および経過時間管理部５６は、メインコンピュータ１
０の内部およびウェットエッチング装置の内部（処理装
置１４の内部）の何れかに配置することができる。
明の実施の形態６について説明する。図８は、本実施形
態の製造システムの特徴部を説明するためのブロック図
を示す。本実施形態の製造システムは、実施の形態５の
製造システムに加えて、図８に示すレシピ補正部５４お
よび経過時間管理部５６を備えている。レシピ補正部５
４および経過時間管理部５６は、メインコンピュータ１
０の内部およびウェットエッチング装置の内部（処理装
置１４の内部）の何れかに配置することができる。
【００７６】経過時間管理部５６は、ウェットエッチン
グ装置内の薬液が交換されてからの経過時間を計数する
ユニットである。また、レシピ補正部５４は、その経過
時間に応じてウェットエッチングの基本レシピを補正す
るユニットである。ウェットエッチングの薬液は、その
交換の後、時間の経過に伴って変質する。また、ウェッ
トエッチングのエッチング速度は、薬液の変質に伴って
変化する。従って、ウェットエッチングによって酸化膜
４８を精度良くエッチングするためには、ウェットエッ
チングの条件を薬液交換後の経過時間に応じて補正する
ことが有効である。
グ装置内の薬液が交換されてからの経過時間を計数する
ユニットである。また、レシピ補正部５４は、その経過
時間に応じてウェットエッチングの基本レシピを補正す
るユニットである。ウェットエッチングの薬液は、その
交換の後、時間の経過に伴って変質する。また、ウェッ
トエッチングのエッチング速度は、薬液の変質に伴って
変化する。従って、ウェットエッチングによって酸化膜
４８を精度良くエッチングするためには、ウェットエッ
チングの条件を薬液交換後の経過時間に応じて補正する
ことが有効である。
【００７７】本実施形態のシステムによれば、ウェット
エッチングの条件を、ドライエッチング後における酸化
膜４８の寸法に基づいて補正することができると共に、
その条件を薬液交換後の経過時間に基づいて補正するこ
とができる。このため、本実施形態の製造システムない
し製造方法によれば、実施の形態５の場合に比して、更
に精度良く配線５２をパターニングすることができる。
エッチングの条件を、ドライエッチング後における酸化
膜４８の寸法に基づいて補正することができると共に、
その条件を薬液交換後の経過時間に基づいて補正するこ
とができる。このため、本実施形態の製造システムない
し製造方法によれば、実施の形態５の場合に比して、更
に精度良く配線５２をパターニングすることができる。
【００７８】ところで、上述した実施の形態６では、ド
ライエッチング後の酸化膜４８の寸法をフィードフォワ
ードの手法で酸化膜４８のウェットエッチング条件に反
映させる手法と、薬液交換後の経過時間を上記のウェッ
トエッチング条件に反映させる手法とを組み合わせて用
いることとしているが、本発明はこれに限定されるもの
ではない。すなわち、薬液交換後の経過時間に基づいて
ウェットエッチングの条件を補正する手法は、酸化膜４
８の寸法に基づいてウェットエッチング条件を補正する
手法と切り離して単独で用いてもよい。
ライエッチング後の酸化膜４８の寸法をフィードフォワ
ードの手法で酸化膜４８のウェットエッチング条件に反
映させる手法と、薬液交換後の経過時間を上記のウェッ
トエッチング条件に反映させる手法とを組み合わせて用
いることとしているが、本発明はこれに限定されるもの
ではない。すなわち、薬液交換後の経過時間に基づいて
ウェットエッチングの条件を補正する手法は、酸化膜４
８の寸法に基づいてウェットエッチング条件を補正する
手法と切り離して単独で用いてもよい。
【００７９】また、上述した実施の形態１〜６では、エ
ッチング（ドライエッチングまたはウェットエッチン
グ）の処理に限り、その条件をフィードフォワードの手
法で補正することとしているが、フィードフォワードに
よる補正が適用できる処理はこれに限定されるものでは
ない。例えば、成膜処理の条件や、ＣＭＰの条件などを
フィードフォワードの手法で補正してもよい。
ッチング（ドライエッチングまたはウェットエッチン
グ）の処理に限り、その条件をフィードフォワードの手
法で補正することとしているが、フィードフォワードに
よる補正が適用できる処理はこれに限定されるものでは
ない。例えば、成膜処理の条件や、ＣＭＰの条件などを
フィードフォワードの手法で補正してもよい。
【００８０】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
または１１記載の発明によれば、処理の対象となるウェ
ハの状態を、フィードフォワードの手法でそのウェハの
処理条件に反映させることができる。従って、本発明に
よれば、品質の安定した半導体装置を高い歩留まりで製
造することができる。
ているので、以下に示すような効果を奏する。請求項１
または１１記載の発明によれば、処理の対象となるウェ
ハの状態を、フィードフォワードの手法でそのウェハの
処理条件に反映させることができる。従って、本発明に
よれば、品質の安定した半導体装置を高い歩留まりで製
造することができる。
【００８１】請求項２または１２記載の発明によれば、
被処理膜の物理量をその膜のエッチング条件に反映させ
ることができる。このため、本発明によれば、被処理膜
のエッチングを精度良く行うことができる。
被処理膜の物理量をその膜のエッチング条件に反映させ
ることができる。このため、本発明によれば、被処理膜
のエッチングを精度良く行うことができる。
【００８２】請求項３または１３記載の発明によれば、
被処理膜の膜厚をエッチング条件に反映させることがで
きる。このため、本発明によれば、膜厚のばらつきに関
わらず、被処理膜を精度良くをエッチングすることがで
きる。
被処理膜の膜厚をエッチング条件に反映させることがで
きる。このため、本発明によれば、膜厚のばらつきに関
わらず、被処理膜を精度良くをエッチングすることがで
きる。
【００８３】請求項４または１４記載の発明によれば、
被処理膜に含有される不純物濃度をエッチング条件に反
映させることができる。このため、本発明によれば、不
純物濃度の相違に起因するエッチング速度の相違に関わ
らず、被処理膜を精度良くエッチングすることができ
る。
被処理膜に含有される不純物濃度をエッチング条件に反
映させることができる。このため、本発明によれば、不
純物濃度の相違に起因するエッチング速度の相違に関わ
らず、被処理膜を精度良くエッチングすることができ
る。
【００８４】請求項５または１５記載の発明によれば、
被処理膜の屈折率をエッチング条件に反映させることが
できる。このため、本発明によれば、屈折率の相違に起
因するエッチング速度の相違に関わらず、被処理膜を精
度良くエッチングすることができる。
被処理膜の屈折率をエッチング条件に反映させることが
できる。このため、本発明によれば、屈折率の相違に起
因するエッチング速度の相違に関わらず、被処理膜を精
度良くエッチングすることができる。
【００８５】請求項６または１６記載の発明によれば、
被処理膜の寸法をエッチング条件に反映させることがで
きる。このため、本発明によれば、エッチング処理の開
始時点における寸法の相違に関わらず、被処理膜を精度
良く所望の寸法まで縮小させることができる。
被処理膜の寸法をエッチング条件に反映させることがで
きる。このため、本発明によれば、エッチング処理の開
始時点における寸法の相違に関わらず、被処理膜を精度
良く所望の寸法まで縮小させることができる。
【００８６】請求項７または１７記載の発明によれば、
測定値に応じた処理条件をメインコンピュータ内で決定
し、その条件を処理装置に設定することができる。
測定値に応じた処理条件をメインコンピュータ内で決定
し、その条件を処理装置に設定することができる。
【００８７】請求項８または１８記載の発明によれば、
測定値に応じた処理条件を、処理装置の内部で決定する
ことができる。
測定値に応じた処理条件を、処理装置の内部で決定する
ことができる。
【００８８】請求項９、１０、１９または２０記載の発
明によれば、薬液の状態に応じてウェットエッチングの
条件を補正することができる。このため、本発明によれ
ば、薬液の変質に関わらず、常に被処理膜を精度良くウ
ェットエッチングすることができる。
明によれば、薬液の状態に応じてウェットエッチングの
条件を補正することができる。このため、本発明によれ
ば、薬液の変質に関わらず、常に被処理膜を精度良くウ
ェットエッチングすることができる。
【００８９】請求項２１または２２記載の発明によれ
ば、安定した品質を有し、かつ、高い歩留まりで製造し
得る特性を持つ半導体装置を実現することができる。
ば、安定した品質を有し、かつ、高い歩留まりで製造し
得る特性を持つ半導体装置を実現することができる。
【図１】 本発明の実施の形態１の製造システムの構造
を説明するためのブロック図である。
を説明するためのブロック図である。
【図２】 本発明の実施の形態１の製造方法を説明する
ための断面図およびフローチャートである。
ための断面図およびフローチャートである。
【図３】 本発明の実施の形態２の製造方法を説明する
ための断面図およびフローチャートである。
ための断面図およびフローチャートである。
【図４】 本発明の実施の形態３の製造方法を説明する
ための断面図およびフローチャートである。
ための断面図およびフローチャートである。
【図５】 本発明の実施の形態４の製造方法を説明する
ための断面図およびフローチャートである。
ための断面図およびフローチャートである。
【図６】 エッチング速度と不純物濃度との関係を示す
図である。
図である。
【図７】 本発明の実施の形態５の製造方法を説明する
ための断面図およびフローチャートである。
ための断面図およびフローチャートである。
【図８】 本発明の実施の形態６の製造システムの構造
を説明するためのブロック図である。
を説明するためのブロック図である。
１０ メインコンピュータ、 １２ 測定装置、
１４ 処理装置、１６ 測定値受信部、 １８ 測定
値記憶部、 ２０ 測定値メモリ、２２ ＩＤ受信
部、 ２４ レシピ決定部、 ２６ レシピ送信
部、 ３１ シリコン基板、 ３３ 分離酸化膜、
３８ ゲート電極、 ４０キャパシタ電極、
４２ 層間酸化膜、 ４４；５０ レジスト膜、
４６ 配線層、 ４８ 酸化膜、 ５２ 配線、
５４ レシピ補正部、５６ 経過時間管理部。
１４ 処理装置、１６ 測定値受信部、 １８ 測定
値記憶部、 ２０ 測定値メモリ、２２ ＩＤ受信
部、 ２４ レシピ決定部、 ２６ レシピ送信
部、 ３１ シリコン基板、 ３３ 分離酸化膜、
３８ ゲート電極、 ４０キャパシタ電極、
４２ 層間酸化膜、 ４４；５０ レジスト膜、
４６ 配線層、 ４８ 酸化膜、 ５２ 配線、
５４ レシピ補正部、５６ 経過時間管理部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ６２１Ｚ 21/8242 Ｆターム(参考） 5F032 AA34 AA77 DA02 DA23 DA33 5F033 HH04 HH19 HH28 LL04 QQ08 QQ09 QQ11 QQ19 QQ28 QQ31 RR13 RR14 RR15 XX01 XX03 5F043 AA31 BB22 DD01 EE40 GG03 GG05 5F083 AD21 GA30 JA56 PR05 PR38
Claims (22)
- 【請求項１】 複数の処理工程を含む半導体装置の製造
方法であって、 所定の処理工程に付されるウェハを対象として、所定の
測定値を取得する第１のステップと、 前記所定の処理工程の処理条件を、前記測定値に基づい
て決定する第２のステップと、 前記第２のステップで決定された処理条件に従って前記
所定の処理工程を実行する第３のステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記所定の処理は、所定の被処理膜を対
象とするエッチング処理であり、 前記所定の測定値は、前記被処理膜の物理量を表す値で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記測定値は、前記被処理膜の膜厚であ
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記被処理膜は不純物を含有するシリコ
ン酸化膜であり、 前記測定値は、前記シリコン酸化膜に含有される不純物
の濃度であることを特徴とする請求項２記載の半導体装
置の製造方法。 - 【請求項５】 前記測定値は、前記被処理膜の屈折率で
あることを特徴とする請求項２記載の半導体装置の製造
方法。 - 【請求項６】 前記測定値は、前記被処理膜の寸法であ
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項７】 前記第１のステップは、製造ラインの測
定装置が前記所定の測定値を取得するサブステップを含
み、 前記第２のステップは、前記測定装置が前記所定の測定
値を製造ラインのメインコンピュータに送信するサブス
テップと、前記メインコンピュータが予め記憶している
処理レシピを参照して前記測定値に基づいて前記処理条
件を決定するサブステップとを含み、 前記第３のステップは、前記第２のステップで決定され
た処理条件を前記メインコンピュータが製造ラインの処
理装置に送信するサブステップと、前記処理装置が前記
処理条件に従って前記所定の処理工程を実行するサブス
テップとを含むことを特徴とする請求項１乃至６の何れ
か１項記載の半導体装置の製造方法。 - 【請求項８】 前記第１のステップは、製造ラインの測
定装置が前記所定の測定値を取得するサブステップを含
み、 前記第２のステップは、前記測定装置が前記所定の測定
値を製造ラインのメインコンピュータに送信するサブス
テップと、前記メインコンピュータが前記測定値に基づ
いて決定した指令信号を製造ラインの処理装置に送信す
るサブステップと、前記処理装置が前記指令信号に基づ
いて、予め記憶している処理レシピを参照して前記処理
条件を決定するサブステップとを含み、 前記第３のステップは、前記処理装置が前記第２のステ
ップで決定された処理条件に従って前記所定の処理工程
を実行するサブステップを含むことを特徴とする請求項
１乃至６の何れか１項記載の半導体装置の製造方法。 - 【請求項９】 前記所定の処理は、所定の被処理膜を対
象とするウェットエッチング処理であり、 前記所定の測定値は、前記被処理膜の物理量を表す値で
あり、更に、 前記ウェットエッチングに用いられる薬液の交換後の経
過時間を計数する第４のステップを含み、 前記第２のステップでは、前記ウェットエッチングの処
理条件が、前記測定値および前記経過時間に基づいて決
定され、 前記第３のステップでは、その処理条件に従ってウェッ
トエッチング処理が実行されることを特徴とする請求項
１乃至８の何れか１項記載の半導体装置の製造方法。 - 【請求項１０】 半導体装置の製造方法であって、 所定の被処理膜をウェットエッチングで処理するステッ
プと、 前記ウェットエッチングに用いられる薬液の交換後の経
過時間を計数するステップと、 前記ウェットエッチングの処理条件を、前記経過時間に
基づいて決定するステップと、 前記ステップで決定された処理条件に従って前記ウェッ
トエッチングを実行するステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１１】 複数の処理工程を実行する半導体装置
の製造システムであって、 所定の処理工程に付されるウェハを対象として、所定の
測定値を取得する測定装置と、 前記所定の処理工程の処理条件を、前記測定値に基づい
て決定するレシピ決定部と、 前記レシピ決定部で決定された処理条件に従って前記所
定の処理工程を実行する処理装置と、 を備えることを特徴とする半導体装置の製造システム。 - 【請求項１２】 前記所定の処理は、所定の被処理膜を
対象とするエッチング処理であり、 前記所定の測定値は、前記被処理膜の物理量を表す値で
あることを特徴とする請求項１１記載の半導体装置の製
造システム。 - 【請求項１３】 前記測定値は、前記被処理膜の膜厚で
あることを特徴とする請求項１２記載の半導体装置の製
造システム。 - 【請求項１４】 前記被処理膜は不純物を含有するシリ
コン酸化膜であり、 前記測定値は、前記シリコン酸化膜に含有される不純物
の濃度であることを特徴とする請求項１２記載の半導体
装置の製造システム。 - 【請求項１５】 前記測定値は、前記被処理膜の屈折率
であることを特徴とする請求項１２記載の半導体装置の
製造システム。 - 【請求項１６】 前記測定値は、前記被処理膜の寸法で
あることを特徴とする請求項１２記載の半導体装置の製
造システム。 - 【請求項１７】 前記測定装置および前記処理装置と通
信可能なメインコンピュータを備え、 前記メインコンピュータは、 前記レシピ決定部と、 前記測定装置から送信される前記測定値を受信する測定
値受信部と、 複数の処理レシピを記憶するレシピメモリと、 前記レシピ決定部で決定された処理条件を前記処理装置
に送信するレシピ送信部とを備え、 前記レシピ決定部は、前記レシピメモリに記憶されてい
る処理レシピを参照して前記測定値に基づいて前記処理
条件を決定することを特徴とする請求項１１乃至１６の
何れか１項記載の半導体装置の製造システム。 - 【請求項１８】 前記測定装置および前記処理装置と通
信可能なメインコンピュータを備え、 前記メインコンピュータは、 前記測定装置から送信される前記測定値を受信する測定
値受信部と、 前記測定値に応じた指令信号を前記処理装置に送信する
指令送信部とを備え、 前記処理装置は、 前記レシピ決定部と、 複数の処理レシピを記憶するレシピメモリとを備え、 前記レシピ決定部は、前記レシピメモリに記憶されてい
る処理レシピを参照して前記指令信号に基づいて前記処
理条件を決定することを特徴とする請求項１１乃至１６
の何れか１項記載の半導体装置の製造システム。 - 【請求項１９】 前記所定の処理装置は、所定の被処理
膜をウェットエッチングするウェットエッチング装置で
あり、 前記測定装置は、前記被処理膜の物理量を表す値を測定
する装置であり、 前記ウェットエッチングに用いられる薬液の交換後の経
過時間を計数する経過時間管理部と、 前記ウェットエッチングの処理条件を、前記経過時間に
基づいて補正するレシピ補正部とを備え、 前記ウェットエッチング装置は、前記レシピ決定部およ
び前記レシピ補正部の双方で処理された処理条件に従っ
て前記ウェットエッチングを実行することを特徴とする
請求項１１乃至１８の何れか１項記載の半導体装置の製
造システム。 - 【請求項２０】 所定の被処理膜をウェットエッチング
で処理する半導体装置の製造システムであって、 前記ウェットエッチングに用いられる薬液の交換後の経
過時間を計数する経過時間管理部と、 前記ウェットエッチングの処理条件を、前記経過時間に
基づいて決定するレシピ補正部と、 前記レシピ補正部で決定された処理条件に従って前記ウ
ェットエッチングを実行するユニットと、 を備えることを特徴とする半導体装置の製造システム。 - 【請求項２１】 請求項１乃至１０の何れか１項記載の
半導体装置の製造方法により製造されることを特徴とす
る半導体装置。 - 【請求項２２】 請求項１１乃至２０の何れか１項記載
の半導体装置の製造システムにより製造されることを特
徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349027A JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
| US09/826,038 US20020056700A1 (en) | 2000-11-16 | 2001-04-05 | Method and system for manufacturing semiconductor device |
| TW090116345A TW507266B (en) | 2000-11-16 | 2001-07-04 | Method and system for manufacturing semiconductor device |
| KR10-2001-0041821A KR100437221B1 (ko) | 2000-11-16 | 2001-07-12 | 반도체 장치의 제조 방법 및 제조 시스템, 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349027A JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002151465A true JP2002151465A (ja) | 2002-05-24 |
| JP2002151465A5 JP2002151465A5 (ja) | 2007-12-20 |
| JP4437611B2 JP4437611B2 (ja) | 2010-03-24 |
Family
ID=18822503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000349027A Expired - Fee Related JP4437611B2 (ja) | 2000-11-16 | 2000-11-16 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020056700A1 (ja) |
| JP (1) | JP4437611B2 (ja) |
| KR (1) | KR100437221B1 (ja) |
| TW (1) | TW507266B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319574A (ja) * | 2003-04-11 | 2004-11-11 | Trecenti Technologies Inc | 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法 |
| JP2006501676A (ja) * | 2002-09-30 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 相互接続レベルにおけるプロセス制御 |
| JP2006245036A (ja) * | 2005-02-28 | 2006-09-14 | Seiko Epson Corp | 素子分離層の形成方法及び電子デバイスの製造方法、ｃｍｐ装置 |
| KR100735782B1 (ko) * | 2005-02-28 | 2007-07-06 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| JP2008091550A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体装置の製造方法および製造システム |
| US7596421B2 (en) | 2005-06-21 | 2009-09-29 | Kabushik Kaisha Toshiba | Process control system, process control method, and method of manufacturing electronic apparatus |
| JP2010087300A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 半導体装置の製造方法 |
| US7720632B2 (en) | 2007-06-21 | 2010-05-18 | Hitachi, Ltd. | Dimension measuring apparatus and dimension measuring method for semiconductor device |
| US7846792B2 (en) | 2008-02-06 | 2010-12-07 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device and semiconductor device manufacturing system |
| US7915055B2 (en) | 2006-04-07 | 2011-03-29 | Hitachi, Ltd. | Manufacturing method of semiconductor device |
| JP2012191071A (ja) * | 2011-03-11 | 2012-10-04 | Sony Corp | 半導体製造装置、半導体装置の製造方法、及び電子機器の製造方法 |
| WO2018211568A1 (ja) * | 2017-05-15 | 2018-11-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003278750A1 (en) * | 2002-08-28 | 2004-03-19 | Tokyo Electron Limited | Method and system for dynamic modeling and recipe optimization of semiconductor etch processes |
| US7265382B2 (en) * | 2002-11-12 | 2007-09-04 | Applied Materials, Inc. | Method and apparatus employing integrated metrology for improved dielectric etch efficiency |
| US8257546B2 (en) * | 2003-04-11 | 2012-09-04 | Applied Materials, Inc. | Method and system for monitoring an etch process |
| CN1842900A (zh) * | 2003-07-31 | 2006-10-04 | Fsi国际公司 | 非常均匀的氧化物层、尤其是超薄层的受控生长 |
| KR20060121871A (ko) * | 2003-09-11 | 2006-11-29 | 에프에스아이 인터내쇼날 인크. | 음의 장 균등을 위한 음향 발산기 |
| US20050098194A1 (en) * | 2003-09-11 | 2005-05-12 | Christenson Kurt K. | Semiconductor wafer immersion systems and treatments using modulated acoustic energy |
| US8070972B2 (en) * | 2006-03-30 | 2011-12-06 | Tokyo Electron Limited | Etching method and etching apparatus |
| US9005464B2 (en) * | 2011-06-27 | 2015-04-14 | International Business Machines Corporation | Tool for manufacturing semiconductor structures and method of use |
| CN104409348B (zh) * | 2014-11-10 | 2017-08-08 | 成都士兰半导体制造有限公司 | 沟槽器件的制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060731A (ja) * | 1983-09-14 | 1985-04-08 | Hitachi Ltd | 半導体装置の製法 |
| US5399229A (en) * | 1993-05-13 | 1995-03-21 | Texas Instruments Incorporated | System and method for monitoring and evaluating semiconductor wafer fabrication |
| KR19980014172A (ko) * | 1996-08-08 | 1998-05-15 | 김광호 | 반도체 제조공정의 오버레이 측정방법 |
| JP2867982B2 (ja) * | 1996-11-29 | 1999-03-10 | 日本電気株式会社 | 半導体装置の製造装置 |
| US6148239A (en) * | 1997-12-12 | 2000-11-14 | Advanced Micro Devices, Inc. | Process control system using feed forward control threads based on material groups |
| KR100251279B1 (ko) * | 1997-12-26 | 2000-04-15 | 윤종용 | 반도체 제조용 증착설비의 막두께 조절방법 |
| KR100382021B1 (ko) * | 2000-02-03 | 2003-04-26 | 가부시끼가이샤 도시바 | 반도체 장치 제조 방법, 반도체 장치 제조 지원 시스템, 및 반도체 장치 제조 시스템 |
-
2000
- 2000-11-16 JP JP2000349027A patent/JP4437611B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-05 US US09/826,038 patent/US20020056700A1/en not_active Abandoned
- 2001-07-04 TW TW090116345A patent/TW507266B/zh not_active IP Right Cessation
- 2001-07-12 KR KR10-2001-0041821A patent/KR100437221B1/ko not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006501676A (ja) * | 2002-09-30 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 相互接続レベルにおけるプロセス制御 |
| JP2004319574A (ja) * | 2003-04-11 | 2004-11-11 | Trecenti Technologies Inc | 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法 |
| JP2006245036A (ja) * | 2005-02-28 | 2006-09-14 | Seiko Epson Corp | 素子分離層の形成方法及び電子デバイスの製造方法、ｃｍｐ装置 |
| KR100735782B1 (ko) * | 2005-02-28 | 2007-07-06 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| US7596421B2 (en) | 2005-06-21 | 2009-09-29 | Kabushik Kaisha Toshiba | Process control system, process control method, and method of manufacturing electronic apparatus |
| US7831330B2 (en) | 2005-06-21 | 2010-11-09 | Kabushiki Kaisha Toshiba | Process control system, process control method, and method of manufacturing electronic apparatus |
| US7915055B2 (en) | 2006-04-07 | 2011-03-29 | Hitachi, Ltd. | Manufacturing method of semiconductor device |
| JP2008091550A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体装置の製造方法および製造システム |
| US7947567B2 (en) | 2006-09-29 | 2011-05-24 | Fujitsu Semiconductor Limited | Method of fabricating a semiconductor device with reduced oxide film variation |
| US7720632B2 (en) | 2007-06-21 | 2010-05-18 | Hitachi, Ltd. | Dimension measuring apparatus and dimension measuring method for semiconductor device |
| US7846792B2 (en) | 2008-02-06 | 2010-12-07 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device and semiconductor device manufacturing system |
| JP2010087300A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP2012191071A (ja) * | 2011-03-11 | 2012-10-04 | Sony Corp | 半導体製造装置、半導体装置の製造方法、及び電子機器の製造方法 |
| WO2018211568A1 (ja) * | 2017-05-15 | 2018-11-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPWO2018211568A1 (ja) * | 2017-05-15 | 2019-11-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100437221B1 (ko) | 2004-06-23 |
| US20020056700A1 (en) | 2002-05-16 |
| KR20020038458A (ko) | 2002-05-23 |
| JP4437611B2 (ja) | 2010-03-24 |
| TW507266B (en) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151465A (ja) | 半導体装置の製造方法および製造システム、並びに半導体装置 | |
| US6656798B2 (en) | Gate processing method with reduced gate oxide corner and edge thinning | |
| JP5076426B2 (ja) | 半導体装置の製造方法 | |
| JP2003045957A (ja) | 半導体装置の素子分離方法 | |
| US20090197355A1 (en) | Method for manufacturing semiconductor device and semiconductor device manufacturing system | |
| JP2000323573A (ja) | 半導体装置のコンタクト製造方法 | |
| EP1278247A2 (en) | A method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner | |
| JP2001332614A (ja) | トレンチ型素子分離構造の製造方法 | |
| JP2008072032A (ja) | 半導体装置の製造方法 | |
| US20040203321A1 (en) | Manufacturing method of semiconductor device, automatic operation method and automatic operation system of semiconductor manufacturing apparatus, and automatic operation method of CMP apparatus | |
| JP2534456B2 (ja) | 半導体素子のフィ―ルド酸化膜形成方法 | |
| JP2000114245A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US7678664B2 (en) | Method for fabricating semiconductor device | |
| JPH11145419A (ja) | 半導体装置の製造方法 | |
| WO1998001895A1 (fr) | Procede de fabrication d'un composant de circuit integre a semi-conducteur | |
| US6573141B1 (en) | In-situ etch and pre-clean for high quality thin oxides | |
| US7052956B2 (en) | Method for forming capacitor of semiconductor device | |
| JP3245076B2 (ja) | 浅い分離溝を平坦化する方法 | |
| JP2003163283A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000058776A (ja) | 半導体装置およびその製造方法 | |
| KR100569586B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| JP3652324B2 (ja) | 高絶縁性薄層の低温ウェットエッチング法 | |
| US8216484B2 (en) | Method for fabricating capacitor | |
| JP2001127271A (ja) | 半導体製造装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |