JP2000058776A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000058776A JP2000058776A JP10228828A JP22882898A JP2000058776A JP 2000058776 A JP2000058776 A JP 2000058776A JP 10228828 A JP10228828 A JP 10228828A JP 22882898 A JP22882898 A JP 22882898A JP 2000058776 A JP2000058776 A JP 2000058776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 127
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 69
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 44
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 34
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 239000001272 nitrous oxide Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 4
- 238000003860 storage Methods 0.000 abstract description 22
- 230000010354 integration Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 487
- 239000010410 layer Substances 0.000 description 42
- 239000007789 gas Substances 0.000 description 37
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000005530 etching Methods 0.000 description 27
- 230000002093 peripheral effect Effects 0.000 description 21
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 17
- 239000012535 impurity Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- 229960001730 nitrous oxide Drugs 0.000 description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 235000013842 nitrous oxide Nutrition 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 情報蓄積用容量素子の蓄積容量値を低下させ
ることなく、半導体装置の信頼性および集積度の向上を
図る。 【解決手段】 半導体基板１の主面上に形成されたメモ
リセル選択用ＭＩＳＦＥＴＱｓに直列に接続され、下部
電極５４、容量絶縁膜６２および上部電極６３を備えた
情報蓄積用容量素子Ｃを有するＤＲＡＭを含む半導体集
積回路装置であって、容量絶縁膜６２を、下部電極５４
に接するシリコン酸窒化膜５８と、結晶構造を有する多
結晶酸化タンタル膜５７と、上部電極６３に接するシリ
コン酸化膜６０との３層積層膜とする。
ることなく、半導体装置の信頼性および集積度の向上を
図る。 【解決手段】 半導体基板１の主面上に形成されたメモ
リセル選択用ＭＩＳＦＥＴＱｓに直列に接続され、下部
電極５４、容量絶縁膜６２および上部電極６３を備えた
情報蓄積用容量素子Ｃを有するＤＲＡＭを含む半導体集
積回路装置であって、容量絶縁膜６２を、下部電極５４
に接するシリコン酸窒化膜５８と、結晶構造を有する多
結晶酸化タンタル膜５７と、上部電極６３に接するシリ
コン酸化膜６０との３層積層膜とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、ＤＲＡＭ（DynamicRandom
Access Memory）を有する半導体装置に適用して有効な
技術に関するものである。
その製造技術に関し、特に、ＤＲＡＭ（DynamicRandom
Access Memory）を有する半導体装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】ＤＲＡＭのメモリセルは、半導体基板の
主面上にマトリクス状に配置された複数のワード線と複
数のビット線との交点に配置され、１個のメモリセル選
択用ＭＩＳＦＥＴ(Metal Insulator Semiconductor Fie
ld Effect Transistor) とこれに直列に接続された１個
の情報蓄積用容量素子（キャパシタ）とで構成されてい
る。メモリセル選択用ＭＩＳＦＥＴは、周囲を素子分離
領域で囲まれた活性領域に形成され、主としてゲート酸
化膜、ワード線と一体に構成されたゲート電極およびソ
ース、ドレインを構成する一対の半導体領域で構成され
ている。ビット線は、メモリセル選択用ＭＩＳＦＥＴの
上部に配置され、その延在方向に隣接する２個のメモリ
セル選択用ＭＩＳＦＥＴによって共有されるソース、ド
レインの一方と電気的に接続されている。情報蓄積用容
量素子は、同じくメモリセル選択用ＭＩＳＦＥＴの上部
に配置され、上記ソース、ドレインの他方と電気的に接
続されている。
主面上にマトリクス状に配置された複数のワード線と複
数のビット線との交点に配置され、１個のメモリセル選
択用ＭＩＳＦＥＴ(Metal Insulator Semiconductor Fie
ld Effect Transistor) とこれに直列に接続された１個
の情報蓄積用容量素子（キャパシタ）とで構成されてい
る。メモリセル選択用ＭＩＳＦＥＴは、周囲を素子分離
領域で囲まれた活性領域に形成され、主としてゲート酸
化膜、ワード線と一体に構成されたゲート電極およびソ
ース、ドレインを構成する一対の半導体領域で構成され
ている。ビット線は、メモリセル選択用ＭＩＳＦＥＴの
上部に配置され、その延在方向に隣接する２個のメモリ
セル選択用ＭＩＳＦＥＴによって共有されるソース、ド
レインの一方と電気的に接続されている。情報蓄積用容
量素子は、同じくメモリセル選択用ＭＩＳＦＥＴの上部
に配置され、上記ソース、ドレインの他方と電気的に接
続されている。
【０００３】特開平７−７０８４号公報は、ビット線の
上部に情報蓄積用容量素子を配置するキャパシタ・オー
バー・ビットライン（Capacitor Over Bitline）構造の
ＤＲＡＭを開示している。この公報に記載されたＤＲＡ
Ｍは、メモリセルの微細化に伴う情報蓄積用容量素子の
蓄積電荷量（Ｃｓ）の減少を補うために、ビット線の上
部に配置した情報蓄積用容量素子の下部電極（蓄積電
極）を円筒状に加工することによってその表面積を増や
し、その上部に容量絶縁膜と上部電極（プレート電極）
とを形成している。また、容量絶縁膜としては、シリコ
ン酸化膜とシリコン窒化膜との積層絶縁膜が用いられ
る。
上部に情報蓄積用容量素子を配置するキャパシタ・オー
バー・ビットライン（Capacitor Over Bitline）構造の
ＤＲＡＭを開示している。この公報に記載されたＤＲＡ
Ｍは、メモリセルの微細化に伴う情報蓄積用容量素子の
蓄積電荷量（Ｃｓ）の減少を補うために、ビット線の上
部に配置した情報蓄積用容量素子の下部電極（蓄積電
極）を円筒状に加工することによってその表面積を増や
し、その上部に容量絶縁膜と上部電極（プレート電極）
とを形成している。また、容量絶縁膜としては、シリコ
ン酸化膜とシリコン窒化膜との積層絶縁膜が用いられ
る。
【０００４】ところが、ＤＲＡＭの高集積化および微細
化の進展により下部電極の表面積が縮小され、シリコン
酸化膜とシリコン窒化膜との積層絶縁膜からなる容量絶
縁膜では、十分な蓄積電荷量を確保することが困難とな
る。一方、十分な蓄積電荷量を確保するための容量絶縁
膜の膜厚の縮小は、上部電極および下部電極間のリーク
電流の増加を招き、ＤＲＡＭのリフレッシュ特性（信頼
性）が劣化する。そこで、リーク電流を抑制するに十分
な膜厚においても必要な蓄積電荷量を確保する手段が必
要となり、様々な方法が提案されている。
化の進展により下部電極の表面積が縮小され、シリコン
酸化膜とシリコン窒化膜との積層絶縁膜からなる容量絶
縁膜では、十分な蓄積電荷量を確保することが困難とな
る。一方、十分な蓄積電荷量を確保するための容量絶縁
膜の膜厚の縮小は、上部電極および下部電極間のリーク
電流の増加を招き、ＤＲＡＭのリフレッシュ特性（信頼
性）が劣化する。そこで、リーク電流を抑制するに十分
な膜厚においても必要な蓄積電荷量を確保する手段が必
要となり、様々な方法が提案されている。
【０００５】その一つは、高誘電体または強誘電体材料
を容量絶縁膜に用い、シリコン酸化膜に換算した場合の
実効的な容量絶縁膜の膜厚を薄くし、十分な容量値を確
保する方法である。その代表的な絶縁膜としては酸化タ
ンタル膜がある。酸化タンタル膜を容量絶縁膜に用いる
技術は、たとえば、Extended Abstracts of the l993In
ternational Conference on Solid State Device and M
aterials,Makuhari pp853-855、同文献pp862-864 、あ
るいは、第４３回応用物理学関係連合公演会予稿集728
頁等に記載されている。
を容量絶縁膜に用い、シリコン酸化膜に換算した場合の
実効的な容量絶縁膜の膜厚を薄くし、十分な容量値を確
保する方法である。その代表的な絶縁膜としては酸化タ
ンタル膜がある。酸化タンタル膜を容量絶縁膜に用いる
技術は、たとえば、Extended Abstracts of the l993In
ternational Conference on Solid State Device and M
aterials,Makuhari pp853-855、同文献pp862-864 、あ
るいは、第４３回応用物理学関係連合公演会予稿集728
頁等に記載されている。
【０００６】酸化タンタル膜は一般に有機タンタルガス
を用いたＣＶＤ法により形成されるため、高温度での堆
積は困難である。このため、アズデポの状態での酸化タ
ンタル膜はアモルファス状態であり、高誘電率の容量絶
縁膜を得るためには熱処理を施してこれを結晶化する必
要がある。酸化タンタル膜の結晶化は酸化性雰囲気で行
われ、しかも７５０℃以上という高温で行われるため、
下部電極であるシリコンと酸化タンタル膜との界面に低
誘電率なシリコン酸化膜が形成される。このシリコン酸
化膜に起因して蓄積容量値の低下を発生する問題が前記
文献において指摘されている。
を用いたＣＶＤ法により形成されるため、高温度での堆
積は困難である。このため、アズデポの状態での酸化タ
ンタル膜はアモルファス状態であり、高誘電率の容量絶
縁膜を得るためには熱処理を施してこれを結晶化する必
要がある。酸化タンタル膜の結晶化は酸化性雰囲気で行
われ、しかも７５０℃以上という高温で行われるため、
下部電極であるシリコンと酸化タンタル膜との界面に低
誘電率なシリコン酸化膜が形成される。このシリコン酸
化膜に起因して蓄積容量値の低下を発生する問題が前記
文献において指摘されている。
【０００７】そこで、たとえばExtended Abstracts of
the l992 International Conference on Solid State D
evice and Materials,Tukuba pp697に記載されているよ
うに、シリコン酸化膜の成長を抑えて蓄積容量値の低下
を抑えるために、酸化タンタル膜の形成前にシリコン上
にシリコン窒化膜を形成し、このシリコン窒化膜を酸化
防止膜として用いて酸化タンタル膜を結晶化する際のシ
リコン酸化膜を抑制する方法が提案されている。
the l992 International Conference on Solid State D
evice and Materials,Tukuba pp697に記載されているよ
うに、シリコン酸化膜の成長を抑えて蓄積容量値の低下
を抑えるために、酸化タンタル膜の形成前にシリコン上
にシリコン窒化膜を形成し、このシリコン窒化膜を酸化
防止膜として用いて酸化タンタル膜を結晶化する際のシ
リコン酸化膜を抑制する方法が提案されている。
【０００８】
【発明が解決しようとする課題】下部電極表面へのシリ
コン窒化膜の形成により、酸化タンタル膜の結晶化の際
のシリコン酸化膜の形成は抑制される。しかし、シリコ
ン窒化膜の酸化を抑えることはできず、シリコン窒化膜
はシリコン酸窒化膜となることは避けられない。また、
酸化タンタル膜が結晶化される際に、結晶化された酸化
タンタル結晶の粒界に沿って、シリコン酸窒化膜が成長
する現象が見られる。
コン窒化膜の形成により、酸化タンタル膜の結晶化の際
のシリコン酸化膜の形成は抑制される。しかし、シリコ
ン窒化膜の酸化を抑えることはできず、シリコン窒化膜
はシリコン酸窒化膜となることは避けられない。また、
酸化タンタル膜が結晶化される際に、結晶化された酸化
タンタル結晶の粒界に沿って、シリコン酸窒化膜が成長
する現象が見られる。
【０００９】このような結晶化酸化タンタル膜の粒界へ
のシリコン酸窒化膜の成長は、粒界での絶縁性の低下を
来たし、リーク電流が生じるという問題がある。特に、
下部電極が陽極側となる場合のリーク電流の増加が顕著
となり、ＤＲＡＭの動作信頼性を低下するという問題が
ある。
のシリコン酸窒化膜の成長は、粒界での絶縁性の低下を
来たし、リーク電流が生じるという問題がある。特に、
下部電極が陽極側となる場合のリーク電流の増加が顕著
となり、ＤＲＡＭの動作信頼性を低下するという問題が
ある。
【００１０】本発明の目的は、結晶化酸化タンタル膜を
容量絶縁膜に用いた場合であっても、情報蓄積用容量素
子のリーク電流を抑制できる技術を提供することにあ
る。
容量絶縁膜に用いた場合であっても、情報蓄積用容量素
子のリーク電流を抑制できる技術を提供することにあ
る。
【００１１】また、本発明の目的は、結晶化酸化タンタ
ル膜を容量絶縁膜に用いた場合の動作信頼性を確保でき
る技術を提供することにある。
ル膜を容量絶縁膜に用いた場合の動作信頼性を確保でき
る技術を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】（１）本発明の半導体装置は、半導体から
なる基板または半導体層をその表面に有する基板と、基
板の主面に形成されたメモリセル選択用ＭＩＳＦＥＴ
と、メモリセル選択用ＭＩＳＦＥＴのソースまたはドレ
インとして機能する半導体領域に電気的に接続された第
１電極、第１電極に対向して形成された第２電極および
第１、第２電極の間に挟まれた容量絶縁膜で構成される
情報蓄積用容量素子とを有する半導体装置であって、容
量絶縁膜は、第１電極に接する第１絶縁膜と、第２電極
に接する第２絶縁膜と、第１および第２絶縁膜の間に形
成された第３絶縁膜とを含む３層以上の積層絶縁膜で構
成されるものである。
なる基板または半導体層をその表面に有する基板と、基
板の主面に形成されたメモリセル選択用ＭＩＳＦＥＴ
と、メモリセル選択用ＭＩＳＦＥＴのソースまたはドレ
インとして機能する半導体領域に電気的に接続された第
１電極、第１電極に対向して形成された第２電極および
第１、第２電極の間に挟まれた容量絶縁膜で構成される
情報蓄積用容量素子とを有する半導体装置であって、容
量絶縁膜は、第１電極に接する第１絶縁膜と、第２電極
に接する第２絶縁膜と、第１および第２絶縁膜の間に形
成された第３絶縁膜とを含む３層以上の積層絶縁膜で構
成されるものである。
【００１５】また、第１電極はシリコンを主成分とする
被膜で構成され、第１絶縁膜はシリコン酸窒化膜で構成
され、第２絶縁膜はシリコン酸化膜またはシリコン窒化
膜で構成され、第３絶縁膜は結晶化酸化タンタル膜で構
成されるものである。
被膜で構成され、第１絶縁膜はシリコン酸窒化膜で構成
され、第２絶縁膜はシリコン酸化膜またはシリコン窒化
膜で構成され、第３絶縁膜は結晶化酸化タンタル膜で構
成されるものである。
【００１６】また、第３絶縁膜を構成する酸化タンタル
結晶の結晶粒界には、第２絶縁膜から成長したシリコン
酸化物が形成されているものである。
結晶の結晶粒界には、第２絶縁膜から成長したシリコン
酸化物が形成されているものである。
【００１７】このような半導体装置によれば、容量絶縁
膜に、従来有していた第１および第３絶縁膜のみなら
ず、第３絶縁膜と上部電極との間の第２絶縁膜をも有す
る３層構造とすることにより、上部および下部電極間の
リーク電流を有効に低減することができる。この結果、
ＤＲＡＭのリフレッシュ特性等を向上して半導体装置の
信頼性を向上できる。
膜に、従来有していた第１および第３絶縁膜のみなら
ず、第３絶縁膜と上部電極との間の第２絶縁膜をも有す
る３層構造とすることにより、上部および下部電極間の
リーク電流を有効に低減することができる。この結果、
ＤＲＡＭのリフレッシュ特性等を向上して半導体装置の
信頼性を向上できる。
【００１８】（２）本発明の半導体装置の製造方法は、
半導体からなる基板または半導体層をその表面に有する
基板と、基板の主面に形成されたメモリセル選択用ＭＩ
ＳＦＥＴと、メモリセル選択用ＭＩＳＦＥＴのソースま
たはドレインとして機能する半導体領域に電気的に接続
された第１電極、第１電極に対向して形成された第２電
極および第１、第２電極の間に挟まれた容量絶縁膜で構
成される情報蓄積用容量素子とを有する半導体装置の製
造方法であって、容量絶縁膜の形成工程が、（ａ）第１
電極の表面に第１シリコン窒化膜を形成する工程と、
（ｂ）ＣＶＤ法により酸化タンタル膜を形成した後、酸
化タンタル膜に熱処理を施し、酸化タンタル膜を結晶化
する工程と、（ｃ）シリコン酸化膜または第２シリコン
窒化膜を堆積する工程とを含むものである。
半導体からなる基板または半導体層をその表面に有する
基板と、基板の主面に形成されたメモリセル選択用ＭＩ
ＳＦＥＴと、メモリセル選択用ＭＩＳＦＥＴのソースま
たはドレインとして機能する半導体領域に電気的に接続
された第１電極、第１電極に対向して形成された第２電
極および第１、第２電極の間に挟まれた容量絶縁膜で構
成される情報蓄積用容量素子とを有する半導体装置の製
造方法であって、容量絶縁膜の形成工程が、（ａ）第１
電極の表面に第１シリコン窒化膜を形成する工程と、
（ｂ）ＣＶＤ法により酸化タンタル膜を形成した後、酸
化タンタル膜に熱処理を施し、酸化タンタル膜を結晶化
する工程と、（ｃ）シリコン酸化膜または第２シリコン
窒化膜を堆積する工程とを含むものである。
【００１９】（３）また、本発明の半導体装置の製造方
法は、（２）と同様な構成を有する半導体装置の製造方
法であって、容量絶縁膜の形成工程が、（ｄ）第１電極
の表面に第１シリコン窒化膜を形成する工程と、（ｅ）
ＣＶＤ法により酸化タンタル膜を形成し、酸化タンタル
膜に６００℃以下の熱処理を施した後、シリコン酸化膜
または第２シリコン窒化膜を堆積する工程と、（ｆ）酸
化タンタル膜に熱処理を施し、酸化タンタル膜を結晶化
する工程とを含むものである。
法は、（２）と同様な構成を有する半導体装置の製造方
法であって、容量絶縁膜の形成工程が、（ｄ）第１電極
の表面に第１シリコン窒化膜を形成する工程と、（ｅ）
ＣＶＤ法により酸化タンタル膜を形成し、酸化タンタル
膜に６００℃以下の熱処理を施した後、シリコン酸化膜
または第２シリコン窒化膜を堆積する工程と、（ｆ）酸
化タンタル膜に熱処理を施し、酸化タンタル膜を結晶化
する工程とを含むものである。
【００２０】このような（２）、（３）の半導体装置の
製造方法によれば、結晶化酸化タンタル膜の上層にシリ
コン酸化膜またはシリコン窒化膜を有し、上部および下
部電極間のリーク電流を低減でき、信頼性に優れた半導
体装置を製造できる。
製造方法によれば、結晶化酸化タンタル膜の上層にシリ
コン酸化膜またはシリコン窒化膜を有し、上部および下
部電極間のリーク電流を低減でき、信頼性に優れた半導
体装置を製造できる。
【００２１】なお、（３）の製造方法は、酸化タンタル
膜上にシリコン酸化膜またはシリコン窒化膜を堆積した
後に酸化タンタル膜を結晶化する方法であり、結晶化の
際に酸化タンタル結晶の粒界へのシリコン酸化膜または
シリコン窒化膜の成長を伴うこととなり、リーク電流の
発生の主要因部である粒界を補強することができる。こ
の結果、より効果的にリーク電流を低減できる。
膜上にシリコン酸化膜またはシリコン窒化膜を堆積した
後に酸化タンタル膜を結晶化する方法であり、結晶化の
際に酸化タンタル結晶の粒界へのシリコン酸化膜または
シリコン窒化膜の成長を伴うこととなり、リーク電流の
発生の主要因部である粒界を補強することができる。こ
の結果、より効果的にリーク電流を低減できる。
【００２２】なお、（３）の製造方法において、（ｅ）
工程における酸化タンタル膜の熱処理とシリコン酸化膜
またはシリコン窒化膜の堆積とは、基板を大気雰囲気に
曝すことなく同一の処理装置を用いて連続的に行うこと
ができる。この場合、酸化タンタル膜とシリコン酸化膜
またはシリコン窒化膜との界面の汚染を低減し、汚染に
起因する酸化タンタル結晶の異常成長を抑制できる。異
常成長した結晶の粒界はリーク電流の原因となることが
多いことから、結果としてリーク電流の低減に寄与でき
る。
工程における酸化タンタル膜の熱処理とシリコン酸化膜
またはシリコン窒化膜の堆積とは、基板を大気雰囲気に
曝すことなく同一の処理装置を用いて連続的に行うこと
ができる。この場合、酸化タンタル膜とシリコン酸化膜
またはシリコン窒化膜との界面の汚染を低減し、汚染に
起因する酸化タンタル結晶の異常成長を抑制できる。異
常成長した結晶の粒界はリーク電流の原因となることが
多いことから、結果としてリーク電流の低減に寄与でき
る。
【００２３】また、（ｂ）または（ｆ）工程の結晶化
は、酸化性ガスの雰囲気における７００℃以上の熱処理
により行われる。このように酸性ガス雰囲気で熱処理す
ることにより、酸化タンタル膜からの酸素の引き抜きを
防止し、酸化タンタル膜の膜質を良好に維持して半導体
装置の性能を高くすることができる。
は、酸化性ガスの雰囲気における７００℃以上の熱処理
により行われる。このように酸性ガス雰囲気で熱処理す
ることにより、酸化タンタル膜からの酸素の引き抜きを
防止し、酸化タンタル膜の膜質を良好に維持して半導体
装置の性能を高くすることができる。
【００２４】また、（ｃ）または（ｅ）工程のシリコン
酸化膜またはシリコン窒化膜の堆積は、有機または無機
シランガスと、酸化性ガスまたは窒化性ガスとを原料と
するＣＶＤ法により行われる。このように酸化性ガスま
たは窒化性ガスが含まれることから、酸化タンタル膜か
らの酸素の引き抜きを防止し、酸化タンタル膜の膜質を
良好に維持して半導体装置の性能を高くすることができ
る。
酸化膜またはシリコン窒化膜の堆積は、有機または無機
シランガスと、酸化性ガスまたは窒化性ガスとを原料と
するＣＶＤ法により行われる。このように酸化性ガスま
たは窒化性ガスが含まれることから、酸化タンタル膜か
らの酸素の引き抜きを防止し、酸化タンタル膜の膜質を
良好に維持して半導体装置の性能を高くすることができ
る。
【００２５】なお、酸化性ガスは、一酸化二窒素（Ｎ2
Ｏ）または一酸化一窒素（ＮＯ）を例示できる。
Ｏ）または一酸化一窒素（ＮＯ）を例示できる。
【００２６】また、（ｅ）工程において熱処理された酸
化タンタル膜には、非晶質の酸化タンタルが含まれても
よい。
化タンタル膜には、非晶質の酸化タンタルが含まれても
よい。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２８】（実施の形態１）図１は、実施の形態１の
ＤＲＡＭを形成した半導体チップの全体平面図である。
図示のように、単結晶シリコンからなる半導体チップ１
Ａの主面には、Ｘ方向（半導体チップ１Ａの長辺方向）
およびＹ方向（半導体チップ１Ａの短辺方向）に沿って
多数のメモリアレイＭＡＲＹがマトリクス状に配置され
ている。Ｘ方向に沿って互いに隣接するメモリアレイＭ
ＡＲＹの間にはセンスアンプＳＡが配置されている。半
導体チップ１Ａの主面の中央部には、ワードドライバＷ
Ｄ、データ線選択回路などの制御回路や、入出力回路、
ボンディングパッドなどが配置されている。
ＤＲＡＭを形成した半導体チップの全体平面図である。
図示のように、単結晶シリコンからなる半導体チップ１
Ａの主面には、Ｘ方向（半導体チップ１Ａの長辺方向）
およびＹ方向（半導体チップ１Ａの短辺方向）に沿って
多数のメモリアレイＭＡＲＹがマトリクス状に配置され
ている。Ｘ方向に沿って互いに隣接するメモリアレイＭ
ＡＲＹの間にはセンスアンプＳＡが配置されている。半
導体チップ１Ａの主面の中央部には、ワードドライバＷ
Ｄ、データ線選択回路などの制御回路や、入出力回路、
ボンディングパッドなどが配置されている。
【００２９】図２は、実施の形態１のＤＲＡＭの等価回
路図である。図示のように、このＤＲＡＭのメモリアレ
イ（ＭＡＲＹ）は、マトリクス状に配置された複数のワ
ード線ＷＬ（ＷＬ0 、ＷＬ1 、ＷＬn …）と複数のビッ
ト線ＢＬおよびそれらの交点に配置された複数のメモリ
セル（ＭＣ）により構成されている。１ビットの情報を
記憶する１個のメモリセルは、１個の情報蓄積用容量素
子Ｃとこれに直列に接続された１個のメモリセル選択用
ＭＩＳＦＥＴＱｓとで構成されている。メモリセル選択
用ＭＩＳＦＥＴＱｓのソース、ドレインの一方は、情報
蓄積用容量素子Ｃと電気的に接続され、他方はビット線
ＢＬと電気的に接続されている。ワード線ＷＬの一端
は、ワードドライバＷＤに接続され、ビット線ＢＬの一
端は、センスアンプＳＡに接続されている。
路図である。図示のように、このＤＲＡＭのメモリアレ
イ（ＭＡＲＹ）は、マトリクス状に配置された複数のワ
ード線ＷＬ（ＷＬ0 、ＷＬ1 、ＷＬn …）と複数のビッ
ト線ＢＬおよびそれらの交点に配置された複数のメモリ
セル（ＭＣ）により構成されている。１ビットの情報を
記憶する１個のメモリセルは、１個の情報蓄積用容量素
子Ｃとこれに直列に接続された１個のメモリセル選択用
ＭＩＳＦＥＴＱｓとで構成されている。メモリセル選択
用ＭＩＳＦＥＴＱｓのソース、ドレインの一方は、情報
蓄積用容量素子Ｃと電気的に接続され、他方はビット線
ＢＬと電気的に接続されている。ワード線ＷＬの一端
は、ワードドライバＷＤに接続され、ビット線ＢＬの一
端は、センスアンプＳＡに接続されている。
【００３０】次に、本実施の形態のＤＲＡＭの製造方法
を図面を用いて工程順に説明する。図３〜図２８は、実
施の形態１のＤＲＡＭの製造工程の一例を工程順に示し
た断面図である。
を図面を用いて工程順に説明する。図３〜図２８は、実
施の形態１のＤＲＡＭの製造工程の一例を工程順に示し
た断面図である。
【００３１】まず、図３に示すように、素子分離領域お
よび不純物が導入されたウェル領域を形成する。
よび不純物が導入されたウェル領域を形成する。
【００３２】ｐ型で比抵抗が１０Ωcm程度の単結晶シリ
コンからなる半導体基板１を用意し、たとえば８５０℃
程度でウェット酸化して形成した膜厚１０nm程度の薄い
シリコン酸化膜（図示せず）およびたとえばＣＶＤ（Ch
emical Vapor Deposition ）法で形成した膜厚１４０nm
程度のシリコン窒化膜（図示せず）を半導体基板１上に
堆積する。ここでは単結晶シリコンの半導体基板１を例
示するが、表面に単結晶シリコン層を有するＳＯＩ（Si
licon On Insulator）基板、あるいは、表面に多結晶シ
リコン膜を有するガラス、セラミックス等の誘電体基板
であってもよい。
コンからなる半導体基板１を用意し、たとえば８５０℃
程度でウェット酸化して形成した膜厚１０nm程度の薄い
シリコン酸化膜（図示せず）およびたとえばＣＶＤ（Ch
emical Vapor Deposition ）法で形成した膜厚１４０nm
程度のシリコン窒化膜（図示せず）を半導体基板１上に
堆積する。ここでは単結晶シリコンの半導体基板１を例
示するが、表面に単結晶シリコン層を有するＳＯＩ（Si
licon On Insulator）基板、あるいは、表面に多結晶シ
リコン膜を有するガラス、セラミックス等の誘電体基板
であってもよい。
【００３３】次に、フォトレジスト膜（図示せず）をマ
スクにして、溝５が形成される領域の前記シリコン窒化
膜およびシリコン酸化膜をパターニングし、このシリコ
ン窒化膜をマスクとして半導体基板１をドライエッチン
グすることにより、素子分離領域の半導体基板１に深さ
３００〜４００nm程度の溝５を形成する。
スクにして、溝５が形成される領域の前記シリコン窒化
膜およびシリコン酸化膜をパターニングし、このシリコ
ン窒化膜をマスクとして半導体基板１をドライエッチン
グすることにより、素子分離領域の半導体基板１に深さ
３００〜４００nm程度の溝５を形成する。
【００３４】次に、前記フォトレジスト膜を除去した
後、前記のエッチングによって溝５の内壁に生じたダメ
ージ層を除去するために、たとえば８５０〜９００℃程
度のウェット酸化による薄い（膜厚１０nm程度の）シリ
コン酸化膜６を溝５の内壁に形成し、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で堆積されたシリコン
酸化膜（図示せず）を３００〜４００nm程度の膜厚で堆
積する。このシリコン酸化膜は、１０００℃程度でドラ
イ酸化によりシンタリング（焼き締め）を行なってもよ
い。
後、前記のエッチングによって溝５の内壁に生じたダメ
ージ層を除去するために、たとえば８５０〜９００℃程
度のウェット酸化による薄い（膜厚１０nm程度の）シリ
コン酸化膜６を溝５の内壁に形成し、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で堆積されたシリコン
酸化膜（図示せず）を３００〜４００nm程度の膜厚で堆
積する。このシリコン酸化膜は、１０００℃程度でドラ
イ酸化によりシンタリング（焼き締め）を行なってもよ
い。
【００３５】次に、このシリコン酸化膜をＣＭＰ法によ
り研磨して溝５以外の領域のシリコン酸化膜を除去し、
溝５の内部にシリコン酸化膜７を残して素子分離領域を
形成する。なお、このＣＭＰ法による研磨の前に、溝５
の領域にシリコン窒化膜を形成して、溝５領域のシリコ
ン酸化膜が過剰に深く研磨されるディッシングを防止す
ることができる。
り研磨して溝５以外の領域のシリコン酸化膜を除去し、
溝５の内部にシリコン酸化膜７を残して素子分離領域を
形成する。なお、このＣＭＰ法による研磨の前に、溝５
の領域にシリコン窒化膜を形成して、溝５領域のシリコ
ン酸化膜が過剰に深く研磨されるディッシングを防止す
ることができる。
【００３６】次に、半導体基板１の表面に残存している
シリコン酸化膜およびシリコン窒化膜をたとえば熱リン
酸を用いたウェットエッチングで除去した後、メモリセ
ルを形成する領域（メモリアレイ）の半導体基板１にｎ
型不純物、たとえばＰ（リン）をイオン打ち込みしてｎ
型半導体領域１０を形成し、メモリアレイと周辺回路の
一部（ｎチャネル型ＭＩＳＦＥＴを形成する領域）にｐ
型不純物、たとえばＢ（ホウ素）をイオン打ち込みして
ｐ型ウエル１１を形成し、周辺回路の他の一部（ｐチャ
ネル型ＭＩＳＦＥＴを形成する領域）にｎ型不純物、た
とえばＰ（リン）をイオン打ち込みしてｎ型ウエル１２
を形成する。また、このイオン打ち込みに続いて、ＭＩ
ＳＦＥＴのしきい値電圧を調整するための不純物、たと
えばＢＦ2 （フッ化ホウ素）をｐ型ウエル１１およびｎ
型ウエル１２にイオン打ち込みする。ｎ型半導体領域１
０は、入出力回路などから半導体基板１を通じてメモリ
アレイのｐ型ウエル１１にノイズが侵入するのを防止す
るために形成される。
シリコン酸化膜およびシリコン窒化膜をたとえば熱リン
酸を用いたウェットエッチングで除去した後、メモリセ
ルを形成する領域（メモリアレイ）の半導体基板１にｎ
型不純物、たとえばＰ（リン）をイオン打ち込みしてｎ
型半導体領域１０を形成し、メモリアレイと周辺回路の
一部（ｎチャネル型ＭＩＳＦＥＴを形成する領域）にｐ
型不純物、たとえばＢ（ホウ素）をイオン打ち込みして
ｐ型ウエル１１を形成し、周辺回路の他の一部（ｐチャ
ネル型ＭＩＳＦＥＴを形成する領域）にｎ型不純物、た
とえばＰ（リン）をイオン打ち込みしてｎ型ウエル１２
を形成する。また、このイオン打ち込みに続いて、ＭＩ
ＳＦＥＴのしきい値電圧を調整するための不純物、たと
えばＢＦ2 （フッ化ホウ素）をｐ型ウエル１１およびｎ
型ウエル１２にイオン打ち込みする。ｎ型半導体領域１
０は、入出力回路などから半導体基板１を通じてメモリ
アレイのｐ型ウエル１１にノイズが侵入するのを防止す
るために形成される。
【００３７】次に、半導体基板１の表面をたとえばＨＦ
（フッ酸）系の洗浄液を使って洗浄した後、半導体基板
１を８５０℃程度でウェット酸化してｐ型ウエル１１お
よびｎ型ウエル１２の各表面に膜厚７nm程度の清浄なゲ
ート酸化膜１３を形成する。特に限定はされないが、上
記ゲート酸化膜１３を形成した後、半導体基板１をＮＯ
（酸化窒素、一酸化一窒素）雰囲気中またはＮ2 Ｏ（亜
酸化窒素、一酸化二窒素）雰囲気中で熱処理することに
よって、ゲート酸化膜１３と半導体基板１との界面に窒
素を偏析させてもよい（酸窒化処理）。ゲート酸化膜１
３が７nm程度まで薄くなると、半導体基板１との熱膨張
係数差に起因して両者の界面に生じる歪みが顕在化し、
ホットキャリアの発生を誘発する。半導体基板１との界
面に偏析した窒素はこの歪みを緩和するので、上記の酸
窒化処理は、極めて薄いゲート酸化膜１３の信頼性を向
上できる。
（フッ酸）系の洗浄液を使って洗浄した後、半導体基板
１を８５０℃程度でウェット酸化してｐ型ウエル１１お
よびｎ型ウエル１２の各表面に膜厚７nm程度の清浄なゲ
ート酸化膜１３を形成する。特に限定はされないが、上
記ゲート酸化膜１３を形成した後、半導体基板１をＮＯ
（酸化窒素、一酸化一窒素）雰囲気中またはＮ2 Ｏ（亜
酸化窒素、一酸化二窒素）雰囲気中で熱処理することに
よって、ゲート酸化膜１３と半導体基板１との界面に窒
素を偏析させてもよい（酸窒化処理）。ゲート酸化膜１
３が７nm程度まで薄くなると、半導体基板１との熱膨張
係数差に起因して両者の界面に生じる歪みが顕在化し、
ホットキャリアの発生を誘発する。半導体基板１との界
面に偏析した窒素はこの歪みを緩和するので、上記の酸
窒化処理は、極めて薄いゲート酸化膜１３の信頼性を向
上できる。
【００３８】次に、図４に示すように、ゲート酸化膜１
３の上部にゲート電極１４Ａ、１４Ｂ、１４Ｃを形成す
る。ゲート電極１４Ａは、メモリセル選択用ＭＩＳＦＥ
Ｔの一部を構成し、活性領域以外の領域ではワード線Ｗ
Ｌとして使用される。このゲート電極１４Ａ（ワード線
ＷＬ）の幅、すなわちゲート長は、メモリセル選択用Ｍ
ＩＳＦＥＴの短チャネル効果を抑制して、しきい値電圧
を一定値以上に確保できる許容範囲内の最小寸法（たと
えば０. ２４μｍ程度）で構成される。また、隣接する
ゲート電極１４Ａ（ワード線ＷＬ）同士の間隔は、フォ
トリソグラフィの解像限界で決まる最小寸法（たとえば
０. ２２μｍ）で構成される。ゲート電極１４Ｂおよび
ゲート電極１４Ｃは、周辺回路のｎチャネル型ＭＩＳＦ
ＥＴおよびｐチャネル型ＭＩＳＦＥＴの各一部を構成す
る。
３の上部にゲート電極１４Ａ、１４Ｂ、１４Ｃを形成す
る。ゲート電極１４Ａは、メモリセル選択用ＭＩＳＦＥ
Ｔの一部を構成し、活性領域以外の領域ではワード線Ｗ
Ｌとして使用される。このゲート電極１４Ａ（ワード線
ＷＬ）の幅、すなわちゲート長は、メモリセル選択用Ｍ
ＩＳＦＥＴの短チャネル効果を抑制して、しきい値電圧
を一定値以上に確保できる許容範囲内の最小寸法（たと
えば０. ２４μｍ程度）で構成される。また、隣接する
ゲート電極１４Ａ（ワード線ＷＬ）同士の間隔は、フォ
トリソグラフィの解像限界で決まる最小寸法（たとえば
０. ２２μｍ）で構成される。ゲート電極１４Ｂおよび
ゲート電極１４Ｃは、周辺回路のｎチャネル型ＭＩＳＦ
ＥＴおよびｐチャネル型ＭＩＳＦＥＴの各一部を構成す
る。
【００３９】ゲート電極１４Ａ（ワード線ＷＬ）および
ゲート電極１４Ｂ、１４Ｃは、たとえばＰ（リン）など
のｎ型不純物がドープされた膜厚７０nm程度の多結晶シ
リコン膜を半導体基板１上にＣＶＤ法で堆積し、次いで
その上部に膜厚５０nm程度のＷＮ（タングステンナイト
ライド）膜と膜厚１００nm程度のＷ膜とをスパッタリン
グ法で堆積し、さらにその上部に膜厚１５０nm程度のシ
リコン窒化膜１５をＣＶＤ法で堆積した後、フォトレジ
スト膜１６をマスクにしてこれらの膜をパターニングす
ることにより形成する。ＷＮ膜は、高温熱処理時にＷ膜
と多結晶シリコン膜とが反応して両者の界面に高抵抗の
シリサイド層が形成されるのを防止するバリア層として
機能する。バリア層は、ＷＮ膜の他、ＴｉＮ（チタンナ
イトライド）膜などを使用することもできる。
ゲート電極１４Ｂ、１４Ｃは、たとえばＰ（リン）など
のｎ型不純物がドープされた膜厚７０nm程度の多結晶シ
リコン膜を半導体基板１上にＣＶＤ法で堆積し、次いで
その上部に膜厚５０nm程度のＷＮ（タングステンナイト
ライド）膜と膜厚１００nm程度のＷ膜とをスパッタリン
グ法で堆積し、さらにその上部に膜厚１５０nm程度のシ
リコン窒化膜１５をＣＶＤ法で堆積した後、フォトレジ
スト膜１６をマスクにしてこれらの膜をパターニングす
ることにより形成する。ＷＮ膜は、高温熱処理時にＷ膜
と多結晶シリコン膜とが反応して両者の界面に高抵抗の
シリサイド層が形成されるのを防止するバリア層として
機能する。バリア層は、ＷＮ膜の他、ＴｉＮ（チタンナ
イトライド）膜などを使用することもできる。
【００４０】ゲート電極１４Ａ（ワード線ＷＬ）の一部
を低抵抗の金属（Ｗ）で構成した場合には、そのシート
抵抗を２〜２. ５Ω／□程度にまで低減できるので、ワ
ード線遅延を低減することができる。また、ゲート電極
１４（ワード線ＷＬ）をＡｌ配線などで裏打ちしなくと
もワード線遅延を低減できるので、メモリセルの上部に
形成される配線層の数を１層減らすことができる。
を低抵抗の金属（Ｗ）で構成した場合には、そのシート
抵抗を２〜２. ５Ω／□程度にまで低減できるので、ワ
ード線遅延を低減することができる。また、ゲート電極
１４（ワード線ＷＬ）をＡｌ配線などで裏打ちしなくと
もワード線遅延を低減できるので、メモリセルの上部に
形成される配線層の数を１層減らすことができる。
【００４１】次に、フォトレジスト膜１６を除去した
後、フッ酸などのエッチング液を使って、半導体基板１
の表面に残ったドライエッチング残渣やフォトレジスト
残渣などを除去する。このウェットエッチングを行う
と、ゲート電極１４Ａ（ワード線ＷＬ）およびゲート電
極１４Ｂ、１４Ｃの下部以外の領域のゲート酸化膜１３
が削られると同時に、ゲート側壁下部のゲート酸化膜１
３も等方的にエッチングされてアンダーカットが生じる
ため、そのままではゲート酸化膜１３の耐圧が低下す
る。そこで、半導体基板１を９００℃程度でウェット酸
化することによって、削れたゲート酸化膜１３の膜質を
改善する。
後、フッ酸などのエッチング液を使って、半導体基板１
の表面に残ったドライエッチング残渣やフォトレジスト
残渣などを除去する。このウェットエッチングを行う
と、ゲート電極１４Ａ（ワード線ＷＬ）およびゲート電
極１４Ｂ、１４Ｃの下部以外の領域のゲート酸化膜１３
が削られると同時に、ゲート側壁下部のゲート酸化膜１
３も等方的にエッチングされてアンダーカットが生じる
ため、そのままではゲート酸化膜１３の耐圧が低下す
る。そこで、半導体基板１を９００℃程度でウェット酸
化することによって、削れたゲート酸化膜１３の膜質を
改善する。
【００４２】次に、図５に示すように、ｎ型ウエル１２
にｐ型不純物、たとえばＢ（ホウ素）をイオン打ち込み
してゲート電極１４Ｃの両側のｎ型ウエル１２にｐ- 型
半導体領域１７を形成する。また、ｐ型ウエル１１にｎ
型不純物、たとえばＰ（リン）をイオン打ち込みしてゲ
ート電極１４Ｂの両側のｐ型ウエル１１にｎ- 型半導体
領域１８を形成し、ゲート電極１４Ａの両側のｐ型ウエ
ル１１にｎ型半導体領域１９を形成する。これにより、
メモリアレイにメモリセル選択用ＭＩＳＦＥＴＱｓが形
成される。
にｐ型不純物、たとえばＢ（ホウ素）をイオン打ち込み
してゲート電極１４Ｃの両側のｎ型ウエル１２にｐ- 型
半導体領域１７を形成する。また、ｐ型ウエル１１にｎ
型不純物、たとえばＰ（リン）をイオン打ち込みしてゲ
ート電極１４Ｂの両側のｐ型ウエル１１にｎ- 型半導体
領域１８を形成し、ゲート電極１４Ａの両側のｐ型ウエ
ル１１にｎ型半導体領域１９を形成する。これにより、
メモリアレイにメモリセル選択用ＭＩＳＦＥＴＱｓが形
成される。
【００４３】次に、図６に示すように、半導体基板１上
にＣＶＤ法で膜厚５０〜１００nm程度のシリコン窒化膜
２０を堆積した後、メモリアレイのシリコン窒化膜２０
をフォトレジスト膜２１で覆い、周辺回路のシリコン窒
化膜２０を異方性エッチングすることにより、ゲート電
極１４Ｂ、１４Ｃの側壁にサイドウォールスペーサ２０
ａを形成する。このエッチングは、ゲート酸化膜１３や
素子分離溝５に埋め込まれたシリコン酸化膜７の削れ量
を最少とするために、シリコン酸化膜に対するシリコン
窒化膜２０のエッチングレートが大きくなるようなエッ
チングガスを使用して行う。また、ゲート電極１４Ｂ、
１４Ｃ上のシリコン窒化膜１５の削れ量を最少とするた
めに、オーバーエッチング量を必要最小限にとどめるよ
うにする。
にＣＶＤ法で膜厚５０〜１００nm程度のシリコン窒化膜
２０を堆積した後、メモリアレイのシリコン窒化膜２０
をフォトレジスト膜２１で覆い、周辺回路のシリコン窒
化膜２０を異方性エッチングすることにより、ゲート電
極１４Ｂ、１４Ｃの側壁にサイドウォールスペーサ２０
ａを形成する。このエッチングは、ゲート酸化膜１３や
素子分離溝５に埋め込まれたシリコン酸化膜７の削れ量
を最少とするために、シリコン酸化膜に対するシリコン
窒化膜２０のエッチングレートが大きくなるようなエッ
チングガスを使用して行う。また、ゲート電極１４Ｂ、
１４Ｃ上のシリコン窒化膜１５の削れ量を最少とするた
めに、オーバーエッチング量を必要最小限にとどめるよ
うにする。
【００４４】次に、フォトレジスト膜２１を除去した
後、図７に示すように、周辺回路領域のｎ型ウエル１２
にｐ型不純物、たとえばＢ（ホウ素）をイオン打ち込み
してｐチャネル型ＭＩＳＦＥＴのｐ+ 型半導体領域２２
（ソース、ドレイン）を形成し、周辺回路領域のｐ型ウ
エル１１にｎ型不純物、たとえばＡｓ（ヒ素）をイオン
打ち込みしてｎチャネル型ＭＩＳＦＥＴのｎ+ 型半導体
領域２３（ソース、ドレイン）を形成する。これによ
り、周辺回路領域にＬＤＤ（Lightly Doped Drain）構
造を備えたｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャ
ネル型ＭＩＳＦＥＴＱｎが形成される。
後、図７に示すように、周辺回路領域のｎ型ウエル１２
にｐ型不純物、たとえばＢ（ホウ素）をイオン打ち込み
してｐチャネル型ＭＩＳＦＥＴのｐ+ 型半導体領域２２
（ソース、ドレイン）を形成し、周辺回路領域のｐ型ウ
エル１１にｎ型不純物、たとえばＡｓ（ヒ素）をイオン
打ち込みしてｎチャネル型ＭＩＳＦＥＴのｎ+ 型半導体
領域２３（ソース、ドレイン）を形成する。これによ
り、周辺回路領域にＬＤＤ（Lightly Doped Drain）構
造を備えたｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャ
ネル型ＭＩＳＦＥＴＱｎが形成される。
【００４５】次に、図８に示すように、半導体基板１上
に膜厚３００nm程度のＳＯＧ（SpinOn Glass ）膜２４
をスピン塗布した後、半導体基板１を８００℃、１分程
度熱処理してＳＯＧ膜２４をシンタリング（焼き締め）
する。また、ＳＯＧ膜２４の上部に膜厚６００nm程度の
シリコン酸化膜２５を堆積した後、このシリコン酸化膜
２５をＣＭＰ法で研磨してその表面を平坦化する。さら
に、シリコン酸化膜２５の上部に膜厚１００nm程度のシ
リコン酸化膜２６を堆積する。このシリコン酸化膜２６
は、ＣＭＰ法で研磨されたときに生じた前記シリコン酸
化膜２５の表面の微細な傷を補修するために堆積する。
シリコン酸化膜２５、２６は、たとえばオゾン（Ｏ3 ）
とテトラエトキシシラン（ＴＥＯＳ）とをソースガスに
用いたプラズマＣＶＤ法で堆積する。シリコン酸化膜２
６に代えてＰＳＧ（Phospho Silicate Glass）膜などを
堆積してもよい。
に膜厚３００nm程度のＳＯＧ（SpinOn Glass ）膜２４
をスピン塗布した後、半導体基板１を８００℃、１分程
度熱処理してＳＯＧ膜２４をシンタリング（焼き締め）
する。また、ＳＯＧ膜２４の上部に膜厚６００nm程度の
シリコン酸化膜２５を堆積した後、このシリコン酸化膜
２５をＣＭＰ法で研磨してその表面を平坦化する。さら
に、シリコン酸化膜２５の上部に膜厚１００nm程度のシ
リコン酸化膜２６を堆積する。このシリコン酸化膜２６
は、ＣＭＰ法で研磨されたときに生じた前記シリコン酸
化膜２５の表面の微細な傷を補修するために堆積する。
シリコン酸化膜２５、２６は、たとえばオゾン（Ｏ3 ）
とテトラエトキシシラン（ＴＥＯＳ）とをソースガスに
用いたプラズマＣＶＤ法で堆積する。シリコン酸化膜２
６に代えてＰＳＧ（Phospho Silicate Glass）膜などを
堆積してもよい。
【００４６】このように、本実施の形態では、ゲート電
極１４Ａ（ワード線ＷＬ）およびゲート電極１４Ｂ、１
４Ｃの上部にリフロー性が高いＳＯＧ膜２４を塗布し、
さらにその上部に堆積したシリコン酸化膜２５をＣＭＰ
法で平坦化する。これにより、ゲート電極１４Ａ（ワー
ド線ＷＬ）同士の微細な隙間のギャップフィル性が向上
すると共に、ゲート電極１４Ａ（ワード線ＷＬ）および
ゲート電極１４Ｂ、１４Ｃの上部の絶縁膜の平坦化を実
現することができる。
極１４Ａ（ワード線ＷＬ）およびゲート電極１４Ｂ、１
４Ｃの上部にリフロー性が高いＳＯＧ膜２４を塗布し、
さらにその上部に堆積したシリコン酸化膜２５をＣＭＰ
法で平坦化する。これにより、ゲート電極１４Ａ（ワー
ド線ＷＬ）同士の微細な隙間のギャップフィル性が向上
すると共に、ゲート電極１４Ａ（ワード線ＷＬ）および
ゲート電極１４Ｂ、１４Ｃの上部の絶縁膜の平坦化を実
現することができる。
【００４７】次に、図９に示すように、フォトレジスト
膜２７をマスクにしたドライエッチングでメモリセル選
択用ＭＩＳＦＥＴＱｓのｎ型半導体領域１９（ソース、
ドレイン）の上部のシリコン酸化膜２６、２５およびＳ
ＯＧ膜２４を除去する。このエッチングは、シリコン窒
化膜２０に対するシリコン酸化膜２６、２５およびＳＯ
Ｇ膜２４のエッチングレートが大きくなるような条件で
行い、ｎ型半導体領域１９や素子分離溝５の上部を覆っ
ているシリコン窒化膜２０が完全には除去されないよう
にする。続いて、上記フォトレジスト膜２７をマスクに
したドライエッチングでメモリセル選択用ＭＩＳＦＥＴ
Ｑｓのｎ型半導体領域１９（ソース、ドレイン）の上部
のシリコン窒化膜２０とゲート酸化膜１３とを除去する
ことにより、ｎ型半導体領域１９（ソース、ドレイン）
の一方の上部にコンタクトホール２８を形成し、他方の
上部にコンタクトホール２９を形成する。このエッチン
グは、シリコン酸化膜（ゲート酸化膜１３および素子分
離溝５内のシリコン酸化膜７）に対するシリコン窒化膜
１５のエッチングレートが大きくなるような条件で行
い、ｎ型半導体領域１９や素子分離溝５が深く削れない
ようにする。また、このエッチングは、シリコン窒化膜
２０が異方的にエッチングされるような条件で行い、ゲ
ート電極１４Ａ（ワード線ＷＬ）の側壁にシリコン窒化
膜２０が残るようにする。これにより、フォトリソグラ
フィの解像限界以下の微細な径を有するコンタクトホー
ル２８、２９がゲート電極１４Ａ（ワード線ＷＬ）に対
して自己整合で形成される。コンタクトホール２８、２
９をゲート電極１４Ａ（ワード線ＷＬ）に対して自己整
合で形成するには、あらかじめシリコン窒化膜２０を異
方性エッチングしてゲート電極１４Ａ（ワード線ＷＬ）
の側壁にサイドウォールスペーサを形成しておいてもよ
い。
膜２７をマスクにしたドライエッチングでメモリセル選
択用ＭＩＳＦＥＴＱｓのｎ型半導体領域１９（ソース、
ドレイン）の上部のシリコン酸化膜２６、２５およびＳ
ＯＧ膜２４を除去する。このエッチングは、シリコン窒
化膜２０に対するシリコン酸化膜２６、２５およびＳＯ
Ｇ膜２４のエッチングレートが大きくなるような条件で
行い、ｎ型半導体領域１９や素子分離溝５の上部を覆っ
ているシリコン窒化膜２０が完全には除去されないよう
にする。続いて、上記フォトレジスト膜２７をマスクに
したドライエッチングでメモリセル選択用ＭＩＳＦＥＴ
Ｑｓのｎ型半導体領域１９（ソース、ドレイン）の上部
のシリコン窒化膜２０とゲート酸化膜１３とを除去する
ことにより、ｎ型半導体領域１９（ソース、ドレイン）
の一方の上部にコンタクトホール２８を形成し、他方の
上部にコンタクトホール２９を形成する。このエッチン
グは、シリコン酸化膜（ゲート酸化膜１３および素子分
離溝５内のシリコン酸化膜７）に対するシリコン窒化膜
１５のエッチングレートが大きくなるような条件で行
い、ｎ型半導体領域１９や素子分離溝５が深く削れない
ようにする。また、このエッチングは、シリコン窒化膜
２０が異方的にエッチングされるような条件で行い、ゲ
ート電極１４Ａ（ワード線ＷＬ）の側壁にシリコン窒化
膜２０が残るようにする。これにより、フォトリソグラ
フィの解像限界以下の微細な径を有するコンタクトホー
ル２８、２９がゲート電極１４Ａ（ワード線ＷＬ）に対
して自己整合で形成される。コンタクトホール２８、２
９をゲート電極１４Ａ（ワード線ＷＬ）に対して自己整
合で形成するには、あらかじめシリコン窒化膜２０を異
方性エッチングしてゲート電極１４Ａ（ワード線ＷＬ）
の側壁にサイドウォールスペーサを形成しておいてもよ
い。
【００４８】なお、図９におけるシリコン酸化膜２６お
よびフォトレジスト膜２７の表面は、図１８に示すよう
な周辺回路領域におけるシリコン酸化膜２５表面に沿っ
て落ち込み（段差）形状を成している。図９はその形状
を省略している。
よびフォトレジスト膜２７の表面は、図１８に示すよう
な周辺回路領域におけるシリコン酸化膜２５表面に沿っ
て落ち込み（段差）形状を成している。図９はその形状
を省略している。
【００４９】次に、フォトレジスト膜２７を除去した
後、フッ酸＋フッ化アンモニウム混液などのエッチング
液を使って、コンタクトホール２８、２９の底部に露出
した基板表面のドライエッチング残渣やフォトレジスト
残渣などを除去する。その際、コンタクトホール２８、
２９の側壁に露出したＳＯＧ膜２４もエッチング液に曝
されるが、ＳＯＧ膜２４は、前述した８００℃程度のシ
ンタリングによってフッ酸系のエッチング液に対するエ
ッチングレートが低減されているので、このウェットエ
ッチング処理によってコンタクトホール２８、２９の側
壁が大きくアンダーカットされることはない。これによ
り、次の工程でコンタクトホール２８、２９の内部に埋
め込まれるプラグ同士のショートを確実に防止すること
ができる。
後、フッ酸＋フッ化アンモニウム混液などのエッチング
液を使って、コンタクトホール２８、２９の底部に露出
した基板表面のドライエッチング残渣やフォトレジスト
残渣などを除去する。その際、コンタクトホール２８、
２９の側壁に露出したＳＯＧ膜２４もエッチング液に曝
されるが、ＳＯＧ膜２４は、前述した８００℃程度のシ
ンタリングによってフッ酸系のエッチング液に対するエ
ッチングレートが低減されているので、このウェットエ
ッチング処理によってコンタクトホール２８、２９の側
壁が大きくアンダーカットされることはない。これによ
り、次の工程でコンタクトホール２８、２９の内部に埋
め込まれるプラグ同士のショートを確実に防止すること
ができる。
【００５０】次に、図１０に示すように、コンタクトホ
ール２８、２９の内部にプラグ３０を形成する。プラグ
３０は、シリコン酸化膜２６の上部にｎ型不純物（たと
えばＰ（リン））をドープした多結晶シリコン膜をＣＶ
Ｄ法で堆積した後、この多結晶シリコン膜をＣＭＰ法で
研磨してコンタクトホール２８、２９の内部に残すこと
により形成する。
ール２８、２９の内部にプラグ３０を形成する。プラグ
３０は、シリコン酸化膜２６の上部にｎ型不純物（たと
えばＰ（リン））をドープした多結晶シリコン膜をＣＶ
Ｄ法で堆積した後、この多結晶シリコン膜をＣＭＰ法で
研磨してコンタクトホール２８、２９の内部に残すこと
により形成する。
【００５１】次に、図１１に示すように、シリコン酸化
膜２６の上部に膜厚２００nm程度のシリコン酸化膜３１
を堆積した後、半導体基板１を８００℃程度で熱処理す
る。シリコン酸化膜３１は、たとえばオゾン（Ｏ3 ）と
テトラエトキシシラン（ＴＥＯＳ）とをソースガスに用
いたプラズマＣＶＤ法で堆積する。この熱処理によっ
て、プラグ３０を構成する多結晶シリコン膜中のｎ型不
純物がコンタクトホール２８、２９の底部からメモリセ
ル選択用ＭＩＳＦＥＴＱｓのｎ型半導体領域１９（ソー
ス、ドレイン）に拡散し、ｎ型半導体領域１９が低抵抗
化される。
膜２６の上部に膜厚２００nm程度のシリコン酸化膜３１
を堆積した後、半導体基板１を８００℃程度で熱処理す
る。シリコン酸化膜３１は、たとえばオゾン（Ｏ3 ）と
テトラエトキシシラン（ＴＥＯＳ）とをソースガスに用
いたプラズマＣＶＤ法で堆積する。この熱処理によっ
て、プラグ３０を構成する多結晶シリコン膜中のｎ型不
純物がコンタクトホール２８、２９の底部からメモリセ
ル選択用ＭＩＳＦＥＴＱｓのｎ型半導体領域１９（ソー
ス、ドレイン）に拡散し、ｎ型半導体領域１９が低抵抗
化される。
【００５２】次に、図１２に示すように、フォトレジス
ト膜３２をマスクにしたドライエッチングで前記コンタ
クトホール２８の上部のシリコン酸化膜３１を除去して
プラグ３０の表面を露出させる。次に、フォトレジスト
膜３２を除去した後、図１３に示すように、フォトレジ
スト膜３３をマスクにしたドライエッチングで周辺回路
領域のシリコン酸化膜３１、２６、２５、ＳＯＧ膜２４
およびゲート酸化膜１３を除去することにより、ｎチャ
ネル型ＭＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソー
ス、ドレイン）の上部にコンタクトホール３４、３５を
形成し、ｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体
領域２２（ソース、ドレイン）の上部にコンタクトホー
ル３６、３７を形成する。
ト膜３２をマスクにしたドライエッチングで前記コンタ
クトホール２８の上部のシリコン酸化膜３１を除去して
プラグ３０の表面を露出させる。次に、フォトレジスト
膜３２を除去した後、図１３に示すように、フォトレジ
スト膜３３をマスクにしたドライエッチングで周辺回路
領域のシリコン酸化膜３１、２６、２５、ＳＯＧ膜２４
およびゲート酸化膜１３を除去することにより、ｎチャ
ネル型ＭＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソー
ス、ドレイン）の上部にコンタクトホール３４、３５を
形成し、ｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体
領域２２（ソース、ドレイン）の上部にコンタクトホー
ル３６、３７を形成する。
【００５３】次に、フォトレジスト膜３３を除去した
後、図１４に示すように、シリコン酸化膜３１の上部に
ビット線ＢＬおよび周辺回路の第１層配線３８、３９を
形成する。ビット線ＢＬおよび第１層配線３８、３９を
形成するには、まずシリコン酸化膜３１の上部に膜厚５
０nm程度のＴｉ膜をスパッタリング法で堆積し、半導体
基板１を８００℃程度で熱処理する。次いで、Ｔｉ膜の
上部に膜厚５０nm程度のＴｉＮ膜をスパッタリング法で
堆積し、さらにその上部に膜厚１５０nm程度のＷ膜と膜
厚２００nm程度のシリコン窒化膜４０とをＣＶＤ法で堆
積した後、フォトレジスト膜４１をマスクにしてこれら
の膜をパターニングする。
後、図１４に示すように、シリコン酸化膜３１の上部に
ビット線ＢＬおよび周辺回路の第１層配線３８、３９を
形成する。ビット線ＢＬおよび第１層配線３８、３９を
形成するには、まずシリコン酸化膜３１の上部に膜厚５
０nm程度のＴｉ膜をスパッタリング法で堆積し、半導体
基板１を８００℃程度で熱処理する。次いで、Ｔｉ膜の
上部に膜厚５０nm程度のＴｉＮ膜をスパッタリング法で
堆積し、さらにその上部に膜厚１５０nm程度のＷ膜と膜
厚２００nm程度のシリコン窒化膜４０とをＣＶＤ法で堆
積した後、フォトレジスト膜４１をマスクにしてこれら
の膜をパターニングする。
【００５４】シリコン酸化膜３１の上部にＴｉ膜を堆積
した後、半導体基板１を８００℃程度で熱処理すること
により、Ｔｉ膜と下地Ｓｉとが反応し、ｎチャネル型Ｍ
ＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソース、ドレ
イン）の表面とｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型
半導体領域２２（ソース、ドレイン）の表面とプラグ３
０の表面とに低抵抗のＴｉＳｉ2 （チタンシリサイド）
層４２が形成される。これにより、ｎ+ 型半導体領域２
３、ｐ+ 型半導体領域２２およびプラグ３０に接続され
る配線（ビット線ＢＬ、第１層配線３８、３９）のコン
タクト抵抗を低減することができる。また、ビット線Ｂ
ＬをＷ膜／ＴｉＮ膜／Ｔｉ膜で構成することにより、そ
のシート抵抗を２Ω／□以下にまで低減できるので、情
報の読み出し速度および書き込み速度を向上させること
ができると共に、ビット線ＢＬと周辺回路の第１層配線
３８、３９とを一つの工程で同時に形成することができ
るので、ＤＲＡＭの製造工程を短縮することができる。
さらに、周辺回路の第１層配線（３８、３９）をビット
線ＢＬと同層の配線で構成した場合には、第１層配線を
メモリセルの上層のＡｌ配線で構成する場合に比べて周
辺回路のＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴＱ
ｎ、ｐチャネル型ＭＩＳＦＥＴＱｐ）と第１層配線とを
接続するコンタクトホール（３４〜３７）のアスペクト
比が低減されるため、第１層配線の接続信頼性が向上す
る。
した後、半導体基板１を８００℃程度で熱処理すること
により、Ｔｉ膜と下地Ｓｉとが反応し、ｎチャネル型Ｍ
ＩＳＦＥＴＱｎのｎ+ 型半導体領域２３（ソース、ドレ
イン）の表面とｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型
半導体領域２２（ソース、ドレイン）の表面とプラグ３
０の表面とに低抵抗のＴｉＳｉ2 （チタンシリサイド）
層４２が形成される。これにより、ｎ+ 型半導体領域２
３、ｐ+ 型半導体領域２２およびプラグ３０に接続され
る配線（ビット線ＢＬ、第１層配線３８、３９）のコン
タクト抵抗を低減することができる。また、ビット線Ｂ
ＬをＷ膜／ＴｉＮ膜／Ｔｉ膜で構成することにより、そ
のシート抵抗を２Ω／□以下にまで低減できるので、情
報の読み出し速度および書き込み速度を向上させること
ができると共に、ビット線ＢＬと周辺回路の第１層配線
３８、３９とを一つの工程で同時に形成することができ
るので、ＤＲＡＭの製造工程を短縮することができる。
さらに、周辺回路の第１層配線（３８、３９）をビット
線ＢＬと同層の配線で構成した場合には、第１層配線を
メモリセルの上層のＡｌ配線で構成する場合に比べて周
辺回路のＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴＱ
ｎ、ｐチャネル型ＭＩＳＦＥＴＱｐ）と第１層配線とを
接続するコンタクトホール（３４〜３７）のアスペクト
比が低減されるため、第１層配線の接続信頼性が向上す
る。
【００５５】ビット線ＢＬは、隣接するビット線ＢＬと
の間に形成される寄生容量をできるだけ低減して情報の
読み出し速度および書き込み速度を向上させるために、
その間隔がその幅よりも長くなるように形成する。ビッ
ト線ＢＬの間隔はたとえば０. ２４μｍ程度とし、その
幅はたとえば0.２２μｍ程度とする。
の間に形成される寄生容量をできるだけ低減して情報の
読み出し速度および書き込み速度を向上させるために、
その間隔がその幅よりも長くなるように形成する。ビッ
ト線ＢＬの間隔はたとえば０. ２４μｍ程度とし、その
幅はたとえば0.２２μｍ程度とする。
【００５６】なお、ＴｉＳｉ2 層４２は、熱処理による
劣化が生じる可能性があるが、その熱処理として後に説
明する情報蓄積用容量素子の容量絶縁膜の形成工程が考
えられる。しかしながら、後に説明するように、本実施
の形態においては容量絶縁膜の形成工程が低温化される
ため、ＴｉＳｉ2 層４２が熱処理により劣化し、接続抵
抗の上昇等の不具合を生じることはない。
劣化が生じる可能性があるが、その熱処理として後に説
明する情報蓄積用容量素子の容量絶縁膜の形成工程が考
えられる。しかしながら、後に説明するように、本実施
の形態においては容量絶縁膜の形成工程が低温化される
ため、ＴｉＳｉ2 層４２が熱処理により劣化し、接続抵
抗の上昇等の不具合を生じることはない。
【００５７】次に、フォトレジスト膜４１を除去した
後、図１５に示すように、ビット線ＢＬの側壁と第１層
配線３８、３９の側壁とにサイドウォールスペーサ４３
を形成する。サイドウォールスペーサ４３は、ビット線
ＢＬおよび第１層配線３８、３９の上部にＣＶＤ法でシ
リコン窒化膜を堆積した後、このシリコン窒化膜を異方
性エッチングして形成する。
後、図１５に示すように、ビット線ＢＬの側壁と第１層
配線３８、３９の側壁とにサイドウォールスペーサ４３
を形成する。サイドウォールスペーサ４３は、ビット線
ＢＬおよび第１層配線３８、３９の上部にＣＶＤ法でシ
リコン窒化膜を堆積した後、このシリコン窒化膜を異方
性エッチングして形成する。
【００５８】次に、図１６に示すように、ビット線ＢＬ
および第１層配線３８、３９の上部に膜厚３００nm程度
のＳＯＧ膜４４をスピン塗布する。次いで、半導体基板
１を８００℃、１分程度熱処理してＳＯＧ膜４４をシン
タリング（焼き締め）する。ＳＯＧ膜４４は、ＢＰＳＧ
膜に比べてリフロー性が高く、微細な配線間のギャップ
フィル性に優れているので、フォトリソグラフィの解像
限界程度まで微細化されたビット線ＢＬ同士の隙間を良
好に埋め込むことができる。また、ＳＯＧ膜４４は、Ｂ
ＰＳＧ膜で必要とされる高温、長時間の熱処理を行わな
くとも高いリフロー性が得られるため、ビット線ＢＬの
下層に形成されたメモリセル選択用ＭＩＳＦＥＴＱｓの
ソース、ドレインや周辺回路のＭＩＳＦＥＴ（ｎチャネ
ル型ＭＩＳＦＥＴＱｎ、ｐチャネル型ＭＩＳＦＥＴＱ
ｐ）のソース、ドレインに含まれる不純物の熱拡散を抑
制して浅接合化を図ることができる。さらに、ゲート電
極１４Ａ（ワード線ＷＬ）およびゲート電極１４Ｂ、１
４Ｃを構成するメタル（Ｗ膜）の劣化を抑制できるの
で、ＤＲＡＭのメモリセルおよび周辺回路を構成するＭ
ＩＳＦＥＴの高性能化を実現することができる。また、
ビット線ＢＬおよび第１層配線３８、３９を構成するＴ
ｉ膜、ＴｉＮ膜、Ｗ膜の劣化を抑制して配線抵抗の低減
を図ることができる。
および第１層配線３８、３９の上部に膜厚３００nm程度
のＳＯＧ膜４４をスピン塗布する。次いで、半導体基板
１を８００℃、１分程度熱処理してＳＯＧ膜４４をシン
タリング（焼き締め）する。ＳＯＧ膜４４は、ＢＰＳＧ
膜に比べてリフロー性が高く、微細な配線間のギャップ
フィル性に優れているので、フォトリソグラフィの解像
限界程度まで微細化されたビット線ＢＬ同士の隙間を良
好に埋め込むことができる。また、ＳＯＧ膜４４は、Ｂ
ＰＳＧ膜で必要とされる高温、長時間の熱処理を行わな
くとも高いリフロー性が得られるため、ビット線ＢＬの
下層に形成されたメモリセル選択用ＭＩＳＦＥＴＱｓの
ソース、ドレインや周辺回路のＭＩＳＦＥＴ（ｎチャネ
ル型ＭＩＳＦＥＴＱｎ、ｐチャネル型ＭＩＳＦＥＴＱ
ｐ）のソース、ドレインに含まれる不純物の熱拡散を抑
制して浅接合化を図ることができる。さらに、ゲート電
極１４Ａ（ワード線ＷＬ）およびゲート電極１４Ｂ、１
４Ｃを構成するメタル（Ｗ膜）の劣化を抑制できるの
で、ＤＲＡＭのメモリセルおよび周辺回路を構成するＭ
ＩＳＦＥＴの高性能化を実現することができる。また、
ビット線ＢＬおよび第１層配線３８、３９を構成するＴ
ｉ膜、ＴｉＮ膜、Ｗ膜の劣化を抑制して配線抵抗の低減
を図ることができる。
【００５９】次に、ＳＯＧ膜４４の上部に膜厚６００nm
程度のシリコン酸化膜４５を堆積した後、このシリコン
酸化膜４５をＣＭＰ法で研磨してその表面を平坦化す
る。シリコン酸化膜４５は、たとえばオゾン（Ｏ3 ）と
テトラエトキシシラン（ＴＥＯＳ）とをソースガスに用
いたプラズマＣＶＤ法で堆積する。
程度のシリコン酸化膜４５を堆積した後、このシリコン
酸化膜４５をＣＭＰ法で研磨してその表面を平坦化す
る。シリコン酸化膜４５は、たとえばオゾン（Ｏ3 ）と
テトラエトキシシラン（ＴＥＯＳ）とをソースガスに用
いたプラズマＣＶＤ法で堆積する。
【００６０】このように、本実施の形態では、ビット線
ＢＬおよび第１層配線３８、３９の上部に成膜直後でも
平坦性が良好なＳＯＧ膜４４を塗布し、さらにその上部
に堆積したシリコン酸化膜４５をＣＭＰ法で平坦化す
る。これにより、ビット線ＢＬ同士の微細な隙間のギャ
ップフィル性が向上すると共に、ビット線ＢＬおよび第
１層配線３８、３９の上部の絶縁膜の平坦化を実現する
ことができる。また、高温・長時間の熱処理を行わない
ため、メモリセルおよび周辺回路を構成するＭＩＳＦＥ
Ｔの特性劣化を防止して高性能化を実現することができ
ると共に、ビット線ＢＬおよび第１層配線３８、３９の
低抵抗化を図ることができる。
ＢＬおよび第１層配線３８、３９の上部に成膜直後でも
平坦性が良好なＳＯＧ膜４４を塗布し、さらにその上部
に堆積したシリコン酸化膜４５をＣＭＰ法で平坦化す
る。これにより、ビット線ＢＬ同士の微細な隙間のギャ
ップフィル性が向上すると共に、ビット線ＢＬおよび第
１層配線３８、３９の上部の絶縁膜の平坦化を実現する
ことができる。また、高温・長時間の熱処理を行わない
ため、メモリセルおよび周辺回路を構成するＭＩＳＦＥ
Ｔの特性劣化を防止して高性能化を実現することができ
ると共に、ビット線ＢＬおよび第１層配線３８、３９の
低抵抗化を図ることができる。
【００６１】次に、シリコン酸化膜４５の上部に膜厚１
００nm程度のシリコン酸化膜４６を堆積する。このシリ
コン酸化膜４６は、ＣＭＰ法で研磨されたときに生じた
前記シリコン酸化膜４５の表面の微細な傷を補修するた
めに堆積する。シリコン酸化膜４６は、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で堆積する。
００nm程度のシリコン酸化膜４６を堆積する。このシリ
コン酸化膜４６は、ＣＭＰ法で研磨されたときに生じた
前記シリコン酸化膜４５の表面の微細な傷を補修するた
めに堆積する。シリコン酸化膜４６は、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で堆積する。
【００６２】次に、図１７に示すように、フォトレジス
ト膜４７をマスクにしたドライエッチングでコンタクト
ホール２９の上部のシリコン酸化膜４６、４５、ＳＯＧ
膜４４およびシリコン酸化膜３１を除去してプラグ３０
の表面に達するスルーホール４８を形成する。このエッ
チングは、シリコン酸化膜４６、４５、３１およびＳＯ
Ｇ膜４４に対するシリコン窒化膜のエッチングレートが
小さくなるような条件で行い、スルーホール４８とビッ
ト線ＢＬの合わせずれが生じた場合でも、ビット線ＢＬ
の上部のシリコン窒化膜４０やサイドウォールスペーサ
４３が深く削れないようにする。これにより、スルーホ
ール４８がビット線ＢＬに対して自己整合で形成され
る。
ト膜４７をマスクにしたドライエッチングでコンタクト
ホール２９の上部のシリコン酸化膜４６、４５、ＳＯＧ
膜４４およびシリコン酸化膜３１を除去してプラグ３０
の表面に達するスルーホール４８を形成する。このエッ
チングは、シリコン酸化膜４６、４５、３１およびＳＯ
Ｇ膜４４に対するシリコン窒化膜のエッチングレートが
小さくなるような条件で行い、スルーホール４８とビッ
ト線ＢＬの合わせずれが生じた場合でも、ビット線ＢＬ
の上部のシリコン窒化膜４０やサイドウォールスペーサ
４３が深く削れないようにする。これにより、スルーホ
ール４８がビット線ＢＬに対して自己整合で形成され
る。
【００６３】次に、フォトレジスト膜４７を除去した
後、フッ酸＋フッ化アンモニウム混液などのエッチング
液を使って、スルーホール４８の底部に露出したプラグ
３０の表面のドライエッチング残渣やフォトレジスト残
渣などを除去する。その際、スルーホール４８の側壁に
露出したＳＯＧ膜４４もエッチング液に曝されるが、Ｓ
ＯＧ膜４４は、前記８００℃程度のシンタリングによっ
てフッ酸系のエッチング液に対するエッチングレートが
低減されているので、このウェットエッチング処理によ
ってスルーホール４８の側壁が大きくアンダーカットさ
れることはない。これにより、次の工程でスルーホール
４８の内部に埋め込まれるプラグとビット線ＢＬとのシ
ョートを確実に防止することができる。また、プラグと
ビット線ＢＬとを十分に離間させることができるので、
ビット線ＢＬの寄生容量の増加を抑制することができ
る。
後、フッ酸＋フッ化アンモニウム混液などのエッチング
液を使って、スルーホール４８の底部に露出したプラグ
３０の表面のドライエッチング残渣やフォトレジスト残
渣などを除去する。その際、スルーホール４８の側壁に
露出したＳＯＧ膜４４もエッチング液に曝されるが、Ｓ
ＯＧ膜４４は、前記８００℃程度のシンタリングによっ
てフッ酸系のエッチング液に対するエッチングレートが
低減されているので、このウェットエッチング処理によ
ってスルーホール４８の側壁が大きくアンダーカットさ
れることはない。これにより、次の工程でスルーホール
４８の内部に埋め込まれるプラグとビット線ＢＬとのシ
ョートを確実に防止することができる。また、プラグと
ビット線ＢＬとを十分に離間させることができるので、
ビット線ＢＬの寄生容量の増加を抑制することができ
る。
【００６４】次に、図１８に示すように、スルーホール
４８の内部にプラグ４９を形成する。プラグ４９は、た
とえば多結晶シリコン膜からなる。プラグ４９は、シリ
コン酸化膜４６の上部に、たとえばＣＶＤ法により多結
晶シリコン膜を堆積し、これをエッチバックしてスルー
ホール４８の内部に残すことにより形成する。エッチバ
ックに代えてＣＭＰ法により多結晶シリコン膜を研磨し
てもよい。
４８の内部にプラグ４９を形成する。プラグ４９は、た
とえば多結晶シリコン膜からなる。プラグ４９は、シリ
コン酸化膜４６の上部に、たとえばＣＶＤ法により多結
晶シリコン膜を堆積し、これをエッチバックしてスルー
ホール４８の内部に残すことにより形成する。エッチバ
ックに代えてＣＭＰ法により多結晶シリコン膜を研磨し
てもよい。
【００６５】次に、図１９に示すように、シリコン窒化
膜５０および絶縁膜５１を形成し、プラグ４９が露出す
るように絶縁膜５１およびシリコン窒化膜５０に溝５２
を形成する。シリコン窒化膜５０は、たとえばＣＶＤ法
により形成する。絶縁膜５１は、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で形成する。また、溝
５２はフォトレジスト膜をマスクとしたエッチングによ
り加工する。
膜５０および絶縁膜５１を形成し、プラグ４９が露出す
るように絶縁膜５１およびシリコン窒化膜５０に溝５２
を形成する。シリコン窒化膜５０は、たとえばＣＶＤ法
により形成する。絶縁膜５１は、たとえばオゾン
（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）とをソー
スガスに用いたプラズマＣＶＤ法で形成する。また、溝
５２はフォトレジスト膜をマスクとしたエッチングによ
り加工する。
【００６６】次に、図２０に示すように、溝５２の内部
を含む絶縁膜５１の表面に多結晶シリコン膜を堆積し、
さらに半導体基板１の全面に絶縁膜５３を堆積する。絶
縁膜５３は、溝５２への埋め込み性を考慮してＳＯＧ膜
とすることが好ましい。その後、溝５２の内部にのみ多
結晶シリコン膜が残るように、絶縁膜５３および多結晶
シリコン膜を除去する。このようにして多結晶シリコン
膜からなる下部電極５４を形成する。絶縁膜５３および
多結晶シリコン膜の除去にはエッチバック法あるいはＣ
ＭＰ法を用いることができる。
を含む絶縁膜５１の表面に多結晶シリコン膜を堆積し、
さらに半導体基板１の全面に絶縁膜５３を堆積する。絶
縁膜５３は、溝５２への埋め込み性を考慮してＳＯＧ膜
とすることが好ましい。その後、溝５２の内部にのみ多
結晶シリコン膜が残るように、絶縁膜５３および多結晶
シリコン膜を除去する。このようにして多結晶シリコン
膜からなる下部電極５４を形成する。絶縁膜５３および
多結晶シリコン膜の除去にはエッチバック法あるいはＣ
ＭＰ法を用いることができる。
【００６７】次に、図２１に示すように、絶縁膜５１お
よび絶縁膜５３をウエットエッチングで除去し、下部電
極５４を露出する。シリコン窒化膜５０は、このウエッ
トエッチングのストッパ膜として機能させる。なお、こ
の段階で、周辺回路領域の絶縁膜５１を残存させてもよ
い。この場合、周辺回路領域とメモリセル領域との標高
差を緩和して、フォトリソグラフィのマージンの向上お
よび上層に形成される配線の断線等を防止することがで
きる。
よび絶縁膜５３をウエットエッチングで除去し、下部電
極５４を露出する。シリコン窒化膜５０は、このウエッ
トエッチングのストッパ膜として機能させる。なお、こ
の段階で、周辺回路領域の絶縁膜５１を残存させてもよ
い。この場合、周辺回路領域とメモリセル領域との標高
差を緩和して、フォトリソグラフィのマージンの向上お
よび上層に形成される配線の断線等を防止することがで
きる。
【００６８】次に、図２２に示すように、下部電極５４
の表面にシリコン窒化膜５５を形成する。シリコン窒化
膜５５は、たとえば、アンモニア（ＮＨ3 ）雰囲気、７
５０℃、３ｍｉｎの条件での熱処理を施すことにより形
成する。この場合、シリコン窒化膜５５の膜厚は、約1.
５〜２ｎｍとなる。このようにシリコン窒化膜５５を形
成することにより、後に説明する酸化タンタル膜の結晶
化処理の際の下部電極５４の酸化を防止して、誘電率の
低いシリコン酸化膜の形成を抑制し、情報蓄積用容量素
子Ｃの蓄積容量の減少を防止できる。
の表面にシリコン窒化膜５５を形成する。シリコン窒化
膜５５は、たとえば、アンモニア（ＮＨ3 ）雰囲気、７
５０℃、３ｍｉｎの条件での熱処理を施すことにより形
成する。この場合、シリコン窒化膜５５の膜厚は、約1.
５〜２ｎｍとなる。このようにシリコン窒化膜５５を形
成することにより、後に説明する酸化タンタル膜の結晶
化処理の際の下部電極５４の酸化を防止して、誘電率の
低いシリコン酸化膜の形成を抑制し、情報蓄積用容量素
子Ｃの蓄積容量の減少を防止できる。
【００６９】次に、図２３および図２４に示すように、
半導体基板１の全面に膜厚１０ｎｍ程度の酸化タンタル
膜５６を堆積する。図２４は、図２３におけるＢ部を拡
大した断面図である。酸化タンタル膜５６の堆積は、た
とえばペンタエトキシタンタル（Ｔａ（Ｃ2 Ｈ
5 Ｏ）5 ）を含むガスを原料ガスとし、４５０℃〜５０
０℃の減圧状態（たとえば４００ｍＴｏｒｒ）における
熱ＣＶＤ法により形成できる。
半導体基板１の全面に膜厚１０ｎｍ程度の酸化タンタル
膜５６を堆積する。図２４は、図２３におけるＢ部を拡
大した断面図である。酸化タンタル膜５６の堆積は、た
とえばペンタエトキシタンタル（Ｔａ（Ｃ2 Ｈ
5 Ｏ）5 ）を含むガスを原料ガスとし、４５０℃〜５０
０℃の減圧状態（たとえば４００ｍＴｏｒｒ）における
熱ＣＶＤ法により形成できる。
【００７０】このように、酸化タンタル膜５６を熱ＣＶ
Ｄ法により堆積することにより、ステップカバレッジに
優れた酸化タンタル膜５６とすることができる。また、
前記ＣＶＤ法を４５０℃〜５００℃という比較的高い温
度で行うため、酸化タンタル膜５６中の不純物たとえば
炭素化合物の量を少なくすることができ、次に説明する
酸化タンタル膜５６の結晶化温度を比較的低くできる。
なお、この段階で形成された酸化タンタル膜５６は、ア
モルファス薄膜である。また、酸化タンタル膜５６の形
成には、Ｔａ（Ｃ2 Ｈ5 ）5 等のペンタアルキルタンタ
ルガスと酸素との混合ガスを原料ガスに用いてもよい。
Ｄ法により堆積することにより、ステップカバレッジに
優れた酸化タンタル膜５６とすることができる。また、
前記ＣＶＤ法を４５０℃〜５００℃という比較的高い温
度で行うため、酸化タンタル膜５６中の不純物たとえば
炭素化合物の量を少なくすることができ、次に説明する
酸化タンタル膜５６の結晶化温度を比較的低くできる。
なお、この段階で形成された酸化タンタル膜５６は、ア
モルファス薄膜である。また、酸化タンタル膜５６の形
成には、Ｔａ（Ｃ2 Ｈ5 ）5 等のペンタアルキルタンタ
ルガスと酸素との混合ガスを原料ガスに用いてもよい。
【００７１】次に、図２５に示すように、酸化タンタル
膜５６に熱処理を施し、多結晶酸化タンタル膜５７を形
成する。酸化タンタル膜５６の熱処理は、たとえば、一
酸化二窒素（Ｎ2 Ｏ）雰囲気における処理温度が７５０
℃の条件で行うことができる。このように酸化雰囲気に
おける熱処理で酸化タンタル膜５６を結晶化するため、
結晶化された多結晶酸化タンタル膜５７には十分な酸素
が供給され、酸素欠陥の少ない良質な絶縁膜が形成され
る。また、酸化タンタル膜５６を結晶化するため、誘電
率を高くすることができ、トンネル電流の流れない膜厚
（たとえば１０ｎｍ）を形成しても、シリコン酸化膜に
換算した膜厚は十分に薄く、大きな蓄積電荷量を得るこ
とができる。
膜５６に熱処理を施し、多結晶酸化タンタル膜５７を形
成する。酸化タンタル膜５６の熱処理は、たとえば、一
酸化二窒素（Ｎ2 Ｏ）雰囲気における処理温度が７５０
℃の条件で行うことができる。このように酸化雰囲気に
おける熱処理で酸化タンタル膜５６を結晶化するため、
結晶化された多結晶酸化タンタル膜５７には十分な酸素
が供給され、酸素欠陥の少ない良質な絶縁膜が形成され
る。また、酸化タンタル膜５６を結晶化するため、誘電
率を高くすることができ、トンネル電流の流れない膜厚
（たとえば１０ｎｍ）を形成しても、シリコン酸化膜に
換算した膜厚は十分に薄く、大きな蓄積電荷量を得るこ
とができる。
【００７２】なお、この熱処理によりシリコン窒化膜５
５が酸化されてシリコン酸窒化膜５８になる。また、結
晶化により発生した結晶粒界５９に沿ってシリコン酸窒
化膜５８が成長し、リーク電流の原因になることは既に
述べた。
５が酸化されてシリコン酸窒化膜５８になる。また、結
晶化により発生した結晶粒界５９に沿ってシリコン酸窒
化膜５８が成長し、リーク電流の原因になることは既に
述べた。
【００７３】次に、図２６および図２７に示すように、
シリコン酸化膜６０を多結晶酸化タンタル膜５７上に形
成する。図２７は、図２６におけるＢ部を拡大した断面
図である。シリコン酸化膜６０は、シラン（ＳｉＨ4 ）
ガスと一酸化二窒素（Ｎ2 Ｏ）ガスを原料ガスとするＣ
ＶＤ法により形成できる。ＣＶＤの処理温度は、たとえ
ば６５０℃である。これにより約ｌｎｍの膜厚のシリコ
ン酸化膜６０が形成される。このようにして、シリコン
酸窒化膜５８、多結晶酸化タンタル膜５７およびシリコ
ン酸化膜６０の３層からなる積層された容量絶縁膜が形
成される。本実施の形態の容量絶縁膜は、前記の通り３
層積層されいるため、結晶粒界５９が形成されてもリー
ク電流を低減し、ＤＲＡＭの信頼性を向上できる。
シリコン酸化膜６０を多結晶酸化タンタル膜５７上に形
成する。図２７は、図２６におけるＢ部を拡大した断面
図である。シリコン酸化膜６０は、シラン（ＳｉＨ4 ）
ガスと一酸化二窒素（Ｎ2 Ｏ）ガスを原料ガスとするＣ
ＶＤ法により形成できる。ＣＶＤの処理温度は、たとえ
ば６５０℃である。これにより約ｌｎｍの膜厚のシリコ
ン酸化膜６０が形成される。このようにして、シリコン
酸窒化膜５８、多結晶酸化タンタル膜５７およびシリコ
ン酸化膜６０の３層からなる積層された容量絶縁膜が形
成される。本実施の形態の容量絶縁膜は、前記の通り３
層積層されいるため、結晶粒界５９が形成されてもリー
ク電流を低減し、ＤＲＡＭの信頼性を向上できる。
【００７４】なお、ここでは、シランガスを用いたシリ
コン酸化膜６０の形成について説明したが、メチルシラ
ン（ＳｉＣＨ4 ）等の有機シランガスを用いてもよく、
また、ジシラン（Ｓｉ2 Ｈ6 ）、トリシラン（Ｓｉ3 Ｈ
8 ）等を用いてもよい。この場合シリコン酸化膜の成膜
温度を低減することができる。また、本実施の形態で
は、シランガスと反応させる酸化ガスとして一酸化二窒
素を例示している。この場合、シランガスとの急激な発
熱反応を抑制して粉状のシリコン酸化物の発生を抑制
し、良質なシリコン酸化膜６０を形成することが可能と
なる。酸化性ガスは一酸化一窒素（ＮＯ）であってもよ
い。
コン酸化膜６０の形成について説明したが、メチルシラ
ン（ＳｉＣＨ4 ）等の有機シランガスを用いてもよく、
また、ジシラン（Ｓｉ2 Ｈ6 ）、トリシラン（Ｓｉ3 Ｈ
8 ）等を用いてもよい。この場合シリコン酸化膜の成膜
温度を低減することができる。また、本実施の形態で
は、シランガスと反応させる酸化ガスとして一酸化二窒
素を例示している。この場合、シランガスとの急激な発
熱反応を抑制して粉状のシリコン酸化物の発生を抑制
し、良質なシリコン酸化膜６０を形成することが可能と
なる。酸化性ガスは一酸化一窒素（ＮＯ）であってもよ
い。
【００７５】また、ここではシリコン酸化膜６０を例示
しているが、シリコン酸化膜６０に代えてシリコン窒化
膜を形成してもよい。この場合より誘電率の高いシリコ
ン窒化膜を用いて、リーク電流を低減し、かつ、容量値
の低下を抑えて蓄積電荷量の増加を図れる。シリコン酸
化膜の形成には、前記したシラン（ＳｉＨ4 ）ガスまた
は有機シランガスと窒化ガス、たとえばアンモニアとを
原料としたＣＶＤ法を用いることができる。
しているが、シリコン酸化膜６０に代えてシリコン窒化
膜を形成してもよい。この場合より誘電率の高いシリコ
ン窒化膜を用いて、リーク電流を低減し、かつ、容量値
の低下を抑えて蓄積電荷量の増加を図れる。シリコン酸
化膜の形成には、前記したシラン（ＳｉＨ4 ）ガスまた
は有機シランガスと窒化ガス、たとえばアンモニアとを
原料としたＣＶＤ法を用いることができる。
【００７６】次に、多結晶酸化タンタル膜５７上に窒化
チタン膜を堆積し、図２８に示すように前記窒化チタン
膜上にフォトレジスト膜６１を形成し、このフォトレジ
スト膜６１をマスクとして前記窒化チタン膜、多結晶酸
化タンタル膜５７およびシリコン酸化膜６０をエッチン
グする。これによりシリコン酸窒化膜５８、多結晶酸化
タンタル膜５７およびシリコン酸化膜６０からなる容量
絶縁膜６２と上部電極６３とを形成する。窒化チタン膜
の堆積にはたとえばＣＶＤ法を用いることができる。こ
のようにして多結晶酸化タンタル膜からなる下部電極５
４、３層構成の容量絶縁膜６２および窒化チタンからな
る上部電極６３で構成される情報蓄積用容量素子Ｃを形
成する。これにより、メモリセル選択用ＭＩＳＦＥＴＱ
ｓとこれに直列に接続された情報蓄積用容量素子Ｃとで
構成されるＤＲＡＭのメモリセルが完成する。
チタン膜を堆積し、図２８に示すように前記窒化チタン
膜上にフォトレジスト膜６１を形成し、このフォトレジ
スト膜６１をマスクとして前記窒化チタン膜、多結晶酸
化タンタル膜５７およびシリコン酸化膜６０をエッチン
グする。これによりシリコン酸窒化膜５８、多結晶酸化
タンタル膜５７およびシリコン酸化膜６０からなる容量
絶縁膜６２と上部電極６３とを形成する。窒化チタン膜
の堆積にはたとえばＣＶＤ法を用いることができる。こ
のようにして多結晶酸化タンタル膜からなる下部電極５
４、３層構成の容量絶縁膜６２および窒化チタンからな
る上部電極６３で構成される情報蓄積用容量素子Ｃを形
成する。これにより、メモリセル選択用ＭＩＳＦＥＴＱ
ｓとこれに直列に接続された情報蓄積用容量素子Ｃとで
構成されるＤＲＡＭのメモリセルが完成する。
【００７７】なお、上部電極６３を構成する材料として
は、窒化チタン膜に代えて、酸化ルテニウム膜、ルテニ
ウム膜、あるいはタングステン膜を用いることができ
る。
は、窒化チタン膜に代えて、酸化ルテニウム膜、ルテニ
ウム膜、あるいはタングステン膜を用いることができ
る。
【００７８】次に、フォトレジスト膜６１を除去した
後、図２９に示すように、情報蓄積用容量素子Ｃの上部
に膜厚４０nm程度のシリコン酸化膜６４を堆積する。シ
リコン酸化膜６４は、たとえばオゾン（Ｏ3 ）とテトラ
エトキシシラン（ＴＥＯＳ）とをソースガスに用いたプ
ラズマＣＶＤ法で堆積する。さらにＳＯＧ膜６５を塗布
してメモリセルの形成された領域を平坦化すると同時
に、周辺回路領域との段差を緩和する。本実施の形態の
ＤＲＡＭでは、容量絶縁膜６２に誘電率の高い多結晶酸
化タンタル膜を用いるため、下部電極５４の高さを特に
高く形成する必要はない。このため、ＳＯＧ膜６５のみ
でメモリセル領域と周辺回路領域との段差を緩和するこ
とが可能である。この結果、前記段差を解消するための
複雑な工程を採用することなく、プロセスを単純化する
ことができる。
後、図２９に示すように、情報蓄積用容量素子Ｃの上部
に膜厚４０nm程度のシリコン酸化膜６４を堆積する。シ
リコン酸化膜６４は、たとえばオゾン（Ｏ3 ）とテトラ
エトキシシラン（ＴＥＯＳ）とをソースガスに用いたプ
ラズマＣＶＤ法で堆積する。さらにＳＯＧ膜６５を塗布
してメモリセルの形成された領域を平坦化すると同時
に、周辺回路領域との段差を緩和する。本実施の形態の
ＤＲＡＭでは、容量絶縁膜６２に誘電率の高い多結晶酸
化タンタル膜を用いるため、下部電極５４の高さを特に
高く形成する必要はない。このため、ＳＯＧ膜６５のみ
でメモリセル領域と周辺回路領域との段差を緩和するこ
とが可能である。この結果、前記段差を解消するための
複雑な工程を採用することなく、プロセスを単純化する
ことができる。
【００７９】次に、図３０に示すように、フォトレジス
ト膜をマスクにしたドライエッチングで周辺回路の第１
層配線３８の上部のＳＯＧ膜６５、シリコン酸化膜６
４、シリコン窒化膜５０、シリコン酸化膜４６、シリコ
ン酸化膜４５、ＳＯＧ膜４４およびシリコン窒化膜４０
を除去することにより、スルーホール６６を形成する。
また、同様に上部電極６３の上部のＳＯＧ膜６５、シリ
コン酸化膜６４を除去することにより、スルーホール６
７を形成する。その後、スルーホール６６、６７の内部
にプラグ６８を形成し、続いてＳＯＧ膜６５の上部に第
２層配線６９を形成する。プラグ６８は、ＳＯＧ膜６５
の上部にスパッタリング法で膜厚１００ｎｍ程度のＴｉ
Ｎ膜を堆積し、さらにその上部にＣＶＤ法で膜厚５００
ｎｍ程度のＷ膜を堆積した後、これらの膜をエッチバッ
クしてスルーホール６６、６７の内部に残すことにより
形成する。第２層配線６９は、ＳＯＧ膜６５の上部にス
パッタリング法で膜厚５０ｎｍ程度のＴｉＮ膜、膜厚５
００ｎｍ程度のＡｌ（アルミニウム）膜、膜厚５０ｎｍ
程度のＴｉ膜を堆積した後、フォトレジスト膜をマスク
にしたドライエッチングでこれらの膜をパターニングし
て形成する。
ト膜をマスクにしたドライエッチングで周辺回路の第１
層配線３８の上部のＳＯＧ膜６５、シリコン酸化膜６
４、シリコン窒化膜５０、シリコン酸化膜４６、シリコ
ン酸化膜４５、ＳＯＧ膜４４およびシリコン窒化膜４０
を除去することにより、スルーホール６６を形成する。
また、同様に上部電極６３の上部のＳＯＧ膜６５、シリ
コン酸化膜６４を除去することにより、スルーホール６
７を形成する。その後、スルーホール６６、６７の内部
にプラグ６８を形成し、続いてＳＯＧ膜６５の上部に第
２層配線６９を形成する。プラグ６８は、ＳＯＧ膜６５
の上部にスパッタリング法で膜厚１００ｎｍ程度のＴｉ
Ｎ膜を堆積し、さらにその上部にＣＶＤ法で膜厚５００
ｎｍ程度のＷ膜を堆積した後、これらの膜をエッチバッ
クしてスルーホール６６、６７の内部に残すことにより
形成する。第２層配線６９は、ＳＯＧ膜６５の上部にス
パッタリング法で膜厚５０ｎｍ程度のＴｉＮ膜、膜厚５
００ｎｍ程度のＡｌ（アルミニウム）膜、膜厚５０ｎｍ
程度のＴｉ膜を堆積した後、フォトレジスト膜をマスク
にしたドライエッチングでこれらの膜をパターニングし
て形成する。
【００８０】その後、層間絶縁膜を介して第３層配線を
形成し、その上部にシリコン酸化膜とシリコン窒化膜と
で構成されたパッシベーション膜を堆積するが、その図
示は省略する。以上の工程により、本実施の形態のＤＲ
ＡＭが略完成する。
形成し、その上部にシリコン酸化膜とシリコン窒化膜と
で構成されたパッシベーション膜を堆積するが、その図
示は省略する。以上の工程により、本実施の形態のＤＲ
ＡＭが略完成する。
【００８１】なお、第３層配線およびそれに接続するプ
ラグは第２層配線の場合と同様に形成することができ、
層間絶縁膜は、たとえば膜厚３００ｎｍ程度のシリコン
酸化膜、膜厚４００ｎｍ程度のＳＯＧ膜および膜厚３０
０ｎｍ程度のシリコン酸化膜で構成できる。シリコン酸
化膜は、たとえばオゾン（Ｏ3 ）とテトラエトキシシラ
ン（ＴＥＯＳ）とをソースガスに用いたプラズマＣＶＤ
法で堆積できる。
ラグは第２層配線の場合と同様に形成することができ、
層間絶縁膜は、たとえば膜厚３００ｎｍ程度のシリコン
酸化膜、膜厚４００ｎｍ程度のＳＯＧ膜および膜厚３０
０ｎｍ程度のシリコン酸化膜で構成できる。シリコン酸
化膜は、たとえばオゾン（Ｏ3 ）とテトラエトキシシラ
ン（ＴＥＯＳ）とをソースガスに用いたプラズマＣＶＤ
法で堆積できる。
【００８２】本実施の形態によれば、容量絶縁膜６２
が、シリコン酸窒化膜５８、多結晶酸化タンタル膜５７
およびシリコン酸化膜６０の３層からなる積層絶縁膜に
よって構成されるため、上部および下部電極間のリーク
電流を低減できる。この様子を図３１に示す。図３１
は、上部および下部電極間の電圧−電流密度特性を示
し、（ａ）の曲線は本実施の形態のシリコン酸化膜６０
を形成しない場合の電圧一電流密度特性であり、（ｂ）
は本実施の形態の場合の電圧一電流密度特性である。図
に明らかなとおり、本実施の形態により、容量絶縁膜６
２のリーク電流を抑えることできる。特にアノード側の
リーク電流を低減でき、信頼性あるＤＲＡＭを得ること
ができる。
が、シリコン酸窒化膜５８、多結晶酸化タンタル膜５７
およびシリコン酸化膜６０の３層からなる積層絶縁膜に
よって構成されるため、上部および下部電極間のリーク
電流を低減できる。この様子を図３１に示す。図３１
は、上部および下部電極間の電圧−電流密度特性を示
し、（ａ）の曲線は本実施の形態のシリコン酸化膜６０
を形成しない場合の電圧一電流密度特性であり、（ｂ）
は本実施の形態の場合の電圧一電流密度特性である。図
に明らかなとおり、本実施の形態により、容量絶縁膜６
２のリーク電流を抑えることできる。特にアノード側の
リーク電流を低減でき、信頼性あるＤＲＡＭを得ること
ができる。
【００８３】（実施の形態２）図３２〜図３４は、実施
の形態２のＤＲＡＭの製造方法を工程順に示した断面図
である。
の形態２のＤＲＡＭの製造方法を工程順に示した断面図
である。
【００８４】本実施の形態の製造方法の一部は、実施の
形態１の製造方法における図２４までの工程と同様であ
る。従って、同様な部分については説明を省略する。
形態１の製造方法における図２４までの工程と同様であ
る。従って、同様な部分については説明を省略する。
【００８５】実施の形態１における図２４に示すように
アモルファス状態の酸化タンタル膜５６を実施の形態１
と同様に形成した後、図３２に示すように、たとえば一
酸化二窒素（Ｎ2 Ｏ）雰囲気、６００℃の熱処理を酸化
タンタル膜５６に施し、一部結晶化された酸化タンタル
膜７０を形成する。酸化タンタル膜７０は、その一部が
結晶化されているため、一部にアモルファス状態の酸化
タンタルを含む。
アモルファス状態の酸化タンタル膜５６を実施の形態１
と同様に形成した後、図３２に示すように、たとえば一
酸化二窒素（Ｎ2 Ｏ）雰囲気、６００℃の熱処理を酸化
タンタル膜５６に施し、一部結晶化された酸化タンタル
膜７０を形成する。酸化タンタル膜７０は、その一部が
結晶化されているため、一部にアモルファス状態の酸化
タンタルを含む。
【００８６】前記熱処理が一酸化二窒素（Ｎ2 Ｏ）雰囲
気で行われるため、酸化タンタル膜７０には十分な酸素
が供給されており、後に説明する結晶化の熱処理の際に
も酸素は十分な量が供給されることとなる。これにより
酸素欠陥の少ない良質な多結晶酸化タンタル膜が形成で
きる。
気で行われるため、酸化タンタル膜７０には十分な酸素
が供給されており、後に説明する結晶化の熱処理の際に
も酸素は十分な量が供給されることとなる。これにより
酸素欠陥の少ない良質な多結晶酸化タンタル膜が形成で
きる。
【００８７】また、前記熱処理が一酸化二窒素（Ｎ
2 Ｏ）雰囲気で行われるため、実施の形態１と同様に、
シリコン窒化膜５５が酸化されてシリコン酸窒化膜５８
が形成される。このシリコン窒化膜５５の酸化防止効果
は、実施の形態１と同様に得られる。
2 Ｏ）雰囲気で行われるため、実施の形態１と同様に、
シリコン窒化膜５５が酸化されてシリコン酸窒化膜５８
が形成される。このシリコン窒化膜５５の酸化防止効果
は、実施の形態１と同様に得られる。
【００８８】次に、図３３に示すように、酸化タンタル
膜７０上にシリコン酸化膜７１を形成する。シリコン酸
化膜の膜厚はたとえば約１ｎｍとする。また、シリコン
酸化膜７１は、前記酸化処理に続いて連続的に処理され
る。すなわち、前記酸化処理が施された処理室と同一の
処理室を反応室とする場合、あるいは、前記酸化処理が
施された処理室とロードロック室で接続された他の反応
室で処理される場合等、減圧状態を破壊することなくシ
リコン酸化膜７１が形成される。このように、酸化タン
タル膜７０を形成する熱処理に続き、同一装置内で連続
的にシリコン酸化膜７１を形成するため、酸化タンタル
膜７０とシリコン酸化膜７１との界面は極めて清浄に保
たれる。この結果、次に説明する酸化タンタル膜７０の
結晶化の処理の際に不純物の影響を排除でき、異常な結
晶の成長を抑えて、良質な多結晶酸化タンタル膜を形成
できる。
膜７０上にシリコン酸化膜７１を形成する。シリコン酸
化膜の膜厚はたとえば約１ｎｍとする。また、シリコン
酸化膜７１は、前記酸化処理に続いて連続的に処理され
る。すなわち、前記酸化処理が施された処理室と同一の
処理室を反応室とする場合、あるいは、前記酸化処理が
施された処理室とロードロック室で接続された他の反応
室で処理される場合等、減圧状態を破壊することなくシ
リコン酸化膜７１が形成される。このように、酸化タン
タル膜７０を形成する熱処理に続き、同一装置内で連続
的にシリコン酸化膜７１を形成するため、酸化タンタル
膜７０とシリコン酸化膜７１との界面は極めて清浄に保
たれる。この結果、次に説明する酸化タンタル膜７０の
結晶化の処理の際に不純物の影響を排除でき、異常な結
晶の成長を抑えて、良質な多結晶酸化タンタル膜を形成
できる。
【００８９】シリコン酸化膜７１の堆積は、たとえば、
ＴＥＯＳガスおよび一酸化二窒素（Ｎ2 Ｏ）を用いたＣ
ＶＤ法により行える。この結果、ステップカバレッジに
優れたシリコン酸化膜７１を形成できる。なお、シリコ
ン酸化膜７１は実施の形態１と同様にシランガスと一酸
化二窒素（Ｎ2 Ｏ）を用いて形成してもよい。
ＴＥＯＳガスおよび一酸化二窒素（Ｎ2 Ｏ）を用いたＣ
ＶＤ法により行える。この結果、ステップカバレッジに
優れたシリコン酸化膜７１を形成できる。なお、シリコ
ン酸化膜７１は実施の形態１と同様にシランガスと一酸
化二窒素（Ｎ2 Ｏ）を用いて形成してもよい。
【００９０】次に、図３４に示すように、シリコン酸化
膜７１をその表面に有する状態で酸化タンタル膜７０に
熱処理が施される。この熱処理により酸化タンタル膜７
０は、多結晶酸化タンタル膜７２となり、結晶化が促進
されてほぼ全域が結晶化される。熱処理は、たとえば酸
素雰囲気中、７５０℃の条件で行われる。
膜７１をその表面に有する状態で酸化タンタル膜７０に
熱処理が施される。この熱処理により酸化タンタル膜７
０は、多結晶酸化タンタル膜７２となり、結晶化が促進
されてほぼ全域が結晶化される。熱処理は、たとえば酸
素雰囲気中、７５０℃の条件で行われる。
【００９１】また、多結晶酸化タンタル膜７２への結晶
化に伴い、多結晶酸化タンタル膜７２の結晶粒界７３を
介して下部電極５４のシリコン原子あるいはシリコン酸
窒化膜５８のシリコン原子がシリコン酸化膜７１の表面
に吸い上げれら、熱処理雰囲気の酸素と反応してシリコ
ン酸化物７４が形成される。すなわち、多結晶酸化タン
タル膜７２への結晶化のための熱処理により、結晶粒界
７３の上部にシリコン酸化物７４を有するシリコン酸化
膜７５が形成される。このシリコン酸化膜７５は、結晶
粒界７３上で厚く形成されることとなり、リーク電流に
対するウィークスポットを補強する作用がある。従っ
て、シリコン酸窒化膜５８、多結晶酸化タンタル膜７２
およびシリコン酸化膜７５からなる３層の容量絶縁膜
は、実施の形態１の場合と比較してさらに優れたリーク
電流耐性を有する。
化に伴い、多結晶酸化タンタル膜７２の結晶粒界７３を
介して下部電極５４のシリコン原子あるいはシリコン酸
窒化膜５８のシリコン原子がシリコン酸化膜７１の表面
に吸い上げれら、熱処理雰囲気の酸素と反応してシリコ
ン酸化物７４が形成される。すなわち、多結晶酸化タン
タル膜７２への結晶化のための熱処理により、結晶粒界
７３の上部にシリコン酸化物７４を有するシリコン酸化
膜７５が形成される。このシリコン酸化膜７５は、結晶
粒界７３上で厚く形成されることとなり、リーク電流に
対するウィークスポットを補強する作用がある。従っ
て、シリコン酸窒化膜５８、多結晶酸化タンタル膜７２
およびシリコン酸化膜７５からなる３層の容量絶縁膜
は、実施の形態１の場合と比較してさらに優れたリーク
電流耐性を有する。
【００９２】なお、シリコン酸化膜７５がシリコン窒化
膜であってもよいことは実施の形態１と同様である。
膜であってもよいことは実施の形態１と同様である。
【００９３】この後の工程は実施の形態１と同様である
ため説明を省略する。
ため説明を省略する。
【００９４】本実施の形態によれば、実施の形態１と同
様にあるいはさらに有効に、上部および下部電極間のリ
ーク電流を低減でき、ＤＲＡＭの信頼性を向上できる。
様にあるいはさらに有効に、上部および下部電極間のリ
ーク電流を低減でき、ＤＲＡＭの信頼性を向上できる。
【００９５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００９６】たとえば、容量絶縁膜を構成する高誘電体
の多結晶被膜として多結晶酸化タンタル膜を例示した
が、他の多結晶構造を有する高誘電体被膜、たとえばＢ
ＳＴ（Ｂａx Ｓｒ(1-X) ＴｉＯ3 ）やＳＴＯ（ＳｒＴｉ
Ｏ3 ）を採用する場合に適用してもよい。
の多結晶被膜として多結晶酸化タンタル膜を例示した
が、他の多結晶構造を有する高誘電体被膜、たとえばＢ
ＳＴ（Ｂａx Ｓｒ(1-X) ＴｉＯ3 ）やＳＴＯ（ＳｒＴｉ
Ｏ3 ）を採用する場合に適用してもよい。
【００９７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００９８】（１）結晶化酸化タンタル膜を容量絶縁膜
に用いた場合であっても、情報蓄積用容量素子のリーク
電流を抑制できる。
に用いた場合であっても、情報蓄積用容量素子のリーク
電流を抑制できる。
【００９９】（２）結晶化酸化タンタル膜を容量絶縁膜
に用いた場合の動作信頼性を確保し、半導体装置の信頼
性を向上できる。
に用いた場合の動作信頼性を確保し、半導体装置の信頼
性を向上できる。
【図１】実施の形態１のＤＲＡＭを形成した半導体チッ
プの全体平面図である。
プの全体平面図である。
【図２】実施の形態１のＤＲＡＭの等価回路図である。
【図３】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図４】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図５】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図６】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図７】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図８】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図９】実施の形態１のＤＲＡＭの製造工程の一例を工
程順に示した断面図である。
程順に示した断面図である。
【図１０】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１１】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１２】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１３】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１４】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１５】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１６】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１７】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１８】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図１９】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２０】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２１】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２２】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２３】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２４】図２３におけるＢ部を拡大した断面図であ
る。
る。
【図２５】図２３におけるＢ部を拡大した断面図であ
る。
る。
【図２６】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２７】図２６におけるＢ部を拡大した断面図であ
る。
る。
【図２８】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図２９】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図３０】実施の形態１のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図３１】（ａ）は本実施の形態のシリコン酸化膜を形
成しない場合の電圧一電流密度特性であり、（ｂ）は本
実施の形態のシリコン酸化膜を形成した場合の電圧一電
流密度特性である。
成しない場合の電圧一電流密度特性であり、（ｂ）は本
実施の形態のシリコン酸化膜を形成した場合の電圧一電
流密度特性である。
【図３２】実施の形態２のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図３３】実施の形態２のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
【図３４】実施の形態２のＤＲＡＭの製造工程の一例を
工程順に示した断面図である。
工程順に示した断面図である。
１ 半導体基板 １Ａ 半導体チップ ５ 溝（素子分離溝） ６、７ シリコン酸化膜 １０ ｎ型半導体領域 １１ ｐ型ウエル １２ ｎ型ウエル １３ ゲート酸化膜 １４Ａ〜１４Ｃ ゲート電極 １５ シリコン窒化膜 １６ フォトレジスト膜 １７ ｐ- 型半導体領域 １８ ｎ- 型半導体領域 １９ ｎ型半導体領域 ２０ シリコン窒化膜 ２０ａ サイドウォールスペーサ ２１ フォトレジスト膜 ２２ ｐ+ 型半導体領域 ２３ ｎ+ 型半導体領域 ２４ ＳＯＧ膜 ２５、２６ シリコン酸化膜 ２７ フォトレジスト膜 ２８、２９ コンタクトホール ３０ プラグ ３１ シリコン酸化膜 ３２、３３ フォトレジスト膜 ３４、３６ コンタクトホール ３８ 第１層配線 ４０ シリコン窒化膜 ４１ フォトレジスト膜 ４２ ＴｉＳｉ2 層 ４３ サイドウォールスペーサ ４４ ＳＯＧ膜 ４５、４６ シリコン酸化膜 ４７ フォトレジスト膜 ４８ スルーホール ４９ プラグ ５０ シリコン窒化膜 ５１ 絶縁膜 ５２ 溝 ５３ 絶縁膜 ５４ 下部電極 ５５ シリコン窒化膜 ５６ 酸化タンタル膜 ５７ 多結晶酸化タンタル膜 ５８ シリコン酸窒化膜 ５９ 結晶粒界 ６０ シリコン酸化膜 ６１ フォトレジスト膜 ６２ 容量絶縁膜 ６３ 上部電極 ６４ シリコン酸化膜 ６５ ＳＯＧ膜 ６６、６７ スルーホール ６８ プラグ６９ 第２層配線 ７０ 酸化タンタル膜 ７１ シリコン酸化膜 ７２ 多結晶酸化タンタル膜 ７３ 結晶粒界 ７４ シリコン酸化物 ７５ シリコン酸化膜 ＢＬ ビット線 Ｃ 情報蓄積用容量素子 ＭＡＲＹ メモリアレイ Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ Ｑｓ メモリセル選択用ＭＩＳＦＥＴ ＳＡ センスアンプ ＷＤ ワードドライバ ＷＬ ワード線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 晋平 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大路 譲 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 古川 亮一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 金井 美鈴 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 國友 正人 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 黒田 淳 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 植村 俊雄 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F083 AD24 AD48 GA06 JA06 JA14 JA19 JA35 JA39 JA40 KA05 LA12 MA06 MA17 PR03 PR05 PR21 PR33 PR36 PR40
Claims (10)
- 【請求項１】 半導体からなる基板または半導体層をそ
の表面に有する基板と、前記基板の主面に形成されたメ
モリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用
ＭＩＳＦＥＴのソースまたはドレインとして機能する半
導体領域に電気的に接続された第１電極、前記第１電極
に対向して形成された第２電極および前記第１、第２電
極の間に挟まれた容量絶縁膜で構成される情報蓄積用容
量素子とを有する半導体装置であって、 前記容量絶縁膜は、前記第１電極に接する第１絶縁膜
と、前記第２電極に接する第２絶縁膜と、前記第１およ
び第２絶縁膜の間に形成された第３絶縁膜とを含む３層
以上の積層絶縁膜で構成されることを特徴とする半導体
装置。 - 【請求項２】 請求項１記載の半導体装置であって、 前記第１電極はシリコンを主成分とする被膜で構成さ
れ、前記第１絶縁膜はシリコン酸窒化膜で構成され、前
記第２絶縁膜はシリコン酸化膜またはシリコン窒化膜で
構成され、前記第３絶縁膜は、結晶化酸化タンタル膜で
構成されることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置であって、 前記第３絶縁膜を構成する酸化タンタル結晶の結晶粒界
には、前記第２絶縁膜から成長したシリコン酸化物が形
成されていることを特徴とする半導体装置。 - 【請求項４】 半導体からなる基板または半導体層をそ
の表面に有する基板と、前記基板の主面に形成されたメ
モリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用
ＭＩＳＦＥＴのソースまたはドレインとして機能する半
導体領域に電気的に接続された第１電極、前記第１電極
に対向して形成された第２電極および前記第１、第２電
極の間に挟まれた容量絶縁膜で構成される情報蓄積用容
量素子とを有する半導体装置の製造方法であって、前記
容量絶縁膜の形成工程が、 （ａ）前記第１電極の表面に第１シリコン窒化膜を形成
する工程と、 （ｂ）ＣＶＤ法により酸化タンタル膜を形成した後、前
記酸化タンタル膜に熱処理を施し、前記酸化タンタル膜
を結晶化する工程と、 （ｃ）シリコン酸化膜または第２シリコン窒化膜を堆積
する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体からなる基板または半導体層をそ
の表面に有する基板と、前記基板の主面に形成されたメ
モリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用
ＭＩＳＦＥＴのソースまたはドレインとして機能する半
導体領域に電気的に接続された第１電極、前記第１電極
に対向して形成された第２電極および前記第１、第２電
極の間に挟まれた容量絶縁膜で構成される情報蓄積用容
量素子とを有する半導体装置の製造方法であって、前記
容量絶縁膜の形成工程が、 （ｄ）前記第１電極の表面に第１シリコン窒化膜を形成
する工程と、 （ｅ）ＣＶＤ法により酸化タンタル膜を形成し、前記酸
化タンタル膜に６００℃以下の熱処理を施した後、シリ
コン酸化膜または第２シリコン窒化膜を堆積する工程
と、 （ｆ）前記酸化タンタル膜に熱処理を施し、前記酸化タ
ンタル膜を結晶化する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法で
あって、 前記（ｅ）工程における前記酸化タンタル膜の熱処理と
前記シリコン酸化膜またはシリコン窒化膜の堆積とは、
前記基板を大気雰囲気に曝すことなく同一の処理装置を
用いて連続的に行われることを特徴とする半導体装置の
製造方法。 - 【請求項７】 請求項４または５記載の半導体装置の製
造方法であって、 前記（ｂ）または（ｆ）工程の前記結晶化は、酸化性ガ
スの雰囲気における７００℃以上の熱処理により行われ
ることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項４または５記載の半導体装置の製
造方法であって、 前記（ｃ）または（ｅ）工程の前記シリコン酸化膜また
はシリコン窒化膜の堆積は、有機または無機シランガス
と、酸化性ガスまたは窒化性ガスとを原料とするＣＶＤ
法により行うことを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項７または８記載の半導体装置の製
造方法であって、 前記酸化性ガスは、一酸化二窒素（Ｎ2 Ｏ）または一酸
化一窒素（ＮＯ）であることを特徴とする半導体装置の
製造方法。 - 【請求項１０】 請求項５または６記載の半導体装置の
製造方法であって、 前記（ｅ）工程において熱処理された酸化タンタル膜に
は、非晶質の酸化タンタルが含まれることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10228828A JP2000058776A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10228828A JP2000058776A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058776A true JP2000058776A (ja) | 2000-02-25 |
Family
ID=16882505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10228828A Withdrawn JP2000058776A (ja) | 1998-08-13 | 1998-08-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058776A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291846A (ja) * | 2000-04-10 | 2001-10-19 | Nec Corp | 半導体記憶装置及びその製造方法 |
| JP2001291844A (ja) * | 2000-04-06 | 2001-10-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2010016249A (ja) * | 2008-07-04 | 2010-01-21 | Nec Electronics Corp | 半導体装置の製造方法、及び半導体装置 |
| JP2011082543A (ja) * | 2010-11-22 | 2011-04-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN111833947A (zh) * | 2019-04-17 | 2020-10-27 | 铠侠股份有限公司 | 半导体存储装置 |
-
1998
- 1998-08-13 JP JP10228828A patent/JP2000058776A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291844A (ja) * | 2000-04-06 | 2001-10-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001291846A (ja) * | 2000-04-10 | 2001-10-19 | Nec Corp | 半導体記憶装置及びその製造方法 |
| JP2010016249A (ja) * | 2008-07-04 | 2010-01-21 | Nec Electronics Corp | 半導体装置の製造方法、及び半導体装置 |
| JP2011082543A (ja) * | 2010-11-22 | 2011-04-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN111833947A (zh) * | 2019-04-17 | 2020-10-27 | 铠侠股份有限公司 | 半导体存储装置 |
| CN111833947B (zh) * | 2019-04-17 | 2024-03-12 | 铠侠股份有限公司 | 半导体存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2992516B1 (ja) | 半導体装置の製造方法 | |
| JP4012411B2 (ja) | 半導体装置およびその製造方法 | |
| US7449375B2 (en) | Fin semiconductor device and method for fabricating the same | |
| JP4053241B2 (ja) | 半導体装置の製造方法 | |
| US7728376B2 (en) | Semiconductor memory device | |
| JP2000012796A (ja) | 半導体装置ならびにその製造方法および製造装置 | |
| JP3878724B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001244436A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000183313A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4290921B2 (ja) | 半導体集積回路装置 | |
| JPH1126713A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6734479B1 (en) | Semiconductor integrated circuit device and the method of producing the same | |
| JPH1126719A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000058776A (ja) | 半導体装置およびその製造方法 | |
| JPH1117144A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1187651A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4077966B2 (ja) | 半導体装置の製造方法 | |
| JP2001024169A (ja) | 半導体装置およびその製造方法 | |
| JPH1126718A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1126712A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造装置 | |
| JPH1126715A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003078029A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001053250A (ja) | 半導体装置およびその製造方法 | |
| JPH11274431A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11297951A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |