CN104409348B - 沟槽器件的制作方法 - Google Patents
沟槽器件的制作方法 Download PDFInfo
- Publication number
- CN104409348B CN104409348B CN201410628621.4A CN201410628621A CN104409348B CN 104409348 B CN104409348 B CN 104409348B CN 201410628621 A CN201410628621 A CN 201410628621A CN 104409348 B CN104409348 B CN 104409348B
- Authority
- CN
- China
- Prior art keywords
- layer
- trapping layer
- silicon
- thickness
- trapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000005498 polishing Methods 0.000 claims abstract description 32
- 238000001259 photo etching Methods 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000008439 repair process Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 3
- 229910003822 SiHCl3 Inorganic materials 0.000 claims description 3
- 229910000085 borane Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 12
- 238000005259 measurement Methods 0.000 abstract description 5
- 230000002452 interceptive effect Effects 0.000 abstract description 3
- 238000011049 filling Methods 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000012530 fluid Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus Alkane Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000011882 ultra-fine particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种沟槽器件的制作方法，进行化学机械抛光直至外延层与阻止层的表面齐平为止，然后测量获得硅衬底上方的阻止层的实际厚度，并根据硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层，再刻蚀去除阻止层和二氧化硅层，既可以去除高于衬底表面的外延层又不会损伤到零层光刻标记，如此，即可保证不会影响光刻对位，又可取得较佳的平坦化效果，避免外延层相对于硅衬底存在凸起使后道的栅氧、多晶工艺等形成台阶，有利于提高器件的耐压等性能。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种沟槽器件的制作方法。
背景技术
沟槽超结MOSFET是一种新型的半导体功率器件，由于其特殊的纵向PN柱交替结构，在此特殊结构中电荷相互补偿，当器件截止状态时，施加较低的电压可以使P型区和N型区在采用较高掺杂浓度时能实现较高的击穿电压，同时获得更低的导通电阻。通常是在特定掺杂类型衬底上进行沟槽刻蚀，之后采用与衬底掺杂类型相反的外延掺杂硅填充，从而形成P/N型交替结构，其特点是成本低，但工艺复杂，技术难度很大。
其中，沟槽外延填充后的表面平坦化处理是沟槽超结MOSFET工艺的一个难点、关键点。沟槽超结MOSFET工艺的平坦化处理通常采用化学机械抛光(CMP)，CMP工艺的原理是将机械抛光和化学腐蚀结合，在化学液和待抛光物质发生化学反应的同时，由抛光垫在一定的压力下对待抛光物质进行抛光，从而达到去除硅片表面损伤层或平坦化的目的。CMP工艺的效果主要由所用化学因素、抛光压力、抛光垫等因素决定。其中化学因素具体包括抛光液的pH值、抛光液的浓度、流量和抛光过程中控制的温度，其中抛光液的pH值对抛光去除率的影响最大，特定的待抛光物质需要特定的pH值范围，pH大于或低于该范围都会影响抛光速率。抛光压力和抛光速率成正比，但过大的抛光压力会增加抛光垫的损耗、更难的温度控制、更差的抛光表面粗糙度以及碎片等不良效果。抛光垫在整个抛光过程中起着重要作用，它除了可以使抛光液有效均匀分布外，还要能够提供新补充进来的抛光液，并能顺利地将反应后的抛光液及反应产物排出。为了保持抛光过程的稳定性、均匀性和重复性，抛光垫材料的物理性能、化学性能及表面形貌都须保持稳定的特性。由于CMP是化学和机械抛光的共同作用，于是可以通过特定的化学液，使CMP到达某一阻止层后不再发生化学腐蚀作用，从而达到较佳的选择性CMP效果，这一特殊阻止层称为阻止层或停止层(Stop layer)。
在沟槽超结制程中，由于其流程的特殊性，对CMP的精确性、均匀性有非常严格的要求，所以在沟槽外延填充以外的区域均使用阻止层作为掩蔽，下面结合沟槽超结制程说明。
如图1和图2所示，特定掺杂类型的衬底10上形成有阻止层11，衬底10中形成有零层光刻标记(ZERO-MARK)10C以及沟槽10A、10B，其中，零层光刻标记10C深度为h1，沟槽10A、10B深度为h2，所述沟槽10A、10B中采用与衬底掺杂类型相反的外延掺杂硅填充，使外延层10A1、10B1填满沟槽10A、10B后，从而形成P/N型交替结构。但在实际外延填充的过程中，由于硅外延是按照晶向生长的，为保证沟槽被填满势必会在沟槽上方有一些凸起，并且，由于硅片在腔体的位置和生长气氛的影响，同一硅片上不同区域的外延填充量也有差异，如图1所示，沟槽10A中外延填充后表面硅和多晶混合物凸起较少，沟槽10B中外延填充后表面硅和多晶混合物凸起较多。
通过外延填充工艺使外延层填满沟槽10A、10B后，需要使整个硅片的表面平整，并保证零层光刻标记10C和沟槽10A、10B的深度都与预设的深度相同，最佳方案是使新填充的外延层10A1、10B1磨平到硅片的衬底10与阻止层11的界面处。然而，由于外延填充后外延层10A1、10B1凸起高度不一致，在相同的CMP条件下，凸起较少的区域较快磨平，但凸起较多的区域还没有磨到预定位置，如图3所示，沟槽10A中的外延层已经研磨到预定位置，但沟槽10B中的外延层还有凸起。
为了解决上述问题，一种方法是继续进行CMP，根据CMP全局平坦化的原理，沟槽10A和零层光刻标记10C容易出现过研磨的情况。如图4所示，阻止层11一并被去除掉后，还会研磨掉一些衬底，零层光刻标记深度减小为h1’，影响光刻对位。同时沟槽10A、10B的深度减小为h2’，影响到超结器件耐压、导通效率等参数。另一种方法则是并不过多的研磨，而是当整个外延填充区凸起高出阻止层部分CMP去除后，通过刻蚀工艺将阻止层11全部去除，但是，如图5所示，此种情况下，阻止层11去除后沟槽内外延层相对于衬底10存在高度为h3的凸起，此凸起部分处理不佳将会使后道的栅氧、多晶等形成台阶，存在漏电风险，严重影响到器件结构的耐压等性能。
发明内容
本发明的目的在于提供一种沟槽器件的制作方法，不会损伤到零层光刻标记影响光刻对位，又可取得较佳的平坦化效果，避免外延层相对于硅衬底存在凸起。
为解决上述技术问题，本发明提供一种沟槽器件的制作方法，包括：
提供具有特定掺杂类型的硅衬底；
刻蚀硅衬底形成零层光刻标记；
在所述硅衬底上形成阻止层；
刻蚀所述阻止层及所述阻止层下方的硅衬底形成若干沟槽；
进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述外延层具有高出所述阻止层表面的凸起部分；
进行化学机械抛光直至所述外延层与所述阻止层的表面齐平；
测量所述硅衬底上方的阻止层的实际厚度，并根据所述硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层；
刻蚀去除所述阻止层和二氧化硅层。
可选的，所述阻止层包括依次形成的第一阻止层和第二阻止层，测量所述硅衬底上方的阻止层的实际厚度时仅测量第二阻止层的厚度。所述第一阻止层为氧化硅或多晶硅，所述第一阻止层的厚度为所述第二阻止层为氮化硅，所述第二阻止层的厚度
可选的，刻蚀所述阻止层和硅衬底形成若干沟槽之后、进行外延填充工艺之前，在所述沟槽内壁生长修复氧化层，再去除所述修复氧化层在所述沟槽内壁生长修复氧化层时温度范围为1000～1200度。采用BOE腐蚀液去除所述修复氧化层。
可选的，所述衬底的掺杂类型为P型时，所述外延层的掺杂类型为N型；所述衬底的掺杂类型为N型时，所述外延层的掺杂类型为P型。
可选的，所述外延填充工艺采用SiH2Cl2、SiHCl3或SiCl4作为硅源，采用硼烷或磷烷作为掺杂源，温度范围为500～1000度，外延层生长速度为0.1～2μm/Min。
可选的，所述热氧化生长的氧化层的厚度为所述硅衬底上方的阻止层的实际厚度的1/(0.46±0.02)倍。所述热氧化生长的温度为600～1100度。
可选的，去除所述阻止层之后，在所述零层光刻标记内壁以及硅衬底表面生长修复氧化层，再去除所述修复氧化层。在所述零层光刻标记内壁以及硅衬底表面生长修复氧化层时温度为1000～1200度。
与现有技术相比，本发明进行化学机械抛光直至所述外延层与阻止层的表面齐平为止，然后测量所述硅衬底上方的阻止层的实际厚度，并根据所述硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层，再刻蚀去除所述阻止层和二氧化硅层，既可以去除高于衬底表面的外延层又不会损伤到零层光刻标记，如此，即可保证不会影响光刻对位，又可取得较佳的平坦化效果，避免外延层相对于硅衬底存在凸起使后道的栅氧、多晶工艺等形成台阶，有利于提高器件的耐压等性能。
附图说明
参照附图，根据下面的详细描述，可以更加清楚地理解本发明。为了清楚起见，图中各个层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中：
图1～5是现有技术中沟槽超结结构制作过程中的示意图；
图6～14是本发明一实施例的沟槽器件的制作方法的示意图；
图15是本发明一实施例的沟槽器件的制作方法的流程图；
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
参见图15，本发明实施例的沟槽器件的制作方法，包括如下步骤：
S11、提供具有特定掺杂类型的硅衬底；
S12、刻蚀硅衬底形成零层光刻标记；
S13、在所述硅衬底上形成阻止层；
S14、刻蚀所述阻止层和硅衬底形成若干沟槽；
S15、进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述外延层具有高出所述阻止层表面的凸起部分；
S16、进行化学机械抛光直至所述外延层与所述阻止层的表面齐平；
S17、测量所述硅衬底上方的阻止层的实际厚度，并根据所述硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层；
S18、刻蚀去除所述阻止层和二氧化硅层。
下面结合附图6-15对本发明的具体实施方式做详细的说明。
结合图15和图6，执行步骤S11，提供具有特定掺杂类型的硅衬底30。所述具有特定掺杂类型的硅衬底30可以是N型掺杂和P型掺杂的衬底。本实施例中采用的是形成功率器件常用的N型<100>晶向的硅衬底。
结合图15和图7，执行步骤S12，刻蚀硅衬底30形成零层光刻标记31。具体的，通过匀胶、曝光等工艺形成图案化光阻层，然后进行刻蚀工艺在所述硅衬底30中制作零层光刻标记31，再去除图案化光阻层。本实施例中，采用干法刻蚀工艺制作零层光刻标记31，所述零层光刻标记31的深度为
结合图15和图8，执行步骤S13，在硅衬底30上形成阻止层32。所述阻止层32填满所述零层光刻标记31并且硅衬底30上覆盖的阻止层32厚度h4大于等于如此设置可确保后续CMP时阻止层32可以起到阻止的作用。优选方案中，所述硅衬底30上覆盖的阻止层32厚度h4为将阻止层32设置为如上厚度，可避免过薄的阻止层不能抵挡住CMP机械抛光的同时，还可避免过厚的阻止层使残留硅台阶较高给后续平坦化带来困难。本实施例中，所述阻止层32包括依次形成的第一阻止层32a和第二阻止层32b。所述第一阻止层32a为氧化硅或多晶硅，主要是作为后续第二阻止层的应力缓冲层。所述第一阻止层32a的厚度为所述第二阻止层32b为氮化硅，主要为后续选择性氧化做掩蔽。所述第二阻止层32b的厚度
结合图15和图9，执行步骤S14，刻蚀所述阻止层32和硅衬底30形成若干沟槽33a、33b。具体的，通过匀胶、曝光等工艺形成图案化光阻层，然后进行刻蚀选择性去除阻止层以及做沟槽刻蚀形成若干沟槽33a、33b，再去除图案化光阻层。具体的，所述选择性去除阻止层32以及做沟槽刻蚀均采用干法刻蚀，所述沟槽33a、33b的深度范围为0.5～200μm、宽度范围为0.1～50μm、沟槽倾斜度范围为80～90度。
优选实施例中，形成若干沟槽之后、形成外延层之前，在沟槽内壁生长一层修复氧化层，然后再去除上述修复氧化层，以修复等离子损伤。所述在沟槽内壁生长一层修复氧化层的温度范围为1000～1200度，可知，温度越高对硅片的修复作用越佳。所述修复氧化层的厚度范围为采用BOE腐蚀液去除所述修复氧化层，所述BOE腐蚀液中氢氟酸(HF)的浓度优选小于等于20％，经实验发现，如果BOE腐蚀液中氢氟酸浓度大于20％易出现残留异常。
结合图15和图10，进行外延填充工艺在所述沟槽33a、33b中形成与所述衬底30的掺杂类型相反的外延层34a、34b，所述外延层34a、34b具有高出所述阻止层32表面的凸起部分。所述与衬底30的掺杂类型相反的外延填充是指当衬底30的掺杂类型为P型时外延层34a、34b的掺杂类型为N型，当衬底30的掺杂类型为N型时外延层34a、34b的掺杂类型为P型。其中，所述外延填充工艺的温度选择根据不同的硅源决定，较低的温度会生成多晶，较高的温度生长速率过高，容易形成空洞。基于上述考虑，本实施例中，步骤S15中，所述外延填充工艺采用SiH2Cl2、SiHCl3或SiCl4作为硅源，采用硼烷或磷烷等作为掺杂源，温度范围选为500～1000度；所述外延填充工艺中外延层生长速度选为0.1～2μm/Min。
实际生产中发现，由于沟槽形貌和外延片位、气氛的关系，沟槽填充的效果在同一片内也会有差异，如图10所示，沟槽33a内填充的外延层34a高出阻止层32表面较少，而沟槽33b内填充的外延层34b高出阻止层32表面较多，在相同的CMP条件下，沟槽33a区域首先磨平。
结合图15和图11，执行步骤S16，进行化学机械抛光，直至沟槽33a、34b上方的外延层34a、34b和阻止层32表面齐平停止，即，将覆盖住阻止层的外延层全部去除，使剩余的外延层34a、34b表面与阻止层32的表面齐平为止。可知，为了使凸起高度不同的外延层34a、34b都磨平，步骤S16中的化学机械抛光会进行一定程度的过研磨，第二阻止层32b也会被研磨掉一部分，此步骤后，剩余的阻止层32的厚度记为h5。优选实施例中，所述化学机械抛光的抛光液采用能同硅有化学反应，但对阻止层没有化学反应的化学成分。更优选的，所述化学机械抛光的抛光液采用含氢氧化铵(NH4OH)的碱性二氧化硅超精细颗粒，NH4OH的pH值为9～11，化学机械抛光机台的抛光盘转速10～200圈/Min，抛光温度为20～50度，抛光压力为0.5～10牛顿/cm-2，根据上述设置可以取得较佳的平坦化效果。
结合图15和图12，执行步骤S17，测量硅衬底30上方的阻止层32的实际厚度，根据硅衬底30上方的阻止层32的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅34a’、34b’。
由于CMP是化学和机械抛光的共同作用，即使采用几乎不与阻止层发生化学反应的研磨液，但是在机械作用下阻止层仍然可以被磨掉一部分。经过步骤S16的化学机械研磨之后，剩余的阻止层32的厚度h5通常小于S13中形成的阻止层32的厚度h4。因此，可采用膜厚仪等膜厚测量设备测量覆盖衬底上方的阻止层32的厚度h5。优选的，仅测量第二阻止层32b的厚度，再加上第一阻止层32a的预设厚度即可获得阻止层32的总厚度h5，这是因为主要通过第二阻止层32b作为CMP的机械抛光阻挡层，第二阻止层32b的厚度一般都需要能够大于沟槽刻蚀和CMP抛光两个步骤的损失量，因此只需要测量第二阻止层32b的实际厚度即可，第一阻止层32a的实际厚度与初始厚度没有变化，无需另行测量。
在步骤S17中，所述热氧化生长的氧化层的厚度为测量的阻止层32的厚度的1/0.46倍，使沟槽内从衬底表面到阻止层表面的硅全部氧化成二氧化硅。结合图11～12，当通入氧时，沟槽33a、33b中的外延层34a、34b直接暴露在氧的气氛中，沟槽33a、33b中的硅直接和氧发生反应而生长二氧化硅，根据硅的热氧化特性，无论干氧和湿氧工艺，二氧化硅的生长都需要消耗硅，并且硅消耗的厚度为氧化层厚度的0.46倍，也即每生长的二氧化硅，就需要消耗的硅。当生长二氧化硅的厚度为h5的1/0.46倍时，可以使沟槽33a、33b中从衬底表面到阻止层表面的硅全部氧化成二氧化硅，也即h6＝h5/0.46。当然，步骤S17中热氧化生长二氧化硅的厚度还可以根据工艺要求适当的变动，例如，h6控制在h5的1/0.44倍至1/0.48倍范围内。本实施例中，在沟槽33a、33b以外的区域，由于有第二阻止层作为掩蔽，无法进行氧化生长。
优选方案中，所述热氧化生长指的是在较低温度下的热氧化工艺，其温度选为600～1100度，由于超结工艺对P/N结的宽度有具体的要求，温度太高会对整个P/N结进行退火，使P/N结的宽度变化，从而影响到器件的耐压、导通电阻等特性，所以热氧化生长的温度优选不能太高。
结合图15和图13，执行步骤S18，刻蚀去除所述阻止层32和氧化层34a’、34b’。可采用干法或湿法去除硅片所有区域的阻止层和氧化层34a’、34b’，优选采用湿法腐蚀。
如图13所示，由于局部氧化(LOCOS)的特性，在具有阻止层到需要热氧化的硅表面会存在微小台阶35。优选方案中，去除所述阻止层32后，在携带H2的气氛下在所述沟槽内壁以及硅衬底表面高温生长修复氧化层，以对硅片表面损伤层和微小台阶有效修复和平坦化。然后，去除所述修复氧化层，如图14所示，形成具有较佳平坦化效果的沟槽超结结构，所述高温携带H2气氛生长修复氧化层，高温携带H2的气氛下可以对硅片表面损伤层和微小台阶有效修复和平坦化。所述高温携带H2气氛生长修复氧化层的温度为1000～1200度，修复氧化层的厚度为采用湿法腐蚀去除修复氧化层。
根据本发明的方法有效去除硅台阶后，形成的超结器件结构的沟槽区域与硅衬底的表面齐平，形成平坦化较佳的P/N型交替结构，可以在此基础上继续后续的其他工艺步骤，得到理想的超结器件。
综上所述，本发明进行化学机械抛光直至所述外延层与阻止层的表面齐平为止，然后测量所述硅衬底上方的阻止层的实际厚度，并根据所述硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层，再刻蚀去除所述阻止层和二氧化硅层，既可以去除高于衬底表面的外延层又不会损伤到零层光刻标记，如此，即可保证不会影响光刻对位，又可取得较佳的平坦化效果，避免外延层相对于硅衬底存在凸起使后道的栅氧、多晶工艺等形成台阶，有利于提高器件的耐压等性能。
上述以形成沟槽超结结构制作过程为例详细说明了本发明，可以理解的是，还可以将上述方法运用于具有沟槽工艺的STI、功率MOSFET、大功率晶体管、IGBT和MEMS等产品中。
虽然已经通过示例性实施例对本发明进行了详细说明，但是本领域的技术人员应该理解，以上示例性实施例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (12)
1.一种沟槽器件的制作方法，其特征在于，包括：
提供具有特定掺杂类型的硅衬底；
刻蚀硅衬底形成零层光刻标记；
在所述硅衬底上形成阻止层；
刻蚀所述阻止层及所述阻止层下方的硅衬底形成若干沟槽；
进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层，所述外延层具有高出所述阻止层表面的凸起部分；
进行化学机械抛光直至所述外延层与所述阻止层的表面齐平；
测量所述硅衬底上方的阻止层的实际厚度，并根据所述硅衬底上方的阻止层的实际厚度进行热氧化生长，以将沟槽中硅衬底表面高度以上的外延层全部氧化为二氧化硅层；
刻蚀去除所述阻止层和二氧化硅层。
2.如权利要求1所述的沟槽器件的制作方法，其特征在于，所述阻止层包括依次形成的第一阻止层和第二阻止层，测量所述硅衬底上方的阻止层的实际厚度时仅测量第二阻止层的厚度。
3.如权利要求2所述的沟槽器件的制作方法，其特征在于，所述第一阻止层为氧化硅或多晶硅，所述第一阻止层的厚度为
4.如权利要求2所述的沟槽器件的制作方法，其特征在于，所述第二阻止层为氮化硅，所述第二阻止层的厚度
5.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，刻蚀所述阻止层和硅衬底形成若干沟槽之后、进行外延填充工艺之前，在所述沟槽内壁生长修复氧化层，再去除所述修复氧化层。
6.如权利要求5所述的沟槽器件的制作方法，其特征在于，在所述沟槽内壁生长修复氧化层时温度范围为1000～1200度。
7.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，所述衬底的掺杂类型为P型时，所述外延层的掺杂类型为N型；所述衬底的掺杂类型为N型时，所述外延层的掺杂类型为P型。
8.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，所述外延填充工艺采用SiH2Cl2、SiHCl3或SiCl4作为硅源，采用硼烷或磷烷作为掺杂源，温度范围为500～1000度，外延层生长速度为0.1～2μm/Min。
9.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，所述热氧化生长的氧化层的厚度为所述硅衬底上方的阻止层的实际厚度的1/(0.46±0.02)倍。
10.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，所述热氧化生长的温度为600～1100度。
11.如权利要求1至4中任意一项所述的沟槽器件的制作方法，其特征在于，去除所述阻止层之后，在所述零层光刻标记内壁以及硅衬底表面生长修复氧化层，再去除所述修复氧化层。
12.如权利要求11所述的沟槽器件的制作方法，其特征在于，在所述零层光刻标记内壁以及硅衬底表面生长修复氧化层时温度为1000～1200度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410628621.4A CN104409348B (zh) | 2014-11-10 | 2014-11-10 | 沟槽器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410628621.4A CN104409348B (zh) | 2014-11-10 | 2014-11-10 | 沟槽器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409348A CN104409348A (zh) | 2015-03-11 |
| CN104409348B true CN104409348B (zh) | 2017-08-08 |
Family
ID=52646965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410628621.4A Active CN104409348B (zh) | 2014-11-10 | 2014-11-10 | 沟槽器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409348B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782834A (zh) * | 2010-01-20 | 2012-11-14 | 国际商业机器公司 | 硅通孔光刻对准与配准 |
| CN103035511A (zh) * | 2011-10-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | 制作无阻挡层的高压器件的零层光刻标记的方法 |
| CN103811335A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 氧化硅薄膜制备方法、氧化膜厚度控制装置及氧化炉 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4437611B2 (ja) * | 2000-11-16 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20070269908A1 (en) * | 2006-05-17 | 2007-11-22 | Hsin-Kun Chu | Method for in-line controlling hybrid chemical mechanical polishing process |
| KR100902586B1 (ko) * | 2007-06-04 | 2009-06-11 | 주식회사 동부하이텍 | 폴리 실리콘의 제거방법 |
-
2014
- 2014-11-10 CN CN201410628621.4A patent/CN104409348B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782834A (zh) * | 2010-01-20 | 2012-11-14 | 国际商业机器公司 | 硅通孔光刻对准与配准 |
| CN103035511A (zh) * | 2011-10-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | 制作无阻挡层的高压器件的零层光刻标记的方法 |
| CN103811335A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 氧化硅薄膜制备方法、氧化膜厚度控制装置及氧化炉 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409348A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104112670B (zh) | 一种半导体器件及其制作方法 | |
| CN104078357B (zh) | 鳍式场效应管的形成方法 | |
| CN102280402A (zh) | 刻蚀和填充深沟槽的方法 | |
| JP2009224606A (ja) | スーパージャンクション構造を有する半導体素子の製造方法 | |
| CN104347346B (zh) | 不同结构的深沟槽平坦化方法 | |
| CN108807536A (zh) | 制造鳍式场效晶体管的方法及半导体装置 | |
| CN110364430A (zh) | 一种晶圆的减薄方法及晶圆结构 | |
| CN103377912B (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| CN104979295B (zh) | 嵌入式分栅闪存器件的制造方法 | |
| CN105097434B (zh) | 一种平坦化的工艺方法 | |
| CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| WO2010079543A1 (ja) | 半導体素子の製造方法 | |
| CN104241190A (zh) | 浅沟槽制备方法 | |
| CN104409349B (zh) | 沟槽器件的制作方法 | |
| CN102543667A (zh) | 硅片上被对准层图形的形成方法 | |
| JP2008171972A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| CN104409348B (zh) | 沟槽器件的制作方法 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| US9754788B2 (en) | Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area | |
| CN102956617A (zh) | 零层光刻对准标记的制造方法 | |
| CN110391184A (zh) | 第零层层间膜的制造方法 | |
| CN109360806A (zh) | 一种形成浅沟槽隔离结构的方法 | |
| CN104835720A (zh) | 一种半导体结构及其形成方法 | |
| CN108581639A (zh) | 一种cmp工艺的控制方法及其控制系统 | |
| CN103972093B (zh) | 鳍式场效应晶体管牺牲栅极的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |