JP4402104B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4402104B2
JP4402104B2 JP2006335152A JP2006335152A JP4402104B2 JP 4402104 B2 JP4402104 B2 JP 4402104B2 JP 2006335152 A JP2006335152 A JP 2006335152A JP 2006335152 A JP2006335152 A JP 2006335152A JP 4402104 B2 JP4402104 B2 JP 4402104B2
Authority
JP
Japan
Prior art keywords
plasma
resist pattern
plasma treatment
copper
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006335152A
Other languages
English (en)
Other versions
JP2008016801A (ja
Inventor
泰逸 白
Original Assignee
ジェサギ ハンクック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェサギ ハンクック リミテッド filed Critical ジェサギ ハンクック リミテッド
Publication of JP2008016801A publication Critical patent/JP2008016801A/ja
Application granted granted Critical
Publication of JP4402104B2 publication Critical patent/JP4402104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は，印刷回路基板の製造方法，「PSAP方法」に関し，ここで「PSAP方法」とは，プラズマセミアディティブプロセス（PLASMA SEMI-ADDITIVE PROCESS，本明細書において，「PSAP」と称する）方法に関し，より詳しくは，印刷回路基板を製造するにあたりセミアディティブプロセス（SAP；Semi-Additive Process；本明細書において，単に，「SAP」ともいう。)工程を行う際，プラズマを利用して洗浄，エッチング(etching)及び表面改質を行うことにより，微細回路パターン(pattern)とベース(base)基板との密着力を高め，より高品位の印刷回路基板を製造できるようにした印刷回路基板の製造のためのPSAP方法に関する。
一般的に，印刷回路基板(PCB；本明細書において，単に「PCB」ともいう。)は，集積回路，抵抗器またはスイッチなどの電気部品がマウント(mount)される薄い板として，絶縁体のエポキシ(epoxy)またはポリイミドなどの樹脂で形成した基板上に銅箔(Copper Foil)を被膜した後に，配線として残したい部分に防蝕膜（レジスト；resist)を印刷して，腐食性の蝕刻液に印刷された基板を浸漬して，レジストのない部分を腐食し，その後，レジストを除去することにより，銅箔が所望のパターンで残され，必要部位に部品を実装して製造される基板を言う。
このような印刷回路基板は，各種電子機器，電子通信機器，携帯電話，ノートパソコンなど用途によって多様な形態に製造され，製造方法も多様化している。
例えば，最近では，銅表面をエッチングして回路パターンを形成した既知の方法を脱皮して，銅表面の上にドライフィルムレジスト（DFR；Dry Film Resister，本明細書において，単に，「DFR」ともいう。)をラミネートして，これを印刷・露光・現像し，レジストパターン(Pattern Wall)を形成した後レジストパターンの間に銅めっきを施して回路を形成し，以後DFRで形成したレジストパターンを除去した状態で基板の銅厚さの程度を全体的にエッチングし，銅回路だけを表面に残すようにする方式のSAP工程により製造されている。
この発明の先行技術文献としては，次のものがある。
特許第２５２５０３０号公報
前述のようなSAP工程は，DFRを銅表面にラミネートする際に，表面との密着力を増大させなければ，微細なDFRフィルムを形成した後にレジストパターンの密着力を確保できなくなる。また，ドライフィルム，すなわち，DFRを露光現像してレジストパターンを形成した後にも図１のような残渣が線(line)形態で長く残るようになる現像があり，不良率が高く，レジストパターンの間に銅めっきをする際にもレジストパターンの間に異質物やその他めっきを阻害する作用基またはレジストパターンの材質自体の疎水性などによって，部分的にめっきの密着性が低下するという問題を有している。
本発明は，上述した従来技術の問題点を解決するために開発されたもので，その主な目的は，SAP工程により，印刷回路基板を製造する際に，主要工程を経る前に真空または大気圧プラズマを利用してプラズマ処理を行うことで，基板の表面改質を行い，さらに，工程中発生した異質物であるスカムも完全に除去し，ラミネート作業の際，DFRの密着性を高めてレジストパターンの密着力を大きくし，後の工程である銅めっきの不良を減少して，銅鍍金以後，レジストパターン除去の後，最終工程である銅エッチングの際にも均一でなだらかに銅エッチングが行えるようにして高品位の印刷回路基板を製造可能とした印刷回路基板製造方法，ここでは，「ＰＳＡＰ」方法を提供することにある。
本発明は前記した技術的課題を解決するために，印刷回路基板製造のためのSAP工程において，銅を含んだ導電性が高い膜でポリイミド（PI；Poly Imide)または絶縁基板の両表面又は一面にコーティング(coating)あるいはキャスティング(casting)して，該表面にDFRをラミネートする前に，該表面をプラズマ処理して微細異質物除去と表面改質を行い，DFRの密着力を向上させる第１プラズマ処理段階と；
前記段階の後レジストパターンが形成され，該レジストパターン及び該レジストパターン間の表面をプラズマ処理してスカム除去と表面改質を行う第２プラズマ処理段階と；
前記第２プラズマ処理段階の後，さらに，前記レジストパターンをプラズマエッチングして，前記レジストパターンの幅を小さくし，かつ，前記レジストパターン間を広くした後，前記レジストパターンの間に銅めっきを実施して回路を形成し；前記第１エッチングを経て基板上に銅だけを残してレジストパターンをとり除く第１エッチング段階を行った後，露出した基板の表面及び銅めっき面をプラズマ処理してスカム除去及び表面改質を行う第３プラズマ処理段階と；前記第３プラズマ処理段階の後，前記レジストパターンの除去により露出した前記高導電性膜が除去されるように基板を最終エッチングして電気回路を作製する第２エッチング段階を含んで構成されることを特徴とする（請求項１）。
また，前記第１，第２，第３プラズマ処理段階で，プラズマは，出力容量1〜50kW；周波数1kHz〜2.54GHzの高周波；電圧真空プラズマの場合30〜1000V，大気圧プラズマの場合5kV〜20kV；雰囲気ガスは空気，O2，N2，CF4，Ar，H2，NF3の中で選択される１種又は２以上から成り，処理時間は1〜60分，処理温度は30〜100℃の条件でプラズマ発生器から発生し，処理することを可能とする（請求項２）。
本発明は，印刷回路基板の製造のためのSAP工程中，必要個所でプラズマ工程を追加するPSAP工程を行うことで，薬品工程で除去しにくい微細なスカム，残渣などを除去して表面を改質し，深くて均質な銅エッチングを可能とし，高品位の印刷回路基板を速かに製造することができ，かつ，工程不良を極力少なくするという効果を奏する。
以下，添付図面を参照して本発明による望ましい実施形態をより詳細に説明する。
図２は本発明によるPSAP方法を示す工程図である。
図２に示すように，本発明による印刷回路基板を製造するためのPSAP工程は，大別して，基板準備段階(S100)，第１プラズマ処理段階(S110)，フォトレジスト(photo resist) 形成段階(S120)，パターン形成段階(S130)，第２プラズマ処理段階(S140)，回路形成段階(S150)，第１エッチング段階(S160)，第３プラズマ処理段階(S170)及び第２エッチング段階(S180)から成る。
前記ベース基板準備段階(S100)は，両面に銅箔を貼着した積層板(double sided Copper Clad Laminated:CCL)(１０)を基板として用いられる。
前記積層板(CCL)(１０)は，PIあるいはポリマー(Polymer)またはその他絶縁材質が板形状に形成された基板(１２)の両表面に銅箔(１４)が積層される形態に設けられる。
このとき，前記基板(１２)は必要によってエポキシ，グラス・ファイバー(glass fiber)を用いても良い。
このようにしてベース基板を準備し，第１プラズマ処理段階(S110)が行われる。
前記第１プラズマ処理段階(S110)は，真空又は大気圧プラズマ発生器により発生させたプラズマを利用して積層板(１０)の両表面に積層された銅箔(１４)表面の洗浄及び表面改質を行う段階である。
このために，前記積層板(１０)は，真空プラズマの場合，多数のスロット(slot)を持つマガジン(magazine rack)に数十個が挟持された後，プラズマ発生器に装入して大量処理が可能であり，このとき使われるプラズマ発生器は，電極配置形態が垂直型や水平型である二つのタイプ（type)があるが，全て適応可能である。
ここで，大気圧プラズマで処理をする場合には，上部または下部にプラズマ発生モジュール(module)が設置されていて，そのモジュールのプラズマ吐出部位面に処理されなければならない表面が一定間隔を置いて搬送され処理される形態であることが好ましい。
特に，前記プラズマ発生器はおおよそ1〜50kW(１回処理PCBの表面積によって異同)のプラズマパワー(plasma power)容量を有し，周波数は1kHz〜2.54GHzの高周波において，電圧は，真空プラズマ使用時，30〜1000V，大気圧プラズマ使用のときには，5kV〜20kVであることが好ましい。雰囲気ガスは，空気，O2，N2，CF4，Ar，H2，NF3などを被処理物の材質によって選択的に用いることが可能であり，処理時間は，スカムm)の量，表面の材質によって異なるが，通常1〜60分が好ましく，処理温度も被処理物の材質によって変わることがあるが30〜100℃の範囲が好適である。
このような範囲に数値限定される理由は，被処理物の材質によって多様な変化が可能であるからであり，実施時，PCBの材質を勘案したときに前記処理範囲内で最大の処理効率を呈することになる。例えば，パワー出力容量が50kWを越すと被処理物表面が損傷されやすく，プラズマの強度を微細に制御しにくくなって本発明に適合しない。1kW以下であると出力容量が極度に小さく，スカム除去効率が大きく減少するので前記範囲内で制御することが好適である。
そして，周波数領域は，1kHz以下である低周波では，数μ以下の微細ホール(hole)やパターンの間などでプラズマ分布を均等にすることが困難で，2.54GHz以上の高周波ではプラズマエネルギーが極度に大きく，制御がし難いことから前記範囲内に限定することが好ましい。印加電圧は，真空では1000V以上ならばラジカル(radical)/イオン(ion)の強い表面スパッタリング(sputtering)による被処理物のエッチングまたは熱化(Heat Dagage)が発生し，30V以下であるとラジカル/イオンの移動速度(Impact)を効率的に高めることができないため，前記範囲が好ましい。大気圧ではプラズマ放電のために大気またはガス(gas)という大きい抵抗体をイオン化させなければならないので瞬間電子衝突エネルギーを格段に高めなければならず，最低数百V以上，特に商業用では5kV以上の電圧が効率的であるが20kVを超すようになるとプラズマエネルギーの制御が難しく，アーク(arc)発生の危険度が大きくなり，安定的なプラズマ維持が困難となるため，前記範囲に限定することが好適である。雰囲気ガスでは表面改質やスカム除去時には酸素，窒素，アルゴン，水素などが好ましく，表面エッチングの際にはCF4，Ar，H2，NF3などが好ましく，凹凸，親水化，疏水化のための表面改質の際には酸素，CF4，Ar，H2などが好適である。
同時に，表面親水化のときには酸素，アルゴン，水素または空気を単独で使用すること，又はアルゴンと水素を混合し，又は，アルゴンと酸素と窒素を混合して用いることが可能である。表面疏水化のときにはCF4を単独あるいはNF3を単独で用い，あるいはこれらを混合して用いることができるが，このように被処理物の処理形態によって，あるいは材質によって，上述したガスを単独あるいは二種以上混合して用いることができる。
そして，このように，第１プラズマ処理段階(S110)を行う理由は，銅箔(１４)の表面エネルギーを高めてラミネートのときフォトレジスト(photo resist)で使われるドライフィルム(dry film)の密着力を極大化させることでレジストパターン製造工程の不良を極小化させるためである。
このような過程を経て積層板(１０)の表面が改質された後，次にフォトレジスト形成段階(S120)に移行する。
フォトレジスト形成段階(S120)は，ドライフィルム(２０)の形態の物をラミネートして形成することが好適である。
フォトレジスト膜としては，DFR(Dry Film Resister)(２０)あるいは，これと同一機能をするインク(ink)やペースト(paste)も適応できる。
このようにしてフォトレジストをラミネートし，パターン形成段階(S130)が行われる。
パターン形成段階(S130)は，所定のマスク(mask)を利用して，貼着したドライフィルム(２０)に特定パターンを印刷して，その特定部分を露光して，露光された部分を現像することによりレジストパターン(３０)を形成する。
このとき，前記レジストパターン(３０)を形成する過程中，露光，現像の際，前記レジストパターン(３０)の間には微細異質物であるスカム(Scum)(３２)が発生する。
このようなスカム(３２)は後続工程で，不良を誘発させることとなるので除去しなければならないが，従来は，単純に湿式洗浄処理のみにより除去していたので完璧に除去することができないか，又，この湿式洗浄処理工程の微細残留物も残る場合があった。
本発明では，前記パターン形成段階(S130)後，前記第１プラズマ処理段階(S110)と類似の条件で，第２プラズマ処理段階(S140)を実施してプラズマのラジカル反応を経て，これらスカム(３２)と残渣を完璧に除去するスカム除去(de-scum)作業を実施する。
この過程で，前記第２プラズマ処理によってスカム除去はもちろんレジストパターン(３０)の間の表面(底面)が親水性に改質されて後工程である銅めっきを欠落なしに容易に平滑に行うことができる。
前記第２プラズマ処理段階(S140)が完了すると，回路形成段階(S150)が行われる。
ここで，回路形成前にレジストパターンをプラズマにもう一度均質するようにエッチングして幅を小さくし，レジストパターンの間を広くすることで続いて行う銅めっきの際に，同一面積内での銅めっきの幅を最大限広くでき，銅パターンの安全性をさらに促進することがより好適である。
回路形成段階(S150)は，第２プラズマ処理段階(S140)を経てスカム除去され親水化されたレジストパターン(３０)の間に，回路を形成するために銅を満たす，一種の銅めっき(４０)過程である。
すなわち，レジストパターン(３０)の間に，めっきされた銅は銅回路自体となり，このような銅回路は設計されたパターンどおり形成され，最終的にエッチング工程を経て完全な回路になる。このとき，前記銅めっき(４０)は無電解鍍金あるいは電解鍍金などの方法により形成されることになる。
銅めっき(４０)を経て回路を形成し，続いて第１エッチング段階(S160)が行われる。
この第１エッチング段階(S160)は薬品またはプラズマを利用して形成されているレジストパターン(３０)，すなわちDFR(２０)あるいは同一材質で成るレジストパターンをとり除く過程である。
すなわち，レジストパターン(３０)を除去し，銅回路部位の基板底の銅部位が現われ，これらを電気回路としての特性を持つようにするには，底の銅部位の厚さ程度を全体的に除去して銅回路部位だけの絶縁性を確保しなければならないので全体的に銅の厚さ程度迄をエッチングしなければならない。
ところが，このときエッチングが均一ではなく，不良となると製品の品質が低下するのは言うまでもなく，PCBの動作特性が低下するのでより均一で正確なエッチングが要求される。
このために，本発明では前記第１エッチング段階(S160)の後，第３プラズマ処理段階(S170)を実施して均一なエッチングを可能にするものである。
前記第３プラズマ処理段階(S170)も上述した第１，第２プラズマ処理段階(S110，S140)と類似の条件とすることが好適である。
前記第３プラズマ処理によって電気回路を構成する銅表面が改質されて各部位が同一な比率でエネルギーが高くなり，親水化され，同一な薬品エッチング過程でも，銅部位(底，パターン)のエッチングがプラズマ処理をしなかった場合より同一エッチング条件で２倍程広がり均質とすることができる。
このようにして第３プラズマ処理段階(S170)を完了し，第２エッチング段階(S180)を通じて最終的にエッチングして，底面の銅の厚さ程度をすべての部位でエッチングして最終的なPCB用電気回路だけが残る。
このように，印刷回路基板の製造のために，本発明は一般的なSAP工程中フォトレジスト形成前，回路形成前，最終エッチング前にプラズマ処理による物理的反応とラジカル反応を経て，前記基板上に存在するスカム，残渣などの異物を完全に除去して表面を改質し，表面エネルギーを高めるPSAP工程を行うことで表面との密着性向上によるレジストパターン不良がなく，銅めっき工程でのより均質な回路を形成することができ，最終回路形成時にエッチングの均質性と効率性を高めることにより製造上の不良率を最小限とすることが可能であることは言うまでもなく１回のエッチング処理厚さを２倍程度大きくすることが可能である。
従来技術のSAP工程中ドライフィルム露光の際に発生する残渣を示す例示的な写真。 本発明によるPSAP方法を示す工程図。
符号の説明
１０ 積層板
１２ 基板（絶縁板）
１４ 銅箔
２０ ドライフィルムレジスト
３０ レジストパターン
３２ スカム
４０ 銅めっき

Claims (2)

  1. 印刷回路基板製造のためのSAP工程において，
    銅を含む高導電性膜を，ポリイミドまたは絶縁基板の少なくとも一表面へコーティングあるいはキャスティングして，前記表面にDFRをラミネートする工程前に，
    前記表面をプラズマ処理して微細異質物除去と表面改質を経てDFRの密着力を促進する第１プラズマ処理段階と；
    前記第１プラズマ処理段階の後，レジストパターンが形成され，該レジストパターン及び該レジストパターンの間の表面を，プラズマ処理してスカム除去と表面改質を行う第２プラズマ処理段階と；
    前記第２プラズマ処理段階の後，さらに，前記レジストパターンをプラズマエッチングして，前記レジストパターンの幅を小さく，かつ，前記レジストパターン間を広くした後，前記レジストパターン間に，銅めっきを施して回路を形成し，前記基板上に銅のみを残してレジストパターンを除去する第１エッチング段階と；
    第１エッチング段階を経て露出した基板の表面及び前記銅めっき面をプラズマ処理して，スカム除去及び表面改質を行う第３プラズマ処理段階と；
    前記第３プラズマ処理段階の後，前記レジストパターンの除去により露出した前記高導電性膜が除去されるように前記基板をエッチングして電気回路を作製する第２エッチング段階を含んで成ることを特徴とする印刷回路基板の製造方法。
  2. 請求項１において；
    前記第１，第２，第３プラズマ処理段階で，前記プラズマは，出力容量1〜50kW；周波数1kHz〜2.54GHzの高周波であって，；電圧は，真空プラズマの場合30〜1000V，大気圧プラズマの場合5kV〜20kV；雰囲気ガスは空気，O2，N2，CF4，Ar，H2，NF3の中で選択される１種又は２以上から成り，処理時間は1〜60分，処理温度は30〜100℃において，プラズマ発生器から発生し，処理可能とすることを特徴とする印刷回路基板の製造方法。
JP2006335152A 2006-07-04 2006-12-12 印刷回路基板の製造方法 Expired - Fee Related JP4402104B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062638A KR100794961B1 (ko) 2006-07-04 2006-07-04 인쇄회로기판 제조용 ｐｓａｐ 방법

Publications (2)

Publication Number Publication Date
JP2008016801A JP2008016801A (ja) 2008-01-24
JP4402104B2 true JP4402104B2 (ja) 2010-01-20

Family

ID=38894673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335152A Expired - Fee Related JP4402104B2 (ja) 2006-07-04 2006-12-12 印刷回路基板の製造方法

Country Status (5)

Country Link
JP (1) JP4402104B2 (ja)
KR (1) KR100794961B1 (ja)
CN (1) CN101102647B (ja)
TW (1) TWI312649B (ja)
WO (1) WO2008004720A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485521B (zh) 2010-06-28 2015-05-21 Everlight Chem Ind Corp 正型感光樹脂組成物
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法
CN102883541B (zh) * 2012-10-17 2015-02-11 无锡江南计算技术研究所 等离子体去夹膜方法
JP2015035331A (ja) * 2013-08-09 2015-02-19 戸田工業株式会社 導電性塗膜の製造方法及び導電性塗膜
CN103491732B (zh) * 2013-10-08 2016-08-17 华进半导体封装先导技术研发中心有限公司 一种电路板增层结构的制造方法
JP2015115334A (ja) 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN103929890B (zh) * 2013-12-31 2017-08-29 中国科学院微电子研究所 一种电路板内层电路的制造方法
JP6381997B2 (ja) * 2014-06-30 2018-08-29 京セラ株式会社 印刷配線板の製造方法
CN104883823A (zh) * 2015-05-22 2015-09-02 胜宏科技（惠州）股份有限公司 一种碱性蚀刻夹膜板的处理方法
CN106548952B (zh) * 2015-09-21 2019-06-28 深南电路股份有限公司 一种精细线路的制作方法
WO2017168745A1 (ja) * 2016-04-01 2017-10-05 株式会社ケミトロン 導体形成装置及び導体製造方法
CN107371338B (zh) * 2016-05-13 2019-08-20 苏州卫鹏机电科技有限公司 一种超薄金属层的印刷线路板的制备方法
AT15637U1 (de) * 2017-01-17 2018-03-15 Univ Innsbruck Verfahren zur additiven Fertigung
CN106852002A (zh) * 2017-02-07 2017-06-13 苏州维信电子有限公司 一种细线路层横截面形状方正柔性线路板的制造方法
IT201700027161A1 (it) * 2017-03-13 2018-09-13 Wise S R L Metodo e apparato per la fabbricazione di circuiti stampati
JP7287767B2 (ja) * 2018-09-26 2023-06-06 株式会社アルバック ドライエッチング方法
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN113383413B (zh) 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN112004339A (zh) * 2020-07-07 2020-11-27 广德三生科技有限公司 一种高频高速的印制电路板及其制作方法
KR102644039B1 (ko) 2021-05-07 2024-03-07 한국과학기술연구원 Uv 광경화와 열경화가 가능한 사다리형 폴리실세스퀴옥산 공중합체, 이를 포함하는 절연층 조성물 및 이를 이용한 미세회로패턴 형성방법
KR102562567B1 (ko) 2022-12-19 2023-08-01 백정훈 Pcb 기판용 회전형 스퍼터링 증착장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496420A (en) * 1984-04-06 1985-01-29 Bmc Industries, Inc. Process for plasma desmear etching of printed circuit boards and apparatus used therein
JPH01111397A (ja) * 1987-10-26 1989-04-28 Furukawa Electric Co Ltd:The フレキシブルプリント基板
JPH05283865A (ja) * 1992-03-31 1993-10-29 Dainippon Printing Co Ltd 多層フレキシブルプリント配線板の製造方法
US5891527A (en) * 1995-09-15 1999-04-06 M/Wave Printed circuit board process using plasma spraying of conductive metal
JPH11274685A (ja) * 1998-03-24 1999-10-08 Mitsui Chem Inc プリント回路基板の加工方法
JP2001127407A (ja) * 1999-10-27 2001-05-11 Nitto Denko Corp 回路パターンの形成方法および回路基板
JP2005057183A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd フレキシブルプリント基板及びその製造方法
JP2005347429A (ja) * 2004-06-02 2005-12-15 Ktech Research Corp プリント基板の製造方法

Also Published As

Publication number Publication date
WO2008004720A1 (en) 2008-01-10
KR100794961B1 (ko) 2008-01-16
TW200806125A (en) 2008-01-16
KR20080004107A (ko) 2008-01-09
JP2008016801A (ja) 2008-01-24
CN101102647A (zh) 2008-01-09
CN101102647B (zh) 2010-09-01
TWI312649B (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP4402104B2 (ja) 印刷回路基板の製造方法
CN109219251B (zh) 一种挠性电路板精细线路的制作方法
US5022956A (en) Producing viaholes in plastic sheets and application of the method
US4472238A (en) Process using plasma for forming conductive through-holes through a dielectric layer
JP4583939B2 (ja) 配線回路基板の製造方法
WO2022039062A1 (ja) プリント配線板の製造方法
WO2007078798A1 (en) Corona etching
WO2002087295A1 (en) Method and apparatus for fabricating printed circuit board using atmospheric pressure capillary discharge plasma shower
JP4094965B2 (ja) 配線基板におけるビア形成方法
KR100401340B1 (ko) Ｐｃｂ용 전해동박의 표면처리방법
KR100869825B1 (ko) 스크린 인쇄 방법 및 장치
JPS60202937A (ja) ドライエツチング装置
JP2007288011A (ja) ポリイミド配線板の製造方法
TWI268128B (en) PCB ultra-thin circuit forming method
KR100319191B1 (ko) 인쇄회로기판스루홀의표면개질방법
JP4506432B2 (ja) 回路基板の製造方法
KR100471454B1 (ko) 테이프 서브스트레이트 기판의 제조 방법
KR100478823B1 (ko) 에어 플라즈마 발생장치
JPH06244528A (ja) プリント配線基板の製造方法
CN115279035A (zh) 改善电金pcb干膜入孔孔铜断开的方法、去除设备及应用
KR20230073594A (ko) 미세홀 스미어 제거를 위한 건식 디스미어 공정 방법
CN112312660A (zh) 基板形成通孔的制作方法
JP2020043168A (ja) 樹脂基板の加工方法およびプラズマ処理装置
CN117750632A (zh) 一种高效除胶方法及pcb板的制作方法
Wolf Atmospheric Plasma–A New Surface Treatment Technology for Cleaning PCBs

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Ref document number: 4402104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees