JP4395067B2 - 高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 - Google Patents
高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 Download PDFInfo
- Publication number
- JP4395067B2 JP4395067B2 JP2004514215A JP2004514215A JP4395067B2 JP 4395067 B2 JP4395067 B2 JP 4395067B2 JP 2004514215 A JP2004514215 A JP 2004514215A JP 2004514215 A JP2004514215 A JP 2004514215A JP 4395067 B2 JP4395067 B2 JP 4395067B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- correction signal
- differential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 claims description 5
- 101000664599 Homo sapiens Tripartite motif-containing protein 2 Proteins 0.000 claims description 5
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 claims description 5
- 102100038799 Tripartite motif-containing protein 2 Human genes 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 108010023649 Tripartite Motif Proteins Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45408—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45417—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45048—Calibrating and standardising a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45308—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented as one mirror circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
演算増幅器は、入力オフセット電圧(Vos)と呼ばれる関連パラメータを有し、入力オフセット電圧は、出力電圧または電流がゼロとなるとき増幅器の入力端子に印加される、演算増幅器の差動入力電圧を指定する。理想的な演算増幅器では、Vosはゼロである。Vosを減少させるために、1つまたは複数の「トリム」入力を供給する演算増幅器もある。トリム入力に適切な電流または電圧を印加することでVosを減少させている。
演算増幅器では、高/低同相モード入力電圧のためにVos独立補正機能を提供する。該演算増幅器は、相補型入力対を含み、Vcmが閾電圧Vthよりも低いときはバイアス電流Itailを一方の対に供給し、Vcmが閾電圧Vthよりも高いときはItailを他方の対に供給するステアリング回路を採用している。入力対は、負荷段を介して出力電流Ιoutを発生させる。Ιoutは、対の差動出力電流に応答して変化する。負荷段は、折り返し型カスコード段であることが好ましいが、1つまたは複数のトリム入力を含み、トリム入力は、印加される1つまたは複数の補正信号に応答してVosが変化することを可能にする。第一の補正信号発生回路は、VcmがVthよりも低いときのみ第一の補正信号をトリム入力に供給し、第二の補正信号発生回路は、VcmがVthよりも高いときのみ第二の補正信号をトリム入力に供給する。これにより、入力同相モード電圧Vcmが高いときも低いときも、入力オフセット電圧を独立して調整できるので、上記に特定された問題を回避することが可能になる。
本発明の特定の実施の形態を例示し、かつ記述したが、当業者は多くの変形およびこれに代わる実施の形態を想起するであろう。
したがって、本発明は、付属の請求項に関してのみ限定されることが意図されている。
Claims (5)
- 入力オフセット電圧を有し、かつ、閾電圧Vthよりも高いまたは閾電圧Vthよりも低い同相モード入力電圧のための独立入力オフセット補正機能を有する演算増幅器であって、
入力段であって、
同相モード入力電圧Vcmを有する差動入力信号を受け取り、前記差動入力信号に応答して変化する第一の差動出力電流を発生するように接続された第一の差動トランジスタ対(MP1、MP2)であって、前記第一の差動トランジスタ対の各トランジスタが、制御入力ならびに第一および第二の電流端子を備えた第一の極性のトランジスタであり、かつ、前記第一の差動トランジスタ対の前記第二の電流端子が共に第一の同相モード結節点(20)に接続された、第一の差動トランジスタ対(MP1、MP2)と、
前記差動入力信号を受け取り、前記差動入力信号に応答して変化する第二の差動出力電流を発生するように接続され第二の差動トランジスタ対(MN1、MN2)であって、前記第二の差動トランジスタ対の各トランジスタが、制御入力ならびに第一および第二の電流端子を備え、前記第一の極性とは逆極性の第二の極性をもつトランジスタであり、かつ、前記第二の差動トランジスタ対の前記第二の電流端子が共に第二の同相モード結節点(22)に接続された、第二の差動トランジスタ対(MN1、MN2)と、
前記差動入力信号の前記同相モード電圧Vcmが前記閾電圧Vthよりも低いときに、前記第一の差動トランジスタ対に前記第一の同相モード結節点でバイアス電流Itailを供給し、VcmがVthよりも高いときに、前記第二の差動トランジスタ対に前記第二の同相モード結節点でItailを供給するステアリング回路(24)であって、
前記第一の同相モード結節点にItailを供給するように接続された電流源(30)と、
制御入力ならびに第一および第二の電流端子を備え、前記第二の電流端子が前記第一の同相モード結節点に接続され、前記制御入力がVthに接続され、前記閾電圧に応答した電流を流す、ステアリングトランジスタ(MP3)と、
前記ステアリングトランジスタにより流される電流のミラー電流を前記第二の同相モード結節点に流すように接続された第一の電流ミラー(MN3、MN4)と、
を備えたステアリング回路と、
を含む入力段と、
前記第一および第二の差動出力電流により変化する出力電流(Iout)を発生するように構成され、少なくとも1つのトリム入力(TRIM1、TRIM2)を含み、前記少なくとも1つのトリム入力に印加される1つまたは複数の補正信号により前記演算増幅器の入力オフセット電圧を変化させるように更に構成された、負荷段(14)と、
VcmがVthよりも低いときのみ前記少なくとも1つのトリム入力に、補正信号(ΔI1)のうちのいずれかの補正信号である第一の補正信号を供給するように構成された、第一の補正信号発生回路(26)と、
VcmがVthよりも高いときのみ前記少なくとも1つのトリム入力に、補正信号(ΔI2)のうちのいずれかの補正信号である第二の補正信号を供給するように構成された、第二の補正信号発生回路(28)とを備え、
前記第一の補正信号発生回路が第一のバイアス電流(I1)を受け取り、前記第一のバイアス電流に応答して前記第一の補正信号を発生し、VcmがVthよりも高いときに前記第一のバイアス電流を前記第一の補正信号発生回路より迂回させ、前記第一の補正信号をゼロまで減少させる迂回回路(MN8)を更に備えた
演算増幅器。 - 前記第二の補正信号発生回路が前記ステアリングトランジスタにより流される電流に応答して変化する電流(I2)を受け取り、VcmがVthよりも高いときのみ前記第二の補正信号を発生する、請求項1に記載の演算増幅器。
- 前記第一の補正信号発生回路が、
第一のバイアス電流(I1)を発生する定電流源(32)と、
第一のデジタル/アナログ変換器(DAC)(34)であって、該第一のデジタル/アナログ変換器の基準電流入力に供給される電流に応答して前記第一の補正信号を発生する第一のデジタル/アナログ変換器(DAC)(34)と、
前記第一のバイアス電流を受け取り、前記第一のバイアス電流を前記DACの前記基準電流入力にミラー電流として流す、第二の電流ミラー(MN5、MN6)と、
を備えた第一の補正信号発生回路であって、
前記第二の補正信号発生回路が、
第二のデジタル/アナログ変換器(DAC)(36)であって、該第二のデジタル/アナログ変換器の基準電流入力に供給される電流(I2)に応答して前記第二の補正信号を発生する第二のデジタル/アナログ変換器(DAC)(36)と、
前記ステアリングトランジスタにより流される前記電流のミラー電流を前記第二のDACに流すように接続されたトランジスタ(MN7)と、
を備えた第二の補正信号発生回路であって、
前記演算増幅器がさらに、前記定電流源の出力に接続され、前記ステアリングトランジスタが流す前記電流のミラー電流を流して、VcmがVthよりも高いときに、前記第一のバイアス電流を前記第二の電流ミラーより迂回させるように構成された迂回トランジスタ(MN8)を備えた、請求項1に記載の演算増幅器。 - 前記迂回トランジスタは、VcmがVthよりも高いときに前記第一のバイアス電流の全てを前記第二の電流ミラーより迂回させ、それにより、前記第一の補正信号をゼロまで減少させるようにサイズ決めされる、請求項3に記載の演算増幅器。
- 前記負荷段が折り返し型カスコード段である、請求項1に記載の演算増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38828802P | 2002-06-12 | 2002-06-12 | |
US10/192,189 US6696894B1 (en) | 2002-06-12 | 2002-07-08 | Operational amplifier with independent input offset trim for high and low common mode input voltages |
PCT/US2003/011919 WO2003107530A1 (en) | 2002-06-01 | 2003-04-16 | Operational amplifier with independent input offset trim for high and low common mode input voltages |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006508561A JP2006508561A (ja) | 2006-03-09 |
JP2006508561A5 JP2006508561A5 (ja) | 2009-05-21 |
JP4395067B2 true JP4395067B2 (ja) | 2010-01-06 |
Family
ID=29739034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004514215A Expired - Lifetime JP4395067B2 (ja) | 2002-06-12 | 2003-04-16 | 高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6696894B1 (ja) |
EP (1) | EP1510000B1 (ja) |
JP (1) | JP4395067B2 (ja) |
DE (1) | DE60303383T2 (ja) |
WO (1) | WO2003107530A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6844781B1 (en) * | 2003-07-07 | 2005-01-18 | Ami Semiconductor, Inc. | Dual differential-input amplifier having wide input range |
US7170347B1 (en) * | 2003-11-17 | 2007-01-30 | National Semiconductor Corporation | Offset trim circuit and method for a constant-transconductance rail-to-rail CMOS input circuit |
US6927714B1 (en) * | 2004-03-31 | 2005-08-09 | Maxim Integrated Products, Inc. | Current steering digital-to-analog (DAC) converter with improved dynamic performance |
US7049889B2 (en) * | 2004-03-31 | 2006-05-23 | Analog Devices, Inc. | Differential stage voltage offset trim circuitry |
JP4826073B2 (ja) * | 2004-08-05 | 2011-11-30 | 日本電気株式会社 | 差動増幅器、及びそれを用いた表示装置のデータドライバ |
KR100564630B1 (ko) * | 2004-08-06 | 2006-03-29 | 삼성전자주식회사 | 디지털 입력 신호의 변화에 무관하게 고정적인 오프셋을가지는 아날로그 신호를 출력하는 d/a 컨버터 |
WO2006053098A1 (en) * | 2004-11-08 | 2006-05-18 | Elder J Scott | Method and apparatus for calibrating analog circuits using statistical techniques |
US8502557B2 (en) * | 2006-06-05 | 2013-08-06 | Analog Devices, Inc. | Apparatus and methods for forming electrical networks that approximate desired performance characteristics |
US7339430B2 (en) * | 2006-07-26 | 2008-03-04 | Aimtron Technology Corp. | Rail-to-rail operational amplifier with an enhanced slew rate |
US9356568B2 (en) | 2007-06-05 | 2016-05-31 | Analog Devices, Inc. | Apparatus and methods for chopper amplifiers |
US7714651B2 (en) * | 2007-11-05 | 2010-05-11 | National Semiconductor Corporation | Apparatus and method for low power rail-to-rail operational amplifier |
EP2220765A2 (en) * | 2007-11-12 | 2010-08-25 | Nxp B.V. | Signal processor comprising an amplifier |
JP2009284050A (ja) * | 2008-05-20 | 2009-12-03 | Nec Electronics Corp | 差動増幅回路 |
JP5278144B2 (ja) * | 2009-04-28 | 2013-09-04 | セイコーエプソン株式会社 | 増幅回路、集積回路装置及び電子機器 |
KR101096198B1 (ko) * | 2010-06-01 | 2011-12-22 | 주식회사 하이닉스반도체 | 레일-투-레일 증폭기 |
US8593222B2 (en) * | 2011-01-26 | 2013-11-26 | Novatek Microelectronics Corp. | Amplifier |
RU2449465C1 (ru) * | 2011-03-24 | 2012-04-27 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Прецизионный операционный усилитель |
US10720919B2 (en) | 2011-11-16 | 2020-07-21 | Analog Devices, Inc. | Apparatus and methods for reducing charge injection mismatch in electronic circuits |
US8823454B2 (en) * | 2012-03-30 | 2014-09-02 | Freescale Semiconductor, Inc. | Fully complementary self-biased differential receiver with startup circuit |
US9306509B2 (en) * | 2012-07-27 | 2016-04-05 | Xilinx, Inc. | Receiver having a wide common mode input range |
US8816773B2 (en) | 2012-10-04 | 2014-08-26 | Analog Devices, Inc. | Offset current trim circuit |
JP6217115B2 (ja) * | 2013-04-04 | 2017-10-25 | 富士電機株式会社 | 演算増幅回路 |
US9444405B1 (en) * | 2015-09-24 | 2016-09-13 | Freescale Semiconductor, Inc. | Methods and structures for dynamically reducing DC offset |
US9647639B1 (en) * | 2015-11-13 | 2017-05-09 | Qualcomm Incorporated | Baseband filters and interfaces between a digital-to-analog converter and a baseband filter |
JP7187904B2 (ja) * | 2018-09-06 | 2022-12-13 | 株式会社デンソー | 増幅器 |
US10924066B2 (en) | 2018-10-11 | 2021-02-16 | Semiconductor Components Industries, Llc | Offset voltage trimming for operational amplifiers |
US11558013B2 (en) * | 2019-12-03 | 2023-01-17 | Texas Instruments Incorporated | Low power operational amplifier trim offset circuitry |
FR3115426B1 (fr) * | 2020-08-31 | 2023-10-27 | St Microelectronics Grenoble 2 | Amplificateur opérationnel |
CN112601159B (zh) * | 2020-12-10 | 2022-03-15 | 深圳市中科蓝讯科技股份有限公司 | 一种音频校准电路和音频设备 |
US11929769B2 (en) | 2021-05-28 | 2024-03-12 | Skyworks Solutions, Inc. | Power amplifier trimming based on coefficients for digital pre-distortion |
DE112022003705T5 (de) * | 2021-07-27 | 2024-05-08 | Microchip Technology Incorporated | Op-amp mit zufälliger offset-trimmung über den eingangsbereich mit rail-to-rail-eingang |
CN114006587B (zh) * | 2021-11-02 | 2023-09-01 | 中国电子科技集团公司第二十四研究所 | 一种共模输入电压低于0v的运算放大器 |
US11831287B2 (en) * | 2021-11-22 | 2023-11-28 | Faraday Technology Corp. | Common mode correction using ADC in analog probe based receiver |
CN114285426B (zh) * | 2021-11-25 | 2023-12-12 | 深圳市紫光同创电子有限公司 | 一种SerDes发送器输出摆幅控制装置及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
US4797631A (en) * | 1987-11-24 | 1989-01-10 | Texas Instruments Incorporated | Folded cascode amplifier with rail-to-rail common-mode range |
JP3038716B2 (ja) * | 1989-01-12 | 2000-05-08 | 株式会社デンソー | 差動増幅器におけるオフセット電圧調整回路 |
JP2956491B2 (ja) * | 1994-09-19 | 1999-10-04 | 東洋製罐株式会社 | 金属と合成樹脂の複合蓋とその製造装置 |
JPH08204468A (ja) * | 1995-01-20 | 1996-08-09 | Seikosha Co Ltd | 演算増幅器 |
US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
JP2001339257A (ja) * | 2000-05-25 | 2001-12-07 | Ricoh Co Ltd | 演算増幅器 |
US6396339B1 (en) * | 2000-06-28 | 2002-05-28 | Texas Instruments Incorporated | Operational amplifier trim method with process and temperature error compensation |
US6522200B2 (en) * | 2000-12-11 | 2003-02-18 | Texas Instruments Incorporated | Process-insensitive, highly-linear constant transconductance circuit |
-
2002
- 2002-07-08 US US10/192,189 patent/US6696894B1/en not_active Expired - Lifetime
-
2003
- 2003-04-16 DE DE60303383T patent/DE60303383T2/de not_active Expired - Lifetime
- 2003-04-16 EP EP03760203A patent/EP1510000B1/en not_active Expired - Lifetime
- 2003-04-16 JP JP2004514215A patent/JP4395067B2/ja not_active Expired - Lifetime
- 2003-04-16 WO PCT/US2003/011919 patent/WO2003107530A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE60303383D1 (de) | 2006-04-13 |
US6696894B1 (en) | 2004-02-24 |
JP2006508561A (ja) | 2006-03-09 |
EP1510000A1 (en) | 2005-03-02 |
DE60303383T2 (de) | 2006-08-03 |
EP1510000B1 (en) | 2006-01-25 |
WO2003107530A1 (en) | 2003-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395067B2 (ja) | 高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 | |
JP4638481B2 (ja) | 差動段電圧オフセットトリム回路 | |
JP3549302B2 (ja) | 同相電圧安定度を有するオフセットコンパレータ | |
KR101742343B1 (ko) | 트랜스컨덕턴스 증폭기의 선형 이득 변화를 획득하기 위한 구동 방법 및 대응하는 구동 회로 | |
JP4538050B2 (ja) | 電流モード計装用増幅器のゲインエラー補正回路 | |
EP0649218B1 (en) | Gain enhancement technique for operational amplifiers | |
JP4725441B2 (ja) | 差動増幅器 | |
EP1908168B1 (en) | Temperature-independent amplifier offset trim circuit | |
US7023367B1 (en) | Current steering digital to analog converter with improved dynamic linearity | |
KR101739290B1 (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
JP5490549B2 (ja) | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ | |
JPH077340A (ja) | 全差動増幅器 | |
JPH07288432A (ja) | 連続時間共通モード・フィ−ドバック増幅器 | |
US6396339B1 (en) | Operational amplifier trim method with process and temperature error compensation | |
JP2005244276A (ja) | 差動増幅回路 | |
JP3848683B2 (ja) | 増幅器 | |
US6819170B1 (en) | Apparatus for sensing differential voltages with high common-mode levels | |
US7652535B2 (en) | Continuous time common mode feedback circuit, system, and method | |
US6362682B2 (en) | Common-mode feedback circuit and method | |
US8519794B2 (en) | Current mirror with low headroom and linear response | |
JP3391087B2 (ja) | 平衡増幅器の共通モード電圧調整装置 | |
KR100416168B1 (ko) | 전력 증폭기 | |
US6300833B1 (en) | DC gain enhancement for operational amplifiers | |
US20230184813A1 (en) | Current sense circuit | |
KR100450776B1 (ko) | 클래스 ab 차동출력 cmos 연산증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080707 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090226 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |