JPH07288432A - 連続時間共通モード・フィ−ドバック増幅器 - Google Patents
連続時間共通モード・フィ−ドバック増幅器Info
- Publication number
- JPH07288432A JPH07288432A JP7097643A JP9764395A JPH07288432A JP H07288432 A JPH07288432 A JP H07288432A JP 7097643 A JP7097643 A JP 7097643A JP 9764395 A JP9764395 A JP 9764395A JP H07288432 A JPH07288432 A JP H07288432A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- common mode
- fet
- differential
- low gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 単一低電圧の供給で動作させる用途に最適
で、出力電圧幅が広くしかも高速遷移応答時間を有す
る、連続時間共通モード・フィードバック増幅器を提供
する。 【構成】 連続時間共通モード・フィードバック増幅器
ＣＴＣＭＦＢ（３００）は、低い供給電圧の全差動増幅
器を必要とする用途に適したものである。ＣＴＣＭＦＢ
（３００）内の鏡像構成の低利得ＣＭＯＳ増幅器（ＭＰ
０／ＭＰ２およびＭＰ３／ＭＰ４）は、主差動増幅器
（１０２）の共通モード出力電圧Ｖｃｍを規定しかつ安
定化させる。共通モード増幅器（３００）の過渡応答
は、主差動増幅器（１０２）の過渡応答とは独立して調
整可能であり、主差動増幅器に高速過渡応答を可能にす
る。
で、出力電圧幅が広くしかも高速遷移応答時間を有す
る、連続時間共通モード・フィードバック増幅器を提供
する。 【構成】 連続時間共通モード・フィードバック増幅器
ＣＴＣＭＦＢ（３００）は、低い供給電圧の全差動増幅
器を必要とする用途に適したものである。ＣＴＣＭＦＢ
（３００）内の鏡像構成の低利得ＣＭＯＳ増幅器（ＭＰ
０／ＭＰ２およびＭＰ３／ＭＰ４）は、主差動増幅器
（１０２）の共通モード出力電圧Ｖｃｍを規定しかつ安
定化させる。共通モード増幅器（３００）の過渡応答
は、主差動増幅器（１０２）の過渡応答とは独立して調
整可能であり、主差動増幅器に高速過渡応答を可能にす
る。
Description
【０００１】
【産業上の利用分野】本発明は電子回路に関し、更に特
定すれば差動演算増幅回路に関するものである。
定すれば差動演算増幅回路に関するものである。
【０００２】
【従来の技術】高速で完全に差動的に切り替えられるコ
ンデンサ・フィルタ・アーキテクチャーでは、主差動増
幅器ループは、通常高速共通モード・ループ増幅器を、
主差動ループ増幅器内に含んでいる。共通モード・フィ
ードバックを有する完全に差動的な演算増幅器のブロッ
ク図を添付図面の図１に示す。増幅器１００は、電圧信
号ＶｃｃおよびＶｅｅが供給される、主差動増幅器１０
２と共通モード増幅器１０４とから成る。また、主差動
増幅器１０２は、反転および非反転入力を受ける入力、
および差動入力端子Ｖｉｎ-，Ｖｉｎ+を含む。更に、主
差動増幅器１０２には、バイアス電流Ｉｄｍを受けるバ
イアス・ポートＩｂｉａｓ、および共通モード制御信号
または共通モードフィードバック信号を受ける入力ポー
トＶｃｍｉｎが含まれている。主差動増幅器１０２の出
力信号は差動出力Ｖｏ+，Ｖｏ-である。
ンデンサ・フィルタ・アーキテクチャーでは、主差動増
幅器ループは、通常高速共通モード・ループ増幅器を、
主差動ループ増幅器内に含んでいる。共通モード・フィ
ードバックを有する完全に差動的な演算増幅器のブロッ
ク図を添付図面の図１に示す。増幅器１００は、電圧信
号ＶｃｃおよびＶｅｅが供給される、主差動増幅器１０
２と共通モード増幅器１０４とから成る。また、主差動
増幅器１０２は、反転および非反転入力を受ける入力、
および差動入力端子Ｖｉｎ-，Ｖｉｎ+を含む。更に、主
差動増幅器１０２には、バイアス電流Ｉｄｍを受けるバ
イアス・ポートＩｂｉａｓ、および共通モード制御信号
または共通モードフィードバック信号を受ける入力ポー
トＶｃｍｉｎが含まれている。主差動増幅器１０２の出
力信号は差動出力Ｖｏ+，Ｖｏ-である。
【０００３】共通モード増幅器１０４は、主差動増幅器
１０２の差動出力Ｖｏ+，Ｖｏ-の差動出力を取り、それ
らをポートＶｃｍｐ，Ｖｃｍｎにそれぞれ供給する。共
通モード増幅器１０４は、電流源からの電流Ｉｃｍを受
けるバイアス・ポートｉｃｍｂｉａｓを含むと共に、基
準入力電圧を受ける基準ポートＶａｇも有する。共通モ
ード増幅器１０４には、主差動増幅器１０２のＶｃｍｉ
ｎポートに結合された制御出力ポートＶｃｏｎｔｒｏｌ
も含まれている。
１０２の差動出力Ｖｏ+，Ｖｏ-の差動出力を取り、それ
らをポートＶｃｍｐ，Ｖｃｍｎにそれぞれ供給する。共
通モード増幅器１０４は、電流源からの電流Ｉｃｍを受
けるバイアス・ポートｉｃｍｂｉａｓを含むと共に、基
準入力電圧を受ける基準ポートＶａｇも有する。共通モ
ード増幅器１０４には、主差動増幅器１０２のＶｃｍｉ
ｎポートに結合された制御出力ポートＶｃｏｎｔｒｏｌ
も含まれている。
【０００４】演算増幅器１００の共通モード出力信号
は、（Ｖｏ+＋Ｖｏ-）／２で規定される。この共通モー
ド出力信号は不確定であり、演算増幅器の出力が高利得
領域から低利得領域にドリフトする原因となり得る。こ
の状態を防ぐために、ある形式の共通モード・フィード
バックを用いて、共通モード出力信号を規定し安定化さ
せる。また、また、共通モード増幅器１０４に高速な静
定時間応答を持たせ、主差動増幅器１０２の静定時間応
答が遅くなるのを避けることが望ましい。完全差動演算
増幅器１００の出力電圧幅Ｖｄは、差動出力電圧で決定
され、Ｖｄ＝Ｖｏ+−Ｖｏ-で表される。差動演算増幅器
１００の共通モード電圧Ｖｃｍは、差動出力電圧の平均
によって決定され、基準電圧Ｖａｇに対してＶｃｍ＝
（Ｖ０+＋Ｖ０-）／２で表される。共通モード電圧Ｖｃ
ｍをＶａｇ＝アナログ接地のような一定基準電圧と連続
的に比較する場合、共通モード・フィードバック回路
は、連続時間共通モード・フィードバック回路（ＣＴＣ
ＭＦＢ：continuous time common mode feedback circu
it）と呼ばれている。
は、（Ｖｏ+＋Ｖｏ-）／２で規定される。この共通モー
ド出力信号は不確定であり、演算増幅器の出力が高利得
領域から低利得領域にドリフトする原因となり得る。こ
の状態を防ぐために、ある形式の共通モード・フィード
バックを用いて、共通モード出力信号を規定し安定化さ
せる。また、また、共通モード増幅器１０４に高速な静
定時間応答を持たせ、主差動増幅器１０２の静定時間応
答が遅くなるのを避けることが望ましい。完全差動演算
増幅器１００の出力電圧幅Ｖｄは、差動出力電圧で決定
され、Ｖｄ＝Ｖｏ+−Ｖｏ-で表される。差動演算増幅器
１００の共通モード電圧Ｖｃｍは、差動出力電圧の平均
によって決定され、基準電圧Ｖａｇに対してＶｃｍ＝
（Ｖ０+＋Ｖ０-）／２で表される。共通モード電圧Ｖｃ
ｍをＶａｇ＝アナログ接地のような一定基準電圧と連続
的に比較する場合、共通モード・フィードバック回路
は、連続時間共通モード・フィードバック回路（ＣＴＣ
ＭＦＢ：continuous time common mode feedback circu
it）と呼ばれている。
【０００５】ＣＴＣＭＦＢを有する典型的な完全差動Ｃ
ＭＯＳ演算増幅器を、完全差動演算増幅器２００として
図２に示す。完全差動演算増幅器２００は、ＦＥＴトラ
ンジスタで構成され、供給入力Ｖｃｃ，Ｖｅｅによって
給電され、差動入力Ｖｉｎ+，Ｖｉｎ-を含む。主差動増
幅器は、部分２０６で表され、部分２０２内の電流源Ｉ
ｄｍによってバイアスされるように示されている。共通
モード増幅器は、トランジスタＭ３，Ｍ４，Ｍ５，Ｍ
６，Ｍ７，Ｍ１０で構成され、Ｍ５，Ｍ６，Ｍ７，Ｍ
８，Ｍ９，Ｍ１０を含む増幅器２０６の一部と重複す
る。このように、共通モード増幅器２０４は、主差動増
幅器２０６の一部となっている。
ＭＯＳ演算増幅器を、完全差動演算増幅器２００として
図２に示す。完全差動演算増幅器２００は、ＦＥＴトラ
ンジスタで構成され、供給入力Ｖｃｃ，Ｖｅｅによって
給電され、差動入力Ｖｉｎ+，Ｖｉｎ-を含む。主差動増
幅器は、部分２０６で表され、部分２０２内の電流源Ｉ
ｄｍによってバイアスされるように示されている。共通
モード増幅器は、トランジスタＭ３，Ｍ４，Ｍ５，Ｍ
６，Ｍ７，Ｍ１０で構成され、Ｍ５，Ｍ６，Ｍ７，Ｍ
８，Ｍ９，Ｍ１０を含む増幅器２０６の一部と重複す
る。このように、共通モード増幅器２０４は、主差動増
幅器２０６の一部となっている。
【０００６】共通モード・フィードバックは、トランジ
スタＭ５，Ｍ６のゲート電圧をバイアス電圧Ｖｂ１に固
定し、ゲートＭ５，Ｍ６を通じて同様な電流Ｉ＋Ｉｏ／
２を形成することによって、安定したソース電圧を確保
するように動作する。一旦Ｍ５，Ｍ６のソース電圧が確
定すれば、トランジスタＭ３，Ｍ４のドレイン／ソース
間電圧Ｖｄｓ３，Ｖｄｓ４は一定となる。Ｖｂ１の値
は、トランジスタＭ３，Ｍ４の双方がそれらの線形領域
で動作するように選択される。トランジスタＭ３，Ｍ４
のアスペクト比、即ち、チャンネル幅対チャンネル長の
比（Ｗ／Ｌ）３＝（Ｗ／Ｌ）４は、共通モード電圧Ｖｃ
ｍが接地電位のような所定値を有するように選択され
る。共通モード電圧が変動すると、トランジスタＭ３，
Ｍ４の抵抗もそれにしたがって変動し、この回路の負フ
ィードバック特性のために、Ｖｃｍをその所定値に戻
す。図２に示す共通モード・フィードバック構成の出力
幅は、出力トランジスタＭ９／Ｍ１０およびＭ７／Ｍ８
の過剰飽和電圧Ｖｄｓsatによって決まり、製造プロセ
スの影響を非常に受けやすい。この典型的な共通モード
フィードバック構成には、演算増幅器の出力電圧幅（Ｖ
ｏ+，Ｖｏ-）を厳しく制限することなく、単一の定電圧
電源環境でそれらを使用できないという欠点がある。
スタＭ５，Ｍ６のゲート電圧をバイアス電圧Ｖｂ１に固
定し、ゲートＭ５，Ｍ６を通じて同様な電流Ｉ＋Ｉｏ／
２を形成することによって、安定したソース電圧を確保
するように動作する。一旦Ｍ５，Ｍ６のソース電圧が確
定すれば、トランジスタＭ３，Ｍ４のドレイン／ソース
間電圧Ｖｄｓ３，Ｖｄｓ４は一定となる。Ｖｂ１の値
は、トランジスタＭ３，Ｍ４の双方がそれらの線形領域
で動作するように選択される。トランジスタＭ３，Ｍ４
のアスペクト比、即ち、チャンネル幅対チャンネル長の
比（Ｗ／Ｌ）３＝（Ｗ／Ｌ）４は、共通モード電圧Ｖｃ
ｍが接地電位のような所定値を有するように選択され
る。共通モード電圧が変動すると、トランジスタＭ３，
Ｍ４の抵抗もそれにしたがって変動し、この回路の負フ
ィードバック特性のために、Ｖｃｍをその所定値に戻
す。図２に示す共通モード・フィードバック構成の出力
幅は、出力トランジスタＭ９／Ｍ１０およびＭ７／Ｍ８
の過剰飽和電圧Ｖｄｓsatによって決まり、製造プロセ
スの影響を非常に受けやすい。この典型的な共通モード
フィードバック構成には、演算増幅器の出力電圧幅（Ｖ
ｏ+，Ｖｏ-）を厳しく制限することなく、単一の定電圧
電源環境でそれらを使用できないという欠点がある。
【０００７】他の共通モード・フィードバック構成（図
示せず）では、共通モード電圧Ｖｃｍを周期的に共通モ
ード基準電圧Ｖａｇにリフレッシュする場合、その共通
モードフィードバック回路は、ダイナミック共通モード
・フィードバックＤＣＭＦＢと呼ばれている。二重供給
システムでは、Ｖａｇは接地電位である。単一の低電圧
を供給するような使用では、出力電圧幅を増大し時間応
答を改善するために、ＤＣＭＦＢの手法が好ましい。し
かしながら、ＤＣＭＦＢ回路はスイッチ・コンデンサ技
術に基づくものであり、出力信号にスイッチング・ノイ
ズを混入させるという欠点がある。
示せず）では、共通モード電圧Ｖｃｍを周期的に共通モ
ード基準電圧Ｖａｇにリフレッシュする場合、その共通
モードフィードバック回路は、ダイナミック共通モード
・フィードバックＤＣＭＦＢと呼ばれている。二重供給
システムでは、Ｖａｇは接地電位である。単一の低電圧
を供給するような使用では、出力電圧幅を増大し時間応
答を改善するために、ＤＣＭＦＢの手法が好ましい。し
かしながら、ＤＣＭＦＢ回路はスイッチ・コンデンサ技
術に基づくものであり、出力信号にスイッチング・ノイ
ズを混入させるという欠点がある。
【０００８】その他の共通モード増幅器の構成には、抵
抗を用いて設計したものがある。かかる増幅器には、Ｃ
ＭＯＳ内の抵抗の許容度(tolerances)の制御性に乏しい
こと、および典型的に演算増幅器回路に大きな値の抵抗
が用いられるために、出力電圧幅を制限してしまうこと
による性能の劣化が起こり、電圧幅が制限されても不利
にならないように高い供給電圧で動作させざるを得ない
という問題がある。
抗を用いて設計したものがある。かかる増幅器には、Ｃ
ＭＯＳ内の抵抗の許容度(tolerances)の制御性に乏しい
こと、および典型的に演算増幅器回路に大きな値の抵抗
が用いられるために、出力電圧幅を制限してしまうこと
による性能の劣化が起こり、電圧幅が制限されても不利
にならないように高い供給電圧で動作させざるを得ない
という問題がある。
【０００９】
【発明が解決しようとする課題】したがって、単一の低
電圧の供給で動作させるような用途に最適で、出力電圧
幅が広くしかも高速過渡応答時間を有する、連続時間共
通モード・フィードバック増幅回路が必要とされてい
る。
電圧の供給で動作させるような用途に最適で、出力電圧
幅が広くしかも高速過渡応答時間を有する、連続時間共
通モード・フィードバック増幅回路が必要とされてい
る。
【００１０】
【課題を解決するための手段】本発明は、供給電圧が低
い全差動増幅器を必要とする用途に適した、連続時間共
通モード・フィードバック増幅器を提供する。前記連続
時間共通モード・フィードバック増幅器は、鏡像(mirro
r image)構成に結合され、第１および第２共通モード電
流を発生する第１および第２低利得ＦＥＴ増幅回路、飽
和領域にバイアスされ、前記第１および第２低利得ＦＥ
Ｔ増幅回路をそれらのトライオード領域にバイアスする
第１および第２バイアスＦＥＴ、前記第１および第２低
利得ＦＥＴ増幅回路に動作的に結合され、前記ＣＭＯＳ
共通モード差動増幅器の応答時間を制御する第１および
第２カスコード(cascode)ＦＥＴ、前記第１および第２
バイアスＦＥＴをバイアスするための第１および第２電
流源を構成するカレント・ミラー回路、および前記第１
および第２共通モード電流に応答して、ＣＭＯＳ共通モ
ード差動増幅器の制御電圧出力を発生する電流／電圧変
換器から成る。前記連続時間共通モード・フィードバッ
ク増幅器内の鏡像構成の低利得ＦＥＴ増幅器が、主差動
増幅器の共通モード出力電圧を規定しかつ安定化させ
る。共通モード増幅器の過渡応答は、主差動増幅器の過
渡応答とは独立して調整可能であり、主差動増幅器に高
速過渡応答を可能にする。
い全差動増幅器を必要とする用途に適した、連続時間共
通モード・フィードバック増幅器を提供する。前記連続
時間共通モード・フィードバック増幅器は、鏡像(mirro
r image)構成に結合され、第１および第２共通モード電
流を発生する第１および第２低利得ＦＥＴ増幅回路、飽
和領域にバイアスされ、前記第１および第２低利得ＦＥ
Ｔ増幅回路をそれらのトライオード領域にバイアスする
第１および第２バイアスＦＥＴ、前記第１および第２低
利得ＦＥＴ増幅回路に動作的に結合され、前記ＣＭＯＳ
共通モード差動増幅器の応答時間を制御する第１および
第２カスコード(cascode)ＦＥＴ、前記第１および第２
バイアスＦＥＴをバイアスするための第１および第２電
流源を構成するカレント・ミラー回路、および前記第１
および第２共通モード電流に応答して、ＣＭＯＳ共通モ
ード差動増幅器の制御電圧出力を発生する電流／電圧変
換器から成る。前記連続時間共通モード・フィードバッ
ク増幅器内の鏡像構成の低利得ＦＥＴ増幅器が、主差動
増幅器の共通モード出力電圧を規定しかつ安定化させ
る。共通モード増幅器の過渡応答は、主差動増幅器の過
渡応答とは独立して調整可能であり、主差動増幅器に高
速過渡応答を可能にする。
【００１１】
【実施例】Ｖｃｃ＝２．７Ｖのような低い電圧で動作す
る連続時間共通モード・フィードバック増幅器（ＣＴＣ
ＭＦＢ）を、添付図面の図３に示し、共通モード増幅器
３００と呼ぶことにする。共通モード増幅器３００は２
つの差動入力Ｖｃｍｐ，Ｖｍｎを含み、図１に示すよう
な主差動増幅器の差動出力Ｖｏ+，Ｖｏ-がこれに供給さ
れる。共通モード増幅器３００は主差動増幅器の差動出
力（Ｖｏ+，Ｖｏ-）を規制するものである。共通モード
増幅器３００には２つの鏡像低利得ＣＭＯＳ共通ソース
増幅器(source amplifier)も含まれている。これらの増
幅器は、好ましくはＰ−チャンネルＦＥＴから成る入力
トランジスタＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４で構
成され、飽和状態にあるバイアス素子ＭＰ６，ＭＰ７に
よってバイアスされる。ＭＰ０のゲートはＶｃｍｐに連
結され、ＭＰ２のゲートはＶｍｎに連結され、そしてＭ
Ｐ３，ＭＰ４のゲートは共に結合されて基準電圧Ｖａｇ
に連結されている。この構成では、共通ソース増幅器
（ＭＰ０／ＭＰ２，ＭＰ３／ＭＰ４）は、２つの共通モ
ード入力電圧Ｖｃｍｐ，Ｖｍｎと、基準電圧Ｖａｇとを
電流Ｉｃｍ１，Ｉｃｍ２に変換する。これらの増幅器は
利得が非常に低く、主差動増幅器の全差動出力動作範囲
であるＶｏ+からＶｏ-まで、できるだけ線形動作ができ
るようになっている。素子ＭＰ０／ＭＰ２およびＭＰ３
／ＭＰ４は、Ｖｏ+からＶｏ-までの広い動作範囲にわた
って固定利得が確保できるように、それらのトライオー
ド（線形）領域内に十分バイアスされる。
る連続時間共通モード・フィードバック増幅器（ＣＴＣ
ＭＦＢ）を、添付図面の図３に示し、共通モード増幅器
３００と呼ぶことにする。共通モード増幅器３００は２
つの差動入力Ｖｃｍｐ，Ｖｍｎを含み、図１に示すよう
な主差動増幅器の差動出力Ｖｏ+，Ｖｏ-がこれに供給さ
れる。共通モード増幅器３００は主差動増幅器の差動出
力（Ｖｏ+，Ｖｏ-）を規制するものである。共通モード
増幅器３００には２つの鏡像低利得ＣＭＯＳ共通ソース
増幅器(source amplifier)も含まれている。これらの増
幅器は、好ましくはＰ−チャンネルＦＥＴから成る入力
トランジスタＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４で構
成され、飽和状態にあるバイアス素子ＭＰ６，ＭＰ７に
よってバイアスされる。ＭＰ０のゲートはＶｃｍｐに連
結され、ＭＰ２のゲートはＶｍｎに連結され、そしてＭ
Ｐ３，ＭＰ４のゲートは共に結合されて基準電圧Ｖａｇ
に連結されている。この構成では、共通ソース増幅器
（ＭＰ０／ＭＰ２，ＭＰ３／ＭＰ４）は、２つの共通モ
ード入力電圧Ｖｃｍｐ，Ｖｍｎと、基準電圧Ｖａｇとを
電流Ｉｃｍ１，Ｉｃｍ２に変換する。これらの増幅器は
利得が非常に低く、主差動増幅器の全差動出力動作範囲
であるＶｏ+からＶｏ-まで、できるだけ線形動作ができ
るようになっている。素子ＭＰ０／ＭＰ２およびＭＰ３
／ＭＰ４は、Ｖｏ+からＶｏ-までの広い動作範囲にわた
って固定利得が確保できるように、それらのトライオー
ド（線形）領域内に十分バイアスされる。
【００１２】素子ＭＰ２８／ＭＰ２９およびＭＰ３０／
ＭＰ３１は、それらの飽和領域にバイアスされており、
低利得共通ソース増幅器ＭＰ０／ＭＰ２およびＭＰ４／
ＭＰ３に結合され、低利得ソース増幅器のドレイン−ソ
ース電圧をゼロ・ボルトに近づける。バイアスＦＥＴＭ
Ｐ６，ＭＰ７は、それぞれ電流源Ｉ３４，Ｉ３６によっ
て飽和領域にバイアスされ、低利得共通ソース増幅器
（ＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４）のドレイン−
ソース間電圧を規定する。電流源Ｉ３４，Ｉ３６は、バ
イアス電流Ｉｃｍによるカレント・ミラー回路によって
構成される。素子ＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４
のＶｄｓ値は、動作がトライオード(triode)領域で行わ
れることを保証するために、非常に小さく選択される。
素子ＭＰ１０，ＭＰ１１は、それぞれＩｃｍ１，Ｉｃｍ
２によってバイアスされるカスコード・トランジスタで
ある。カスコードＦＥＴ、ＭＰ１０，ＭＰ１１は、動作
可能(operably)に低利得ＦＥＴ増幅回路ＭＰ０／ＭＰ２
およびＭＰ３／ＭＰ４に結合され、共通モード増幅器３
００の帯域を上昇させる。入力トランジスタＭＰ０／Ｍ
Ｐ２およびＭＰ３／ＭＰ４をトライオード領域にクラン
プすることにより、共通モード増幅器３００の利得を、
ＶｃｍｐからＶｃｍｎまでの広い入力電圧範囲にわたっ
て一定に保持する。この電圧範囲は、主差動増幅器の差
動出力範囲Ｖｏ+〜Ｖｏ-である。
ＭＰ３１は、それらの飽和領域にバイアスされており、
低利得共通ソース増幅器ＭＰ０／ＭＰ２およびＭＰ４／
ＭＰ３に結合され、低利得ソース増幅器のドレイン−ソ
ース電圧をゼロ・ボルトに近づける。バイアスＦＥＴＭ
Ｐ６，ＭＰ７は、それぞれ電流源Ｉ３４，Ｉ３６によっ
て飽和領域にバイアスされ、低利得共通ソース増幅器
（ＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４）のドレイン−
ソース間電圧を規定する。電流源Ｉ３４，Ｉ３６は、バ
イアス電流Ｉｃｍによるカレント・ミラー回路によって
構成される。素子ＭＰ０／ＭＰ２およびＭＰ３／ＭＰ４
のＶｄｓ値は、動作がトライオード(triode)領域で行わ
れることを保証するために、非常に小さく選択される。
素子ＭＰ１０，ＭＰ１１は、それぞれＩｃｍ１，Ｉｃｍ
２によってバイアスされるカスコード・トランジスタで
ある。カスコードＦＥＴ、ＭＰ１０，ＭＰ１１は、動作
可能(operably)に低利得ＦＥＴ増幅回路ＭＰ０／ＭＰ２
およびＭＰ３／ＭＰ４に結合され、共通モード増幅器３
００の帯域を上昇させる。入力トランジスタＭＰ０／Ｍ
Ｐ２およびＭＰ３／ＭＰ４をトライオード領域にクラン
プすることにより、共通モード増幅器３００の利得を、
ＶｃｍｐからＶｃｍｎまでの広い入力電圧範囲にわたっ
て一定に保持する。この電圧範囲は、主差動増幅器の差
動出力範囲Ｖｏ+〜Ｖｏ-である。
【００１３】更に、共通モード増幅器３００には、電流
／電圧変換器３０２も含まれており、電流Ｉｃｍ１，Ｉ
ｃｍ２を共通モード制御出力電圧Ｖｃｏｎｔｒｏｌに変
換する。回路の対称性に起因して平衡状態(quiescent c
ondition)にあっては、Ｉｃｍ１はＩｃｍ２と等しくな
り、Ｖｃｍｎ，ＶｃｍｐをＶａｇに等しくさせる。共通
モード出力電圧Ｖｃｏｎｔｒｏｌは、主差動演算増幅器
の入力ポートＶｃｍｉｎにフィードバックされ、共通モ
ード入力ノードＶｃｍｐ，ＶｃｍｎをＶａｇ、即ち（Ｖ
ｃｍｐ＋Ｖｃｍｎ）／２＝Ｖａｇに保持させる。二重供
給構成(dual supply configration)では、基準入力Ｖａ
ｇを供給電圧ＶｃｃおよびＶｅｅの中点で駆動すること
もできる。したがって、第２供給電圧Ｖｅｅが供給電圧
Ｖｃｃと等しい値でしかも反対の電位である二重供給構
成では、基準電圧Ｖａｇは接地電位に結合される。基準
入力は、第２供給電圧Ｖｅｅが接地電位の時（単一供給
構成）、供給電圧Ｖｃｃの半分に結合される。
／電圧変換器３０２も含まれており、電流Ｉｃｍ１，Ｉ
ｃｍ２を共通モード制御出力電圧Ｖｃｏｎｔｒｏｌに変
換する。回路の対称性に起因して平衡状態(quiescent c
ondition)にあっては、Ｉｃｍ１はＩｃｍ２と等しくな
り、Ｖｃｍｎ，ＶｃｍｐをＶａｇに等しくさせる。共通
モード出力電圧Ｖｃｏｎｔｒｏｌは、主差動演算増幅器
の入力ポートＶｃｍｉｎにフィードバックされ、共通モ
ード入力ノードＶｃｍｐ，ＶｃｍｎをＶａｇ、即ち（Ｖ
ｃｍｐ＋Ｖｃｍｎ）／２＝Ｖａｇに保持させる。二重供
給構成(dual supply configration)では、基準入力Ｖａ
ｇを供給電圧ＶｃｃおよびＶｅｅの中点で駆動すること
もできる。したがって、第２供給電圧Ｖｅｅが供給電圧
Ｖｃｃと等しい値でしかも反対の電位である二重供給構
成では、基準電圧Ｖａｇは接地電位に結合される。基準
入力は、第２供給電圧Ｖｅｅが接地電位の時（単一供給
構成）、供給電圧Ｖｃｃの半分に結合される。
【００１４】共通モード入力電圧Ｖｃｍｎ／Ｖｃｍｐに
おいていかなる増加または減少があっても、電流Ｉｃｍ
１に増加または減少が生じ、出力電圧Ｖｃｏｎｔｒｏｌ
が結果的に増加または減少する。この電圧が次に主差動
増幅器によって用いられ、共通モード出力電圧Ｖｃｍ＝
（Ｖｏ+＋Ｖｏ-）／２に反対の変化を発生させることに
より、共通モード増幅器の共通モード入力電圧Ｖｃｍｎ
／ＶｃｍｐがＶａｇを保持するように強制する。共通モ
ード・フィードバック増幅器３００は、バイアス電流Ｉ
ｃｍ１，Ｉｃｍ２の調整によって帯域を制御することに
より、独立して過渡応答時間が補償されるので、主差動
増幅器１０２から独立させることができる。共通モード
増幅器の帯域および制御電圧出力Ｖｃｏｎｔｒｏｌは、
独立して主差動増幅器からバイアスされる。
おいていかなる増加または減少があっても、電流Ｉｃｍ
１に増加または減少が生じ、出力電圧Ｖｃｏｎｔｒｏｌ
が結果的に増加または減少する。この電圧が次に主差動
増幅器によって用いられ、共通モード出力電圧Ｖｃｍ＝
（Ｖｏ+＋Ｖｏ-）／２に反対の変化を発生させることに
より、共通モード増幅器の共通モード入力電圧Ｖｃｍｎ
／ＶｃｍｐがＶａｇを保持するように強制する。共通モ
ード・フィードバック増幅器３００は、バイアス電流Ｉ
ｃｍ１，Ｉｃｍ２の調整によって帯域を制御することに
より、独立して過渡応答時間が補償されるので、主差動
増幅器１０２から独立させることができる。共通モード
増幅器の帯域および制御電圧出力Ｖｃｏｎｔｒｏｌは、
独立して主差動増幅器からバイアスされる。
【００１５】上述の本発明によるＣＴＣＭＦＢ増幅器３
００は、抵抗を用いずに(resistorless)、トランジスタ
をそのトライオード領域にバイアスして用い、共通モー
ド・バイアス点Ｖｃｍｐ＝｜Ｖｃｍｎ｜＝Ｖａｇを正確
に設定し、広い動作範囲を得ることができる増幅器であ
る。更に、ＣＴＣＭＦＢ増幅器３００は、いずれのＣＭ
ＯＳまたはＢＩＣＭＯＳ差動増幅器にも適用可能であ
る。図３に示すＣＴＣＭＦＢ３００は電流／電圧変換器
３０２を除去しており、Ｐ−チャンネルＦＥＴで構成さ
れているが、Ｎ−チャンネル素子を用いてＣＴＣＭＦＢ
を設計してもよい。
００は、抵抗を用いずに(resistorless)、トランジスタ
をそのトライオード領域にバイアスして用い、共通モー
ド・バイアス点Ｖｃｍｐ＝｜Ｖｃｍｎ｜＝Ｖａｇを正確
に設定し、広い動作範囲を得ることができる増幅器であ
る。更に、ＣＴＣＭＦＢ増幅器３００は、いずれのＣＭ
ＯＳまたはＢＩＣＭＯＳ差動増幅器にも適用可能であ
る。図３に示すＣＴＣＭＦＢ３００は電流／電圧変換器
３０２を除去しており、Ｐ−チャンネルＦＥＴで構成さ
れているが、Ｎ−チャンネル素子を用いてＣＴＣＭＦＢ
を設計してもよい。
【００１６】上述の本発明による連続時間共通モード・
フィードバック回路３００は、単一の低電圧源を用いる
環境、および二重電源環境に適しており、共通モード増
幅器の過渡応答時間を、主差動増幅器の過渡応答時間に
は独立して調節できるので、全差動増幅器に高速過渡応
答を可能にするものである。
フィードバック回路３００は、単一の低電圧源を用いる
環境、および二重電源環境に適しており、共通モード増
幅器の過渡応答時間を、主差動増幅器の過渡応答時間に
は独立して調節できるので、全差動増幅器に高速過渡応
答を可能にするものである。
【図１】共通モード・フィードバックを有する全差動演
算増幅器を示すブロック図。
算増幅器を示すブロック図。
【図２】従来技術の連続時間モード・フィードバックを
有する全差動ＣＭＯＳ演算増幅器を示すブロック図。
有する全差動ＣＭＯＳ演算増幅器を示すブロック図。
【図３】本発明による連続時間共通モード・フィードバ
ック増幅器を示す回路図。
ック増幅器を示す回路図。
１０２ 主差動増幅器 ３００ 共通モード増幅器 ３０２ 電流／電圧変換器 ＭＰ０／ＭＰ２，ＭＰ３／ＭＰ４ 入力トランジスタ ＭＰ６，ＭＰ７ バイアス素子 ＭＰ１０，ＭＰ１１ トランジスタ素子 ＭＰ２８／ＭＰ２９，ＭＰ３０／ＭＰ３１ トランジス
タ素子 ＭＰ６，ＭＰ７ バイアスＦＥＴ Ｉ３４，Ｉ３６ 電流源
タ素子 ＭＰ６，ＭＰ７ バイアスＦＥＴ Ｉ３４，Ｉ３６ 電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ジェイ・チャンバース アメリカ合衆国フロリダ州プランテーショ ン、ノ−ス・ウェスト77サ−クル・ナンバ ー16−13・9616 (72)発明者 ジェームス・ビー・フィリップス アメリカ合衆国フロリダ州プランテーショ ン、ノ−ス・ウェスト89アベニュー954
Claims (10)
- 【請求項１】第１および第２供給電圧を受ける第１およ
び第２供給ノードと、第１および第２共通モード入力
と、基準入力とを有するＣＭＯＳ共通モード差動増幅器
であって：鏡像構成に結合され、第１および第２共通モ
ード電流を発生する第１および第２低利得ＦＥＴ増幅回
路；飽和領域にバイアスされ、前記第１および第２低利
得ＦＥＴ増幅回路をそれらのトライオード領域にバイア
スする第１および第２バイアスＦＥＴ；前記第１および
第２低利得ＦＥＴ増幅回路に動作可能に結合され、前記
ＣＭＯＳ共通モード差動増幅器の応答時間を制御する第
１および第２カスコードＦＥＴ；前記第１および第２バ
イアスＦＥＴをバイアスするための第１および第２電流
源を構成するカレント・ミラー回路；および前記第１お
よび第２共通モード電流に応答して、ＣＭＯＳ共通モー
ド差動増幅器の制御電圧出力を発生する電流／電圧変換
器；から成ることを特徴とするＣＭＯＳ共通モード差動
増幅器。 - 【請求項２】請求項１において、更に、各々飽和領域に
バイアスされ、前記第１および第２低利得ＦＥＴ増幅回
路の一方に結合され、それらを更に各トライオード領域
にバイアスする、第１および第２のＦＥＴ対を含むこと
を特徴とするＣＭＯＳ共通モード差動増幅器。 - 【請求項３】請求項１において、前記第１低利得ＦＥＴ
増幅回路は：前記第１共通モード入力によって駆動さ
れ、かつ前記第１供給電圧によって給電され、前記第１
共通モード電流を発生する第１ＦＥＴ；および前記第１
ＦＥＴと実質的に同一であり、前記第１供給電圧によっ
て給電され、かつ前記第２共通モード入力によって駆動
される第２ＦＥＴ；から成ることを特徴とするＣＭＯＳ
共通モード差動増幅器。 - 【請求項４】請求項３において、前記第２低利得ＦＥＴ
増幅回路は、前記第１供給電圧によって給電され、前記
基準入力によって駆動される、実質的に同一な第３およ
び第４ＦＥＴを含むことを特徴とするＣＭＯＳ共通モー
ド差動増幅器。 - 【請求項５】請求項１において、前記基準入力は前記第
１および第２供給電圧間の中間点において駆動されるこ
とを特徴とするＣＭＯＳ共通モード差動増幅器。 - 【請求項６】第１および第２供給電圧を受ける第１およ
び第２供給ノードと、第１および第２共通モード入力
と、基準入力とを有するＣＭＯＳ連続時間共通モードフ
ィードバック増幅器であって：鏡像構成に結合され、第
１および第２共通モード電流を発生する第１および第２
低利得ＦＥＴ増幅回路であって、前記第１低利得ＦＥＴ
増幅回路は、前記第１共通モード入力によって駆動され
前記第１供給電圧によって給電され前記第１共通モード
電流を供給する第１ＦＥＴと、前記第１供給電圧によっ
て給電され前記第２共通モード入力によって駆動される
前記第１ＦＥＴと実質的に同一の第２ＦＥＴとから成
り、前記第２低利得ＦＥＴ増幅回路は、前記第１供給電
圧によって給電され前記基準入力によって駆動され実質
的に同一の第３および第４ＦＥＴから成る、前記第１お
よび第２低利得ＦＥＴ増幅回路；飽和領域にバイアスさ
れ、前記第１および第２低利得ＦＥＴ増幅回路をそれら
のトライオード領域にバイアスする第１および第２バイ
アスＦＥＴ；前記第１および第２低利得ＦＥＴ増幅回路
に動作可能に結合され、前記ＣＭＯＳ連続時間共通モー
ドフィードバック増幅器の応答時間を制御する第１およ
び第２カスコードＦＥＴ；前記第１および第２バイアス
ＦＥＴをバイアスするための第１および第２電流源を構
成するカレント・ミラー回路；前記第１および第２共通
モード電流に応答して、ＣＭＯＳ連続時間共通モードフ
ィードバック増幅器の制御電圧出力を発生する電流／電
圧変換器；および各々飽和領域にバイアスされ、前記第
１および第２低利得ＦＥＴ増幅回路の一方に結合され、
それらを更に各トライオード領域にバイアスする第１お
よび第２のＦＥＴ対；から成ることを特徴とするＣＭＯ
Ｓ連続時間共通モードフィードバック増幅器。 - 【請求項７】共通モード・フィードバックを有する完全
差動演算増幅器であって：差動入力電圧を受け、差動出
力を発生する主差動増幅器であって、更に前記主差動増
幅器の第１応答時間を制御するための第１帯域を与える
前記主差動増幅器；および前記差動出力に応答し、制御
電圧出力を発生する連続時間共通モード・フィードバッ
ク増幅器（ＣＴＣＭＦＢ）；から成り、 前記制御電圧出力は、前記主差動増幅器からは独立して
バイアスされ、前記主差動増幅器にフィードバックさ
れ、前記ＣＴＣＭＦＢ増幅器は、第２応答時間を制御す
るための第２帯域を与え、前記主差動増幅器の第１応答
時間を、前記ＣＴＣＭＦＢ増幅器の第２応答時間からは
独立してバイアスすることを特徴とする完全差動演算増
幅器。 - 【請求項８】請求項７において、前記ＣＴＣＭＦＢ増幅
器は、鏡像構成に結合され、それぞれのトライオード領
域にバイアスされ、前記制御電圧出力を制御する第１お
よび第２低利得増幅回路を含むことを特徴とする完全差
動演算増幅器。 - 【請求項９】完全差動演算増幅器であって：第１応答時
間を与える主差動増幅器；および前記主差動増幅器に動
作可能に結合され、第２応答時間を与える連続時間共通
モード・フィードバック増幅器；から成り、 前記第１および第２応答時間は独立してバイアスされ、
前記完全差動演算増幅器に高速過渡応答時間を与えるこ
とを特徴とする完全差動演算増幅器。 - 【請求項１０】請求項９において、前記連続時間共通モ
ード・フィードバック増幅器は、抵抗を用いていないこ
とを特徴とする全差動演算増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US223416 | 1994-04-04 | ||
| US08/223,416 US5381114A (en) | 1994-04-04 | 1994-04-04 | Continuous time common mode feedback amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288432A true JPH07288432A (ja) | 1995-10-31 |
| JP3183093B2 JP3183093B2 (ja) | 2001-07-03 |
Family
ID=22836400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09764395A Expired - Lifetime JP3183093B2 (ja) | 1994-04-04 | 1995-03-31 | 連続時間共通モード・フィ−ドバック増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5381114A (ja) |
| JP (1) | JP3183093B2 (ja) |
| CN (1) | CN1112748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058011A1 (ja) * | 2005-11-21 | 2009-04-30 | パナソニック株式会社 | 全差動型比較器及び全差動型増幅回路 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373338B1 (en) * | 2000-05-12 | 2002-04-16 | National Semiconductor Corporation | Differential current mirror system and methods |
| US6407637B1 (en) * | 2000-05-12 | 2002-06-18 | National Semiconductor Corporation | Differential current mirror and method |
| US8482488B2 (en) | 2004-12-22 | 2013-07-09 | Oakley, Inc. | Data input management system for wearable electronically enabled interface |
| US20120105740A1 (en) | 2000-06-02 | 2012-05-03 | Oakley, Inc. | Eyewear with detachable adjustable electronics module |
| US7461936B2 (en) | 2000-06-02 | 2008-12-09 | Oakley, Inc. | Eyeglasses with detachable adjustable electronics module |
| US7013009B2 (en) | 2001-06-21 | 2006-03-14 | Oakley, Inc. | Eyeglasses with wireless communication features |
| US6636098B1 (en) * | 2001-12-05 | 2003-10-21 | Rambus Inc. | Differential integrator and related circuitry |
| US6734721B1 (en) * | 2003-01-27 | 2004-05-11 | Texas Instruments Incorporated | Method and apparatus for affecting speed of transition of a closed loop circuit |
| US6937100B2 (en) * | 2003-12-18 | 2005-08-30 | Standard Microsystems Corporation | Amplifier circuit with common mode feedback |
| US7683717B2 (en) * | 2005-12-15 | 2010-03-23 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| JP4502212B2 (ja) * | 2006-01-06 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 差動増幅器とデータドライバ及び表示装置 |
| WO2008076774A2 (en) | 2006-12-14 | 2008-06-26 | Oakley, Inc. | Wearable high resolution audio visual interface |
| US8076973B2 (en) * | 2007-02-22 | 2011-12-13 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| US7821245B2 (en) * | 2007-08-06 | 2010-10-26 | Analog Devices, Inc. | Voltage transformation circuit |
| CN101969297B (zh) * | 2010-09-30 | 2012-11-21 | 苏州思瑞浦微电子科技有限公司 | 应用于全差分运放电路的连续时间共模反馈电路 |
| CN103095231B (zh) * | 2011-11-06 | 2016-03-30 | 复旦大学 | 一种共模反馈电路 |
| EP2815266B1 (en) | 2012-02-17 | 2020-08-19 | Oakley, Inc. | Systems and methods for removably coupling an electronic device to eyewear |
| WO2014149631A2 (en) | 2013-03-15 | 2014-09-25 | Oakley, Inc. | Electronic ornamentation for eyewear |
| CN205691887U (zh) | 2013-06-12 | 2016-11-16 | 奥克利有限公司 | 模块化通信系统和眼镜通信系统 |
| TWI692203B (zh) * | 2017-05-26 | 2020-04-21 | 新唐科技股份有限公司 | 位準轉換電路 |
| JP6922511B2 (ja) * | 2017-07-21 | 2021-08-18 | 富士通株式会社 | バイアス回路および光受信機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825173A (en) * | 1988-01-18 | 1989-04-25 | Motorola, Inc. | High gain, programmable differential amplifier circuitry |
-
1994
- 1994-04-04 US US08/223,416 patent/US5381114A/en not_active Expired - Lifetime
-
1995
- 1995-03-31 JP JP09764395A patent/JP3183093B2/ja not_active Expired - Lifetime
- 1995-04-03 CN CN95103814A patent/CN1112748A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058011A1 (ja) * | 2005-11-21 | 2009-04-30 | パナソニック株式会社 | 全差動型比較器及び全差動型増幅回路 |
| JP4837673B2 (ja) * | 2005-11-21 | 2011-12-14 | パナソニック株式会社 | 全差動型増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1112748A (zh) | 1995-11-29 |
| US5381114A (en) | 1995-01-10 |
| JP3183093B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183093B2 (ja) | 連続時間共通モード・フィ−ドバック増幅器 | |
| US7750738B2 (en) | Process, voltage and temperature control for high-speed, low-power fixed and variable gain amplifiers based on MOSFET resistors | |
| US5642078A (en) | Amplifier having frequency compensation by gain degeneration | |
| US8063702B2 (en) | High frequency receiver preamplifier with CMOS rail-to-rail capability | |
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| US5386160A (en) | Trim correction circuit with temperature coefficient compensation | |
| US6573779B2 (en) | Duty cycle integrator with tracking common mode feedback control | |
| US5587687A (en) | Multiplier based transconductance amplifiers and transconductance control circuits | |
| US5574401A (en) | Large common mode input range CMOS amplifier | |
| US6636098B1 (en) | Differential integrator and related circuitry | |
| JP2003514478A (ja) | 増幅器 | |
| US5451909A (en) | Feedback amplifier for regulated cascode gain enhancement | |
| US5475343A (en) | Class AB complementary output stage | |
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| US5550510A (en) | Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range | |
| US6344769B1 (en) | Precision differential switched current source | |
| JPH10502788A (ja) | 多数の入力差動対によるｇ▲下ｍ▼制御手段を具えたレール−レール入力段 | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| JPH11500883A (ja) | 増幅器 | |
| US20030006834A1 (en) | Transconductor and filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |