JPH10502788A

JPH10502788A - 多数の入力差動対によるｇ▲下ｍ▼制御手段を具えたレール−レール入力段

Info

Publication number: JPH10502788A
Application number: JP8532299A
Authority: JP
Inventors: ロナルドホーヘルフォルスト; ヨハンヘンドリクホイシング; ジョンピーテロ
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1995-04-27
Filing date: 1996-03-07
Publication date: 1998-03-10
Also published as: EP0767988A2; US5561396A; WO1996034451A2; WO1996034451A3

Abstract

(57)【要約】バイポーラ又はＣＭＯＳレール−レール入力段用のトランスコンダクタンス（ｇ_m）制御回路を提供する。ｇ_mを多数の入力差動対の使用により制御し、このｇ_m制御はＣＭＯＳ又はバイポーラ技術に使用することができる。ＣＭＯＳでは、このｇ_m制御はＭＯＳトランジスタの動作領域が弱反転領域か、中反転領域か、強反転領域かとは無関係に有効である。

Description

【発明の詳細な説明】多数の入力差動対によるｇ_m制御手段を具えたレール−レール入力段発明の背景発明の技術分野本発明は、演算増幅器の入力段のトランスコンダクタンス（ｇ_m）を制御して性能を向上させ、用途を拡張する技術に関するものである。特に、本発明は低、中及び高同相モード入力電圧を含む同相モード入力電圧レンジを有する演算増幅器の入力段であって、各々テール電流を有するＮチャネル及びＰチャネルトランジスタ差動対を有する入力段のトランスコンダクタンス（ｇ_m）を制御する回路に関するものである。従来の技術このような回路は Huijsing 等の米国特許第4,555,673 号から既知であり、これにはレール−レール入力能力及びトランスコンダクタンス（ｇ_m）の制御能力を有する差動増幅器が開示されている。トランスコンダクタンスの制御には、電流制御又は電流スイッチを用いて、同相モード電圧が供給電圧範囲の少なくとも一部分内にあるときに入力段の少なくとも一つの差動部分から供給電流の少なくとも一部分をステアリングする方法を使用している。ＣＭＯＳ技術による演算増幅器の入力段のトランスコンダクタンス（ｇ_m）を制御する他の方法は、入力段のｇ_mをほぼ一定に維持するために平方根回路、３倍カレントミラー、及び電流スイッチを用いている。（Botma,J.H.,et al.,"A l ow-voltage CMOS operational amplifier with rail-to-rail constant-gm inpu t stage and class-AB rail-to-rail output stage"，Proceeding ISCAS93，pp. 1314-1317; Hogervorst，R．ET AL.,"CMOS low-voltage operational amplifier with constant-gm rail-to-rail input stage"，Proceedings ISCAS92，pp.287 6-2879; R．Hogervorst，J.P.Tero，R.G.H.Rshauzier，J.H.Huijing,"Acompact power-efficient rail-to-rail input/output amplifier forVLSI cell librari es"，Digest ISSCC94，Feb 1994）。これらの既存のｇ_m−制御レール−レール入力段の主な欠点はＣＭＯＳ技術において見られる。特に、これらの入力段は中反転領域、即ち弱反転領域と強反転領域との間の遷移領域で動作するＭＯＳコンプリメンタリ入力段に適さない。低オフセットと高スルーレートとの良好なかねあいを得るために、多くの場合入力段は中反転領域にバイアスされる。強反転域で動作するＣＭＯＳ入力段において特に生ずる他の欠点は、同相モード出力電流が同相モード入力レンジの外側部分において同相モード入力レンジの中間部分に比較して４倍大きくなる点にある。更に、ＣＭＯＳコンプリメンタリ入力段のｇmは小さな範囲に亘って変化させることができるのみであり、回路の用途が制限される。ＶＬＳＩセルライブラリ用の演算増幅器では、入力段のｇ_mを大きな範囲に亘って調整可能にして演算増幅器の仕様を特定の用途の必要に対し容易に変化させることができることがしばしば要求される。発明の概要本発明の目的は、演算増幅器の入力段のトランスコンダクタンス（ｇ_m）を大きな動作レンジに亘って一定に維持する回路を提供することにある。本発明の他の目的は、バイポーラ又はＣＭＯＳ技術を用いる演算増幅器の入力段のｇ_mを制御する回路を提供することにある。本発明の更に他の目的は、ＭＯＳトランジスタの動作領域と無関係に有効に動作するＣＭＯＳ技術によるｇ_m−制御回路を提供することにある。本発明の更に他の目的は、強反転動作領域にバイアスされたＣＭＯＳ入力段の電力消費を低減するｇ_m−制御回路を提供することにある。本発明の更に他の目的は、中反転状態で動作するＣＭＯＳ入力段に好適なｇ_m −制御回路を提供することにある。本発明の更に他の目的は、入力差動対のテール電流の和を一定に維持することによりフォルデッドカスコーデッド加算回路における電力の浪費を回避するｇ_m −制御回路を提供することにある。本発明は、頭書に記載した回路において、当該回路は、Ｎチャネルトランジスタ入力差動対に結合された追加のＮチャネルトランジスタ差動対と、Ｐチャネルトランジスタ入力差動対に結合された追加のＰチャネルトランジスタ差動対と、前記追加の入力差動対の双方に結合され、前記追加の入力差動対の一方を低及び高同相モード入力電圧に応答して駆動させる制御手段と、を具えることを特徴とする。図面の簡単な説明本発明の他の目的及び特徴は本発明の実施例を示す添付図面に関連する下記の詳細な説明から明らかになる。しかし、これらの図面は本発明の説明のためにのみ描かれ、本発明の範囲を限定するものとして描かれたものでない点に注意されたい。これらの図面において、同一の素子は同一の符号で示されており、図１は従来の演算増幅器の入力段の回路図であり、図２Ａは本発明によるｇ_m制御入力段の部分ブロック図であり、図２Ｂは本発明によるｇ_m制御入力段の回路図であり、図３Ａは本発明回路の弱反転状態におけるトランスコンダクタンス対同相モード入力レンジ特性を示すグラフであり、図３Ｂは本発明回路の強反転状態におけるトランスコンダクタンス対同相モード入力レンジ特性を示すグラフである。好適実施例の詳細な説明図１は従来の演算増幅器の入力段の一例を示す。図に示されているように、この入力段はレール−レール同相モード入力レンジを有し、２つのコンプリメンタリ差動入力対で構成することができる。この入力段はＮチャネル入力対Ｍ１３− Ｍ１４と、Ｐチャネル入力対Ｍ１１−Ｍ１２とからなる。このような入力段に対する同相モード入力電圧レンジは３つの部分：（１）低同相モード入力電圧（Ｐチャネル入力対のみが動作する）；（２）中同相モード入力電圧（Ｐチャネル及びＮチャネル入力対の両方が動作する）；（３）高同相モード入力電圧（Ｎチャネル入力対のみが動作する）；に分けることができる。同相モード入力電圧が同相モード入力レンジの一つの部分から他の部分へ移動すると、トランスコンダクタンス（ｇ_m）が２倍増大又は半分に減少する。増幅器の単位利得周波数は入力段のｇ_mに比例するため、このようなｇ_mの変化は最適周波数補償を妨げる。これがため、最適周波数補償を全同相モード入力レンジに亘って得るためには、入力段のｇ_mを一定に維持する必要がある。図２Ａは２つの追加の入力対Ｍ１５−Ｍ１６及びＭ１７−Ｍ１８が設けられた差動入力段Ｍ１１−Ｍ１４と、制御回路２０を示す。制御回路２０は追加の入力対Ｍ１５−Ｍ１６及びＭ１７−Ｍ１８の駆動を同相モード入力電圧の変化に応答して制御する。同相モード入力レンジの中間部分では、Ｐチャネル入力対Ｍ１１−Ｍ１２とＮチャネル入力対Ｍ１３−Ｍ１４が活動する。同相モード入力レンジの外側部分では、制御回路２０が追加の入力対の一つを活動入力対と並列に動作させる。その結果として、同相モード入力レンジの外側部分ではｇ_mが２倍に増大する。この原理は使用技術がバイポーラであるかＣＭＯＳでるかと無関係に有効である。更に、トランスの動作領域が弱変転領域であるか、中反転領域であるか、強反転領域であるかとも無関係である。図２Ｂは入力段の特定の実施例を示し、その制御回路は２つの電流スイッチＭ１０９及びＭ１１３と、２つのカレントミラーＭ１１０−Ｍ１１１及びＭ１１４ −Ｍ１１５と、しきい値電圧源Ｖb1及びＶb2とを含んでいる。同相モード入力レンジの中間部分において、Ｐチャネル入力対Ｍ１１−Ｍ１２とＮチャネル入力対Ｍ１３−Ｍ１４とが活動する。低同相モード入力電圧が供給される場合には、Ｐチャネル入力対Ｍ１１−Ｍ１２のみが動作する。このとき、Ｎチャネル電流スイッチＭ１０９が導通するとともに、Ｐチャネル電流スイッチＭ１１３が遮断する。このＮチャネル電流スイッチＭ１０９がＮチャネル入力対Ｍ１３−Ｍ１４のテール電流を取り去り、この電流をカレントミラーＭ１１０−Ｍ１１１を経て追加のＰチャネル入力対Ｍ１７− Ｍ１８に供給する。追加の入力対Ｍ１７−Ｍ１８はＰチャネル入力対Ｍ１１−Ｍ１２と並列であるため、総合トランスコンダクタンスは２ｇ_mに等しくなる。中間同相モード入力電圧が供給される場合には、Ｐチャネル入力対とＮチャネル入力対の両方が動作する。このレンジでは、電流スイッチＭ１０９及びＭ１１３が両方とも遮断する。その結果として、Ｎチャネル入力対及びＰチャネル入力対がテール電流Ｉ_ref有する。従って、Ｐチャネル入力対及びＮチャネル入力対のｇ_mが互いに等しいものとすると、コンプリメンタリ入力段のトランスコンダクタンスは２ｇ_mに等しい。高同相モード入力電圧が供給される場合には、Ｎチャネル入力対Ｍ１３−Ｍ１４のみが動作する。このときＰチャネル電流スイッチＭ１１３が導通し、Ｎチャネル電流スイッチ１０９が遮断する。Ｐチャネル電流スイッチＭ１１３がＰチャネル入力対Ｍ１１−Ｍ１２のテール電流を取り去り、この電流をカレントミラーＭ１１４−Ｍ１１５を経て追加のＮチャネル入力対Ｍ１５−Ｍ１６に供給する。この追加の入力対はＮチャネル入力対Ｍ１３−Ｍ１４と並列であるため、この入力段の総合トランスコンダクタンスは２ｇ_mに等しくなる。テール電流の和は同相モード入力レンジに亘って一定になる点に注意されたい。その結果として、特に強反転領域で動作するＣＭＯＳ入力段に対し、電力消費の低減が得られる。従って、入力段に続く加算回路を既存の技術に比較して半分の電流でバイアスすることができる。図３Ａ及び３Ｂは本発明回路の正規化トランスコンダクタンス（ｇ_m）を同相モード入力レンジの関数として示すグラフである。図３Ａは、弱反転領域にバイアスされたバイポーラ又はＣＭＯＳ入力段の使用時においてｇ_mが同相モード入カレンジに亘り一定になることを示す。図３Ｂは、強反転領域で動作するＣＭＯＳ入力段の場合にもｇ_mが一定になることを示す。ただし、この場合には２つの引き継ぎ領域３０及び３２があり、これらの領域ではトランスコンダクタンスが約２０％変化する。これらの引き継ぎ領域において、電流スイッチＭ１０９及びＭ１１３を流れる電流が０からＩ_refに、又はその逆に変化する。制御回路２０（図２Ａ）は引き継ぎ領域３０及び３２におけるトランスコンダクタンスの変化を低減するように変更することもできる。例えば、しきい値電圧源Ｖb1及びＶb2の値及び制御回路２０内の幾つかの構成素子の特定の値を変化させることにより引き継ぎ領域３０及び３２内のｇ_mを小さくすることができる。同相モード入力電圧が図２Ｂの回路に引き継ぎ領域３０の下端で供給されるとき、Ｍ１１０の幅対長さ比を増大させるとＭ１１１に関する電流の輸送が低下する。従って、このときカレントミラーＭ１１０−Ｍ１１１の輸送比は１より小さくなり、引き継ぎ領域３０のｇ_mが減少する。引き継ぎ領域の上端においてｇ_mを再び補正するために、Ｍ１１１のソースと直列に抵抗を付加することにより電流の増大を達成することができる。同一の原理を高同相モード入力電圧の場合にもこの場合に関連する素子Ｍ１１４及びＭ１１５に対し適用することができる。本発明の他の実施例（図示せず）では、演算増幅器の入力段にもっと多数の入力対を付加し、多数の引き継ぎ領域の間隔を広げることによりｇ_mをもっと一定にすることができる。本発明の２つの実施例について図示し、説明したが、本発明は請求の範囲に記載された本発明の精神及び範囲から逸脱することなく多くの変更及び変形を加えることができる点に注意されたい。

───────────────────────────────────────────────────── フロントページの続き (72)発明者テロジョンピーアメリカ合衆国カリフォルニア州 95070 サラトガベルウッドドライブ 19234

Claims

【特許請求の範囲】１．低、中及び高同相モード入力電圧を含む同相モード入力電圧レンジを有する演算増幅器の入力段であって、各々テール電流を有するＮチャネルトランジスタ入力差動対（Ｍ１３，Ｍ１４）及びＰチャネルトランジスタ入力差動対（Ｍ１１，Ｍ１２）を有する入力段のトランスコンダクタンス（ｇ_m）を制御する回路において、当該回路は、前記Ｎチャネル入力差動対に結合された追加のＮチャネルトランジスタ差動対（Ｍ１５，Ｍ１６）と、前記Ｐチャネル入力差動対に結合された追加のＰチャネルトランジスタ差動対（Ｍ１７，Ｍ１８）と、前記追加の入力差動対の双方に結合され、前記追加の入力差動対の一方を低及び高同相モード入力電圧に応答して駆動する制御手段（２０）と、を具えたことを特徴とするトランジスタコンダクタンス制御回路。２．前記追加のＮチャネル入力差動対（Ｍ１５，Ｍ１６）が演算増幅器の入力段の前記Ｎチャネル入力差動対（Ｍ１３，Ｍ１４）に並列に接続され、且つ前記追加のＰチャネル入力差動対（Ｍ１７，Ｍ１８）が演算増幅器の入力段の前記Ｐチャネル入力差動対（Ｍ１１，Ｍ１２）に並列に接続されていることを特徴とする請求の範囲１記載の制御回路。３．前記制御手段（２０）が、更に、前記Ｎチャネル入力差動対（Ｍ１３，Ｍ１４）及び前記追加のＮチャネル入力差動対（Ｍ１５，Ｍ１６）に結合されたＮチャネル電流スイッチ（Ｍ１０９）と、前記Ｎチャネル電流スイッチ（Ｍ１０９）に結合された入力端子及び前記追加のＰチャネル入力差動対（Ｍ１７，Ｍ１８）に結合された出力端子を有する第１カレントミラー（Ｍ１１０，Ｍ１１１）と、前記Ｐチャネル入力差動対（Ｍ１１，Ｍ１２）及び前記追加のＰチャネル入力差動対（Ｍ１７，Ｍ１８）に結合されたＰチャネル電流スイッチ（Ｍ１１３）と、前記Ｐチャネル電流スイッチ（Ｍ１１３）に結合された入力端子及び前記追加のＮチャネル入力端子差動対（Ｍ１５，Ｍ１６）に結合された出力端子を有する第２カレントミラー（Ｍ１１４，Ｍ１１５）と、を具えていることを特徴とする請求の範囲２記載の制御回路。４．低同相モード電圧が演算増幅器の入力段に供給されるとき、前記Ｎチャネル電流スイッチ（Ｍ１０９）が前記Ｎチャネル入力差動対（Ｍ１３，Ｍ１４）のテール電流を前記第１カレントミラー（Ｍ１１０，Ｍ１１１）を経て前記追加のＰチャネル入力差動対（Ｍ１７，Ｍ１８）に導通させて、入力段のトランスコンダクタンス（ｇ_m）を一定値に制御し維持することを特徴とする請求の範囲３記載の制御回路。５．高同相モード電圧が演算増幅器の入力段に供給されるとき、前記Ｐチャネル電流スイッチ（Ｍ１１３）が前記Ｐチャネル入力差動対（Ｍ１１，Ｍ１２）のテール電流を前記第２カレントミラー（Ｍ１１４，Ｍ１１５）を経て前記追加のＮチャネル入力差動対（Ｍ１５，Ｍ１６）に導通させて、入力段のトランスコンダクタンス（ｇ_m）を一定値に制御し維持することを特徴とする請求の範囲３記載の制御回路。６．演算増幅器の入力段が可変トランスコンダクタンス値を有する引き継ぎ領域を有し、前記制御手段（２０）が演算増幅器の入力段の引き継ぎ領域におけるトランスコンダクタンスの変化を低減するよう動作することを特徴とする請求の範囲３記載の制御回路。