JP4320307B2 - 波形入力回路、波形観測ユニット及び半導体試験装置 - Google Patents

Description

本発明は、被測定デバイスから出力されたアナログ波形を観測可能な波形観測ユニット、この波形観測ユニットの入力部に相当する波形入力回路、及びその波形観測ユニットを備えた半導体試験装置に関し、特に、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブする能力を有しない被測定デバイスについても、その出力波形の忠実な観測を可能とするのに好適な波形入力回路、波形観測ユニット及び半導体試験装置に関する。

ＩＣやＬＳＩなどの半導体集積回路を被測定デバイス（ＤＵＴ）とする半導体試験装置には、その被測定デバイスから出力されたアナログ波形を観測するための波形観測ユニットを備えたものがある（例えば、特許文献１参照。）。

ここで、従来の波形観測ユニットの回路構成を図８に示す。
同図に示すように、波形観測ユニット１００は、波形入力回路１１０と、ローパスフィルタ１２０と、クロック発生器１３０と、Ａ／Ｄ変換器１４０と、波形取得メモリ１５０と、トリガ発生器１６０とを備えている。
これらのうち、波形入力回路１１０は、被測定デバイス２００からの出力波形を受けてローパスフィルタ１２０へ送る。ローパスフィルタ１２０は、解析アナログ信号の帯域をナイキスト周波数以内に制限するために設けられるＡＤコンバータ前置フィルタである。Ａ／Ｄ変換器１４０は、クロック発生器１３０から供給されるクロックに同期してアナログ信号のサンプリングを行いデジタル信号に変換する。波形取得メモリ１５０は、クロック発生器１３０からのクロックに同期してＡ／Ｄ変換器１４０からのデジタル信号（データ）を受け取る。トリガ発生器１６０は、観測タイミング信号を波形取得メモリ１５０へ与え、データの記録時間範囲を制御する。
なお、半導体試験装置において、波形観測ユニット１００は、システムＬＳＩテスタに備えられ、被測定デバイス２００は、テストボードに備えられる（図１０参照）。

また、波形観測ユニットの入力部である波形入力回路の回路構成を図９に示す。
同図に示すように、波形入力回路１１０ａは、被測定デバイス２００からの出力波形が伝送される伝送線路（入力信号伝送線路）１１１と、終端抵抗５０Ωと、終端抵抗１ＭΩ（Ｈｉインピーダンス）と、これら終端抵抗のいずれかを選択するリレー（選択手段）１１２と、Ｈｉインピーダンス入力アンプ１１３とを備えている。

この従来の波形入力回路１１０ａにおいては、リレー１１２の制御により、伝送線路１１１のインピーダンスに一致した５０Ω終端入力と、被測定デバイス２００の負荷電流を低減するＨｉインピーダンス（同図では１ＭΩ）終端入力との選択が可能となっている。
さらに、波形入力回路１１０ａには、ＤＣ測定割り込み経路１１４が接続されている。このＤＣ測定割り込み経路１１４は、被測定デバイス２００へのコンタクトの良否を確認するために、波形観測用の経路以外に接続される経路である。このＤＣ測定割り込み経路１１４は、電圧を印加して微小電流の漏れの有無などをＤＣ測定する。

ところで、図８に示すような波形観測ユニット１００においては、被測定デバイス２００からの出力信号波形を忠実に観測できることが望ましい。
このため、被測定デバイス２００から波形観測ユニット１００までの伝送線路１１１には、良好な高周波伝送特性を得るために５０Ωの特性インピーダンスのケーブルが用いられており、波形観測ユニット１００内部のプリント板信号配線パターンも浮遊容量を極力減らして理想的な５０Ω伝送線路になるように設計されている。

ところが、被測定デバイスには、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできないものも存在し、従来の波形観測ユニットでは、その被測定デバイスからの出力波形を忠実に観測できない場合があるという問題があった。

ここで、このような問題を解決する手段として、例えば、図９に示すように、終端抵抗１ＭΩ（Ｈｉインピーダンス終端入力）に切り替えることが従来から行われている。
例えば、広帯域の波形を忠実に観測するには、被測定デバイスと波形観測ユニットとその間の伝送線路とのインピーダンス整合が重要であり、負荷駆動能力のあるデバイスの場合には、波形観測ユニット側で５０Ω終端して波形を観測する。これに対し、出力インピーダンスが大きく負荷駆動能力が低いデバイスの場合には、波形観測ユニット側では高いインピーダンスで信号を受け（Ｈｉインピーダンス終端入力）、負荷電流を低減させて観測する必要がある。

また、他の解決手段としては、図１０に示すように、被測定デバイス２００の直近にＨｉインピーダンス入力アンプ（負荷電流駆動能力の高いバッファ回路）３００を追加接続する手段が従来から提案されている。
このような回路構成においては、Ｈｉインピーダンス入力アンプ３００などの負荷駆動回路により伝送線路１１１をドライブ可能としている。
特開２００１−００７６６０号公報

しかしながら、上述の各解決手段においては、以下のような問題が発生していた。
まず、図９に示す波形入力回路では、被測定デバイスの出力インピーダンスが大きいときには、波形観測ユニットの入力浮遊容量ばかりでなく途中の伝送線路も容量として振舞う。このため、伝送線路を含めた入力容量に電荷をチャージする間に、デバイス出力波形の立ち上がりがなまってしまう（立ち上がりが遅れてしまう）という問題が生じていた。

このデバイス出力波形の測定結果の一例を図１１に示す。同図は、被測定デバイスの出力波形（太い実線）と伝送線路通過後の波形（細い点線）との各測定結果を対比させて示したグラフである。このグラフから、伝送線路通過後の波形がなまっていることが確認できる。
なお、同図に関し、伝送線路が、特性インピーダンス５０Ω、長さ１ｍ、入力容量１００ｐＦ相当であり、出力インピーダンスが１ｋΩとすると、信号観測帯域は、１．６ＭＨｚとなる。

また、図１０に示す構成では、被測定デバイス２００の周辺に回路を追加することは、テストボードの設計コストを増加させるとともに、信頼性・保守性の課題を生じることにもなり望ましい手段とはいえなかった。
しかも、テストボード上には、Ｈｉインピーダンス入力アンプ３００とは別の経路として、被測定デバイス２００と伝送線路１１１とをダイレクトに接続する経路も必要になる。この用途はシステムＬＳＩテスタ側に備えられているＤＣ測定割り込み経路１１４を用いた測定である。

本発明は、上記の事情にかんがみなされたものであり、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできない被測定デバイスの出力波形を観測する場合に、被測定デバイス直後に負荷駆動回路を追加しなくても、その出力波形を忠実に観測可能とする波形入力回路、波形観測ユニット及び半導体試験装置の提供を目的とする。

この目的を達成するため、本発明の波形入力回路は、入力信号伝送線路を介して被測定デバイスからの信号を入力する波形入力回路であって、入力信号伝送線路からの信号を入力信号として受ける高入力インピーダンスの終端抵抗と、この高入力インピーダンスの終端抵抗を含む二以上の終端抵抗のいずれかを選択する選択手段と、この選択手段で高入力インピーダンスの終端抵抗が選択されると接続される入力バッファと、入力信号伝送線路の基準電位を少なくとも二種類の異なる電位に切り替える切替手段とを備え、この切替手段で切り替えられる一の基準電位が「選択手段で高入力インピーダンスの終端抵抗が選択されたときに接続される入力バッファの出力電圧によって入力信号と同相に制御される電位」である構成としてある。

波形入力回路をこのような構成とすると、選択手段（例えばリレーなど）で高入力インピーダンスの終端抵抗が選択されたときに接続される入力バッファの出力電圧により、入力信号伝送線路の基準電位が入力信号と同相に制御される電位となるため、入力信号端子における伝送線路の外皮との間の容量を低減でき、デバイス出力波形のなまりを抑えて信号の応答を速くすることができる。したがって、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできない被測定デバイスの出力波形を観測する場合に、被測定デバイス直後に負荷駆動回路を追加しなくても、その出力波形を忠実に観測可能とすることができる。

また、本発明の波形入力回路は、ＤＣ測定を行うために接続されるＤＣ測定割り込み経路を備え、切替手段で切り替えられる一の基準電位が「ＤＣ測定割り込み経路のガードライン」である構成としてある。
波形入力回路をこのような構成とすれば、切替手段で、入力信号伝送線路の基準電位が「ＤＣ測定割り込み経路のガードライン」となるように切り替えられることで、伝送線路でのリークを防ぐことができる。

また、本発明の波形入力回路は、入力信号伝送線路を複数備え、切替手段が、一部の入力信号伝送線路の基準電位について、少なくとも二種類の異なる電位に切り替える構成としてある。
波形入力回路をこのような構成とすると、被測定デバイスが負荷駆動能力を有するものか、あるいは有しないものかによって、伝送線路を使い分けて、そのデバイス出力波形を忠実に観測することができる。

また、本発明の波形入力回路は、切替手段で一の基準電位が「選択手段で高入力インピーダンスの終端抵抗が選択されたときに接続される入力バッファの出力電圧によって入力信号と同相に制御される電位」に切り替えられたときに、入力信号伝送線路の外皮に電圧を与える外皮ドライブアンプを備えた構成としてある。
波形入力回路をこのような構成とすれば、外皮ドライブアンプのゲインを変化させることにより、周波数特性の改善度合いを制御できる。

また、本発明の波形観測ユニットは、被測定デバイスから出力されたアナログ波形を入力する波形入力回路と、アナログ波形をデジタルデータに変換するＡ／Ｄ変換器と、デジタルデータを記録する波形取得メモリとを備えた波形観測ユニットであって、波形入力回路が、本発明の波形入力回路からなる構成としてある。
波形観測ユニットをこのような構成とすると、波形入力回路として上記本発明の波形入力回路が備えられるため、負荷駆動能力が低い被測定デバイスから出力されるアナログ波形を忠実に観測できる。

また、本発明の半導体試験装置は、被測定デバイスから出力されたアナログ波形を観測するための波形観測ユニットを備えた半導体試験装置であって、波形観測ユニットが、本発明の波形観測ユニットからなる構成としてある。

半導体試験装置をこのような構成とすれば、波形観測ユニットとして上記本発明の波形観測ユニットが備えられるため、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできない被測定デバイスについても、その波形観測ユニットにおいてデバイス出力波形を忠実に観測できる。

以上のように、本発明によれば、波形入力回路に備えられた切替手段を切り替えることにより、入力信号伝送線路の基準電位を、高入力インピーダンスの終端抵抗の選択時に接続される入力バッファの出力電圧によって入力信号と同相に制御される電位とすることができるため、入力信号端子における伝送線路の外皮との間の容量を低減でき、デバイス出力波形のなまりを抑えて、信号の応答を速くすることができる。
したがって、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできない被測定デバイスの出力波形を観測する場合に、被測定デバイス直後に負荷駆動回路を追加しなくても、その出力波形を忠実に観測可能とすることができる。

さらに、被測定デバイスの周辺に回路を追加する必要がないため、テストボードの設計コストを低減できるとともに、信頼性・保守性の課題を解消できる。しかも、ＤＣ測定割り込み経路によるＤＣ測定が不可能となるという問題も回避できる。

以下、本発明に係る波形入力回路、波形観測ユニット及び半導体試験装置の好ましい実施形態について、図面を参照して説明する。

［第一実施形態］
まず、本発明の波形入力回路の第一実施形態について、図１を参照して説明する。
同図は、本実施形態の波形入力回路の構成を示す回路構成図である。
なお、本実施形態の波形入力回路は、波形観測ユニットの入力部として備えられる回路である。そして、波形観測ユニットは、被測定デバイスのアナログ出力波形を観測するために半導体試験装置に備えられる試験ユニットである。

図１に示すように、波形入力回路１０ａは、被測定デバイス（ＤＵＴ）２０からの出力波形が伝送される伝送線路（入力信号伝送線路）１１と、終端抵抗５０Ωと、終端抵抗１ＭΩ（Ｈｉインピーダンス）と、これら終端抵抗のいずれかを選択するためのリレー（選択手段）１２と、Ｈｉインピーダンス入力アンプ（入力バッファ）１３と、ＤＣ測定割り込み経路１４とを備え、さらに、外皮ドライブアンプ１５と、入力信号伝送線路の基準電位切替手段１６ａとを備えている。
なお、これらのうち、伝送線路１１、終端抵抗５０Ω、終端抵抗１ＭΩ、リレー１２、Ｈｉインピーダンス入力アンプ１３、ＤＣ測定割り込み経路１４は、図９に示した伝送線路１１１、終端抵抗５０Ω、終端抵抗１ＭΩ、リレー１１２、Ｈｉインピーダンス入力アンプ１１３、ＤＣ測定割り込み経路１１４とそれぞれ同様の機能を有しているため、ここではそれらの説明を省略する。

外皮ドライブアンプ１５は、入力側がＨｉインピーダンス入力アンプ１３の出力側に接続されており、出力側が入力信号伝送線路の基準電位切替手段１６ａの選択端子２（後述）に接続されている。この外皮ドライブアンプ１５は、伝送線路１１の外皮に電圧を与える役割を果たすものであり、この外皮ドライブアンプ１５のゲインを変化させることにより、周波数特性の改善度合いを制御できる。

入力信号伝送線路の基準電位切替手段（切替手段）１６ａは、例えば、３路スイッチで構成することができ、コモン端子Ｃが伝送線路１１の外皮に接続され、選択端子１がＧＮＤに接続され、選択端子２が外皮ドライブアンプ１５の出力側に接続されている。なお、入力信号伝送線路の基準電位切替手段１６ａは、具体的には、例えば、リレーや半導体スイッチなどを用いて構成できる。

この入力信号伝送線路の基準電位切替手段１６ａにて切り替えを行うことにより、伝送線路１１の基準電位を二種類の異なる電位に切り替えることができる。
例えば、選択端子１に切り替えた場合は、伝送線路１１の基準電位を「ＧＮＤ」とすることができる。また、選択端子２に切り替えた場合は、伝送線路１１の基準電位を「選択手段（リレー）１２で高入力インピーダンスの終端抵抗（１ＭΩ）が選択されたときに接続される入力バッファ（Ｈｉインピーダンス入力アンプ）１３の出力電圧によって入力信号と同相に制御される電位」とすることができる。

ここで、入力信号伝送線路の基準電位切替手段１６ａで選択端子２に切り替えられた場合の波形入力回路の回路構成について、入力信号伝送線路の基準電位切替手段１６ａを備えていない従来の波形入力回路の回路構成と対比しつつ、図２及び図３を参照して説明する。
図２は、従来の波形入力回路の構成、図３は、入力信号伝送線路の基準電位切替手段１６ａを選択端子２に切り替えた場合の波形入力回路の構成をそれぞれ示す。なお、図２及び図３におけるＲｏは、被測定デバイス２０（２００）の出力インピーダンス、Ｃｉｎは、伝送線路１１の浮遊容量、Ｒｉｎは、高入力インピーダンスをそれぞれ示す。また、出力インピーダンスＲｏは、高インピーダンスであるものとする。

ここで、図２においては、被測定デバイス２００の出力インピーダンスＲｏのインピーダンス値が高く、入力信号端子（図示せず）はケーブルではその外皮との間に容量をもっておりＣｉｎとして振舞うため、Ｒｉｎ＞＞Ｒｏを条件として、時定数Ｒｏ×Ｃｉｎで波形がなまってしまう（図１１参照）。
これに対し、図３においては、容量ＣｉｎがＨｉインピーダンス入力アンプ１３の出力側に接続されるため、Ｈｉインピーダンス入力アンプ１３と外皮ドライブアンプ１５とのゲインの積が１．０の場合には、容量Ｃｉｎの両端の電位差が等しくなる。これにより、容量Ｃｉｎへの電荷蓄積が抑えられて、波形のなまりが無くなり、信号の応答が速くなる。

さらに、本実施形態の波形入力回路におけるデバイス出力波形の測定結果の一例を図４に示す。図４は、図１に示す波形入力回路１０ａにおける被測定デバイス２０の出力波形（太い実線）と伝送線路１１通過後の波形（細い点線）とを対比して示したグラフである。このグラフと図１１に示したグラフとを比較してわかるように、伝送線路通過後の波形のなまりが抑制されていることが確認できる。

以上説明したように、本実施形態の波形入力回路によれば、容量Ｃｉｎへの電荷蓄積が抑制されて波形のなまりが無くなることから、出力インピーダンスが大きく負荷駆動能力が低いために伝送線路をドライブできない被測定デバイスの出力波形を観測する場合に、被測定デバイス直後に負荷駆動回路を追加しなくても、その出力波形を忠実に観測できる。

［第二実施形態］
次に、本発明の波形入力回路の第二実施形態について、図５、図６を参照して説明する。
図５は、伝送線路を複数備えた従来の波形入力回路の構成、図６は、本実施形態の波形入力回路の構成をそれぞれ示す。
本実施形態は、第一実施形態と比較して、伝送線路が複数備えられている場合に、それら複数の伝送線路のうちの一又は二以上の伝送線路の基準電位について入力信号伝送線路の基準電位切替手段による切り替えが可能となっている点が相違する。他の構成要素は第一実施形態と同様である。
したがって、図６において、図１と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。

従来の波形入力回路１１０ｃには、図５に示すように、伝送線路１１１を複数備えて（伝送線路１１１−１〜１１１−ｎ）、それらをリレー１１２により切り替える構成を有したものがある。また、従来の波形測定ユニット１００が測定対象とする被測定デバイス２００には、出力インピーダンスが高く伝送線路の駆動能力を有しないものだけでなく、伝送線路の駆動能力を有したものもある。ここで、前者の被測定デバイス２００に対しては、図１の示すような入力信号伝送線路の基準電位切替手段１６や外皮ドライブアンプ１５を備えて波形のなまりを抑えることが可能であるものの、後者の被測定デバイス２００に対しては、図２に示すような容量Ｃｉｎを考慮する必要がなく、入力信号伝送線路の基準電位切替手段１６等を必要としない場合もあり得る。

そこで、図６に示すように、複数の伝送線路１１−１〜１１−ｎのうちの１本（又は２本以上）の外皮にのみ入力信号伝送線路の基準電位切替手段１６を接続した構成とすることもできる。
具体的には、例えば、同図に示すように、伝送線路１１−１の外皮にのみ入力信号伝送線路の基準電位切替手段１６ｂを接続し、他の伝送線路１１−２〜１１−ｎの外皮には入力信号伝送線路の基準電位切替手段１６ｂを接続しないようにすることができる。

ここで、入力信号伝送線路の基準電位切替手段１６ｂは、コモン端子Ｃが伝送線路１１−１の外皮に接続され、選択端子１がＧＮＤに接続され、選択端子２がＨｉインピーダンス入力アンプ１３の出力側に接続されている。
これにより、例えば、入力信号伝送線路の基準電位切替手段１６ｂにて選択端子１に切り替えた場合は、伝送線路１１−１の基準電位を「ＧＮＤ」とすることができる。また、選択端子２に切り替えた場合は、伝送線路１１−１の基準電位を「選択手段（リレー）１２で高入力インピーダンスの終端抵抗（１ＭΩ）が選択されたときに接続される入力バッファ（Ｈｉインピーダンス入力アンプ）１３の出力電圧によって入力信号と同相に制御される電位」とすることができる。

また、本実施形態の波形入力回路１０ｂにおいては、リレー１２を介して、５０Ω入力高速アンプ１７が切替可能に接続されている。
高速信号を扱えて且つＨｉインピーダンス入力であるアンプの実現には困難があるので、アンプ１３の前で５０Ω抵抗を切り替えて終端する図７や図９では、高速信号の伝送性能がこのアンプで制限されることがある。そこで、図５や図６のように２種類のアンプを搭載すれば、用途に特化して性能を向上できる。

このような構成により、波形がなまることが想定される被測定デバイス２０を測定対象とする場合には、リレー制御により、入力信号伝送線路の基準電位切替手段１６ｂが接続された伝送線路１１−１に切り替え、さらに、この入力信号伝送線路の基準電位切替手段１６ｂにて選択端子２に切り替えることにより、その被測定デバイス２０の出力波形のなまりを抑制して、信号の応答を速くすることができる。

なお、図６においては、Ｈｉインピーダンス入力アンプ１３の出力側と入力信号伝送線路の基準電位切替手段１６ｂの選択端子２とを直接接続した構成としてあるが、その間に外皮ドライブアンプを接続した構成とすることもできる。

［第三実施形態］
次に、本発明の波形入力回路の第三実施形態について、図７を参照して説明する。
同図は、本実施形態の波形入力回路の構成を示す回路構成図である。
本実施形態は、第一実施形態と比較して、入力信号伝送線路の基準電位切替手段がさらにＤＣ測定割り込み経路のガードラインを選択可能となっている点が相違する。他の構成要素は第一実施形態と同様である。
したがって、図７において、図１と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。

図７に示すように、本実施形態の波形入力回路１０ｃは、伝送線路１１と、終端抵抗５０Ωと、終端抵抗１ＭΩと、リレー１２と、Ｈｉインピーダンス入力アンプ１３と、ＤＣ測定割り込み経路１４とを備え、さらに、外皮ドライブアンプ１５と、入力信号伝送線路の基準電位切替手段１６ｃとを備えている。
なお、これらのうち、伝送線路１１、終端抵抗５０Ω、終端抵抗１ＭΩ、リレー１２、Ｈｉインピーダンス入力アンプ１３、ＤＣ測定割り込み経路１４、外皮ドライブアンプ１５は、図１に示した伝送線路１１、終端抵抗５０Ω、終端抵抗１ＭΩ、リレー１２、Ｈｉインピーダンス入力アンプ１３、ＤＣ測定割り込み経路１４、外皮ドライブアンプ１５とそれぞれ同様の機能を有しているため、ここではそれらの説明を省略する。

入力信号伝送線路の基準電位切替手段１６ｃは、伝送線路１１の基準電位を三種類の異なる電位に切り替える機能を有している。切り替えられる基準電位としては、「ＧＮＤ」、「選択手段（リレー）１２で高入力インピーダンスの終端抵抗（１ＭΩ）が選択されたときに接続される入力バッファ（Ｈｉインピーダンス入力アンプ）１３の出力電圧によって入力信号と同相に制御される電位」、「ＤＣ測定割り込み経路１４のガードライン」がある。

具体的には、入力信号伝送線路の基準電位切替手段１６ｃは、同図に示すように、３路スイッチを二つ組み合わせた構成となっている。それらのうち、第一スイッチ１６ｃ−１においては、コモン端子Ｃ１が伝送線路１１の外皮に接続され、選択端子１１がＧＮＤに接続され、選択端子１２が第二スイッチ１６ｃ−２のコモン端子Ｃ２に接続されている。また、第二スイッチ１６ｃ−２の選択端子２１が外皮ドライブアンプ１５の出力側に接続され、選択端子２２がＤＣ測定割り込み経路１４のガードラインに接続されている。

このような構成を有する入力信号伝送線路の基準電位切替手段１６ｃにおいて、第一スイッチ１６ｃ−１が選択端子１１に切り替えられると、伝送線路１１の基準電位が「ＧＮＤ」とされる。また、第一スイッチ１６ｃ−１が選択端子１２に切り替えられて第二スイッチ１６ｃ−２が選択端子２１に切り替えられると、伝送線路１１の基準電位が「選択手段（リレー）１２で高入力インピーダンスの終端抵抗（１ＭΩ）が選択されたときに接続される入力バッファ（Ｈｉインピーダンス入力アンプ）１３の出力電圧によって入力信号と同相に制御される電位」とされる。さらに、第一スイッチ１６ｃ−１が選択端子１２に切り替えられて第二スイッチ１６ｃ−２が選択端子２２に切り替えられると、伝送線路１１の基準電位が「ＤＣ測定割り込み経路１４のガードライン」とされる。

それらのうち、伝送線路１１の基準電位が「選択手段（リレー）１２で高入力インピーダンスの終端抵抗（１ＭΩ）が選択されたときに接続される入力バッファ（Ｈｉインピーダンス入力アンプ）１３の出力電圧によって入力信号と同相に制御される電位」とされた場合には、第一実施形態や第二実施形態でも説明したように、容量Ｃｉｎへの電荷蓄積が抑制されて波形のなまりが無くなるため、負荷駆動能力が低い被測定デバイスの出力波形を忠実に観測できる。
一方、伝送線路１１の基準電位が「ＤＣ測定割り込み経路１４のガードライン」とされた場合には、ＤＣ測定割り込み経路１４のガード自体がリーク防止用に設けられているため、このガードに接続された伝送線路１１の外皮においてもリークを防ぐことができる。

以上、本発明の波形入力回路、波形観測ユニット及び半導体試験装置の好ましい実施形態について説明したが、本発明に係る波形入力回路、波形観測ユニット及び半導体試験装置は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、第一実施形態及び第二実施形態においては、ＤＣ測定割り込み経路が接続された波形入力回路について説明したが、ＤＣ測定割り込み経路が接続されていない波形入力回路においても、それら各実施形態に係る発明の適用は可能である。

また、上述した第二実施形態の波形入力回路を説明するための図６では、入力信号伝送線路の基準電位切替手段１６ｂが一つの伝送線路にのみ接続されているが、入力信号伝送線路の基準電位切替手段１６ｂは一つ限るものではなく、二以上の伝送線路のそれぞれに接続することもできる。
さらに、同図において、一つの入力信号伝送線路の基準電位切替手段１６ｂのコモン端子Ｃに複数の伝送線路１１の外皮を接続することもできる。

なお、本発明の波形入力回路、波形観測ユニット及び半導体試験装置は、第一実施形態，第二実施形態及び第三実施形態のそれぞれにおける波形入力回路、波形観測ユニット及び半導体試験装置を任意に組み合わせたものであってもよい。

本発明は、被測定デバイスから出力されたアナログ信号波形を観測するための波形入力回路及び波形観測ユニットに関する発明であるため、それら波形入力回路や波形観測ユニットが備えられた半導体試験装置に利用可能である。

本発明の第一実施形態における波形入力回路の構成を示す回路構成図である。 従来の波形入力回路の簡易構成を示す回路構成図である。 本発明の第一実施形態における波形入力回路の簡易構成を示す回路構成図である。 図１に示す波形入力回路におけるデバイス出力波形及び伝送線路通過後の波形を示すグラフである。 複数の伝送線路を備えた従来の波形入力回路の構成を示す回路構成図である。 複数の伝送線路を備えた本発明の第二実施形態における波形入力回路の構成を示す回路構成図である。 本発明の第三実施形態における波形入力回路の構成を示す回路構成図である。 従来の波形観測ユニットの構成を示すブロック図である。 従来の波形入力回路の構成を示す回路構成図である。 従来の半導体試験装置の構成を示すブロック図である。 図９に示す波形入力回路におけるデバイス出力波形及び伝送線路通過後の波形を示すグラフである。

符号の説明

１ 半導体試験装置
１０ａ，１０ｂ，１０ｃ 波形入力回路
１１ 伝送線路（入力信号伝送線路）
１２ リレー（選択手段）
１３ Ｈｉインピーダンス入力アンプ
１４ ＤＣ測定割り込み経路
１５ 外皮ドライブアンプ
１６ａ，１６ｂ，１６ｃ 入力信号伝送線路の基準電位切替手段（切替手段）
２０ 被測定デバイス（ＤＵＴ）
１００ 波形観測ユニット

Claims (5)

1. 被測定デバイスが備えられるテストボードと、このテストボードに備えられる被測定デバイスの出力波形を観測するための波形観測ユニットとを備えた半導体試験装置の、前記波形観測ユニット側に備えられる波形入力回路であって、
   前記テストボード側に備えられた被測定デバイスからの信号を入力する入力信号伝送路と、
   前記入力信号伝送線路からの信号を入力信号として受ける高入力インピーダンスの終端抵抗と、
   この高入力インピーダンスの終端抵抗を含む二以上の終端抵抗のいずれかを選択する選択手段と、
   この選択手段で前記高入力インピーダンスの終端抵抗が選択されると接続される入力バッファと、
   前記入力信号伝送線路の基準電位を少なくとも二種類の異なる電位に切り替える切替手段と、
   前記入力信号伝送線路の外皮に、前記波形観測ユニット側から電圧を与える外皮ドライブアンプとを備え、
   前記切替手段で切り替えられる一の基準電位が「前記選択手段で前記高入力インピーダンスの終端抵抗が選択されたときに接続される前記入力バッファの出力電圧によって前記入力信号と同相に制御される電位」であり、
   前記切替手段で一の基準電位が「前記選択手段で前記高入力インピーダンスの終端抵抗が選択されたときに接続される前記入力バッファの出力電圧によって前記入力信号と同相に制御される電位」に切り替えられたときに、前記外皮ドライブアンプが、前記波形観測ユニット側から前記入力信号伝送線路の外皮に電圧を与える
   ことを特徴とする波形入力回路。
2. ＤＣ測定を行うために接続されるＤＣ測定割り込み経路を備え、
   前記切替手段で切り替えられる一の基準電位が「前記ＤＣ測定割り込み経路のガードライン」である
   ことを特徴とする請求項１記載の波形入力回路。
3. 前記入力信号伝送線路を複数備え、
   前記切替手段が、一部の入力信号伝送線路の前記基準電位について、少なくとも二種類の異なる電位に切り替える
   ことを特徴とする請求項１又は２記載の波形入力回路。
4. 半導体試験装置に備えられ、当該半導体試験装置のテストボードに備えられる被測定デバイスの出力波形を観測するための波形観測ユニットであって、
   前記テストボード側に備えられた被測定デバイスから出力されたアナログ波形を入力する波形入力回路と、前記アナログ波形をデジタルデータに変換するＡ／Ｄ変換器と、前記デジタルデータを記録する波形取得メモリとを備え、
   前記波形入力回路が、前記請求項１〜請求項３のいずれかに記載の波形入力回路からなる
   ことを特徴とする波形観測ユニット。
5. 被測定デバイスが備えられるテストボードと、このテストボードに備えられる被測定デバイスの出力波形を観測するための波形観測ユニットとを備えた半導体試験装置であって、
   前記波形観測ユニットが、前記請求項４記載の波形観測ユニットからなる
   ことを特徴とする半導体試験装置。

Images