JPH04122866A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣ（集積回路）の電気的特性を検査するた
めのＩＣ試験装置に係り、特に被測定■Ｃに入力する波
形及び被測定ＩＣから出力する波形をモニタできるＩＣ
試験装置に関する。

〔従来の技術〕

性能や品質の保証されたＩＣを最終製品として出荷する
ために、製造部門、検査部門の各工程ではＩＣ製品の全
部又は一部を抜き取り、その電気的特性を検査している
。ＩＣ試験装置はこのような電気的特性を検査する装置
である。

ＩＣ試験装置は、被測定ＩＣに所定の試験用パターンデ
ータ（入力波形）を与え、それによる被測定ＩＣの出力
データ（出力波形）を読み取り、被測定ＩＣの基本的動
作及び機能に問題が無いかどうかを被測定ＩＣの出力デ
ータから不良情報を解析し、電気的特性を検査している
。

従来のＩＣ試験装置の一例を第２図に示す。

ＩＣ試験装置は大別してテスタ部とＩＣ取付装置とから
構成される。なお、本明細書中では発明の説明に必要な
部分のみを示す。

被測定ＩＣ（ＤＵＴ）１は図示していないＩＣ取付装置
に１個又は複数個搭載され、被測定ＩＣ１の入出力端子
とＩＣ取付装置の入出力端子とがそれぞれ１対１に対応
するように取り付けられている。例えば、入出力端子数
が２８個の被測定ＩＣ１を１０個搭載可能なＩＣ取付装
置は、全体で２８０個の入出力端子を有する。被測定Ｉ
ＣＩのそれぞれの入出力端子は２８０本の伝送路ＬＯに
よってテスタ部と接続される。なお、実際は伝送路ＬＯ
はＩＣ取付装置の全入出力端子数ｎと同じ数だけ存在す
るが、説明の便宜上、第２図では１個の被測定ＩＣＩの
１本の端子についての接続関係を示す。

伝送路Ｌ○は同軸ケーブル等から成り、被測定ＩＣＩと
テスタ部との間で各種信号の伝送を行なう。なお、伝送
路ＬＯの特性インピーダンスｚＯは５０Ωである。

被測定ＩＣＩとテスタ部とはリレースイッチＫＯを介し
て接続される。

制御手段２はＩＣ試験装置全体の制御、運用及び管理等
を行うものであり、マイクロプロセッサ構成になってい
る。従って、図示していないが、システムプログラムを
格納するＲＯＭや各種データ等を格納するＲＡＭ等を有
して構成される。制御手段２は、試験信号発生手段３に
対する種々の制御やコンパレータ５，６から出力される
試験結果のデータを取り込んで種々のデータ処理などを
行う。

試験信号発生手段３は所定のテストパターンデータ（ア
ドレス信号ＡＤＩ、データ信号ＤＡＴＡ、基準電圧信号
Ｖｒ１．Ｖｒ２等）をドライバ４及びコンパレータ５，
６に出力する。

ドライバ４及びコンパレータ５，６は被測完工Ｃ１の入
出力端子に対してそれぞれ設けられ、伝送路ＬＯを介し
て接続されている。すなわち、被測定ＩＣＩを搭載した
ＩＣ取付装置の入出力端子の数がｎ個の場合、ドライバ
４及びコンパレータ５．６はそれぞれｎ個で構成される
。但し、メモリＩＣ等を測定する場合には、そのアドレ
ス端子に対してはコンパレータは必要ないので、コンパ
レータの数が少ない場合もある。

ドライバ４は試験信号発生手段３からのテストパターン
データに応じて、被測定ＩＣＩのアドレス端子、データ
入力端子、チップセレクト端子、ライトイネーブル端子
等の信号入力端子に試験信号を印加し、所望のテストパ
ターンを被測完工Ｃ１に書き込む。ドライバ４の出力端
には伝送路ＬＯとの間でインピーダンス整合をとるため
に伝送路ＬＯの特性インピーダンスと同じだけの５０Ω
の終端抵抗Ｒ１が設けられている。

コンパレータ５，６は被測定ＩＣＩのデータ出力端子等
の信号出力端子から出力される被測定信号をバッファ７
及びアッテネータ８を介して入力し、それを制御手段２
からのストローブ信号のタイミングで基準電圧Ｖｒｌ及
びＶｒ２と比較し、その比較結果を制御手段２に出力す
る。この時、被測定ＩＣＩのアドレス端子には、テスト
パターンの書き込み時と同じ試験信号が印加されるので
、書き込み時と同じテストパターンが被測定ＩＣＩのデ
ータ出力端子からは出力されることとなる。

コンパレータ５はハイレベル検出用であり、コンパレー
タ６はローレベル検出用である。

バッファ７は被測定ＩＣＩからみたインピーダンスを高
入力インピーダンスに変換するものである。

アッテネータ８はバッファ７でインピーダンス変換され
た出力電圧を減衰させるものであり、抵抗Ｒ３，Ｒ４及
び容量Ｃ１，Ｃ２で構成される。

〔発明が解決しようとする課題〕

第２図のようなＩＣ試験装置で被測定ＩＣの不良情報を
解析するためには、試験用パターンデータ（入力波形）
がＩＣ試験装置内部で正確に発生して被測定ＩＣに入力
すること、及び被測定ＩＣから出力される出力データ（
出力波形）がＩＣ試験装置に確実に取り込まれることが
必要である。

従来はこれらの入力波形及び出力波形が正確であるかど
うかを検査するために、オシロスコープを用いて波形を
観測していた。すなわち、オシロスコープのプローブを
被測定ＩＣＩの入出力端子に直接取り付けて、波形を観
測していた。

しかし、実際のＩＣ試験装置では、入出力端子が数十水
もある被測定ＩＣをＩＣ取付装置に複数個搭載して、そ
れら全部を同時に試験している。

従って、被測定ＩＣの入出力端子毎にオシロスコープの
プローブを取り付けたり、取り外したりしていたのでは
、その作業に無駄な時間を費やすこととなる。

被測定ＩＣＩから出力される出力データ（出力波形）が
ＩＣ試験装置に確実に取り込まれているかどうかを観測
するためには、コンパレータ５゜６の直前の入力波形を
観測すればよいのであるが、従来のＩＣ試験装置におい
ては、ドライバ４及びコンパレータ５，６等はテトスヘ
ッド内に格納されており、これらの入出力端にオシロス
コープのプローブを取り付けることはできなかった。従
って、従来は入出力波形を観測できる箇所はリレースイ
ッチＫＯから外側の部分、すなわち被測定■Ｃ１の入出
力端子の部分に限定され、コンパレータ５，６に実際に
入力する被測定ＩＣＩの出力波形をオシロスコープで観
測することはできなかった。

本発明は上述の点に鑑みてなされたものであり、ＩＣ試
験装置内部で発生した波形や外部からＩＣ試験装置に取
り込まれた波形がＩＣ試験装置内でどのような状態にあ
るのかを正確にモニタできるＩＣ試験装置を提供するこ
とを目的とする。

［ｌ１題を解決するための手段〕 本発明のＩＣ試験装置は、被測定ＩＣに入力すべき試験
信号を発生する試験信号発生手段と、前記被測定ＩＣの
各入力端子に対して前記試験信号を印加する複数のドラ
イバ手段と、前記被測完工Ｃの各出力端子からの出方デ
ータを所定の基準電圧と比較する複数の比較手段と、前
記被測定ＩＣの各入出力端子と前記ドライバ手段及び前
記比較手段との間を接続する信号線の少なくとも１箇所
にそれぞれ一端が接続される複数のスイッチ手段と、前
記被測定ＩＣの各入出力端子と前記ドライバ手段及び前
記比較手段との間を接続する信号線の任意の箇所におけ
る波形を前記スイッチ手段の他端から選択的に出力する
ために、前記スイッチ手段のオン・オフを制御する制御
手段とを具えたものである。

〔作用〕

被測定ＩＣを試験する場合には、試験信号発生手段で被
測定ＩＣに対して入力すべき試験信号を発生し、ドライ
バ手段を介して被測定ＩＣに印加する。被測定ＩＣは試
験信号の入力に応じた出力データを出力するので、比較
手段でこの出力データの値を所定の基準電圧と比較して
出力する。制御手段はこの比較手段からの出力を検出し
て被測定ＩＣの試験を行う、一方、スイッチ手段は被測
定ＩＣの各入出力端子とドライバ手段及び比較手段との
間を接続する信号線に一端が接続されているので、この
スイッチ手段のオン・オフを制御することによって、ド
ライバ手段の出力波形又は比較手段の入力波形等をスイ
ッチ手段から任意に選択して出力することができる。従
って、このスイッチ手段から出力される波形を制御手段
で信号処理して表示手段に表示したり、オシロスコープ
等で表示したりすることによって、ＩＣ試験装置内部の
任意の箇所の波形を観測することができる。

〔実施例〕

以下、本発明の実施例を添付図面に従って詳細に説明す
る。

第１図は本発明の一実施例のＩＣ試験装置の概略構成を
示す図である。第１図において第２図と同じ構成のもの
には同一の符号が付しであるので、その説明は省略する
。

本実施例が従来のものと異なる点は、ＩＣ試験装置内の
任意の箇所にリレースイッチＫＰを接続し、それらをリ
レーマトリックスで選択し、選択された箇所の波形をサ
ンプルホールド回路１１及びＡ／Ｄ変換器１２で検出し
、表示手段（ＣＲＴ）９に表示するようにした点である
。

リレースイッチＫＰはバッファ７とアッテネータ８との
間に接続されている。

バッファ７の出力端にはリレーマトリックスの伝送路Ｌ
Ｌ、Ｌ２・・・Ｌｎとインピーダンス整合を取るために
５０Ωの抵抗Ｒ２が接続されている。

リレーマトリックスはリレースイッチＫｌ、に２・・・
Ｋｎ及び伝送路Ｌｌ、Ｌ２・・・Ｌｎから構成され、被
測定ＩＣＩのどの入出力端子の波形を観測するかを選択
する回路である０本図では伝送路Ｌ１がリレースイッチ
ＫＰを介して被測定ＩＣＩの１本の入出力端子に接続さ
れている状態を示しているが、実際は伝送路Ｌ２・・・
Ｌｎは図示していないリレースイッチを介して被測定■
Ｃ１の他の入出力端にそれぞれ接続されている。

リレーマトリックスを構成する各リレースイッチＫｌ、
に２・・・Ｋｎは伝送路ＬＰを介してバッファ１０に接
続される。バッファ１０と伝送路ＬＰとの間にはインピ
ーダンス整合用の終端抵抗Ｒ５が接続される。

サンプルホールド回路（Ｓ／Ｈ回路）１１はリレースイ
ッチＫＰ、リレーマトリックス、伝送路ＬＰ及びバッフ
ァｌＯを介して入力してくる被測定ＩＣＩの入出力端子
の波形を約１　ｍ　Ｓ　ｅ　Ｃ毎に検出し、その値を保
持する。

Ａ／Ｄ変換器１２はサンプルホールド回路１１に保持さ
れた値をデジタル信号に変換して制御手段２に出力する
。

制御手段２はＡ／Ｄ変換器１２の出力に基づいた波形を
ＣＲＴ９に表示する。また、制御手段２はリレースイッ
チＫＯ，ＫＰ及びリレーマトリックスを構成するリレー
スイッチＫｌ、に２・・・Ｋｎのオン・オフを制御する
。

次に１本実施例の動作を説明する。

伝送路ＬＯが被測定ＩＣＩの入力端子に接続されている
場合について説明する。

この場合は、被測定ＩＣＩはドライバ４．リレースイッ
チＫＯ及び伝送路ＬＯを介して入力される試験信号発生
手段３で発生されたアドレス信号ＡＤＩ又はデータ信号
ＤＡＴＡに応じて動作する。

従って、リレースイッチＫＰをオン状態にして。

波形観測を行うとＣＲＴ９には被測定ＩＣＩに入力する
波形が表示される。

そこで、被測定ＩＣＩ及び伝送路ＬＯを切り離すために
制御手段２はリレースイッチＫＯをオフ状態に、リレー
スイッチＫＰ及びに１をオン状態に設定し、試験信号発
生手段３に試験開始信号を出力する。

試験信号発生手段３は制御手段２からの試験開始信号に
応じて試験用パターンデータ（アドレス信号ＡＤＩ又は
データ信号ＤＡＴＡ）をドライバ４に出力する。ドライ
バ４から出力された試験用パターンデータは抵抗Ｒ１、
バッファ７、抵抗Ｒ２、リレースイッチＫＰ、リレーマ
トリックスの伝送路Ｌ１及びリレースイッチに１、伝送
路ＬＰを通過し、抵抗Ｒ５に表れる。

抵抗Ｒ５に表れた試験用パターンデータ出力はバッファ
１０を通過し、サンプルホールド回路１１に取り込まれ
、Ａ／Ｄ変換器１２によってデジタル信号に変換され、
制御手段２に取り込まれる。

制御手段２はＡ／Ｄ変換器１２のデジタル信号に所定の
データ処理を施し、それを被測完工Ｃ１の入力波形とし
てＣＲＴＱ上に表示する。

被測定■Ｃ１の他の入力端子に入力する入力波形を観測
する場合には、他の入力端子に対応したリレースイッチ
ＫＰ及びに２・・・Ｋｎをオン状態に設定し、上述と同
じように試験信号発生手段３に試験開始信号を出力して
、入力波形の観測をおこなえばよい。

次に、伝送路ＬＯが被測定ＩＣＩの出力端子に接続され
ており、被測定ＩＣＩの出力波形を観測する場合につい
て説明する。

この場合は、被測定ＩＣＩの入力端子には試験信号発生
手段３で発生されたアドレス信号ＡＤＩ又はデータ信号
ＤＡＴＡが入力するので、被測定ＩＣＩは入力信号に応
じた出力信号を出力端子から出力する。従って、リレー
スイッチＫＯ，ＫＰ及びに１をオン状態に設定して、波
形観測を行うとＣＲＴ９には被測定ＩＣＩから出力する
波形が表示される。

そこで、被測定ＩＣＩの出力波形をリレーマトリックス
導くため制御手段２はリレースイッチＫＯをオン状態に
、リレースイッチＫＰ及びに１をオン状態に設定し、試
験信号発生手段３に試験開始信号を出力する。

試験信号発生手段３は制御手段２からの試験開始信号に
応じて試験用パターンデータ（アドレス信号ＡＤＩ又は
データ信号ＤＡＴＡ）を別のドライバを介して被測定Ｉ
ＣＩに出力する。被測定■Ｃ１はこの試験用パターンデ
ータに応じた出力データを出力端子から出力する。この
とき、ドライバ４は出力ハイインピーダンスとなるため
、被測定ＩＣＩから出力された出力データは伝送路ＬＯ
。

リレースイッチＫＯ、バッファ７、抵抗Ｒ２、リレース
イッチＫＰ、リレーマトリックスの伝送路Ｌ１及びリレ
ースイッチに１、伝送路ＬＰを通過し、抵抗Ｒ５に表れ
る。

抵抗Ｒ５に表れた試験用パターンデータ出力はバッファ
１０を通過し、サンプルホールド回路１１に取り込まれ
、Ａ／Ｄ変換器１２によってデジタル信号に変換され、
制御手段２に取り込まれる。

制御手段２はＡ／Ｄ変換器１２のデジタル信号に所定の
データ処理を施し、それを被測定ＩＣＩの出力波形とし
てＣＲＴＱ上に表示する。

被測定ＩＣＩの他の出力端子から出力する出力波形を観
測する場合には、他の出力端子に対応したリレースイッ
チＫＯ１ＫＰ及びに２・・・Ｋｎをオン状態に設定し、
上述と同じように試験信号発生手段３に試験開始信号を
出力して、出力波形の観測を行えばよい。

本実施例では、リレースイッチＫＰをバッファ７とアッ
テネータ８との間に設けた場合について説明したが、こ
れ以外の場所にリレースイッチを設けることによって、
ＩＣ試験装置内の任意の箇所における波形を容易に観測
することができる。

本実施例のようにサンプルホールド回路１１及びＡ／Ｄ
変換回路１２を用いて波形信号を制御手段２にフィード
バックして、ＣＲＴ９に波形を表示することによって、
オシロスコープを新たに準備しなくてもよくなるが、抵
抗Ｒ５の出力端にオシロスコープのプローブを接続し、
ＩＣ試験装置内の任意箇所の波形を観測できるようにし
てもよいことはいうまでもない。

〔発明の効果〕

本発明によれば、オシロスコープのプローブ取り付は及
び取り外しに要する時間を削減できるので、波形ｌｌ！
測時開時間幅に短縮することができ。

また、従来は不可能であったＩＣ試験装置内部の波形を
正確に観測することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるＩＣ試験装置の概略構
成を示す図、 第２図は従来のＩＣ試験装置の一例を示す図である。 １・・・被測定ＩＣ，２・・・制御手段、３・・・試験
信号発生手段、４・・・ドライバ、５，６・・・コンパ
レータ、７．１０・・・バッファ、８・・・アッテネー
タ、９・・・ＣＲＴ、１１・・・サンプルホールド回路
、１２・・・Ａ／Ｄ変換器

Claims (4)

【特許請求の範囲】
1. （１）被測定ＩＣに入力すべき試験信号を発生する試験
   信号発生手段と、 前記被測定ＩＣの各入力端子に対して前記試験信号を印
   加する複数のドライバ手段と、 前記被測定ＩＣの各出力端子からの出力データを所定の
   基準電圧と比較する複数の比較手段と、前記被測定ＩＣ
   の各入出力端子と前記ドライバ手段及び前記比較手段と
   の間を接続する信号線の少なくとも１箇所にそれぞれ一
   端が接続される複数のスイッチ手段と、 前記被測定ＩＣの各入出力端子と前記ドライバ手段及び
   前記比較手段との間を接続する信号線の任意の箇所にお
   ける波形を前記スイッチ手段の他端から選択的に出力す
   るために、前記スイッチ手段のオン・オフを制御する制
   御手段と を具えたことを特徴とするＩＣ試験装置。
2. （２）前記スイッチ手段からの出力を前記制御手段で処
   理してＩＣ試験装置の表示手段に表示することを特徴と
   する請求項１に記載のＩＣ試験装置。
3. （３）前記スイッチ手段からの出力をサンプルホールド
   回路及びＡ／Ｄ変換器を介して前記制御手段に入力する
   ことを特徴とする請求項２に記載のＩＣ試験装置。
4. （４）前記スイッチ手段は一端が前記被測定ＩＣの各入
   出力端子と前記ドライバ手段及び前記比較手段との間を
   接続する信号線に接続される第１のスイッチ群と、この
   第１のスイッチ群の他端に伝送路を介して接続された第
   の２スイッチ群のマトリックスで構成されるリレーマト
   リックスとからなることを特徴とする請求項１に記載の
   ＩＣ試験装置。