JP4318373B2 - スイッチング電源 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、平滑コンデンサの出力をリレーの接点でオン／オフする場合に発生する負荷への突入電流を低減できる回路に関するものである。
【０００２】
【従来の技術】
図２は従来より使用している回路で、平滑コンデンサ１３の出力の両端に放電用の抵抗１９を接続していたが、負荷への突入電流を下げ、放電時間を短くするためには抵抗値を下げる必要があり、放電用の抵抗が大型になり、消費電力が大きくなるため効率が悪くなるという問題があった。
【０００３】
【発明が解決しようとする課題】
上記のような問題があったため、放電用の抵抗を大型化することなく、放電時間を短くすることができる回路構成が要求されていた。
【０００４】
【課題を解決するための手段】
本発明は上記の課題を解決したもので、二次側平滑コンデンサ１３と二次側コンデンサ１３側のリレー１５の接点との間に突入電流制限回路１４を設けたものである。
すなわち、コンバータトランス１１の一次側に整流・平滑回路と、スイッチング素子５と、該スイッチング素子５を遅延制御するパルス幅制御回路６とを接続し、上記コンバータトランス１１の二次側に、第１のダイオード１２と平滑コンデンサ１３とを直列接続し、該平滑コンデンサ１３に接続したリレー１５が、上記パルス幅制御回路６に接続されてなるスイッチング電源において、
上記平滑コンデンサ１３とリレー１５との間に、
第１の抵抗１９と第１のトランジスタ２０の直列接続回路と、
第２のトランジスタ２５と第２のダイオード２２との並列接続回路に第２の抵抗２１を直列接続してなる直並列接続回路とを並列接続し、
さらに、第２のダイオード２２のカソードを第１のトランジスタ２０のベースに接続して突入電流制御回路１４を構成し、
かつ、第２のトランジスタ２５のコレクタ−エミッタ間の抵抗が第１のトランジスタ２０よりも小なることを特徴とするスイッチング電源である。
【０００５】
【発明の実施の形態】
図１のように、スイッチング電源の二次側の平滑コンデンサ１３とリレー１５との間に、
第１の抵抗１９と第１のトランジスタ２０の直列接続回路と、
第２のトランジスタと第２のダイオードとの並列接続回路に第２の抵抗２１を直列接続してなる直並列接続回路とを並列接続する。
第２のトランジスタ２５のコレクタ−エミッタ抵抗が、第１のトランジスタ２０よりも小さくなるよう設定し、リレー１５のコイルに電圧Ｖｃが印加されたとき、第２のトランジスタ２５の方に電流が流れるようにする。
第１のトランジスタ２０のベースに第２のダイオード２２のカソードを接続し、アノードを第２のトランジスタ２５のコレクタに接続する。
第１のトランジスタ２０と第２のトランジスタのエミッタは各々、平滑コンデンサ１３の陰極側に接続され、第１のトランジスタ２０と第２のトランジスタのベースは各々、抵抗２３、抵抗２６を介して、平滑コンデンサ１３の陰極側に接続される。
さらに、第２のトランジスタ２５のベースは抵抗２７を介してリレー１５および一次側のパルス幅制御回路６に接続される。
【０００６】
上記の回路構成とすることにより、リレー１５のコイルに電圧Ｖｃを印加すると、リレー１５の接点が閉（オン）になり、第２のトランジスタ２５がオンになり、第１のトランジスタ２０がオフになって、第１の平滑コンデンサ１３が充電される。
また、上記の電圧Ｖｃは同時に一次側のパルス幅制御回路にも印加されるが、該制御回路は、上記の突入電流制御回路の作動後、遅延して起動するようにあらかじめ設定されているので、該制御回路によりスイッチング素子５が作動して、二次側に安定した直流電圧Ｖ１が供給されるのは、突入電流が低減された後となる。
このとき、リレー１５のコイルの電圧Ｖｃをオフすると、リレー１５の接点が開（オフ）になり、第２のトランジスタのベース電流が０となって第２のトランジスタ２５がオフになり、第１のトランジスタ２０がオンになって、平滑コンデンサ１３から第１の抵抗１９に放電される。
【０００７】
上記のように、リレー１５から第１のトランジスタ２０および第２のトランジスタ２５のオン／オフを瞬時に行うことにより、第１の平滑コンデンサ１３の充放電が瞬時にでき、負荷への突入電流の大幅な低減を図ることができる。その結果、平滑コンデンサ１３の放電時間を大幅に短縮することができ、放電用の抵抗も小型化することができるので、消費電力の低減−効率改善をも図ることができる。
【０００８】
【実施例】
図１に示す本発明の実施例の基本回路と、図２に示す従来例の基本回路によるスイッチング電源を各々作製し、突入電流および平滑コンデンサ１３の放電状態の経時変化を調査した。それらの結果を各々、図３、図４に示す。
図３の突入電流の経時変化をみると、実施例では従来例に比べて１／３程度に抑えられており、図４の平滑コンデンサの放電状態の経時変化においても、実施例の放電時間は従来例と比べて１／４以下に短縮されており、本発明による実施例の方が、突入電流特性、放電特性とも、従来例より大幅に改善されていることが分かる。
【０００９】
【発明の効果】
上記したとおり、本発明による突入制限回路を備えたスイッチング電源は、該突入電流制限回路を備えていない従来例と比べて突入電流を大幅に低減することができ、回路に使用する平滑コンデンサの放電時間をも、大幅に短縮することができ、放電用の抵抗も小型化することができるので、消費電力の著しい低減−大幅な効率改善を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路図である。
【図２】従来例によるスイッチング電源の回路図である。
【図３】図１と図２の回路図によるスイッチング電源の突入電流の経時変化を示す図である。
【図４】図１と図２の回路図によるスイッチング電源の平滑コンデンサ１３の電荷の放電時間の経時変化を示す図である。
【符号の説明】
１ 交流電源
２ 全波整流ダイオード
３、７ 平滑コンデンサ
４ 一次巻線
５ スイッチング素子
６ パルス幅制御回路
８ ダイオード
９ 補助巻線
１０ 二次巻線
１１ コンバータトランス
１２ 第１のダイオード
１３ 平滑コンデンサ
１４ 突入電流制御回路
１５ リレー
１６ ダイオード
１７ コンデンサ
１８ 抵抗
１９ 第１の抵抗
２０ 第１のトランジスタ
２１ 第２の抵抗
２２ 第２のダイオード
２３、２６、２７ 抵抗
２５ 第２のトランジスタ

Claims (1)

1. コンバータトランスの一次側に整流・平滑回路と、スイッチング素子と、該スイッチング素子を遅延制御するパルス幅制御回路とを接続し、上記コンバータトランスの二次側に、第１のダイオードと平滑コンデンサとを直列接続し、該平滑コンデンサに接続したリレーが、上記パルス幅制御回路に接続されてなるスイッチング電源において、
   上記平滑コンデンサとリレーとの間に、
   第１の抵抗と第１のトランジスタの直列接続回路と、
   第２のトランジスタと第２のダイオードとの並列接続回路に第２の抵抗を直列接続してなる直並列接続回路とを並列接続し、
   さらに、第２のダイオードのカソードを第１のトランジスタのベースに接続して突入電流制御回路を構成し、
   かつ、第２のトランジスタのコレクタ−エミッタ間の抵抗が第１のトランジスタよりも小なることを特徴とするスイッチング電源。

Images