JPH08149809A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH08149809A JPH08149809A JP23225995A JP23225995A JPH08149809A JP H08149809 A JPH08149809 A JP H08149809A JP 23225995 A JP23225995 A JP 23225995A JP 23225995 A JP23225995 A JP 23225995A JP H08149809 A JPH08149809 A JP H08149809A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- turn
- main switching
- power supply
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】主スイッチング素子のスイッチング損失（ター
ンオン損失又はターンオフ損失）を低減したスイッチン
グ電源回路を提供する。 【解決手段】整流回路２からの直流入力電圧を主スイッ
チング素子３によりスイッチングされるトランス１及び
整流平滑回路４を介して直流出力電圧に変換して負荷９
に供給するスイッチング電源回路において、放電抵抗１
２が並列接続されたコンデンサ11と主スイッチング素子
３のターンオン期間又はターンオフ期間を含む所定期間
の間オンされる補助スイッチング素子13との直列回路を
主スイッチング素子３に並列接続する。
ンオン損失又はターンオフ損失）を低減したスイッチン
グ電源回路を提供する。 【解決手段】整流回路２からの直流入力電圧を主スイッ
チング素子３によりスイッチングされるトランス１及び
整流平滑回路４を介して直流出力電圧に変換して負荷９
に供給するスイッチング電源回路において、放電抵抗１
２が並列接続されたコンデンサ11と主スイッチング素子
３のターンオン期間又はターンオフ期間を含む所定期間
の間オンされる補助スイッチング素子13との直列回路を
主スイッチング素子３に並列接続する。
Description
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータからなるスイッチング電源回路に関する。
ータからなるスイッチング電源回路に関する。
【従来の技術】図３は従来のスイッチング電源回路を簡
略化して示す回路構成図であり、商用の交流電源８の交
流電圧を整流回路２を介して全波整流し、その整流され
た脈流電圧からなる直流入力電圧を直流出力電圧に変換
して負荷９に供給するスイッチング電源回路は、整流回
路２から直流入力電圧が１次巻線の一側に印加されるト
ランス（インダクタンス素子）１と、その１次巻線の他
側に直列接続されたＭＯＳＦＥＴからなる主スイッチン
グ素子３と、トランス１の２次巻線側に接続されたダイ
オード４Ｄ及び平滑コンデンサ４Ｃからなる整流平滑回
路４とを備え、主制御回路５によって主スイッチング素
子３を例えば所定の時比率でオンオフ制御するよう構成
される。このように構成されたスイッチング電源回路に
おいて、トランス１の巻線の極性を図のように選ぶと、
主スイッチング素子３がオンのとき、２次巻線側出力は
ダイオード４Ｄでブロックされるので、負荷９にはコン
デンサ４Ｃの蓄積電荷による直流出力電圧が供給され、
主スイッチング素子３がオフすると１次巻線に生じた逆
起電力が２次巻線側に伝達されてダイオード４Ｄを介し
てコンデンサ４Ｃを充電すると共に、その電圧が直流出
力電圧として負荷９に供給される。
略化して示す回路構成図であり、商用の交流電源８の交
流電圧を整流回路２を介して全波整流し、その整流され
た脈流電圧からなる直流入力電圧を直流出力電圧に変換
して負荷９に供給するスイッチング電源回路は、整流回
路２から直流入力電圧が１次巻線の一側に印加されるト
ランス（インダクタンス素子）１と、その１次巻線の他
側に直列接続されたＭＯＳＦＥＴからなる主スイッチン
グ素子３と、トランス１の２次巻線側に接続されたダイ
オード４Ｄ及び平滑コンデンサ４Ｃからなる整流平滑回
路４とを備え、主制御回路５によって主スイッチング素
子３を例えば所定の時比率でオンオフ制御するよう構成
される。このように構成されたスイッチング電源回路に
おいて、トランス１の巻線の極性を図のように選ぶと、
主スイッチング素子３がオンのとき、２次巻線側出力は
ダイオード４Ｄでブロックされるので、負荷９にはコン
デンサ４Ｃの蓄積電荷による直流出力電圧が供給され、
主スイッチング素子３がオフすると１次巻線に生じた逆
起電力が２次巻線側に伝達されてダイオード４Ｄを介し
てコンデンサ４Ｃを充電すると共に、その電圧が直流出
力電圧として負荷９に供給される。
【発明が解決しようとする課題】図４はこのスイッチン
グ電源回路の主スイッチング素子３の動作波形を示すタ
イムチャートであり、主制御回路５が主スイッチング素
子としてのＭＯＳＦＥＴ３を駆動するゲート電圧ＶG3が
理想的な方形波であると仮定すると、ＭＯＳＦＥＴ３が
ＯＦＦからＯＮに切り換わる際には、ドレイン電圧ＶD3
が直流入力電圧レベルから零レベルにまで立ち下がるま
でにｔONなるターンオン期間を必要とし、この間にドレ
イン電流ＩD3は零レベルから所定レベルにまで増加する
ので、ターンオン期間ｔONの間には、ＶD3×ＩD3の時間
積分に相当するターンオン損失が発生する。また、ＭＯ
ＳＦＥＴ３がＯＮからＯＦＦに切り換わる際には、ドレ
イン電圧Ｖ D3が零レベルから直流入力電圧レベルにまで
立ち上がるまでにｔOFF なるターンオフ期間を必要と
し、この間にドレイン電流ＩD3は所定レベルから零レベ
ルにまで減少するので、ターンオフ期間ｔOFF の間に
も、ＶD3×ＩD3の時間積分に相当するターンオフ損失が
発生する。本発明は、上述の点に鑑み、主スイッチング
素子のスイッチング損失（ターンオン損失又はターンオ
フ損失）を低減したスイッチング電源回路を提供するこ
とを目的とする。
グ電源回路の主スイッチング素子３の動作波形を示すタ
イムチャートであり、主制御回路５が主スイッチング素
子としてのＭＯＳＦＥＴ３を駆動するゲート電圧ＶG3が
理想的な方形波であると仮定すると、ＭＯＳＦＥＴ３が
ＯＦＦからＯＮに切り換わる際には、ドレイン電圧ＶD3
が直流入力電圧レベルから零レベルにまで立ち下がるま
でにｔONなるターンオン期間を必要とし、この間にドレ
イン電流ＩD3は零レベルから所定レベルにまで増加する
ので、ターンオン期間ｔONの間には、ＶD3×ＩD3の時間
積分に相当するターンオン損失が発生する。また、ＭＯ
ＳＦＥＴ３がＯＮからＯＦＦに切り換わる際には、ドレ
イン電圧Ｖ D3が零レベルから直流入力電圧レベルにまで
立ち上がるまでにｔOFF なるターンオフ期間を必要と
し、この間にドレイン電流ＩD3は所定レベルから零レベ
ルにまで減少するので、ターンオフ期間ｔOFF の間に
も、ＶD3×ＩD3の時間積分に相当するターンオフ損失が
発生する。本発明は、上述の点に鑑み、主スイッチング
素子のスイッチング損失（ターンオン損失又はターンオ
フ損失）を低減したスイッチング電源回路を提供するこ
とを目的とする。
【課題を解決するための手段】本発明は、上述の目的を
達成するため、直流入力電圧を主スイッチング素子によ
りスイッチングされるインダクタンス素子及び整流平滑
回路を介して直流出力電圧に変換して負荷に供給するス
イッチング電源回路において、前記主スイッチング素子
に当該主スイッチング素子のターンオン期間又はターン
オフ期間を含む所定期間の間オンされる補助スイッチン
グ素子とコンデンサの直列回路を並列接続したことを特
徴としている。また、前記インダクタンス素子は、１次
巻線側に前記直流入力電圧が印加されて前記主スイッチ
ング素子によりスイッチングされ２次巻線側が前記整流
平滑回路に接続されたトランスからなるものとすること
ができ、前記コンデンサに当該コンデンサを前記主スイ
ッチング素子及び補助スイッチング素子のオフ期間に放
電するための放電抵抗を並列接続することが好ましい。
本発明においては、主スイッチング素子のターンオン操
作に先立って補助スイッチング素子がオンされると、主
スイッチング素子の両端にコンデンサが接続された状態
になるので、インダクタンス素子を介して直流入力電圧
が印加される主スイッチング素子の両端の電圧は、一旦
零となり、その後、インダクタンス素子とコンデンサの
共振によって緩やかに上昇し始める。従って、この主ス
イッチング素子の両端の電圧が零になった直後に主スイ
ッチング素子をターンオン操作することにより、ターン
オン期間の間の主スイッチング素子の両端の電圧は小さ
なものとなり、その電圧と主スイッチング素子に流れる
電流の積の時間積分に比例するターンオン損失が低減さ
れる。また、主スイッチング素子のターンオフ操作に先
立って補助スイッチング素子がオンされた状態で主スイ
ッチング素子がターンオフ操作されると、主スイッチン
グ素子の両端にコンデンサが接続された状態になってい
るので、主スイッチング素子のオン状態により零となっ
ていた主スイッチング素子の両端の電圧は、インダクタ
ンス素子とコンデンサの共振によって緩やかに上昇し始
める。従って、主スイッチング素子がターンオフした直
後に補助スイッチング素子をオフすることにより、ター
ンオフ期間の間の主スイッチング素子の両端の電圧は小
さなものとなり、その電圧と主スイッチング素子に流れ
る電流の積の時間積分に比例するターンオフ損失が低減
される。そして、主スイッチング素子のターンオン時の
補助スイッチング素子のオン期間に充電されたコンデン
サは、主スイッチング素子のオンにより放電されてリセ
ットされるが、主スイッチング素子のターンオフ時の補
助スイッチング素子のオン期間に充電されたコンデンサ
は、そのままではリセットされないので、主スイッチン
グ素子及び補助スイッチング素子のオフ期間に放電抵抗
等により放電してリセットすることにより、ターンオフ
時及びターンオン時に連続して対応することができる。
達成するため、直流入力電圧を主スイッチング素子によ
りスイッチングされるインダクタンス素子及び整流平滑
回路を介して直流出力電圧に変換して負荷に供給するス
イッチング電源回路において、前記主スイッチング素子
に当該主スイッチング素子のターンオン期間又はターン
オフ期間を含む所定期間の間オンされる補助スイッチン
グ素子とコンデンサの直列回路を並列接続したことを特
徴としている。また、前記インダクタンス素子は、１次
巻線側に前記直流入力電圧が印加されて前記主スイッチ
ング素子によりスイッチングされ２次巻線側が前記整流
平滑回路に接続されたトランスからなるものとすること
ができ、前記コンデンサに当該コンデンサを前記主スイ
ッチング素子及び補助スイッチング素子のオフ期間に放
電するための放電抵抗を並列接続することが好ましい。
本発明においては、主スイッチング素子のターンオン操
作に先立って補助スイッチング素子がオンされると、主
スイッチング素子の両端にコンデンサが接続された状態
になるので、インダクタンス素子を介して直流入力電圧
が印加される主スイッチング素子の両端の電圧は、一旦
零となり、その後、インダクタンス素子とコンデンサの
共振によって緩やかに上昇し始める。従って、この主ス
イッチング素子の両端の電圧が零になった直後に主スイ
ッチング素子をターンオン操作することにより、ターン
オン期間の間の主スイッチング素子の両端の電圧は小さ
なものとなり、その電圧と主スイッチング素子に流れる
電流の積の時間積分に比例するターンオン損失が低減さ
れる。また、主スイッチング素子のターンオフ操作に先
立って補助スイッチング素子がオンされた状態で主スイ
ッチング素子がターンオフ操作されると、主スイッチン
グ素子の両端にコンデンサが接続された状態になってい
るので、主スイッチング素子のオン状態により零となっ
ていた主スイッチング素子の両端の電圧は、インダクタ
ンス素子とコンデンサの共振によって緩やかに上昇し始
める。従って、主スイッチング素子がターンオフした直
後に補助スイッチング素子をオフすることにより、ター
ンオフ期間の間の主スイッチング素子の両端の電圧は小
さなものとなり、その電圧と主スイッチング素子に流れ
る電流の積の時間積分に比例するターンオフ損失が低減
される。そして、主スイッチング素子のターンオン時の
補助スイッチング素子のオン期間に充電されたコンデン
サは、主スイッチング素子のオンにより放電されてリセ
ットされるが、主スイッチング素子のターンオフ時の補
助スイッチング素子のオン期間に充電されたコンデンサ
は、そのままではリセットされないので、主スイッチン
グ素子及び補助スイッチング素子のオフ期間に放電抵抗
等により放電してリセットすることにより、ターンオフ
時及びターンオン時に連続して対応することができる。
【発明の実施の形態】本発明においては、直流入力電圧
としては、商用の交流電圧を全波整流した脈流電圧や電
池電圧とすることができ、インダクタンス素子として
は、周知のトランスやコイルを、主スイッチング素子及
び補助スイッチング素子としては、周知のＭＯＳＦＥ
Ｔ，ＩＧＢＴ，バイポーラトランジスタ等を、整流平滑
回路としては、周知のダイオード及びコンデンサからな
るものを、それぞれ使用することができる。
としては、商用の交流電圧を全波整流した脈流電圧や電
池電圧とすることができ、インダクタンス素子として
は、周知のトランスやコイルを、主スイッチング素子及
び補助スイッチング素子としては、周知のＭＯＳＦＥ
Ｔ，ＩＧＢＴ，バイポーラトランジスタ等を、整流平滑
回路としては、周知のダイオード及びコンデンサからな
るものを、それぞれ使用することができる。
【実施例】図１は本発明の実施例のスイッチング電源回
路を簡略化して示す回路構成図であり、図３と同一の機
能を持つ部分には同一の参照符号を付してある。図１に
示す実施例のスイッチング電源回路は、図３のものに対
し、放電抵抗１２が並列接続されたコンデンサ１１と補
助制御回路１４によりオンオフ制御されるＭＯＳＦＥＴ
からなる補助スイッチング素子１３との直列回路を、Ｍ
ＯＳＦＥＴ３の両端（ドレイン・ソース間）に並列接続
したものである。図２はこの実施例の動作波形を示すタ
イムチャートであり、主制御回路５が主スイッチング素
子３を駆動するゲート電圧ＶG3及び補助制御回路１４が
補助スイッチング素子１３を駆動するゲート電圧ｖg を
理想的な方形波と仮定し、そのオン期間を主スイッチン
グ素子３のターンオン期間ｔON, ターンオフ期間ｔOFF
よりそれぞれ前後に幾分長いＴON, ＴOFF とする。い
ま、主スイッチング素子３のゲート電圧ＶG3をＨレベル
とするターンオン操作に先立ってゲート電圧ｖg をＨレ
ベルとして補助スイッチング素子１３がオンされると、
主スイッチング素子３のドレイン・ソース間にコンデン
サ１１が接続された状態になるので、トランス１の１次
巻線を介して整流回路２から直流入力電圧が印加された
主スイッチング素子３の両端の電圧（ドレイン電圧）Ｖ
D3は、一旦零レベルとなり、その後、トランス１のイン
ダクタンスとコンデンサ１１の共振によってｖ0 で示す
ように緩やかに上昇し始める。そして、その補助スイッ
チング素子１３のオンによりドレイン電圧ＶD3が零レベ
ルになった直後にゲート電圧ＶG3をＨレベルとして主ス
イッチング素子３をターンオン操作すると、主スイッチ
ング素子３は、ドレイン電圧ＶD3がその小さな電圧ｖ0
の状態でターンオンすると共にコンデンサ１１を放電す
るので、このターンオンの完了後にゲート電圧ｖg をＬ
レベルとして補助スイッチング素子１３をオフにする。
従って、ターンオン期間ｔONの間の主スイッチング素子
３のドレイン電圧ＶD3は直流入力電圧レベルと比較して
小さなものとなり、その電圧ＶD3とドレイン電流ＩD3の
積の時間積分に比例するターンオン損失が低減される。
また、主スイッチング素子３のターンオフ操作に先立っ
てゲート電圧ｖg をＨレベルとして補助スイッチング素
子１３がオンされた状態で主スイッチング素子３がゲー
ト電圧ＶG3をＬレベルとされてターンオフ操作される
と、主スイッチング素子３のソース・ドレイン間にコン
デンサ１１が接続された状態になっているので、主スイ
ッチング素子３のオン状態により零レベルとなっていた
主スイッチング素子３のドレイン電圧ＶD3は、トランス
１のインダクタンスとコンデンサ１１の共振によってｖ
0 で示すように緩やかに上昇し始める。そして、ドレイ
ン電流ＩD3が零レベルになってスイッチング素子３がタ
ーンオフした直後にゲート電圧ｖg をＬレベルとして補
助スイッチング素子１３をオフにする。これにより、タ
ーンオフ期間ｔOFF の間の主スイッチング素子のドレイ
ン電圧ＶD3は直流入力電圧レベルと比較して小さなもの
となり、その電圧ＶD3とドレイン電流ＩD3の積の時間積
分に比例するターンオン損失が低減される。なお、主ス
イッチング素子３のターンオン時の補助スイッチング素
子１３のオン期間ＴONに充電されたコンデンサ１１は、
主スイッチング素子３のオンにより放電されてリセット
されるが、主スイッチング素子３のターンオフ時の補助
スイッチング素子１３のオン期間ＴOFF に充電されたコ
ンデンサ１１は、そのままではリセットされないので、
主スイッチング素子３と補助スイッチング素子１３が共
にオフである期間に放電抵抗１２により放電してリセッ
トすることにより、ターンオフ及びターンオンを連続し
てそれらのスイッチグ損失の低減に対応することができ
る。このように、コンデンサ１１と補助スイッチング素
子１３の直列回路を主スイッチング素子３のドレイン・
ソース間に並列接続することにより、ターンオン及時び
ターンオフ時の主スイッチング素子３のドレイン電圧Ｖ
D3を直流入力電圧レベルより遙に低い電圧に抑制できる
ので、ドレイン電圧ＶD3とドレイン電流ＩD3の積の時間
積分に比例するターンオン損失及びターンオフ損失が低
減されると共に、高周波ノイズ、特にターンオン時の高
周波ノイズが低減される。
路を簡略化して示す回路構成図であり、図３と同一の機
能を持つ部分には同一の参照符号を付してある。図１に
示す実施例のスイッチング電源回路は、図３のものに対
し、放電抵抗１２が並列接続されたコンデンサ１１と補
助制御回路１４によりオンオフ制御されるＭＯＳＦＥＴ
からなる補助スイッチング素子１３との直列回路を、Ｍ
ＯＳＦＥＴ３の両端（ドレイン・ソース間）に並列接続
したものである。図２はこの実施例の動作波形を示すタ
イムチャートであり、主制御回路５が主スイッチング素
子３を駆動するゲート電圧ＶG3及び補助制御回路１４が
補助スイッチング素子１３を駆動するゲート電圧ｖg を
理想的な方形波と仮定し、そのオン期間を主スイッチン
グ素子３のターンオン期間ｔON, ターンオフ期間ｔOFF
よりそれぞれ前後に幾分長いＴON, ＴOFF とする。い
ま、主スイッチング素子３のゲート電圧ＶG3をＨレベル
とするターンオン操作に先立ってゲート電圧ｖg をＨレ
ベルとして補助スイッチング素子１３がオンされると、
主スイッチング素子３のドレイン・ソース間にコンデン
サ１１が接続された状態になるので、トランス１の１次
巻線を介して整流回路２から直流入力電圧が印加された
主スイッチング素子３の両端の電圧（ドレイン電圧）Ｖ
D3は、一旦零レベルとなり、その後、トランス１のイン
ダクタンスとコンデンサ１１の共振によってｖ0 で示す
ように緩やかに上昇し始める。そして、その補助スイッ
チング素子１３のオンによりドレイン電圧ＶD3が零レベ
ルになった直後にゲート電圧ＶG3をＨレベルとして主ス
イッチング素子３をターンオン操作すると、主スイッチ
ング素子３は、ドレイン電圧ＶD3がその小さな電圧ｖ0
の状態でターンオンすると共にコンデンサ１１を放電す
るので、このターンオンの完了後にゲート電圧ｖg をＬ
レベルとして補助スイッチング素子１３をオフにする。
従って、ターンオン期間ｔONの間の主スイッチング素子
３のドレイン電圧ＶD3は直流入力電圧レベルと比較して
小さなものとなり、その電圧ＶD3とドレイン電流ＩD3の
積の時間積分に比例するターンオン損失が低減される。
また、主スイッチング素子３のターンオフ操作に先立っ
てゲート電圧ｖg をＨレベルとして補助スイッチング素
子１３がオンされた状態で主スイッチング素子３がゲー
ト電圧ＶG3をＬレベルとされてターンオフ操作される
と、主スイッチング素子３のソース・ドレイン間にコン
デンサ１１が接続された状態になっているので、主スイ
ッチング素子３のオン状態により零レベルとなっていた
主スイッチング素子３のドレイン電圧ＶD3は、トランス
１のインダクタンスとコンデンサ１１の共振によってｖ
0 で示すように緩やかに上昇し始める。そして、ドレイ
ン電流ＩD3が零レベルになってスイッチング素子３がタ
ーンオフした直後にゲート電圧ｖg をＬレベルとして補
助スイッチング素子１３をオフにする。これにより、タ
ーンオフ期間ｔOFF の間の主スイッチング素子のドレイ
ン電圧ＶD3は直流入力電圧レベルと比較して小さなもの
となり、その電圧ＶD3とドレイン電流ＩD3の積の時間積
分に比例するターンオン損失が低減される。なお、主ス
イッチング素子３のターンオン時の補助スイッチング素
子１３のオン期間ＴONに充電されたコンデンサ１１は、
主スイッチング素子３のオンにより放電されてリセット
されるが、主スイッチング素子３のターンオフ時の補助
スイッチング素子１３のオン期間ＴOFF に充電されたコ
ンデンサ１１は、そのままではリセットされないので、
主スイッチング素子３と補助スイッチング素子１３が共
にオフである期間に放電抵抗１２により放電してリセッ
トすることにより、ターンオフ及びターンオンを連続し
てそれらのスイッチグ損失の低減に対応することができ
る。このように、コンデンサ１１と補助スイッチング素
子１３の直列回路を主スイッチング素子３のドレイン・
ソース間に並列接続することにより、ターンオン及時び
ターンオフ時の主スイッチング素子３のドレイン電圧Ｖ
D3を直流入力電圧レベルより遙に低い電圧に抑制できる
ので、ドレイン電圧ＶD3とドレイン電流ＩD3の積の時間
積分に比例するターンオン損失及びターンオフ損失が低
減されると共に、高周波ノイズ、特にターンオン時の高
周波ノイズが低減される。
【発明の効果】以上のような本発明によれば、主スイッ
チング素子に当該主スイッチング素子のターンオン期間
又はターンオフ期間を含む所定期間の間オンされる補助
スイッチング素子とコンデンサの直列回路を並列接続す
ることにより、主スイッチング素子のスイッチング損失
を低減するようにしたので、スイッチング電源回路の電
力変換効率を高めることができる。
チング素子に当該主スイッチング素子のターンオン期間
又はターンオフ期間を含む所定期間の間オンされる補助
スイッチング素子とコンデンサの直列回路を並列接続す
ることにより、主スイッチング素子のスイッチング損失
を低減するようにしたので、スイッチング電源回路の電
力変換効率を高めることができる。
【図１】本発明の実施例のスイッチング電源回路を簡略
化して示す回路構成図
化して示す回路構成図
【図２】実施例のスイッチング電源回路の動作波形を示
すタイムチャート
すタイムチャート
【図３】従来のスイッチング電源回路を簡略化して示す
回路構成図
回路構成図
【図４】従来のスイッチング電源回路の動作波形を示す
タイムチャート
タイムチャート
１ トランス ２ 整流回路 ３ 主スイッチング素子 ４ 整流平滑回路 ５ 主制御回路 １１ コンデンサ １２ 放電抵抗 １３ 補助スイッチング素子 １４ 補助制御回路 ＶD3 主スイッチング素子のドレイン電圧 ＩD3 主スイッチング素子のドレイン電流 ＶG3 主スイッチング素子のゲート電圧 ｖg 補助スイッチング素子のゲート電圧 ｔON 主スイッチング素子のターンオン期間 ｔOFF 主スイッチング素子のターンオフ期間 ＴON ターンオン時の補助スイッチング素子のオン期間 ＴOFF ターンオフ時の補助スイッチング素子のオン期間
Claims (3)
- 【請求項１】直流入力電圧を主スイッチング素子により
スイッチングされるインダクタンス素子及び整流平滑回
路を介して直流出力電圧に変換して負荷に供給するスイ
ッチング電源回路において、前記主スイッチング素子に
当該主スイッチング素子のターンオン期間又はターンオ
フ期間を含む所定期間の間オンされる補助スイッチング
素子とコンデンサの直列回路を並列接続したことを特徴
とするスイッチング電源回路。 - 【請求項２】請求項１に記載のスイッチング電源回路に
おいて、前記インダクタンス素子は、１次巻線側に前記
直流入力電圧が印加されて前記主スイッチング素子によ
りスイッチングされ２次巻線側が前記整流平滑回路に接
続されたトランスからなることを特徴とするスイッチン
グ電源回路。 - 【請求項３】請求項１に記載のスイッチング電源回路に
おいて、前記コンデンサに当該コンデンサを前記主スイ
ッチング素子及び補助スイッチング素子のオフ期間に放
電するための放電抵抗を並列接続したことを特徴とする
スイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23225995A JPH08149809A (ja) | 1994-09-19 | 1995-09-11 | スイッチング電源回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22234194 | 1994-09-19 | ||
| JP6-222341 | 1994-09-19 | ||
| JP23225995A JPH08149809A (ja) | 1994-09-19 | 1995-09-11 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149809A true JPH08149809A (ja) | 1996-06-07 |
Family
ID=26524831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23225995A Pending JPH08149809A (ja) | 1994-09-19 | 1995-09-11 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016225101A (ja) * | 2015-05-29 | 2016-12-28 | 三菱電機株式会社 | 電磁操作機構の駆動回路 |
| WO2018037547A1 (ja) * | 2016-08-26 | 2018-03-01 | 三菱電機株式会社 | 電磁操作機構の駆動回路 |
-
1995
- 1995-09-11 JP JP23225995A patent/JPH08149809A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016225101A (ja) * | 2015-05-29 | 2016-12-28 | 三菱電機株式会社 | 電磁操作機構の駆動回路 |
| WO2018037547A1 (ja) * | 2016-08-26 | 2018-03-01 | 三菱電機株式会社 | 電磁操作機構の駆動回路 |
| CN109690718A (zh) * | 2016-08-26 | 2019-04-26 | 三菱电机株式会社 | 电磁操作机构的驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3690822B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| EP1102387A2 (en) | DC power supply apparatus | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JPH10150769A (ja) | フォワ−ド型ｄｃ−ｄｃコンバ−タ | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP2513408B2 (ja) | Ｍｏｓトランジスタ同期整流フライバックコンバ―タ | |
| JPH08149809A (ja) | スイッチング電源回路 | |
| JP4168674B2 (ja) | 電力変換装置 | |
| JP4269588B2 (ja) | スイッチング電源装置 | |
| KR102640321B1 (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JP3096211B2 (ja) | スイッチングレギュレータ | |
| JPH1141930A (ja) | 平滑回路 | |
| JPH0686553A (ja) | 電源回路 | |
| JP3019717B2 (ja) | スイッチング電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JPH0127424Y2 (ja) | ||
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP4318373B2 (ja) | スイッチング電源 | |
| JP2637646B2 (ja) | 直流電源回路 | |
| JP3257014B2 (ja) | 電源装置 | |
| JPH06311737A (ja) | 直流直流変換器 | |
| JP3595737B2 (ja) | 自励フライバック・コンバータ | |
| JPH08168256A (ja) | 交流−直流変換回路 | |
| JP2500989Y2 (ja) | スイッチング電源 |