JP4280544B2 - 電子回路構成または電子回路 - Google Patents

電子回路構成または電子回路 Download PDF

Info

Publication number
JP4280544B2
JP4280544B2 JP2003133620A JP2003133620A JP4280544B2 JP 4280544 B2 JP4280544 B2 JP 4280544B2 JP 2003133620 A JP2003133620 A JP 2003133620A JP 2003133620 A JP2003133620 A JP 2003133620A JP 4280544 B2 JP4280544 B2 JP 4280544B2
Authority
JP
Japan
Prior art keywords
input
output
comparator
electronic circuit
microcontroller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003133620A
Other languages
English (en)
Other versions
JP2004166201A (ja
JP2004166201A5 (ja
Inventor
シーバーン マティアス
ヒルシャー アレクサンダー
Original Assignee
ブラウン ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブラウン ゲーエムベーハー filed Critical ブラウン ゲーエムベーハー
Publication of JP2004166201A publication Critical patent/JP2004166201A/ja
Publication of JP2004166201A5 publication Critical patent/JP2004166201A5/ja
Application granted granted Critical
Publication of JP4280544B2 publication Critical patent/JP4280544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

開示内容
本発明は、複数の選択可能な状態をとることができ、その時々のそれぞれの状態に対応する機能を実行でき、機能または状態を選択するための少なくとも1つの入力と、少なくとも1つの出力とを備える電子回路構成または電子回路に関する。
US6,188,273B1から、集積回路の動作モードを選択するための接点を持つ集積回路は公知である。接点は、集積回路の2つの異なる供給電位のうちの1つへ交互に接続できる。集積回路は、接点に接続された制御装置を備え、2つの供給電位のどちらが接点に存在するかを検知し、前記制御装置は対応する動作モード信号を発生する。このように、集積回路の2つの異なる動作モードの間で選択することのみが可能である。
しかしながら、電子回路が3つ以上の動作モードをとることが可能であると仮定すると、例えばUS6,157,051から公知であるように、動作モードを選択するための更なる入力を備えるか、または、入力と区別できることが不可欠な3つ以上の供給電位を与えるかのいずれかである必要がある。例えば、電子回路がN個の入力を備え、そのそれぞれが低電位または高電位のいずれかに設定できる場合、2 個の異なる動作モードが選択できる。しかしながら、電子回路が例えば、標準的ハウジングに、ユーザ固有の集積回路の形式で収納される場合、必要な入力数は、より大きくてより高価であり、それに応じたより多くの接続を持つハウジングを選択することによってのみ、多くの場合実現できる。更に供給電位を提供することもまた、高価である。
外部の接続に従って異なる状態をとるか、または異なる動作モードを可能にするような電子回路は、例えば或る性能または快適機能においてのみ異なるいくつかのバリエーションを有する電気器具に好んで用いられる。というのも、そのような場合、全ての器具バリエーションが、同じ電子回路、特に特定用途向け集積回路またはマイクロコントローラを装備でき、個々の性能または快適機能を、電子回路を外部に接続することによって作動できるからである。
本発明は、多くの異なる状態をとることができるか、或いは多くの異なる動作モードを可能にでき、単純な方法で少なくとも1つの入力によって選択できる電子回路構成を開示することを目的とする。
本発明による電子回路構成は、電子回路構成の動作モードを選択可能にすることによって、少なくとも1つの入力と少なくとも1つの出力とを備える。本願では、「入力」および「出力」という用語は常に、動作モードの選択に適した入力または出力を指す。本発明による電子回路構成が一つ以上の出力を備えた場合、少なくとも初期設定段階においては、それぞれ特性信号、好ましくはビットパターンをこれらの出力へ出力し、ここで、全ての出力信号は互いに異なる。本発明による電子回路構成が一つ以上の入力を備えた場合、少なくとも初期設定段階においては、入力で存在する信号を出力信号と比較する。電子回路構成がN個の入力とM個の出力を備えている場合、この場合はM 個の種々の動作モードが設定できる。特に初期設定段階後には、入力および出力は更に、例えばそれ自体公知の方法で、全ての種類の信号を入力するか或いは出力するために用いることができる等、その他の目的にも用いることができる。
このように、本発明による電子回路構成の所望の動作モードは、電子回路構成の外部接続、例えば電子回路構成の少なくとも1つの出力と少なくとも1つの入力との間の接続の有無によって決定される。所望の動作モードは、比較の結果によって、電子回路構成により設定される。このように、特に多くの異なる動作モードを選択することが、以下で説明するように、容易に可能である。「初期設定段階」という用語は、例えば供給電圧が印加(パワーアップ)される際に電子回路構成を起動すること、或いはリセット後に再起動することを指し、またより一般的には、入力信号が特性出力信号と比較されて(必要であれば何度か順に)、所望の動作モードが設定される間の単数/複数のタイムセグメントを指す。
本発明による電子回路の好適な形態では、少なくとも初期設定段階の間は、入力で存在する信号が、電子回路構成の供給電位、特に低および/または高信号、および/または、出力により出力される特性信号と比較される。電子回路構成がN個の入力とM個の出力を備え、かつL個の供給電位が利用可能であれば、(L+M) 個の異なる動作モードが設定できる。
電子回路構成は、電子回路構成の各入力が接続される制御回路を備え、前記制御回路は、電子回路構成の所望の動作モードまたは所望の機能を設定する。これは例えば、電子回路構成に格納されたシーケンスプログラム内の分岐を制御するいわゆるフラグの設定や、例えば電子スイッチ等を制御することによる電子回路構成の一部の起動または停止を含んでいる。
以下に本発明を、2つの入力と2つの出力とを備える電子回路構成の具体例としての一実施の形態により説明し、単一の図において図式的に示す。更なる実施の形態は説明の中で与えられる。
図中に示す電子回路構成30は、所定の時間における動作モードに応じて異なる機能を実行できる回路3を備えている。電子回路構成30は、回路3の出力に接続される2つの出力10、20と共に、2つの入力80、90を備える。更に、電子回路構成30は、2つの異なるビットパターンが格納される第1および第2のメモリ1、2と、4つのコンパレータ4、5、6、7と、コンパレータ4、5、6、7の出力に接続される制御回路8とを備える。電子回路構成30の第1の入力80は、コンパレータ4、5のそれぞれ一方の入力に接続されている。コンパレータ4の他方の入力は、第1メモリ1の出力に接続される一方で、コンパレータ5の他方の入力は、第2メモリ2の出力に接続されている。電子回路構成30の他方の入力90は、コンパレータ6、7のそれぞれ一方の入力に接続されている。コンパレータ6の他方の入力は、第1メモリ1の出力に接続される一方で、コンパレータ7の他方の入力は、第2メモリ2の出力に接続されている。第1および第2のメモリ1、2および制御回路8は、制御ライン9を介して回路3に接続されている。
以下に、本発明による電子回路構成の機能を簡単に説明する。
本発明による電子回路構成30の初期設定段階、例えば、好ましくは供給電圧を印加(パワーアップ)することによる電子回路構成の起動時、またはリセット後の再起動時には、制御ライン9経由で、回路3は第1および第2のメモリ1、2と制御回路8を制御する。この後、メモリ1、2に格納されているビットシーケンスが読み出され、電子回路構成30の出力10、20およびコンパレータ4、5、6、7へ伝達される。コンパレータ4、5、6、7は、電子回路構成30の入力80、90に存在する信号をビットシーケンスと比較する。比較結果は、何らかの接続がある場合には、入力80、90のどちらが出力10、20のどちらに接続されているかによって決まる。比較結果は制御回路8に伝達され、制御回路8はそれらから制御信号を導き出し、制御信号は回路3に伝達され、回路3は電子回路構成30の動作モードを決定する。このように、電子回路構成30の外部接続により、電子回路構成30が行うべき所望の機能が選択される。
本発明による電子回路構成の別の実施の形態では、各入力において、電子回路構成は、入力レベルをL個の供給電位と比較する少なくとも1つの追加コンパレータを備えている。追加コンパレータの出力はまた、制御回路にも接続されている。電子回路構成のある特定の入力に存在する入力レベルは、全ての供給電位および全てのビットパターンと比較され、また電子回路構成のある特定の出力は、できるだけ多くの異なる動作モードを選択できるよう電子回路構成の複数の入力に接続できることが望ましい。
電子回路構成30を示す。
符号の説明
1 第1メモリ
2 第2メモリ
3 回路
4 コンパレータ
5 コンパレータ
6 コンパレータ
7 コンパレータ
8 制御回路
9 制御ライン
10 出力
20 出力
30 電子回路構成
80 入力
90 入力

Claims (7)

  1. 少なくとも1つの入力(80、90)と、少なくとも1つの出力(10、20)とを備え、複数の選択可能な動作モードをとることができる特定用途向け集積回路またはマイクロコントローラであって、
    前記入力(80、90)に接続され、前記入力(80、90)に存在する信号を、所定の特性信号と比較するコンパレータ(4、5、6、7)と、
    前記コンパレータ(4、5、6、7)及び前記出力(10、20)に接続され、前記特性信号を格納し、該特性信号が読み出されると、該特性信号を前記コンパレータ(4、5、6、7)及び前記出力(10、20)に供給する格納手段(1、2)と、
    前記コンパレータ(4、5、6、7)に接続され、該コンパレータ(4、5、6、7)による比較の結果に従って、1つの前記動作モードに応じた制御信号を生成する制御回路(8)と、
    を更に備え、
    前記コンパレータ(4、5、6、7)は、前記入力(80、90)と前記出力(10、20)との間の外部接続の有無に応じて異なる比較結果を生成し、
    前記制御回路は、前記異なる比較結果に応答して、異なる動作モードに応じた制御信号を生成し、
    複数の前記動作モードのうち前記制御信号に応じた前記動作モードをとる特定用途向け集積回路またはマイクロコントローラ
  2. 複数の前記入力(80、90)及び複数の前記出力(10、20)を備え、
    前記格納手段は、互いに異なる複数の前記特性信号を格納しており、該格納手段から該互いに異なる複数の特性信号が読み出されると、該互いに異なる複数の特性信号が前記複数の出力からそれぞれ出力される、請求項1記載の特定用途向け集積回路またはマイクロコントローラ
  3. 前記入力(80、90)に存在する信号を、供給電位、特に低および高信号と比較する追加コンパレータを更に備える請求項1または2に記載の特定用途向け集積回路またはマイクロコントローラ
  4. 前記特性信号がビットパターンであることを特徴とする、請求項1〜の何れか一項に記載の特定用途向け集積回路またはマイクロコントローラ
  5. 前記コンパレータ(4、5、6、7)による前記入力(80、90)に存在する信号と前記特性信号との比較、および前記制御信号の生成が、初期設定段階中に行われることを特徴とする、請求項1〜の何れか一項に記載の特定用途向け集積回路またはマイクロコントローラ
  6. 前記初期設定段階後に前記入力(80、90)および/または前記出力(10、20)が、前記特性信号以外の信号の入力または出力に使用できることを特徴とする、請求項5に記載の特定用途向け集積回路またはマイクロコントローラ
  7. 請求項1〜の何れか一項に記載の特定用途向け集積回路またはマイクロコントローラ(30)を備える電気器具であって、
    前記特定用途向け集積回路または前記マイクロコントローラ(30)は、前記入力(80、90)と前記出力(10、20)との間の接続の有無に応じて異なる動作モードをとる、電気器具。
JP2003133620A 2002-05-11 2003-05-12 電子回路構成または電子回路 Expired - Fee Related JP4280544B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10221088A DE10221088A1 (de) 2002-05-11 2002-05-11 Elektronische Schaltung mit mindestens einem Eingang zum Wählen eines Zustands der elektronischen Schaltung

Publications (3)

Publication Number Publication Date
JP2004166201A JP2004166201A (ja) 2004-06-10
JP2004166201A5 JP2004166201A5 (ja) 2008-05-29
JP4280544B2 true JP4280544B2 (ja) 2009-06-17

Family

ID=29225157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133620A Expired - Fee Related JP4280544B2 (ja) 2002-05-11 2003-05-12 電子回路構成または電子回路

Country Status (8)

Country Link
US (1) US6922088B2 (ja)
EP (1) EP1361660B1 (ja)
JP (1) JP4280544B2 (ja)
AT (1) ATE445261T1 (ja)
AU (1) AU2003204056A1 (ja)
DE (2) DE10221088A1 (ja)
DK (1) DK1361660T3 (ja)
ES (1) ES2333520T3 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615886B1 (en) * 2004-05-06 2013-12-31 Winthrop D. Childers Shaving system with energy imparting device
JP4829974B2 (ja) * 2005-10-17 2011-12-07 ヴェーデクス・アクティーセルスカプ 補聴器用交換可能音響システムおよび補聴器
US20080196184A1 (en) * 2007-02-15 2008-08-21 Mary T Dooley Toothbrush with light source for illuminating oral cavity
DK2177052T3 (da) * 2007-07-10 2012-08-13 Widex As Fremgangsmåde til idenfikation af en højttaler i et høreapparat
CN103391093B (zh) * 2012-05-09 2018-10-19 恩智浦美国有限公司 可重构集成电路
JP6340250B2 (ja) * 2014-05-30 2018-06-06 ローム株式会社 モータ駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1232960B (de) 1964-05-08 1967-01-26 Goodrich Gulf Chem Inc Verfahren zur Herstellung von aluminiumorganischen Telomerisaten
DE6942748U (de) 1969-11-03 1970-01-29 Lothar Lang Einhaengbare regallampe mit verstellbarem leuchtkoerper
US3935476A (en) * 1974-12-13 1976-01-27 Mostek Corporation Combination output/input logic for integrated circuit
JPS57111116A (en) * 1980-12-26 1982-07-10 Fujitsu Ltd Comparator having hysteresis
IT1228965B (it) * 1989-03-03 1991-07-11 Fiar Fabbrica Italiana Apparec Sistema convertitore cc cc ad elevate prestazioni dinamiche con controllo a divisione di tempo.
US5549137A (en) * 1993-08-25 1996-08-27 Rosemount Inc. Valve positioner with pressure feedback, dynamic correction and diagnostics
DE19732960C2 (de) * 1997-07-31 1999-10-21 Bosch Gmbh Robert Einrichtung zur Auswertung eines Wechselspannungs- bzw. Wechselstromsignales
US6157051A (en) * 1998-07-10 2000-12-05 Hilevel Technology, Inc. Multiple function array based application specific integrated circuit
DE19844481C1 (de) * 1998-09-28 2000-05-25 Siemens Ag Integrierte Schaltung mit einer Kontaktierungsstelle zum Wählen einer Betriebsart der integrierten Schaltung
KR100315347B1 (ko) * 1999-11-18 2001-11-26 윤종용 반도체 메모리 장치의 동작모드 세팅회로 및 방법
US6201380B1 (en) * 2000-01-21 2001-03-13 Mitsubishi Denki Kabushiki Kaisha Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode

Also Published As

Publication number Publication date
US20040029313A1 (en) 2004-02-12
DE50311993D1 (de) 2009-11-19
ES2333520T3 (es) 2010-02-23
US6922088B2 (en) 2005-07-26
DE10221088A1 (de) 2003-11-27
ATE445261T1 (de) 2009-10-15
JP2004166201A (ja) 2004-06-10
EP1361660B1 (de) 2009-10-07
EP1361660A3 (de) 2004-08-25
EP1361660A2 (de) 2003-11-12
AU2003204056A1 (en) 2003-11-27
DK1361660T3 (da) 2010-01-04

Similar Documents

Publication Publication Date Title
JP4842823B2 (ja) 試験装置、コンフィグレーション方法、及びデバイスインターフェース
CN107527658B (zh) 半导体装置
US7278036B2 (en) System and method for starting up plural electronic devices in an orderly manner
TW201220690A (en) Circuit and method for implementing a multi-function pin of an integrated circuit
JP4280544B2 (ja) 電子回路構成または電子回路
JP2000149600A5 (ja)
KR20090131020A (ko) 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
US6799238B2 (en) Bus speed controller using switches
JP2004166201A5 (ja)
JP4571122B2 (ja) 方形波出力信号を発生させる集積回路信号発生器
JP4294053B2 (ja) 試験装置
US20070162663A1 (en) Single-chip multiple-microcontroller package structure
RU2571727C2 (ru) Механизм и устройство запуска электропитания и способ управления активацией схем электропитания
US7208977B2 (en) Tristate startup operating mode setting device
JP3493132B2 (ja) モード設定回路
JP2007121072A (ja) 試験装置及び試験方法
JP2009212930A (ja) 入力レベル判定回路
JP2020010201A (ja) 信号処理装置
KR101100754B1 (ko) 이중버퍼 구조를 가진 타이머 회로
JP2000209847A (ja) 半導体集積回路
US8154325B2 (en) Semiconductor integrated device and control method thereof
JPH07219692A (ja) 出力信号極性設定回路
KR20050058872A (ko) 반도체 메모리 장치의 입출력 회로
CN115104259A (zh) 一种集成电路、控制方法及系统
KR101071300B1 (ko) 전자장치 제어신호의 재구성장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080314

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080401

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees