JPH07219692A - 出力信号極性設定回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源投入から初期セットが終了するまでの出
力ポートからの出力信号の極性を簡単に設定すること。 【構成】 外部スイッチ５を端子ａ側にして電源を投入
すると、切替制御信号４００がハイレベルとなり、終了
コマンド３００がローレベルの期間、論理ゲート１４は
閉鎖されて、且つアンドゲート１５１の両入力端子がハ
イレベルとなるため、出力信号２００がハイレベルとな
って、発光ダイオード３を消灯させる。外部スイッチ５
を端子ｂ側にして電源を投入すると、切替制御信号４０
０がローレベルとなるため、論理ゲート１３の出力端子
（３）は入力端子（２）のレベルに拘らず出力端子
（３）をローレベルとして、論理ゲート１４を開放する
が、終了コマンド３００がローレベルの期間アンドゲー
ト１５１、１５２が閉鎖されて出力信号２００がローレ
ベルのため、発光ダイオード３は点灯する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵの周辺回路の出力
ポートから電源投入時出力される出力信号の極性を切り
替える出力信号極性設定回路に関する。

【０００２】

【従来の技術】図３は従来この種のＣＰＵ周辺回路の一
例を示した回路図である。１はＣＰＵ２の周辺回路であ
るＬＳＩで、レジスタ等で構成される出力ポート１１を
有している。出力ポート１１の出力端子の１つは出力バ
ッファ１２を介して発光ダイオード３のカソード側に接
続されている。この発光ダイオード３のアノード側は抵
抗Ｒ１を介して＋５Ｖ電源に接続されている。抵抗Ｒ２
とコンデンサＣ及びダイオードＤはパワーオンリセット
回路を構成し、抵抗Ｒ２とコンデンサＣの接続点からリ
セット信号１００が出力されるようになっていて、これ
が出力ポート１１に入力されている。尚、出力ポート１
１の各出力端子はＣＰＵ２を動作させるプログラムによ
ってハイレベル又はローレベルに設定可能な構成になっ
ている。

【０００３】まず、＋５Ｖ電源が図４（Ａ）に示すよう
に投入されて立ち上がると、パワーオンリセット回路を
構成する抵抗ＲとコンデンサＣの直列回路の時定数によ
って、図４（Ｂ）に示すようにリセット信号１００は当
初から所定時間の間、ローレベルを保ち、時刻ｔ１にて
ハイレベルになる。通常、ＣＰＵ２も上記パワーオンリ
セット回路から出力されるリセット信号１００を使用し
ているため、図４に示すように、＋５Ｖ電源が投入され
てから時刻ｔ１までのパワーオンリセット期間、プログ
ラムは動作せず、時刻ｔ１でリセット信号１００が図４
（Ｂ）に示すようにハイレベルに立ち上がった後に、Ｃ
ＰＵ２上をプログラムが走り出す。このプログラムは出
力ポート１１を所定の論理に図４の時刻ｔ１〜ｔ２の初
期セット期間で初期セットする。

【０００４】上記リセット信号１００がローレベルの
間、出力ポート１１から出力バッファ１２を介して出力
される出力信号２００も図４（Ｃ）に示すようにローレ
ベルとなっている。このため、抵抗Ｒ１を介して発光ダ
イオード３に＋５Ｖ電源から電流が流れて、これを点灯
させる。その後、図４に示した初期セット期間にＣＰＵ
２がこのＬＳＩ１の初期セットを実行して、出力ポート
１１から出力される出力信号２００を図４（Ｃ）に示す
ように時刻ｔ２でハイレベルに初期セットすると、＋５
Ｖ電源から抵抗Ｒ１を介して発光ダイオード３に電流が
流れなくなり、この発光ダイオード３は消灯する。従っ
て、上記のような回路では、電源投入からＣＰＵ２が出
力ポートの初期セットを終了するまでの期間、外部に接
続されている発光ダイオード３が点灯することになる。
このように、電源投入後ある期間、外付けの発光ダイオ
ード３が点灯すると、装置を操作するオペレータに戸惑
いを与えることがあるという不具合があった。

【０００５】図５は上記の不具合を解決するための従来
例を示した回路図ある。本例では、外部の発光ダイオー
ド３とＬＳＩ１との間に出力信号２００の極性を反転さ
せるインバータ４が挿入してある。従って、＋５Ｖ電源
の投入後から出力ポート１１の初期セットが終了するま
での間、発光ダイオード３を点灯しないようにすること
ができる。ところが、このような構成では、インバータ
４を挿入するために、プリント基板の変更を必要とする
ため、電源投入から前記初期セットが終了するまでの期
間の出力ポート１１の出力信号の極性を自由に変更する
ことが難しいという不具合があった。

【０００６】

【発明が解決しようとする課題】従来、ＣＰＵ周辺回路
を構成するＬＳＩの出力ポートに外部接続されている発
光ダイオードは、電源投入から前記出力ポートが初期セ
ットされるまでの期間、点灯状態となるため、場合によ
っては装置を操作するオペレータに戸惑いを与えるとい
う不具合があった。そこで、前記発光ダイオードとＬＳ
Ｉとの間にインバータを挿入して、電源投入後から出力
ポートの初期セットが終了するまでの期間、前記出力ポ
ートから出力される信号２００の極性を反転させて発光
ダイオードに印加することにより、上記期間、発光ダイ
オードを消灯することもできるが、インバータを挿入す
るのに基板変更を行わなければならず、電源投入直後の
外付けの発光ダイオードの点灯状態を点灯させるか、或
いは消灯させるかを簡単に切り換えることができないと
いう欠点があった。

【０００７】そこで本発明は上記の欠点を除去し、電源
投入当初にＣＰＵ周辺回路の出力ポートから出力される
出力信号の極性を簡単に設定することができる出力信号
極性設定回路を提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明はＣＰＵの周辺回
路内に搭載されている出力ポートの出力信号の極性を設
定する出力信号極性設定回路において、スイッチによっ
てハイレベル又はローレベルに切り替えられる切替制御
信号を発生する信号発生回路と、電源投入時に前記ＣＰ
Ｕから前記周辺回路の初期設定を終了したことを示す信
号が出力されるまでの間、前記出力ポートの出力信号の
極性に拘らず、この出力信号の代わりに前記切替制御信
号の極性で決まる極性を有する信号を外部に出力した
後、前記ＣＰＵから前記周辺回路の初期設定を終了した
ことを示す信号が出力された以降、前記出力ポートの出
力信号をそのまま外部に出力する制御回路とを具備した
構成を有する。

【０００９】

【作用】本発明の出力信号極性設定回路において、信号
発生回路はスイッチによってハイレベル又はローレベル
に切り替えられる切替制御信号を発生する。制御回路は
電源投入時に前記ＣＰＵから前記周辺回路の初期設定を
終了したことを示す信号が出力されるまでの間、前記出
力ポートの出力信号の極性に拘らず、この出力信号の代
わりに前記切替制御信号の極性で決まる極性を有する信
号を外部に出力した後、前記ＣＰＵから前記周辺回路の
初期設定を終了したことを示す信号が出力された以降、
前記出力ポートの出力信号をそのまま外部に出力する。
これにより、電源投入当初の周辺回路の出力ポートの出
力信号の極性を簡単なスイッチで設定することができ
る。

【００１０】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の出力信号極性設定回路の一実施
例を示したブロック図である。１は図示されないＣＰＵ
の周辺回路であるＬＳＩ、３はＬＳＩ１に外付けされて
出力ポート１１の状態を表示する発光ダイオード、５は
ＬＳＩ１の出力ポート１１から出力される出力信号２０
０の電源投入直後の極性を設定する外部スイッチ、１１
はＬＳＩ１内の出力ポート、１２はセレクタ回路１５か
ら出力される信号の出力バッファ、１３は２つの入力端
子が両方ハイレベルの時のみ出力端子をハイレベルとす
る論理ゲート、１４は２つの入力端子が両方ともローレ
ベルの時のみ出力端子をローレベルとする論理ゲート、
１５は外部スイッチ５から入力される信号を選択する
か、論理ゲート１４を介して出力ポート１１の出力信号
を選択するかを切り換えるセレクタ回路で、アンドゲー
ト１５１、１５２、オアゲート１５３及びインバータ１
５４により構成されている。１６は図示されないＣＰＵ
から出力されるコマンド終了信号３００の極性を反転し
て論理ゲート１３の入力端子（２）に出力するインバー
タ、Ｃはコンデンサ、Ｒ１，Ｒ２、Ｒ３は抵抗、Ｄはダ
イオード。尚、抵抗Ｒ１，コンデンサＣ及びダイオード
Ｄはパワーオンリセット回路を構成し、リセット信号１
００を出力ポート１１に出力する。又、１０で示した部
分が本例の出力ポートの出力信号極性設定回路を構成し
ている部分である。尚、上記抵抗Ｒ３とスイッチ５は請
求項記載の信号発生回路を構成し、インバータ１６、１
５４、論理ゲート１３、１４、アンドゲート１５１、１
５２、オアゲート１５３は制御回路を構成している。

【００１１】次に本実施例の動作について説明する。外
部スイッチ５を端子ａ側にしてから、電源を図２の時刻
ｔ０で投入すると、＋５Ｖ電源が図２（Ａ）に示すよう
に立ち上がる。パワーオンリセット回路から出力される
リセット信号１００は抵抗Ｒ２とコンデンサＣの直列回
路の時定数により、前記電源が投入されても図２（Ｂ）
に示すように時刻ｔ１まではローレベルを保持したまま
となり、その後、時刻ｔ１でハイレベルに立ち上がる。
この時、図示されないＣＰＵも前記リセット信号１００
を使用するため、このリセット信号１００がローレベル
に保持されている期間、ＣＰＵは動作せず、出力ポート
１１はリセットされたままでその出力信号は図２（Ｅ）
に示すようにローレベルとなっており、又、前記ＣＰＵ
の周辺ポート初期設定の終了を示す終了コマンド信号３
００も図２（Ｃ）に示すようにローレベルになってい
る。しかし、外部スイッチ５から出力される切替制御信
号４００は図２（Ｄ）に示すように電源投入と共にハイ
レベルとなる。

【００１２】従って、この時、論理ゲート１３の入力端
子（１）はハイレベルとなっており、入力端子（２）も
ハイレベルとなっている。従って、この論理ゲート１３
の出力端子（３）はハイレベルとなるため、論理ゲート
１４の入力端子（１）はハイレベルとなる。従って論理
ゲート１４は入力端子（２）の入力レベルに拘らず、そ
の出力端子（３）をハイレベルとする。一方、セレクタ
回路１５のアンドゲート１５１の入力端子（１）、
（２）はハイレベルとなるため、その出力端子（３）は
ハイレベルとなる。このため、オアゲート１５３からハ
イレベルの信号が出力され、これがバッファ１２を介し
て図２（Ｆ）に示すような出力信号２００になり、発光
ダイオード３のカソードは当初ハイレベルとなる。この
ため、発光ダイオード３は消灯したままである。

【００１３】上記の状態のまま時刻ｔ１になると、図２
（Ｂ）に示すようにリセット信号１００がハイレベルに
なり、図示されないＣＰＵが出力ポート１１の初期設定
を開始し、図２（Ｅ）に示すように出力ポート１１が初
期設定されて、その出力信号が時刻ｔ２でハイレベルに
なる。出力ポート１１の出力がハイレベルになり、論理
ゲート１４の入力端子（２）にハイレベルになっても、
論理ゲート１４の出力端子（３）はハイレベルのままで
あるため、この時点では出力信号２００はハイレベルの
ままである。しかし、その後、時刻ｔ３で図示されない
ＣＰＵは終了コマンド信号３００を図２（Ｃ）に示す如
くハイレベルにする。このため、論理ゲート１３の入力
端子（２）がローレベルになるため、論理ゲート１３の
出力端子（３）はローレベルになり、従って、論理ゲー
ト１４の入力端子（１）はローレベルになる。このた
め、論理ゲート１４の出力端子（３）は入力端子（２）
に入力される出力ポート１１のレベル（極性）と同一値
をとり、ハイレベルになる。この時、セレクタ回路１５
のアンドゲート１５２の入力端子（２）はハイレベルと
なっているため、論理ゲート１４の出力信号がそのまま
アンドゲート１５２、オアゲート１５３を通って出力信
号２００になる。即ち、コマンド終了信号３００がハイ
レベルになった以降は、出力ポート１１の出力信号のレ
ベル通りに出力信号２００が図２（Ｆ）で示すようにハ
イレベル又はローレベルになり、これに応じて、発光ダ
イオード３が消灯又は点灯する。

【００１４】次に外部スイッチ５を端子ｂ側にして、電
源を投入した場合も、＋５Ｖ電源の立上がりタイミン
グ、リセット信号１００及びコマンド終了信号３００の
状態は図２（Ａ）、（Ｂ）、（Ｃ）に示したように、外
部スイッチ５を端子ａ側にした時と同様である。又、出
力ポート１１の出力信号レベルも図２（Ｅ）に示したよ
うに当初はローレベルのままである。しかし、外部スイ
ッチ５から出力される切替制御信号４００は図２（Ｇ）
に示すように最初からローレベルのままである。

【００１５】この時、論理ゲート１３の入力端子（１）
はローレベルとなっているため、その入力端子（２）の
レベルに拘らず、この論理ゲート１３の出力端子（３）
は常にローレベルとなる。このため、論理ゲート１４の
入力端子（１）は常にローレベルとなるため、論理ゲー
ト１４は開いていることになる。従って、論理ゲート１
４の入力端子（２）に入力される出力ポート１１のレベ
ルはそのまま論理ゲート１４を通過し、その出力端子
（３）からアンドゲート１５２に出力される。しかし、
この時、アンドゲート１５２の入力端子（２）はローレ
ベルであるため、アンドゲート１５２の出力端子（３）
はローレベルになっている。一方、アンドゲート１５１
の入力端子（１）はローレベルであるため、アンドゲー
ト１５１の出力端子（３）もローレベルとなる。従っ
て、この場合、オアゲート１５３の出力端子はローレベ
ルとなるため、図２（Ｉ）に示すように出力信号２００
がローレベルのままとなり、発光ダイオード３は点灯す
る。

【００１６】上記の状態のまま時刻ｔ１になると、図２
（Ｂ）に示すようにリセット信号１００がハイレベルに
なり、図示されないＣＰＵが出力ポート１１の初期設定
を行い、図２（Ｅ）に示すように出力ポート１１が初期
設定されて、その出力信号が時刻ｔ２でハイレベルにな
る。出力ポート１１の出力がハイレベルになって論理ゲ
ート１４の入力端子（２）がハイレベルになると、論理
ゲート１４の出力端子（３）はハイレベルになる。しか
し、この時点ではアンドゲート１５２の入力端子（２）
がローレベルであるため、アンドゲート１５２の出力端
子（３）はローレベルのままであるため、出力信号２０
０はローレベルのままであり、依然発光ダイオード３は
点灯している。その後、時刻ｔ３で終了コマンド信号３
００がハイレベルになると、アンドゲート１５２が開く
ため、論理ゲート１４の出力端子（３）のレベルがその
ままアンドゲート１５２、オアゲート１５３を通過して
出力信号２００となる。このため、発光ダイオード３の
カソードはハイレベルとなり、発光ダイオードは消灯
し、その後、出力ポート１１の出力がローレベルにセッ
トされた時、再び点灯する。

【００１７】本実施例によれば、外部スイッチ５を端子
ａ側にしておけば、電源オン当初、ＬＳＩ１から出力さ
れる出力信号２００をハイレベル状態として発光ダイオ
ード３を消灯しておくことができ、又、スイッチ５を端
子ｂ側にしておけば電源オン当初、出力信号２００をロ
ーレベルとして発光ダイオード３を点灯させることがで
きる。従って、電源オン時から出力ポート１１の初期設
定が終了するまでの期間、ＬＳＩ１から出力される出力
信号２００の極性設定を外部スイッチ５で容易に行うこ
とができる。従って、出力ポート１１に様々な端子を取
り付ける際の回路設計の自由度を拡大することができ
る。

【００１８】

【発明の効果】以上記述した如く本発明の出力信号極性
切替回路によれば、電源投入当初にＣＰＵ周辺回路の出
力ポートから出力される出力信号の極性を簡単に設定す
ることができる。

【図面の簡単な説明】

【図１】本発明の出力信号極性設定回路の一実施例を示
したブロック図。

【図２】図１に示した回路の動作を示したタイムャー
ト。

【図３】従来のＣＰＵ周辺回路の一例を示した回路図。

【図４】図３の回路の動作を示したタイムチャート。

【図５】従来のＣＰＵ周辺回路の他の例を示した回路
図。

【符号の説明】

１…ＬＳＩ ３…発光ダイオ
ード ５…スイッチ １０…出力ポートの出力信号極性設定回路 １１…出力ポート １２…出力バッ
ファ １３、１４…論理ゲート １５…セレクタ
回路 １６…インバータ １５１、１５２
…アンドゲート １５３…オアゲート Ｃ…コンデンサ Ｄ…ダイオード Ｒ１〜Ｒ３…抵
抗

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵの周辺回路内に搭載されている出
   力ポートの出力信号の極性を設定する出力信号極性設定
   回路において、スイッチによってハイレベル又はローレ
   ベルに切り替えられる切替制御信号を発生する信号発生
   回路と、電源投入時に前記ＣＰＵから前記周辺回路の初
   期設定を終了したことを示す信号が出力されるまでの
   間、前記出力ポートの出力信号の極性に拘らず、この出
   力信号の代わりに前記切替制御信号の極性で決まる極性
   を有する信号を外部に出力した後、前記ＣＰＵから前記
   周辺回路の初期設定を終了したことを示す信号が出力さ
   れた以降、前記出力ポートの出力信号をそのまま外部に
   出力する制御回路とを具備したことを特徴とする出力信
   号極性設定回路。