JP2004166201A - 複数の選択可能な機能または状態を有する電子回路構成または電子回路 - Google Patents
複数の選択可能な機能または状態を有する電子回路構成または電子回路 Download PDFInfo
- Publication number
- JP2004166201A JP2004166201A JP2003133620A JP2003133620A JP2004166201A JP 2004166201 A JP2004166201 A JP 2004166201A JP 2003133620 A JP2003133620 A JP 2003133620A JP 2003133620 A JP2003133620 A JP 2003133620A JP 2004166201 A JP2004166201 A JP 2004166201A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit configuration
- output
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】電子回路構成の状態を選択するための、少なくとも1つの入力(80;90)および少なくとも1つの出力(10;20)を備える電子回路構成(30)に関する。初期設定段階の間、電子回路構成(30)は、特性信号を少なくとも1つの出力(10;20)に送信し、この特性信号を少なくとも1つの入力(80;90)に存在する信号と比較する。電子回路構成(30)の状態は、比較の結果によって制御回路(8)により設定される。初期設定段階後、入力(80;90)および/または出力(10;20)は、その他の信号の入力または出力に用いることができる。
【選択図】図1
Description
【0001】
本発明は、複数の選択可能な状態をとることができ、その時々のそれぞれの状態に対応する機能を実行でき、機能または状態を選択するための少なくとも1つの入力と、少なくとも1つの出力とを備える電子回路構成または電子回路に関する。
【0002】
US6,188,273B1から、集積回路のオペレーティングモードを選択するための接点を持つ集積回路は公知である。接点は、集積回路の2つの異なる供給電位のうちの1つへ交互に接続できる。集積回路は、接点に接続された制御装置を備え、2つの供給電位のどちらが接点に存在するかを検知し、前記制御装置は対応するオペレーティングモード信号を発生する。このように、集積回路の2つの異なるオペレーティングモードの間で選択することのみが可能である。
【0003】
しかしながら、電子回路が2つ以上のオペレーティングモードをとることが可能であると仮定すると、例えばUS6,157,051から公知であるように、オペレーティングモードを選択するための更なる入力を備えるか、または、入力と区別できることが不可欠な2つ以上の供給電位を与えるかのいずれかである必要がある。例えば、電子回路がN個の入力を備え、そのそれぞれが低電位または高電位のいずれかに設定できる場合、2N個の異なるオペレーティングモードが選択できる。しかしながら、電子回路が例えば、標準的ハウジングに、ユーザ固有の集積回路の形式で収納される場合、必要な入力数は、より大きくてより高価であり、それに応じたより多くの接続を持つハウジングを選択することによってのみ、多くの場合実現できる。更に供給電位を提供することもまた、高価である。
【0004】
外部の接続に従って異なる状態をとるか、または異なるオペレーティングモードを可能にするような電子回路は、例えば或る性能または快適機能においてのみ異なるいくつかの可変要素を有する電気器具に好んで用いられる。というのも、そのような場合、全ての器具可変要素が、同じ電子回路、特に特定用途向け集積回路またはマイクロコントローラを装備でき、個々の性能または快適機能を、電子回路を外部に接続することによって作動できるからである。
【0005】
本発明は、多くの異なる状態をとることができるか、或いは多くの異なるオペレーティングモードを可能にでき、単純な方法で少なくとも1つの入力によって選択できる電子回路構成を開示することを目的とする。
【0006】
本発明による電子回路構成は、電子回路構成の状態を選択可能にすることによって、少なくとも1つの入力と少なくとも1つの出力とを備える。本願では、「入力」および「出力」という用語は常に、状態の選択に適した入力または出力を指す。本発明による電子回路構成が一つ以上の出力を備えた場合、少なくとも初期設定段階においては、それぞれ特性信号、好ましくはビットパターンをこれらの出力へ出力し、ここで、全ての出力信号は互いに異なる。本発明による電子回路構成が一つ以上の入力を備えた場合、少なくとも初期設定段階においては、入力で存在する信号を出力信号と比較する。電子回路構成がN個の入力とM個の出力を備えている場合、この場合はMN個の種々の状態が設定できる。特に初期設定段階後には、入力および出力は更に、例えばそれ自体公知の方法で、全ての種類の信号を入力するか或いは出力するために用いることができる等、その他の目的にも用いることができる。
【0007】
このように、本発明による電子回路構成の所望の状態は、電子回路構成の外部接続、例えば電子回路構成の少なくとも1つの出力と少なくとも1つの入力との間の接続の有無によって決定される。所望の状態は、比較の結果によって、電子回路構成により設定される。このように、特に多くの異なる状態を選択することが、以下で説明するように、容易に可能である。「初期設定段階」という用語は、例えば供給電圧が印加(パワーアップ)される際に電子回路構成を起動すること、或いはリセット後に再起動することを指し、またより一般的には、入力信号が特性出力信号と比較されて(必要であれば何度か順に)、所望の状態が設定される間の単数/複数のタイムセグメントを指す。
【0008】
本発明による電子回路の好適な形態では、少なくとも初期設定段階の間は、入力で存在する信号が、電子回路構成の供給電位、特に低および/または高信号、および/または、出力により出力される特性信号と比較される。電子回路構成がN個の入力とM個の出力を備え、かつL個の供給電位が利用可能であれば、(L+M)N個の異なる状態が設定できる。
【0009】
電子回路構成は、電子回路構成の各入力が接続される制御回路を備え、前記制御回路は、電子回路構成の所望の状態または所望の機能を設定する。これは例えば、電子回路構成に格納されたシーケンスプログラム内の分岐を制御するいわゆるフラグの設定や、例えば電子スイッチ等を制御することによる電子回路構成の一部の起動または停止を含んでいる。
【0010】
以下に本発明を、2つの入力と2つの出力とを備える電子回路構成の具体例としての一実施の形態により説明し、単一の図において図式的に示す。更なる実施の形態は説明の中で与えられる。
【0011】
図中に示す電子回路構成30は、所定の時間におけるそれぞれの状態によって異なる機能を実行できる回路3を備えている。電子回路構成30は、回路3の出力に接続される2つの出力10、20と共に、2つの入力80、90を備える。更に、電子回路構成30は、2つの異なるビットパターンが格納される第1および第2のメモリ1、2と、4つのコンパレータ4、5、6、7と、コンパレータ4、5、6、7の出力に接続される制御回路8とを備える。電子回路構成30の第1の入力80は、コンパレータ4、5のそれぞれ一方の入力に接続されている。コンパレータ4の他方の入力は、第1メモリ1の出力に接続される一方で、コンパレータ5の他方の入力は、第2メモリ2の出力に接続されている。電子回路構成30の他方の入力90は、コンパレータ6、7のそれぞれ一方の入力に接続されている。コンパレータ6の他方の入力は、第1メモリ1の出力に接続される一方で、コンパレータ7の他方の入力は、第2メモリ2の出力に接続されている。第1および第2のメモリ1、2および制御回路8は、制御ライン9を介して回路3に接続されている。
【0012】
以下に、本発明による電子回路構成の機能を簡単に説明する。
【0013】
本発明による電子回路構成30の初期設定段階、例えば、好ましくは供給電圧を印加(パワーアップ)することによる電子回路構成の起動時、またはリセット後の再起動時には、制御ライン9経由で、回路3は第1および第2のメモリ1、2と制御回路8を制御する。この後、メモリ1、2に格納されているビットシーケンスが読み出され、電子回路構成30の出力10、20およびコンパレータ4、5、6、7へ伝達される。コンパレータ4、5、6、7は、電子回路構成30の入力80、90に存在する信号をビットシーケンスと比較する。比較結果は、何らかの接続がある場合には、入力80、90のどちらが出力10、20のどちらに接続されているかによって決まる。比較結果は制御回路8に伝達され、制御回路8はそれらから制御信号を導き出し、制御信号は回路3に伝達され、回路3は電子回路構成30の状態を決定する。このように、電子回路構成30の外部接続により、電子回路構成30が行うべき所望の機能が選択される。
【0014】
本発明による電子回路構成の別の実施の形態では、各入力において、電子回路構成は、入力レベルをL個の供給電位と比較する少なくとも1つの追加コンパレータを備えている。追加コンパレータの出力はまた、制御回路にも接続されている。電子回路構成のある特定の入力に存在する入力レベルは、全ての供給電位および全てのビットパターンと比較され、また電子回路構成のある特定の出力は、できるだけ多くの異なる状態を選択できるよう電子回路構成の複数の入力に接続できることが望ましい。
【図面の簡単な説明】
【0015】
【図1】電子回路構成30を示す。
【符号の説明】
【0016】
1 第1メモリ
2 第2メモリ
3 回路
4 コンパレータ
5 コンパレータ
6 コンパレータ
7 コンパレータ
8 制御回路
9 制御ライン
10 出力
20 出力
30 電子回路構成
80 入力
90 入力
Claims (8)
- 複数の選択可能な状態をとることができ、その時々のそ
れぞれの状態に対応する機能を実行でき、状態を選択する少なくとも1つの入力と、少なくとも1つの出力とを備える、電子回路構成または電子回路であって、
入力(80;90)に存在する信号を、出力(10;20)により出力される特性信号と比較できるコンパレータ(4;5;6;7)を備えることを特徴とする、
電子回路構成または電子回路。 - 複数の出力(10、20)を備え、それぞれの場合に、ある特定の出力(10、20)において特性信号を出力でき、全特性信号は互いに異なっていることと、
複数の入力(80、90)に存在する信号を複数の出力(10、20)によって出力される信号と比較できることと、
を特徴とする、請求項1記載の電子回路構成。 - コンパレータ(4;5;6;7)は、入力(80;90)に存在する信号を、供給電位、特に低および高信号と比較できることを特徴とする、請求項1または2に記載の電子回路構成。
- 複数の画成された状態のうちの1つをとり、その状態が、入力(80;90)または複数の入力(80、90)に存在する信号と、出力(10;20)によって出力される信号または複数の出力(10、20)によって出力される信号および/または供給電位との比較の結果に依存することを特徴とする、請求項1〜3の何れか一項に記載の電子回路構成。
- 少なくとも1つの出力によって出力される信号がビットパターンであることを特徴とする、請求項1〜4の何れか一項に記載の電子回路構成。
- 特性信号の出力、入力に存在する信号の比較、および電子回路構成のある特定の状態の設定が、初期設定段階中に行われることを特徴とする、請求項1〜5の何れか一項に記載の電子回路構成。
- 初期設定段階後に電子回路構成(30)の状態を設定する複数の入力(80;90)および/または複数の出力(10;20)が、電子回路構成(30)の状態を設定するのに用いられる特性信号以外の信号の入力または出力に使用できることを特徴とする、請求項6記載の電子回路構成。
- 回路構成(30)の状態を設定できる制御回路(8)を備えることを特徴とする、請求項1〜7の何れか一項に記載の電子回路構成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10221088A DE10221088A1 (de) | 2002-05-11 | 2002-05-11 | Elektronische Schaltung mit mindestens einem Eingang zum Wählen eines Zustands der elektronischen Schaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004166201A true JP2004166201A (ja) | 2004-06-10 |
JP2004166201A5 JP2004166201A5 (ja) | 2008-05-29 |
JP4280544B2 JP4280544B2 (ja) | 2009-06-17 |
Family
ID=29225157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133620A Expired - Fee Related JP4280544B2 (ja) | 2002-05-11 | 2003-05-12 | 電子回路構成または電子回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6922088B2 (ja) |
EP (1) | EP1361660B1 (ja) |
JP (1) | JP4280544B2 (ja) |
AT (1) | ATE445261T1 (ja) |
AU (1) | AU2003204056A1 (ja) |
DE (2) | DE10221088A1 (ja) |
DK (1) | DK1361660T3 (ja) |
ES (1) | ES2333520T3 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615886B1 (en) * | 2004-05-06 | 2013-12-31 | Winthrop D. Childers | Shaving system with energy imparting device |
CA2625024C (en) * | 2005-10-17 | 2017-06-13 | Widex A/S | An interchangeable acoustic system for a hearing aid, and a hearing aid |
US20080196184A1 (en) * | 2007-02-15 | 2008-08-21 | Mary T Dooley | Toothbrush with light source for illuminating oral cavity |
JP5292396B2 (ja) * | 2007-07-10 | 2013-09-18 | ヴェーデクス・アクティーセルスカプ | 補聴器中のレシーバを識別する方法 |
CN103391093B (zh) * | 2012-05-09 | 2018-10-19 | 恩智浦美国有限公司 | 可重构集成电路 |
JP6340250B2 (ja) * | 2014-05-30 | 2018-06-06 | ローム株式会社 | モータ駆動装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1232960B (de) | 1964-05-08 | 1967-01-26 | Goodrich Gulf Chem Inc | Verfahren zur Herstellung von aluminiumorganischen Telomerisaten |
DE6942748U (de) | 1969-11-03 | 1970-01-29 | Lothar Lang | Einhaengbare regallampe mit verstellbarem leuchtkoerper |
US3935476A (en) * | 1974-12-13 | 1976-01-27 | Mostek Corporation | Combination output/input logic for integrated circuit |
JPS57111116A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Comparator having hysteresis |
IT1228965B (it) * | 1989-03-03 | 1991-07-11 | Fiar Fabbrica Italiana Apparec | Sistema convertitore cc cc ad elevate prestazioni dinamiche con controllo a divisione di tempo. |
US5549137A (en) * | 1993-08-25 | 1996-08-27 | Rosemount Inc. | Valve positioner with pressure feedback, dynamic correction and diagnostics |
DE19732960C2 (de) * | 1997-07-31 | 1999-10-21 | Bosch Gmbh Robert | Einrichtung zur Auswertung eines Wechselspannungs- bzw. Wechselstromsignales |
US6157051A (en) * | 1998-07-10 | 2000-12-05 | Hilevel Technology, Inc. | Multiple function array based application specific integrated circuit |
DE19844481C1 (de) * | 1998-09-28 | 2000-05-25 | Siemens Ag | Integrierte Schaltung mit einer Kontaktierungsstelle zum Wählen einer Betriebsart der integrierten Schaltung |
KR100315347B1 (ko) * | 1999-11-18 | 2001-11-26 | 윤종용 | 반도체 메모리 장치의 동작모드 세팅회로 및 방법 |
US6201380B1 (en) * | 2000-01-21 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode |
-
2002
- 2002-05-11 DE DE10221088A patent/DE10221088A1/de not_active Ceased
-
2003
- 2003-04-11 AT AT03008389T patent/ATE445261T1/de active
- 2003-04-11 DE DE50311993T patent/DE50311993D1/de not_active Expired - Lifetime
- 2003-04-11 EP EP03008389A patent/EP1361660B1/de not_active Expired - Lifetime
- 2003-04-11 ES ES03008389T patent/ES2333520T3/es not_active Expired - Lifetime
- 2003-04-11 DK DK03008389T patent/DK1361660T3/da active
- 2003-05-05 AU AU2003204056A patent/AU2003204056A1/en not_active Abandoned
- 2003-05-09 US US10/434,600 patent/US6922088B2/en not_active Expired - Fee Related
- 2003-05-12 JP JP2003133620A patent/JP4280544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2003204056A1 (en) | 2003-11-27 |
DE50311993D1 (de) | 2009-11-19 |
ATE445261T1 (de) | 2009-10-15 |
US6922088B2 (en) | 2005-07-26 |
DK1361660T3 (da) | 2010-01-04 |
EP1361660A3 (de) | 2004-08-25 |
JP4280544B2 (ja) | 2009-06-17 |
EP1361660A2 (de) | 2003-11-12 |
US20040029313A1 (en) | 2004-02-12 |
ES2333520T3 (es) | 2010-02-23 |
DE10221088A1 (de) | 2003-11-27 |
EP1361660B1 (de) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201220690A (en) | Circuit and method for implementing a multi-function pin of an integrated circuit | |
JP6170596B1 (ja) | 半導体装置 | |
JP2000149600A5 (ja) | ||
JP2004166201A (ja) | 複数の選択可能な機能または状態を有する電子回路構成または電子回路 | |
JP2004166201A5 (ja) | ||
JP3493132B2 (ja) | モード設定回路 | |
US6653880B2 (en) | Semiconductor integrated circuit device forming power sources having different voltages for operating circuit blocks | |
JP4286283B2 (ja) | Ic装置及びic装置のプログラミング方法 | |
JP2002333466A (ja) | 集積回路テスト装置および集積回路テスト方法 | |
KR20060121349A (ko) | 메모리 장치의 테스트 모드 진입 장치 | |
KR101100754B1 (ko) | 이중버퍼 구조를 가진 타이머 회로 | |
JP2009212930A (ja) | 入力レベル判定回路 | |
JP2000209847A (ja) | 半導体集積回路 | |
TW201216722A (en) | Extension apparatus controlling method and extension apparatus utilizing the extension apparatus controlling method | |
JP2006209876A (ja) | 電子制御装置 | |
JPH07219692A (ja) | 出力信号極性設定回路 | |
US5903233A (en) | Extended binary apparatus and method | |
JP2003296296A (ja) | マイクロコントローラ | |
JPH0611655Y2 (ja) | 信号切換回路 | |
JP3647277B2 (ja) | デジタル・アナログ変換装置 | |
JP2007122335A (ja) | 時定数回路を備えた電子回路 | |
JPH1183922A (ja) | 減衰器テスト回路および減衰器テスト方法 | |
JPH03224077A (ja) | 固有情報入力方式 | |
JPS58125160A (ja) | マイクロコンピユ−タ制御回路 | |
JPS63317869A (ja) | 動作モ−ド制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080314 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080401 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |