JP2002333466A - 集積回路テスト装置および集積回路テスト方法 - Google Patents

集積回路テスト装置および集積回路テスト方法

Info

Publication number
JP2002333466A
JP2002333466A JP2002062127A JP2002062127A JP2002333466A JP 2002333466 A JP2002333466 A JP 2002333466A JP 2002062127 A JP2002062127 A JP 2002062127A JP 2002062127 A JP2002062127 A JP 2002062127A JP 2002333466 A JP2002333466 A JP 2002333466A
Authority
JP
Japan
Prior art keywords
test
integrated circuit
pattern
data word
deterministic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002062127A
Other languages
English (en)
Inventor
Friedrich Hapke
フリードリッヒ、ハプケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2002333466A publication Critical patent/JP2002333466A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 テスト対象の集積回路の構成を変更する必要
がなく、大容量のテストベクトルメモリも設けることな
く、集積回路のテストを可能にする。 【解決手段】 集積回路テスト装置は、この場合、テス
トベクトルメモリおよび基板上のシステムを避けるた
め、決定論的データワードを供給するデータワード生成
器と、テスト対象の集積回路の入力に供給することので
きる命令されたテストパターンが生成されるように決定
論的データワードを変更するテストパターン生成手段
と、集積回路のテスト出力パターンを所望の出力パター
ンと比較する比較手段と、を備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、集積回路テスト
装置および集積回路テスト方法に関する。
【０００２】
【従来の技術】一般に、集積回路は製造後にテストされ
ており、このテストを目的として、いわゆるテストベク
トルと呼ばれるデータワードが、集積回路の入力に供給
されている。集積回路は、入力されたデータワードに基
づいて、所望の応答と比較される集積回路の特定の応答
を生成して出力している。これにより、集積回路が許容
された動作をしているか否か、換言すれば、集積回路が
適切に製造されたか否かを確認することができる。
【０００３】このような集積回路においては、集積化の
密度が増加してきた影響により、必要なテストベクトル
の数がますます増加してきている。従来技術によれば、
これらのテストベクトルはベクトルメモリ内に格納され
ている。このような背景事情により、テスト対象の集積
回路の１つのピンに対して供給されるテストベクトルの
数は、数１００万テストベクトルにまで増加する可能性
もある。このような高い数字は、このテストシステムの
ためには非常に高い経費を必要とし、換言すれば、テス
ト対象の集積回路の製造コストの増加を導くことにな
る。
【０００４】
【発明が解決しようとする課題】従来技術による解決方
法の１つは内蔵自己テスト（ＢＩＳＴ―Ｂｕｉｌｔ−Ｉ
ｎ ｓｅｌｆ ｔｅｓｔ―）と呼ばれるものであり、集
積回路上に外部装置と協力して機能する特別なテスト回
路を設けた簡単なテストシステムを用いる場合である。
この解決方法は、換言すれば、集積回路上に設けられる
テスト回路であるために、集積回路の表面の面積を増加
させる必要性が生じるし、さらに集積回路上に存在する
有用な回路を変形させなければならないという短所を有
している。換言すれば、これはこの有用な回路が最適に
は設計できていないという危険性を含んでいる。
【０００５】この発明は、テスト対象の集積回路の表面
には、いかなる特別な手段や構成を追加する必要もな
く、またその設計も比較的簡単である集積回路テスト装
置および集積回路テスト方法を明確に提供することを目
的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る集積回路テスト装置は、請求項１に
記載された特徴部分の構成を備えている。すなわち、請
求項１に係る集積回路テスト装置は、テスト対象の集積
回路の外部に設けられた集積回路テスト装置において、
決定論的データワードを供給するデータワード生成器
と、前記決定論的データワードを命令されたように変更
して前記テスト対象の集積回路の入力に供給可能な決定
論的テストパターンを生成するテストパターン生成手段
と、前記集積回路のテスト出力パターンを少なくとも１
つの所望の出力パターンと比較する比較手段と、を備え
ている。
【０００７】以上のように構成することにより、この発
明に係るテスト装置により集積回路をテストする場合に
は、大容量のベクトルメモリを省略することができる。
このような大容量のベクトルメモリを設ける代わりに、
決定論的データワードを供給するデータワード生成器が
設けられている。このようにして設けられたデータワー
ド生成器は、公知のすなわち予期可能であっても良いデ
ータワードのシーケンスを直接供給するということを意
味している。
【０００８】データワード生成器のこれらの決定論的デ
ータワードは、テストパターン生成手段によってビット
形式へと変更されている。この場合、これらの決定論的
データワードを構成するそれぞれのワードの個々のビッ
トは、命令されたように変更され、決定論的データパタ
ーンが生成される。これらのテストパターンは、テスト
対象の集積回路の入力に供給されること、および／また
は所望の出力パターンを表現すること、を目的として提
供されている。
【０００９】所望の出力パターンは、テストパターンを
さらに変更することにより生成されている。テストパタ
ーンから生成された、テスト対象の集積回路の出力信号
は、比較手段により、これらの所望の出力パターンと比
較されている。
【００１０】この相対的に簡単な方法によれば、全ての
テストパターンおよび／またはベクトルを格納するため
のテストパターンメモリを必要としないで、テストパタ
ーンの生成を行なうことが可能となる。しかしながら、
個別的にメモリ内に存在しているテストパターンやベク
トル等を用いる必要もなく、連続するテストパターンの
シーケンスを連続的に生成するデータワード生成器およ
びテストパターン生成手段を用いることの方がむしろ可
能となる。
【００１１】回路構成は、集積回路の外部に設けられ、
テスト対象の集積回路上にいかなる特別な手段を必要と
することなく、換言すれば、回路構成全体におけるテス
ト対象としての集積回路の構成に対して特別な変更を加
えることなく、さらにまた、集積回路上にも追加的な表
面領域を必要とすることのないものである。
【００１２】この発明によるテスト装置は、このテスト
装置を制御する制御装置や、もし適切であるならば、比
較結果の評価を本質的に保証する簡単な評価装置などと
共に一般的に組み込まれたテストシステムとして実現す
ることも可能である。
【００１３】請求項２に記載された本発明の改良によれ
ば、前記データワード生成器としてフィードバックシフ
トレジスタが設けられている。このようなフィードバッ
クシフトレジスタは、疑似ランダムデータワードを供給
しており、これらの疑似ランダムデータワードは、しか
しながら、固定化されたパターン、それ故に公知であ
り、換言すれば決定論的であるパターンにしたがって生
成されている。したがって、このようにして、回路構成
という点からは非常に簡略であり、テストパターン生成
手段用の決定論的データワードを生成することが可能と
なる。
【００１４】請求項３に記載された本発明の更なる改良
によれば、テストパターン生成手段は、ビット反転コン
トローラと、このビット反転コントローラにより駆動さ
れるビット反転論理回路と、に分割されると有利であ
る。ビット反転論理回路はデータワード生成器により供
給された決定論的データワードのそれぞれのビットを、
所望の値が個々のビットのために外側で実現されるよう
に、外部側での全体の供給源としてのビット反転論理回
路がテスト対象の集積回路の入力へと供給される所望の
命令された決定論的テストパターンデータワードを実現
するように、個別に変更することを目的として設けられ
ている。
【００１５】集積回路内では、もしも適切であるなら
ば、限定されていないかまたはメモリ応答を有する回路
素子を提供することが可能である。この場合、テストの
最中の集積回路の出力パターンの評価は可能ではない。
一般的に、この場合に含まれるものは、評価できないま
たは評価すべきでない特定のテスト用の位相における特
定の出力テストパターンである。この問題を解決するた
めに、請求項４に記載されたこの発明のさらなる改良に
よれば、マスキング論理回路が設けられて、回路構成に
おける比較手段を、テスト対象の集積回路の命令された
テスト出力パターンのみが所望のパターンと比較される
ように、制御している。換言すれば、この論理は、特定
の出力パターンを隠すものであり、言い換えれば、上述
された理由のために評価されるべきではない出力パター
ンが評価に従って抑制されるものである。
【００１６】請求項５に記載された更なる改良は、テス
ト動作を制御し、対応する計数結果を回路構成の素子、
特にビット反転コントローラおよび／またはマスキング
論理回路に中継するクロック信号を計数するテストパタ
ーンカウンタを備えている。この発明による回路構成の
設計に基づいて、クロック信号はテストパターンを生成
するのに充分であるので、このカウンタの計数結果に基
づいて、テスト動作が配置されるテスト位相を確立する
ことがこのような方法によりきわめて容易に可能とな
る。
【００１７】比較手段は、おそらく個々のデータワード
それ自体を所望のパターンと比較する必要はなく、この
ことはまた、請求項６記載されたこの発明の才なる改良
に従って提供されるように、署名（ｓｉｇｎａｔｕｒｅ
―サインのこと―）レジスタの手段によって実施され
ることが可能である。この署名レジスタは、テスト対象
の集積回路の各々の新たな出力データワードを排他的論
理和論理動作による以前のメモリ結果と結合している。
この動作は各々の新たなテストパターンと共に繰り返さ
れる。テスト動作の終わりに、署名レジスタの値が読み
出されて所望の値と比較される。
【００１８】請求項７に記載されたこの発明の更なる改
良により提供されるように、この発明に係るテスト装置
は、プログラム可能な論理回路としても実現することが
できる。請求項７により提案されているように、簡単な
テストシステムへリンクさせるようにして集積回路の外
部側に設けられることによりこのテスト装置の回路は有
利に提供される。この場合、テストシステムは、この発
明によるテスト装置を制御するために、例えば必要なク
ロック信号を供給することになる。
【００１９】上記のような各目的は、請求項１０の特徴
部分で定義されているように、集積回路をテストする方
法によっても実現されるものである。
【００２０】
【発明の実施の形態】以下、この発明による例示的な実
施形態が、添付図面に従って、より詳細に説明される。
【００２１】図１はこの発明の実施形態形態による集積
回路テスト装置のブロック構成図を示しており、集積回
路１をテストしている。
【００２２】この発明の実施形態による集積回路テスト
装置は、フィードバックシフトレジスタとして設計され
たデータワード生成器２を有している。このデータワー
ド生成器２は、テスト動作を制御す手段を用いてクロッ
ク信号Ｔにより駆動されている。このクロック信号Ｔの
各々の新たなエッジと共に、データワード生成器は新た
な決定論的データワードを供給している。これに関連し
て、決定論的な者はデータワードの公知のシーケンスを
引用しているので、それゆえに、クロック信号Ｔのそれ
ぞれのパルスのために、データワードが、データワード
生成器２よりそれぞれ供給されているように見えること
は公知のことである。
【００２３】このようにしてデータワード生成器２によ
り生成されたデータワードは、テストベクトルとしては
それら自身まだ適していない。なぜならば、テストベク
トルは、データワードのビット値とは異なる特定のビッ
ト値を有しているべきであるからである。
【００２４】したがって、命令されたような決定論的テ
ストパターンおよび所望の出力パターンを生成するため
には、データワード生成器２により供給される決定論的
データワードを用いるテストパターン生成手段が提供さ
れている。
【００２５】テストパターン生成手段は、ビット反転論
理回路３，４，５と名付けられたものを有しており、こ
れに対してデータワードのそれぞれのビットがその入力
側に供給されている。図２による第２の例示的な実施形
態において、明瞭さを理由として、テストパターンとし
て提供されたデータワードは、それぞれの場合２ビット
のみを備え、また、所望の出力パターンとして提供され
たデータワードは、それぞれの場合１ビットを備えてい
る。
【００２６】ビット反転論理回路３，４，５は、ビット
反転コントローラ６を用いて駆動されており、このコン
トローラ６はテストパターン生成手段と同じように帰属
している。この場合、ビット反転コントローラ６は、各
々の新たなデータワードを制御し、この新たなデータワ
ードはクロック信号Ｔの機能としてデータワード生成器
２により供給され、それらのビットは、個別のデータワ
ードの所望のビットおよび所望の出力パターンがビット
反転論理回路３，４，５の出力で生成されると共にこれ
により決定論的データワードとなるように個別的に変更
されている。
【００２７】この場合、ビット反転論理回路３，４，５
は、テスト対象の集積回路の入力へと供給されるデータ
ワードを提供するものである。さらに、各々のテストス
テップのために、これらの論理回路は所望の出力パター
ンとしてのデータワードを供給しており、このデータワ
ードはテスト対象の集積回路１の出力信号と比較されて
いる。
【００２８】図１による第１の例示的な実施形態におい
て、説明を簡略化するために、テスト対象の集積回路１
の入力に接続されたデータワードは、２ビットのみを含
むものとする。説明をさらに簡略化するために、テスト
パターン生成手段により生成されるべきものと同じよう
に所望の出力テストパターンは、１ビットのみを含むも
のとする。
【００２９】図１にしたがった例示的な実施形態におい
て、２つのビット反転論理回路３，４は、１つのデータ
ワード毎に２つのビットを生成し、テスト対象の集積回
路の入力へと接続供給されている。これに対して、ビッ
ト反転論理回路５は、所望の出力パターン毎に単一のビ
ットを生成している。
【００３０】２つのビット反転論理回路３，４により供
給される信号波形成形器７，８および駆動ステージ９，
１０を介してテスト対象の集積回路１の入力に接続され
ている。
【００３１】それぞれのテストステップについて、そし
てそれぞれの新たなデータワードについて、これはドラ
イバ９および１０を用いてテスト対象の集積回路１の入
力に接続され、この集積回路１はその出力側に、駆動ス
テージ１１を介して比較器１２へと通過させる出力パタ
ーンを供給している。比較器１２はテスト対象の集積回
路のテスト出力パターンを所望の出力パターンを比較す
るために役に立つ比較手段としての構成要素である。
【００３２】上述した箇所で既に説明したように、図１
にしたがった例示的な実施形態において、所望の出力パ
ターンは、ビット反転論理回路５により生成されてい
る。１ビットのみがこの例示的な実施形態におけるそれ
ぞれの所望の出力パターン毎に含まれている。
【００３３】したがって、それぞれのテストステップ毎
に、比較器１２は、テスト対象の集積回路１のテスト出
力パターンを、ビット反転論理回路５に由来するそれぞ
れの所望の出力パターンと比較している。したがって、
集積回路の出力応答は、各テストステップのために、さ
らに新たな各テストパターンのために、または集積回路
１に供給されるテストデータワードのためにチェックす
ることができる。
【００３４】比較器１２により供給された結果の評価
は、例えば簡単なテストシステムにより行われており、
図面を用いたさらに詳細な構成は示されていない。
【００３５】もしも適切であるならば、集積回路１また
はこの回路の個々の要素は、集積回路１の全ての出力信
号が評価されるべきものではないという事実を結果とし
て生ずるような、定義されない応答を提示することがで
きる。特に、個々のテストステップにおける出力信号を
抑制することは、目的に適したものとなり得る。
【００３６】この目的のために、特定のテスト位相のな
かで比較が行なわれることがなかったり、または、結果
として生じる比較が評価のためには伝達されないよう
に、比較器１２を駆動するマスキング論理回路１３が追
加して設けられている。
【００３７】上述した箇所で既に説明したように、集積
回路１用のテストシーケンスは、クロック信号Ｔにより
制御されている。このクロック信号Ｔの各々のパルス毎
に、データワード生成器２は新たな決定論的データワー
ドをビット反転論理回路３，４，５，を供給する。決定
論的データワードが含まれているにも拘わらず、いずれ
にしてもデータワードが含まれているときは何れのとき
でも知られていなくてはならないので、その値は公知で
ある。これを確実にするために、テストベクトルカウン
タ１４が設けられ、クロック信号Ｔを計数すると共に、
その計数結果をビット反転コントローラ１６とマスキン
グ論理回路１３とに供給している。テスト動作が位置さ
れているテスト位相は、これにより、これらの構成要素
にとってはいかなるときでも公知である。従って、クロ
ック信号Ｔの新たなパルスのためには、ビット反転コン
トローラ６は、ビット反転回路３，４，５が所望の決定
論的データワードまたは所望の出力パターンをその出力
側に供給するように、データワード生成器２により供給
されるデータワードがビット反転回路３，４，５を駆動
するために公知であるという事実を用いることができ
る。
【００３８】この発明に係るこのような構成の影響で、
集積回路１は目的のための特別な回路素子、または回路
上の基板上テストシステムでさえも必要とせずにテスト
され得るものである。
【００３９】さらに、この発明に係るこのような構成の
影響により、先行技術にしたがったテスト装置のよう
な、各々のテストベクトルまたはデータワード全てのビ
ットが個別的に格納されるようなテストベクトルメモリ
を、原理的には除去することができる。
【００４０】このテスト装置に融通性を提供するため
に、例えば提供されていない新規なテストベクトルを用
いてテストするときのために、ビット反転論理回路３，
４，５の出力の代わりに、電子的スイッチ１６，１７，
１８により、信号波形成形器７，８または比較器１２に
対して切り換え出力を供給することが可能なテストベク
トルメモリ１５をさらに設けることも可能である。さら
に、各々のテストステップにおいて、テストベクトルメ
モリ１５内に格納されたデータを用いて比較器１２が集
積回路１により実際に供給される出力テストパターンに
対して、所望の出力パターンの比較を実行するものであ
るか否かが確立される。この目的のために、比較器１２
の駆動出力がテストベクトルメモリ１５へか、またはビ
ット反転コントローラ６への何れかに切換可能であると
いうことを用いる電子的スイッチ１９が設けられてい
る。
【００４１】しかしながら、テストベクトルメモリ１５
は、選択可能な部品としてのみ提供され、この発明によ
るテスト回路の機能を実現するために必要なものではな
いということは明白に述べられるべきである。
【００４２】むしろ、後者の動作モードが、命令された
決定論的値のテストパターンがテスト対象の集積回路１
に対して供給されるように、データワード生成器２によ
り供給された決定論的データワードを構成するために、
ビット反転コントローラ１６およびビット反転論理回路
３，４を用いるように構成されている。テスト対象の集
積回路１により出力側に供給される出力テストパターン
は、ビット反転論理回路５により供給された所望の出力
パターンと比較される所望の比較テストパターンと比較
されている。これら所望の出力パターンはまた、ビット
反転論理回路５およびビット反転コントローラ６を用い
てデータワード生成器２の決定論的データワードから得
られる。
【００４３】図２には、この発明の実施形態に係る集積
回路１をテストするための回路構成が示されており、こ
の回路構成は、図１による回路構成と比較すると僅かに
変形されている。特に、比較手段が図２による例示的な
実施形態では異なるデザインとなっている。
【００４４】図２は、テスト対象の集積回路２１と簡単
なテストシステム３６との間に接続されたテスト基板３
５上の集積回路２１をテストする、この発明に係る構成
を示している。このテストシステム３６は、この場合、
後に判定されるであろう特別なクロック信号を主として
生成し、その比較の結果を評価するために役立ってい
る。
【００４５】テスト基板３５上に形成されたこの発明に
係るテスト装置は、特に、プログラム可能な論理回路と
して実現可能である。
【００４６】図２にしたがったこの発明によるテスト装
置の構成は、その下流側にビット反転論理回路２３，２
４，２５，２６が接続されたテストベクトル生成器２２
を有している。この場合、ビット反転論理回路２３ない
し２６はテスト対象の集積回路２１の４つ入力に供給さ
れる４ビット幅のテストパターンのクロックステップ信
号をそれぞれ生成するために機能している。
【００４７】図１にしたがった例示的な実施形態に関連
して既に説明したのと同様に、この図２にしたがった例
示的な実施形態においても、ビット反転論理回路２３な
いし２６は、ビット反転コントローラ２７を用いて駆動
されている。
【００４８】図２にしたがった例示的な実施形態におい
てはさらに、ビット反転コントローラ２７を駆動するつ
とベクトルカウンタ２８が設けられている。さらに、こ
のテストベクトルカウンタ２８により同様に駆動される
マスキング論理回路２９も設けられている。
【００４９】テスト対象の集積回路１のテスト制御入力
は、テストシステム３６により供給された信号ＴＣと、
テストベクトルカウンタ２８により供給された信号とか
ら、ＡＮＤゲートを用いた論理動作により生成された制
御信号によって駆動されている。テスト対象の集積回路
２１は、このようにして、それぞれの場合における集積
回路が所望の瞬間に新たなテストパターンを取り入れる
ようにして制御されている。
【００５０】図２による例示的な実施形態において、所
望の出力パターンはデータワード生成器およびビット反
転論理回路によっては生成されないが、署名（ｓｉｇｎ
ａｔｕｒｅ ―サイン／シグニチャ―）レジスタ３０に
よって、テスト対象の集積回路２１のテスト動作におけ
るステップ的なやり方で読み出された全ての出力テスト
パターンの圧縮が、互いに論理的に結合され、そして最
終的にはテストシステム３６によって評価されるが、所
望の出力パターンとの比較が行なわれている。この場
合、既に署名レジスタ３０内に格納されたデータワード
との排他的論理和論理結合は、各々の新たなデータワー
ド毎の各々のテストパターンで行なわれている。この動
作は、新たなテストパターンのステップ毎に繰り返され
る。テスト動作の最後で、署名レジスタ３０は、丁度テ
スト対象の集積回路であるかのような出力側でクロック
信号ＣＬＫによりクロック動作させられる。
【００５１】まさに図１にしたがった例示的な実施形態
におけるように、この手順においてテスト対象の集積回
路２１に設けられた構成要素が定義されない応答を行な
うので、特定のテスト位相においては集積回路の特定の
出力は、評価されることのできない信号がランダムな値
を有しているので、これらの信号を供給することが生じ
るかもしれない。
【００５２】図２にしたがった例示的な実施形態におい
て、ビット変更論理回路３１，３２，３３，３４は、そ
れゆえに、通常は評価されることができないこのような
ビットが特定の所望の値を生成するために変形されるこ
とを助けとして提供される。このことは、定義された状
態が各々のテストステップ毎に署名レジスタ３０の入力
に存在するように要求され、その理由は、この署名レジ
スタ３０に供給される全てのテストパターンの論理的な
結合が、全てのテストステップにわたって可能であり、
このやり方のみで定義された結果を供給しているからで
ある。
【００５３】要約すると、図１にしたがった例示的な実
施形態においては、個別にはビット反転論理回路および
ビット反転コントローラとそれぞれ名付けられた、デー
タワード生成器およびテストパターン生成手段が、テス
ト対象の集積回路の入力側に供給されるテストパターン
を生成すると共に、テストの最中に集積回路の実際の出
力パターンと比較される所望の出力パターンをも生成す
るという両方の役割を行なっている。
【００５４】これに対して、図２にしたがった例示的な
実施形態形態において、データワード生成器２２および
テストパターン生成手段は、テスト対象の対象のために
入力テストパターンを生成するという目的のために排他
的に用いられている。図２にしたがった第２の例示的な
実施形態形態においては、テスト動作の最後にただ１つ
のデータワードを現在表していると共に、例えばテスト
システムに永久的に格納されている所望のデータワード
と比較される、署名の結果を供給するような署名レジス
タを介して、出力テストパターンが互いに論理的に結合
される。
【００５５】
【発明の効果】以上、詳細に説明したように、この発明
に係る集積回路テスト装置および集積回路テスト方法に
よれば、大容量のテストベクトルメモリを設けることな
く、多数のテストベクトルの助けを借りてテストするこ
とが可能となるものと考えられる。再び、両方の場合に
おいて、テスト対象の集積回路は、基板上のテストシス
テムを含んでいる必要はない。さらに、テスト対象の集
積回路の回路構成を変更する必要もない。
【図面の簡単な説明】
【図１】この発明による集積回路テスト装置の構成を示
すブロック図である。
【図２】テスト対象の集積回路とテストシステムとの間
に接続されるテスト基板上に設けたこの発明による集積
回路テスト装置を示す詳細なブロック図である。
【符号の説明】
１，２１ 集積回路 ２，２２ データワード生成器 ３−６， ２２−２７ テストパターン生成手段 １２，３０ 比較手段 ６，２７ ビット反転コントローラ ３−５， ２３−２６ ビット反転論理回路 １３，２９ マスキング論理回路 ３０ 署名レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フリードリッヒ、ハプケ ドイツ連邦共和国ビンゼン／ルエ、グラッ ペンカンプ、16 Ｆターム(参考） 2G132 AA01 AB01 AC03 AD06 AE06 AE08 AE14 AE22 AG01 AH01 AK09 AK29 AL00 5B048 AA20 CC02 DD05 DD08

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】テスト対象の集積回路の外部に設けられた
    集積回路テスト装置であって、 決定論的データワードを供給するデータワード生成器
    と、 前記決定論的データワードを命令されたように変更して
    決定論的テストパターンを生成して前記テスト対象の集
    積回路の入力に供給するテストパターン生成手段と、 入力された前記決定論的テストパターンに基づいて前記
    集積回路より出力されたテスト出力パターンを少なくと
    も１つの所望の出力パターンと比較する比較手段と、 を備えることを特徴とする集積回路テスト装置。
  2. 【請求項２】前記データワード生成器は、フィードバッ
    クシフトレジスタよりなることを特徴とする請求項１に
    記載の集積回路テスト装置。
  3. 【請求項３】前記テストパターン生成回路は、前記決定
    論的データワードをビットのような手段により命令され
    たように変更して決定論的テストパターンを生成する複
    数のビット反転論理回路を制御するビット反転コントロ
    ーラよりなることを特徴とする請求項１に記載の集積回
    路テスト装置。
  4. 【請求項４】前記比較手段は、テスト対象の前記集積回
    路の命令されたテスト出力パターンを前記所望の出力パ
    ターンと排他的に比較する機能を有するマスキング論理
    回路を含むことを特徴とする請求項１に記載の集積回路
    テスト装置。
  5. 【請求項５】クロック信号を計数すると共に、その計数
    結果を前記ビット反転コントローラおよび／または前記
    マスキング論理回路に供給するテストパターンカウンタ
    をさらに備えることを特徴とする請求項３または請求項
    ４に記載の集積回路テスト装置。
  6. 【請求項６】論理の一貫したテスト出力パターンを論理
    的に相互に結合すると共に、その最後の結合結果を所望
    の出力パターンと比較する署名レジスタをさらに備える
    ことを特徴とする請求項１に記載の集積回路テスト装
    置。
  7. 【請求項７】前記所望の出力パターンは、データワード
    生成器およびテストパターン生成手段を用いて生成され
    ていることを特徴とする請求項１に記載の集積回路テス
    ト装置。
  8. 【請求項８】前記テスト回路は、プログラム可能な論理
    回路を含むことを特徴とする請求項１に記載の集積回路
    テスト装置。
  9. 【請求項９】前記テスト装置は、テストシステムとテス
    ト対象の集積回路との間に接続されたテスト基板上に設
    けられていることを特徴とする請求項１に記載の集積回
    路テスト装置。
  10. 【請求項１０】決定論的データワードが命令されたよう
    に変更され、テスト対象の集積回路の入力に供給するこ
    とが可能な決定論的テストパターンが生成され、前記テ
    スト対象の集積回路のテスト出力パターンが少なくとも
    １つの所望の出力パターンと比較され、さらにこれらの
    変更、生成、比較が前記テスト対象の集積回路の外側で
    実行されることを特徴とする集積回路テスト方法。
JP2002062127A 2001-03-07 2002-03-07 集積回路テスト装置および集積回路テスト方法 Pending JP2002333466A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10110777A DE10110777A1 (de) 2001-03-07 2001-03-07 Anordnung und Verfahren zum Testen von integrierten Schaltkreisen
DE10110777.3 2001-03-07

Publications (1)

Publication Number Publication Date
JP2002333466A true JP2002333466A (ja) 2002-11-22

Family

ID=7676496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062127A Pending JP2002333466A (ja) 2001-03-07 2002-03-07 集積回路テスト装置および集積回路テスト方法

Country Status (5)

Country Link
US (1) US6768292B2 (ja)
EP (1) EP1239293B1 (ja)
JP (1) JP2002333466A (ja)
DE (2) DE10110777A1 (ja)
ZA (1) ZA200306221B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768292B2 (en) * 2001-03-07 2004-07-27 Koninklijke Philips Electronics N.V. Arrangement and method having a data word generator for testing integrated circuits

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231608A1 (en) * 2001-02-07 2002-08-14 STMicroelectronics Limited Built-in test circuit and method for an integrated circuit
CN1459027A (zh) * 2001-03-13 2003-11-26 皇家菲利浦电子有限公司 具有改进的可靠性的集成电路测试装置
CN100390558C (zh) * 2001-07-17 2008-05-28 爱德万测试株式会社 输入输出电路及测试装置
JP2008505310A (ja) 2004-06-30 2008-02-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 回路装置、及び、前記回路装置に設けられたアプリケーション回路の試験方法
FR2962809B1 (fr) * 2010-07-19 2013-03-15 Thales Sa Procédé et dispositif pour le test automatique embarque d'un circuit intégré

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887869A (en) * 1972-07-25 1975-06-03 Tau Tron Inc Method and apparatus for high speed digital circuit testing
GB8411733D0 (en) * 1984-05-09 1984-06-13 Gen Electric Co Plc Integrated circuit testing arrangements
JPS6170777U (ja) * 1984-10-15 1986-05-14
DE69114183T2 (de) * 1990-06-07 1996-05-30 Ibm System zur Reduzierung von Prüfdatenspeichern.
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
US5166604A (en) * 1990-11-13 1992-11-24 Altera Corporation Methods and apparatus for facilitating scan testing of asynchronous logic circuitry
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5488612A (en) * 1993-10-04 1996-01-30 International Business Machines, Corporation Method and apparatus for field testing field programmable logic arrays
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
US6411124B2 (en) * 2000-04-28 2002-06-25 Altera Corporation Programmable logic device logic modules with shift register capabilities
DE10110777A1 (de) * 2001-03-07 2002-09-12 Philips Corp Intellectual Pty Anordnung und Verfahren zum Testen von integrierten Schaltkreisen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768292B2 (en) * 2001-03-07 2004-07-27 Koninklijke Philips Electronics N.V. Arrangement and method having a data word generator for testing integrated circuits

Also Published As

Publication number Publication date
DE10110777A1 (de) 2002-09-12
EP1239293A2 (de) 2002-09-11
EP1239293A3 (de) 2004-03-10
ZA200306221B (en) 2004-07-22
US20020144202A1 (en) 2002-10-03
US6768292B2 (en) 2004-07-27
DE50204985D1 (de) 2005-12-29
EP1239293B1 (de) 2005-11-23

Similar Documents

Publication Publication Date Title
US5268949A (en) Circuit for generating M-sequence pseudo-random pattern
US7941720B2 (en) Scan test circuit and scan test control method
JP3636506B2 (ja) 半導体試験装置
KR100432923B1 (ko) 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법
JP2000149600A5 (ja)
EP1266235B1 (en) Controllable and testable oscillator apparatus for an integrated circuit
JP2002333466A (ja) 集積回路テスト装置および集積回路テスト方法
JP2841882B2 (ja) 疑似乱数パタン発生器
JP3648070B2 (ja) 集積回路メモリ装置の動作制御回路及び動作制御方法
US7246251B2 (en) Adaptive data processing scheme based on delay forecast
JP2003346498A (ja) Ｂｉｓｔ回路
JP3502450B2 (ja) パターン発生器
JP2006058242A (ja) 集積回路
JP2005519286A (ja) テスト回路を有する集積回路
JP3070455B2 (ja) 半導体集積回路の試験装置
JP2598580Y2 (ja) Ｉｃ試験装置
JP2002139557A (ja) 半導体装置
JP2013072797A (ja) 半導体テスト回路
JP2924521B2 (ja) 並列パタン圧縮器
JP2001350452A (ja) 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器
KR0182068B1 (ko) 반도체 시험 장치
JP2001222900A (ja) 組込み自己試験用回路
JPH05210485A (ja) 疑似乱数パタン発生回路
JPH10268005A (ja) 半導体試験装置のタイミング発生装置
JP4333527B2 (ja) Ｉｃテスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080905