JP4256168B2 - 電磁結合相互接続システム・アーキテクチャ - Google Patents

Description

本発明は、一般に、集積回路などの電子構成要素、および／または電気システム間の通信経路を提供するための電磁無接点相互接続方式に関し、より具体的には、電子要素が、無接点近接接続によって、直接または中間装置を通して互いに電磁結合される電気相互接続方式に関する。

電子工学システムの集積回路および他の要素は、通常、有線相互接続構造を介して互いに通信する。たとえば、データ処理システムまたは計算システムでは、システム内において、バスなどの並行有線インタフェースにより、マイクロプロセッサをメモリ集積回路などの他の集積回路に連結することが可能である。互いに通信するために、システムのすべての集積回路および他の電子要素は、直流（ＤＣ）経路で有線相互接続構造に物理的に接続されなければならない。すなわち、集積回路および他の電子工学要素は、有線相互接続構造と物理的に接触しなければならない。その後、集積回路および他のシステム要素は、相互接続構造上で電子信号を互いに送信することができる。

一般に、１つの集積回路またはシステム要素のみが、任意の所与の時間に有線相互接続構造上で信号を送信するが、すべての集積回路およびシステム要素が、通常、有線相互接続構造上を進行する各信号を監視する。通常、集積回路またはシステム要素は、データがその集積回路またはシステム要素にアドレス指定されていない限り、有線相互接続構造上で伝達されたデータを無視する。

通常の有線相互接続構造では、各有線信号線は、通常、印刷回路基板など上の別々のトレースによって実施される。各集積回路またはシステム要素内のドライバおよび受信器は、有線相互接続構造の各線上で伝達された信号を送信および受信する。ドライバおよび受信器は、線を物理的に接触させ、それにより線との電気接触を創出することによってこれを実施する。しかし、そのような従来の方法は、いくつかの欠点を有する：コストがかかる、電力を消費する、高周波数信号をひずませ、減衰させることがある、および大型の容量性静電気放電（ＥＳＤ）保護装置をしばしば必要とする。多くの高周波数の応用分野では、集積回路またはシステム要素自体の速度ではなく、有線相互接続構造によって生じる信号のひずみにより、集積回路およびシステム要素が互いに通信することができる速度またはデータ率がしばしば限定される。

本発明は、電子工学システムの要素間において無接点近接接続を実施する方法および装置に関する。

一実施形態では、集積回路などの複数の電子構成要素が、伝送線に電磁結合される。第１電子構成要素が、他の電子構成要素に送信されるデータを変調する。変調データ信号は、電磁結合によって、第１電子構成要素から伝送線に通信され、次いで伝送線から他の電子構成要素に通信され、電子構成要素と伝送線との間の物理的な接触の必要性が不要になる。他の実施形態では、集積回路などの他の電子構成要素が互いに直接電磁結合され、伝送線などの媒介の必要性が不要になる。

本発明は、電子工学システムの要素間において無接点近接相互接続を実施する方法および装置を対象とする。（本明細書において使用する際に、「無接点」は、電子が通って流れることができる直接の物理的接触または機械的接触の欠如を指す、すなわち、「無接点」は、導体間の直接電気接触が必要ではないことを意味する。）以下は、本発明の例示的実施形態を記述する。しかし、本発明は、以下の例示的実施形態、または例示的実施形態が動作するあるいは本明細書において記述される方式に限定されるものではない。

図１から４は、本発明の例示的実施形態を示す。図１に示すように、電子工学システム１０は、複数の集積回路１４（１）〜１４（ｘ）と伝送線２２とを含む。図１に示すように、伝送線は、戻り線２３を通常含む。図２および３に示すように、集積回路１４（１）〜１４（ｘ）は、印刷回路基板２１の上に取り付けられ、伝送線２２は、印刷回路基板に埋め込まれる。あるいは、伝送線２２は、印刷回路基板２１の表面上に配置することが可能である。図１に示すように、伝送線２２は、反射を低減または排除するために、特性インピーダンス２７、２９において終端することが好ましい。

集積回路１４（１）〜１４（ｘ）は、あらゆるタイプの集積回路または電子回路とすることが可能である。たとえば、集積回路１４（１）〜１４（ｘ）は、限定的ではなく、メモリ素子、マイクロプロセッサ、マイクロコントローラ、デジタル論理機構、アナログ装置、または以上のあらゆる組み合わせとすることが可能である。図４は、本発明と共に使用することが可能である例示的な集積回路１４のブロック図を示す。集積回路１４の一部ではないが、伝送線２２も、明瞭化および説明のために図４に示されている。

図４に示すように、集積回路１４は、集積回路の機能を実施する論理回路１２を含むことが可能である。集積回路１４は、信号を論理回路１２へ入力することと、信号を論理回路１２から出力することとを制御する入力／出力インタフェース１５を含むことも可能である。そのような信号は、あらゆるタイプのアナログ信号またはデジタル信号とすることが可能である。たとえば、データ処理システムまたは計算システムでは、信号は、限定的ではなく、データ信号、アドレス信号、制御信号、タイミング信号、クロック信号などを含むことが可能である。本明細書で使用する際に、「データ」および「信号」という用語は、すべてのそのような信号を含むことを意図する。

各集積回路１４は、無線周波数（ＲＦ）トランシーバ１６および小型電磁カプラ１８を含むことも可能である。電磁カプラは、標準的な半導体製造技術を使用して集積回路の上または集積回路の内部に形成することができるように、十分小さいことが好ましい。あるいは、電磁カプラ１８は、半導体パッケージの一部として製造することができる。したがって、電磁カプラは、通常の半導体ダイより小さいことが好ましい。図１〜４に示す実施形態では、入力／出力インタフェース１５は、シリアル・インタフェースをトランシーバ１６に提供することが好ましく、トランシーバ１６は、任意の適切な変調方式を使用して、入力／出力インタフェース１５から受信したデータを符号化する。適切なＲＦ変調方式の非限定的な例には、振幅変調（ＡＭ）、周波数変調（ＦＭ）、位相符号変調（ＰＣＭ）、位相変調（ＰＭ）、または以上のあらゆる組み合わせがある。モデム技術において使用される変調方式は、本発明では特に有利である可能性がある。しかし、トランシーバの特有の設計および特定の変調方式は、本発明にとって重要ではなく、あらゆる適切なトランシーバおよび変調方式を本発明と共に使用することが可能である。

トランシーバ１６は、変調信号を電磁カプラ１８に提供する。電磁カプラ１８は、集積回路１４の上または集積回路１４の一部として形成されることが好ましい。図４に示すように、電磁カプラ１８の一端は、接地されることが好ましいが、あるいは、所望の方向結合、電力、またはひずみ特性を獲得するように、インピーダンス１９で終端することが可能である。さらに、電磁カプラ１８は、接地以外の基準電圧に終端させるまたは接続する、あるいは開回路とすることが可能である。

電磁カプラ１８は、伝送線２２に電磁結合されるように、伝送線２２に近接して配置される。電磁カプラ１８は、伝送線２２の約１０ミリメートル以内に配置されることが好ましい。しかし、本発明は、あらゆる電磁カプラ１８を伝送線２２の１０ミリメートル以内に配置することに限定されない。伝送線２２は、通常、印刷回路基板２１に埋め込まれる、または印刷回路基板２１の上に配置される。電磁カプラ１８が、伝送線２２に電磁結合されているので、トランシーバ１６によって電磁カプラ１８に提供される変調信号は、伝送線において同様であるが減衰した信号を含む。このようにして、無接点通信経路またはチャネルが、集積回路１４と伝送線２２との間に提供される。

伝送線２２は、限定的ではなく、マイクロストリップ線、ストリップ線、より線対、同軸ケーブル、地面上のワイヤ、導波路、または以上のあらゆる組み合わせ、混合、あるいは修正を含めて、あらゆるタイプの伝送線とすることが可能である。伝送線２２の特有の設計または実施態様は、本発明にとって重要ではなく、実際、電磁カプラ１８と電磁結合して、受信信号を伝達またはチャネリングすることができるあらゆる構造が、本発明において伝送線２２として機能することが可能である。

特有の実施態様とは関係なく、伝送線２２は、印刷回路基板２１の内部に埋め込まれることが好ましい。しかし、伝送線は、電磁結合された回路間において相互接続チャネルを提供するように上に形成する、そうでない場合は取り付けることが可能である。上述したように、反射を防止するまたは最小限に抑えるために、伝送線２２は、特性インピーダンス２７、２９の一端または両端において終端することが好ましい。

印刷回路基板２１は、電子工学の分野において一般的に使用される通常の印刷回路基板であることが好ましい。しかし、印刷回路基板２１の設計および構成は、本発明にとって重要ではなく、電子構成要素を担持することができるあらゆる基板とすることが可能であり、その基板上または内部に伝送線または導体を取り付ける、または形成することができる。

１つの集積回路１４（１）によって伝送線２２上に誘起された変調信号は、システム１０の他の集積回路１４（ｘ）によって検出することが可能である。すなわち、伝送線２２の変調信号は、他の集積回路１４（ｘ）の電磁カプラ１８（ｘ）において同様であるが減衰した信号を誘起する。集積回路１４（ｘ）の電磁カプラ１８（ｘ）は、伝送線に電磁結合されるように、伝送線２２に近接して配置される。

集積回路が、図４に示すように構成されるとすると、電磁カプラ１８によって感知された変調信号は、トランシーバ１６によって復号される（復調される）。次いで、復号データは、入力／出力バス１５に提供され、このバスは、データを論理回路１２に提供する。

電磁カプラ１８と伝送線２２との間の結合は、図４に示すように、電磁カプラ１８の設地端を電磁カプラの特性インピーダンス１９において終端させることによって、任意に指向性とすることができる。次いで、電磁カプラ１８のどの端部が、（図４に示すように特性インピーダンス１９で）接地に終端するか、およびどの端部が、トランシーバ１６に接続されるかに応じて、電磁カプラ１８は、伝送線２２に沿って一方向のみに進行するＲＦ信号を誘起することができ、かつ伝送線２２に沿って反対方向にのみ進行するＲＦ信号を受信することができる。

たとえば、波面が、カプラ１８の接地端をまず通過し、その後トランシーバ１６に接続されたカプラ１８の端部を通過するように伝送線２２上を進行する電磁波は、トランシーバ１６によって検出される信号をカプラ１８において生成する。一方、伝送線２２に沿って反対方向に進行する電磁波は、インピーダンス１９によって散逸される波をカプラ１８において生成する。トランシーバ１６は、そのような波を検出することはない。

インピーダンス１９が存在しない場合（たとえば、カプラ１８が接地される、または開回路である場合）、カプラ１８において生成された波は、カプラ１８の端部からトランシーバ１６の中に後方反射される。したがって、インピーダンス１９がない場合、伝送線２２上を両方向に進行する波が、トランシーバ１６によって検出される。

インピーダンス１９が存在するか否かに関係なく、トランシーバ１６の送信器部分によって生成された電磁波は、カプラ１８に沿ってトランシーバからカプラの接地端まで伝播する。カプラ１８に沿って伝播する波により、波が、伝送線２２において同じ方向に生成される。インピーダンス１９が存在しない場合、カプラ１９における波は、カプラ１８の接地端部から反射されて、トランシーバ１６に向かって後方伝播する。反射波は、反射波と同じ方向の波を伝送線２２において生成する。したがって、インピーダンス１９がない場合、伝送線２２において両方向に波が生成される。

しかし、インピーダンス１９が存在する場合、カプラ１８によって生成された当初の波は、カプラ１８に沿ってトランシーバ１６に向かって後方反射されない。むしろ、当初の波は、インピーダンス１９によって散逸される。そのような場合、伝送線２２において、一方向にのみ波が生成される。したがって、インピーダンス１９が存在する場合、トランシーバ１６の送信器部分は、伝送線２２において一方向のみに波を創出する。

カプラ１８と伝送線２２との間の方向性結合は、上述したように、たとえば、集積回路１４（１）の論理回路１２がマイクロプロセッサであり、他の集積回路１４（ｘ）の論理回路１２が、マイクロプロセッサとは通信するが、互いには通信しないメモリまたは他の装置であるとき、有利である可能性がある。そのような場合の例について、図５を参照して以下で説明する。そのような場合、集積回路１４（１）の電磁カプラ１８は、信号を伝送線２２の右側に送信し、伝送線２２の左側に進行する信号を受信するように配向させることが可能である。集積回路１４（ｘ）の電磁カプラ１８は、左に信号を送信し、かつ右に送信された信号を受信するように配向される。そのような方向性結合は、それらの集積回路のいずれか１つが集積回路１４（１）に送信しているとき、集積回路１４（ｘ）によって引き出された負荷を限定することができる。当然、電磁カプラ１８と伝送線２２との間の結合は、単に電磁カプラ１８を開回路とするまたは接地することによって、双方向とすることができる。

簡単で例示的なトランシーバ回路を図６ａおよび６ｂに示す。図６ａは、回路の例示的な送信器３００部分を示し、図６ｂは、回路の例示的な受信器４００部分を示す。送信されるデータは、ＸＯＲゲート３０６の端子３０２において入力される。方形波搬送波信号が、ＸＯＲゲート３０６の端子３０４において入力される。方形波搬送波信号は、システム・クロック信号とすることが可能である。ＸＯＲゲート３０６の出力３０８は、送信されるデータおよびクロックの両方を含んでいる双極性移送シフト・キーイング（ＢＰＳＫ）変調信号である。抵抗３１０が、結合ループ３１２を流れる電流の量を制御する。結合ループ３１２が、変調信号に対応する電磁エネルギーを放出し、これにより、上述したように、結合ループ３１２に電磁結合されているあらゆる他の結合ループまたは伝送線において、同様であるが減衰した変調信号が誘起される。

図６ｂに示す例示的な受信器回路４００において、結合ループ４０２に電磁結合されたあらゆる他の結合ループまたは伝送線によって変行信号を送信することによって、減衰変調信号が結合ループ４０２内で生成される。変調信号は、増幅器４０４によって増幅される。増幅変調信号４０６は、ビット・シンセサイザ４０８によって復調される。ビット・シンセサイザ４０８が、位相ロック・ループ回路を必要とする場合、ほとんどの集積回路において通常見られる位相ロック・ループ回路を使用することが実現可能であると考えられる。ビット・シンセサイザ４０８は、出力４１０において、変調信号から復調データおよびクロック信号を出力する。さらに、システム・クロック信号が、送信信号を変調するために送信器によって使用された場合、ビット・シンセサイザ・クロック出力を、出力４１２においてシステム・クロック信号として使用することも可能である。限定的ではなく、遅延ロック・ループおよび早期後期弁別器を含めて、出力ビット・シンセサイザ・クロック回復方式を使用することが可能である。

上述したトランシーバの設計は、単なる例であることを強調すべできである。トランシーバの特有の設計は、本発明にとって重要ではなく、あらゆる適切なトランシーバを本発明と共に使用することが可能である。

したがって、本発明の上述した実施形態によれば、システム１０の２つ以上の集積回路が、導体の直接電気接触を必要とせずに、互いに通信することが可能である。第１集積回路１４（１）上の電磁カプラ１８と他の集積回路１４（ｘ）上の電磁カプラ１８との間の経路のすべてまたは一部は、無接点通信チャネルまたは経路と呼ぶことが可能である。

図５は、８つの集積回路１４（１）から１４（８）が伝送線２２に電磁結合されている例示的な電子工学システム１１を示す。たとえば、８つの集積回路は、マイクロプロセッサ１４（１）と７つのメモリ素子１４（２）〜１４（７）とすることが可能である。８つの集積回路１４（１）から１４（８）は、印刷回路基板（図５には図示せず）の上に取り付けられる。電磁カプラ１８（１）から１８（８）のそれぞれは、伝送線２２に電磁結合される。システム１１は、部分的にまたは完全に遮蔽することが可能である。例示的な遮蔽構成について、以下でより完全に記述する。

システム１１が動作することが可能である例示的な方式は、以下の通りである。この例では、マイクロプロセッサである集積回路１４（１）は、この例では集積回路１４（４）であるメモリ素子にデータを書き込むことを望む。これを実施するために、集積回路１４（１）は、以下を変調する：メモリに書き込まれるデータ、書き込みコマンド・コード、およびメモリ素子１４（４）とデータが搬送波信号の中に書き込まれるメモリ素子１４（４）内の位置との両方を識別するアドレス。電磁カプラ１８（１）が、伝送線２２に電磁結合されているので、電磁カプラ１８（１）の変調信号は、伝送線上において、減衰しているが同様の信号を生成し、この信号は、電磁カプラ１８（２）から１８（８）のそれぞれにおいて、さらに減衰しているが同様の信号を生成する。このようにして、この例ではすべてがメモリ素子である他の集積回路１４（２）から１４（８）のそれぞれは、マイクロプロセッサ１４（１）によって送信されたデータと、書き込みコマンドと、アドレスとを受信する。アドレスが、伝送の意図した受信者としてメモリ素子１４（４）を識別するので、メモリ素子１４（４）のみが、データを維持し、処理する。当然、システムの実施態様が、単一チャネルが支持することができるより高いデータ率を必要とする場合、複数の伝送線およびチャネルを使用することができる。

本発明では、図１〜３に示し、かつ上述した無接点通信チャネルまたは経路を部分的にまたは完全に遮蔽するように、遮蔽材料を電子工学システム１０に配置することが可能である。

たとえば、図２および３に示すように、遮蔽面３８は、集積回路１４上の回路を電磁カプラ１８から遮蔽することが可能である。（図２は、印刷回路基板２１の上面の上に取り付けられた図１の複数の集積回路１４（１）〜１４（ｘ）の平面図であり、図３は、図２の印刷回路基板２１と集積回路１４（１）および１４（ｘ）との部分的な断面側面図である。）図３に示すように、集積回路の能動回路要素（図４に示す論理回路１２、入力／出力インタフェース１５、およびトランシーバ１６など）は、半導体基板と、その上に形成された様々な金属被覆および絶縁層とを含むダイ３２の上に製造される。

遮蔽面３８が、ダイの上の回路と電磁カプラ１８との間に配置される。遮蔽面は、電磁信号を吸収または遮断するのに適した任意のタイプの導電材料とすることが可能である。絶縁層３４および３６を、遮蔽面３８を囲むダイ３２の上に形成することが可能である。図３の例示的実施形態では、遮蔽面３８のバイア３９が、集積回路１４上の能動回路（図４のトランシーバ１６など）と電磁カプラ１８とを電気接続するために提供される。本発明では必要とされないが、遮蔽面３８は、接地することが可能であり、接地への接続を電磁カプラ１６または集積回路１４に供給することが可能である。あるいは、遮蔽面３８は、電圧供給に電気接続して、電力または基準電圧を集積回路１４に提供することが可能である。

１つまたは複数の遮蔽面を印刷回路基板２１において、または印刷回路基板２１の上に提供することも可能である。たとえば、伝送線２２と集積回路１４との間において、遮蔽面４６を印刷回路基板２１に埋め込む、または印刷回路基板２１の上に形成することが可能である。図３の例示的実施形態に示すように、遮蔽面４６のギャップまたは「ウィンドウ」５０により、電磁カプラ１８と伝送線２２との間のギャップ５０を通る電磁結合が可能になる。再び、遮蔽面４６を接地、基準電圧、または電力に接続することが可能であり、接地接続、基準電圧、または電力を印刷回路基板２１または集積回路１４に提供するために使用することが可能である。遮蔽面３８は、結合ループ１８または伝送線２２からの放射がダイの上の回路に影響を与えるのを防止するギャップ５０のリッドまたはカバーとして作用することも可能である。

伝送線２２が、遮平面４６と遮蔽面４８との間に配置されるように、他の遮蔽面４８を印刷回路基板２１の内部またはその上に提供することが可能である。再び、これらの遮平面４６、４８を接地、基準電圧、または電力に接続して、接地接続、基準電圧、または基準電力を印刷回路基板２１または集積回路１４に提供するために使用することが可能である。図３に示すように、層４０、４１、４２、および４３などの絶縁層を印刷回路基板２１において、または印刷回路基板２１の上に含むことも可能である。

このようにして、上述した遮蔽面は、集積回路１４上の電磁カプラ１８から他の集積回路上の電磁カプラ１８まで、通信経路を部分的に遮蔽する。通信経路をより完全に遮蔽するために、追加の遮蔽面、トレース、またはワイヤを通信経路の回りに配置することが可能である。たとえば、伝送線をより完全に遮蔽するために、追加の遮蔽を伝送線２２の回りに提供することができる。さらに、システム全体を完全にまたは部分的に「閉鎖」するために、遮蔽材料を電子光学システム１０自体の回りに配置することが可能である。

標準的な半導体製造技法を使用して、トランシーバを構成する回路を集積回路の上に製造することが可能である。すなわち、集積回路を構成する回路全体の他の部品として、簡単に設計および製造することが可能である。同様に、標準的な半導体製造技法を使用して、電磁カプラおよび遮蔽面を集積回路の上または集積回路の内部に製造することが可能である。

多くの多重化、データ交換、および通信の方式およびプロトコルが、電子工学の分野では既知であり、集積回路間でデータを伝送するために、あらゆるそのような方式またはその組み合わせを上述した実施形態と共に使用することが可能である。たとえば、既知の多重化方式には、限定的ではなく、時間分割多重化、周波数分割多重化、および符号分割多重化が含まれる。例示的な既知のプロトコルには、限定的ではなく、スケーラブル・コヒーレント・インタフェース（ＳＣＩ）、ファイヤ・ワイヤ、イーサネット、およびユニバーサル・シリアル・バスが含まれる。再び、あらゆるそのような多重化方式またはプロトコルまたはその組み合わせを本発明と共に使用することが可能である。

既知であるように、電磁カプラ１８の信号と伝送線２２において生成された対応する信号との間（または伝送線２２の信号と電磁カプラ１８において生成された対応する信号との間）において生じる減衰量は、上述した本発明の実施形態のあらゆる変形形態に対して容易に設計することができる。以下は、減衰量に影響を与える非限定的なリストまたはパラメータである：電磁カプラ１８と伝送線２２との近さ、伝送線２２に対する電磁カプラ１８の物理的な配向；搬送波信号の波長に対する電磁カプラ１８の長さ；電磁カプラ１８および伝送線２２の形状。当業者に既知の結合に影響を与えるこれらおよび他のパラメータを使用して、電磁カプラ１８と伝送線２２との間を無線で通過する信号の減衰を事前に選択して、システム１０に対して設計することができる。

しかし、多数の集積回路１４の電磁カプラ１８が、伝送線２２にきつく結合されているとき（すなわち、減衰量を大きく低減するように結合されているとき）、各電磁カプラが、ＲＦ信号が伝送線２２に沿って進行する際に、ＲＦ信号から大量の電力を引き出し、ＲＦ信号が伝送線２２の端部にある集積回路に到達するまでに、ＲＦ信号が極度に減衰することがある。そのような場合、電磁カプラ１８が、入ＲＦ信号をトランシーバ１６によって適切に検出することを可能にするために必要なよりもはるかに大きい電力を引き出さないように、よりゆるく伝送線２２に結合されるように電磁カプラ１８を設計することが好ましい。したがって、一般的に、具体的には多くの装置が共通のチャネルを共有するシステムでは、きつい結合よりゆるい結合が好ましい。しかし、ごく少数の装置が１つに結合されるシステムでは、装置間の減衰を低減し、かつ望ましくない放射を低減するために、よりきつい結合が望ましいことがある。たとえば、伝送線に電磁結合された８つまたはそれより少ない電子装置を有するよりきつい結合が適切である可能性がある。

以下の表Ｉは、以下の例示的なパラメータが与えられたとして、上記の図３に示す実施形態の動作条件の広範な範囲にわたって適用可能な３リンク・バジェット分析を概述する。１〜１０ＧＨｚの範囲の搬送波周波数が想定され、電磁カプラ１８は、長さが約２〜３ミリメートルで、遮平面４６より約５０ミクロン上にある。絶縁層３６および３８は、共に、厚さが約２５ミクロンである。伝送線２２は、幅が約１５０ミクロンで、遮蔽面４６および４８から約１５０ミクロン間隔をおいて配置される。上記の寸法は、単なる例示であり、以下に記述する例示的なリンク・バジェット分析のフレームワーク設定として与えられることを強調するべきである。本発明は、上述した寸法または以下で記述する動作範囲に全く限定されることはない。

表Ｉの例示的なケース＃１からケース＃３は、データ率の性能の低下を代償として、システムのコストと複雑さを減少させることを示す。

ミリワットで表した雑音電力Ｎｉは、下式によって与えられる：
Ｎｉ＝１０００ｋ Ｔｅ Ｂ、
上式で：
ｋ＝１．３８×１０^−２２ジュール／度（ボルツマン定数）
Ｔｅ＝（Ｆ−１）Ｔｏ
Ｔｏ＝３７０Ｋ（摂氏１００度）
Ｆ＝受信器の雑音指数
Ｂ＝Ｈｚで表した周波数帯域幅
したがって、所与の信号対雑音比（ＳＮＲ）に利用可能な信号帯域幅は、ｄＢｍの形態で計算することができる：
Ｎｉ（ｄＢｍ）＝１０Ｌｏｇ［１０００ｋ Ｔｅ Ｂ］
Ｂについて解くと：
Ｂ＝［１０＾（Ｎｉ（ｄＢｍ）／１０）］／［１０００ｋ Ｔｅ］
０．３ビット／Ｈｚが、適度な実施態様において双極性位相シフト・キーイング（ＢＰＳＫ）デジタル変調方式に必要な近似帯域幅である。より複雑な変調方式および回路は、より高いビット／Ｈｚ密度をもたらすことができる。同様に、スペクトル拡散技法は、より低いビット／Ｈｚ密度をもたらし、一方、システムをさらに複雑にすることを代償として、より低いＳＮＲ比においてより低いビット・エラー率をもたらすことができる。

例示的なケース＃１は、システムの送信器の電圧（図４のトランシーバ１６など）が５０オームに対してピーク間２．４ボルトであり（＋１１．６ｄＢｍ）、１８ｄＢの送信電磁カプラ１８の損失が使用され、受信電磁カプラ１８が、追加の１８ｄＢの損失を有し、印刷回路基板（ＰＣＢ）および他のシステムが、全体で６ｄＢを損失するリンク・バジェットを示す。この場合、所望のリンク・マージンは、１０ｄＢであり、所望の信号雑音比（ＳＮＲ）は、２５ｄＢである。８ｄＢの通例的な受信器実装態様雑音指数が想定されている。したがって、利用可能な雑音帯域幅は、１０ＧＨｚを超え、帯域幅のＨｚあたり０．３ビットにおいて３ギガビット／秒（Ｇｂ／秒）のデータ率に対応する。この場合、信号レベル電力は、必ずしも実装態様の限定ファクタではない。

例示的なケース＃２は、送信器電圧が、５０オームに対して６ｄＢからピーク間１．２ボルトに低減され（＋５．５ｄＢｍ）、送信電磁カプラ１８の損失がより多く２２ｄＢ、受信電磁カプラ１８が、追加の２２ｄＢの損失を有するリンク・バジェットを示す。ケース＃２のリンク・マージンは、８ｄＢのさらに通例的な値に低減されている。受信器実装態様の雑音指数は、９ｄＢに増大されている。このシステムは、ケース＃１によって示したシステムより経済的なシステムが実施されることを示す。ケース＃２では、利用可能な雑音帯域幅は、１．６ＧＨｚであり、帯域幅のＨｚあたり０．３ビットを想定した４８０Ｍｂ／秒（Ｍｂ／秒）のデータ率に相当する。

例示的なケース＃３は、送信器の電圧をピーク間０．６３ボルト（０ｄＢｍ）にさらに低減し、システムの実装損失をさらに増大し、上記のケース＃１および＃２に示したシステムのリンク・マージンをさらに低減する。ケース＃３は、コストがさらにより低く、それにもかかわらず８１Ｍｂ／秒のデータ・チャネルを支持する実施態様を表す。

例示的なケース＃１から＃３は、合わせて、様々な送信器のレベル、受信器の実装態様、および信号帯域幅について、広範な動作条件を示す。表Ｉの値の範囲外にある多くの動作条件は、当業者によって実施することができる。

図７は、接地された遮蔽面上での２つの２．５ｍｍ、５０オームのマイクロストリップ・トレース間におけるｄＢで表した電磁結合減衰を示す。上述した実施形態の電磁カプラ１８を表す１つのトレースは、５０オームの出力インピーダンスを有し、かつ５０オームの抵抗で終端する信号生成装置（図４のトランシーバ１６など）で駆動される。上述した実施形態の伝送線２２を表す他のトレースは、５０オームのインピーダンスで両端において終端する。２つのマイクロストリップ間の空間は、０．０５ｍｍ（プロットＡ）または０．４ｍｍ（プロットＢ）離れている。結合の推定をモデリングするのが通例的で容易であるという理由で、マイクロストリップ・モデルが使用された。本発明の横型構造で達成可能な実際の結合値は、より少ない減衰および／またはより小さい構造をもたらす。

再び、上記の寸法は、単なる例であり、図７に示すサンプル・データのフレームワークとして与えられていることを強調しなければならない。本発明は、上述した寸法または図７に示したサンプル・データに全く限定されない。

図８から１０は、電子工学システム１０において使用することが可能である集積回路の代替実施形態を示す。図８に示すように、唯一のトランシーバを含む図４に示した集積回路とは異なり、集積回路６０は、図４に示したトランシーバ１６とそれぞれ同様とすることが可能である複数のトランシーバ６２（１）〜６２（ｘ）を含む。図４の集積回路１４と同様に、集積回路６０も、論理回路１２および入力／出力インタフェース６４を含むことが可能である。

一般に、集積回路６０は、図４の集積回路１４が使用されるあらゆる方式で、電子工学システム１０において使用することが可能である。しかし、集積回路６０は、トランシーバ６２を有するのと同じ数の伝送線に無接点で結合することが可能である。

図９及び図１０は、複数の集積回路６０（１）〜６０（ｘ）が、それぞれ、４つのトランシーバ６２を有する電子工学システム５９の例示的な構成を示す。複数の集積回路６０（１）〜６０（ｘ）は、印刷回路基板６６の面６５の上に取り付けられる。印刷回路基板の内部には、４つの伝送線７６が埋め込まれる（図５では、破線輪郭の形態で示されている）。上述したように、伝送線７６は、あるいは、印刷回路基板６６の上に形成することが可能である。複数の集積回路６０（１）〜６０（ｘ）の各々の上にある４つの電磁カプラ６８のそれぞれは、伝送線７６の１つに結合される。電磁カプラ６２（１）〜６２（ｘ）のそれぞれは、その対応する伝送線７６の約５ミリメートル以内に配置される。しかし、本発明は、あらゆる電磁カプラ６２を伝送線７６の５ミリメートル以内に配置することに限定されない。このようにして、伝送線７６は、複数の集積回路６０（１）〜６０（ｘ）がバス様構造上で互いに無接点通信することができる４経路バス様構造を形成する。

上述したように、図９の電子工学システム１０の無接点通信経路は、任意に、完全にまたは部分的に遮蔽することが可能である。図１０は、図９に示した電子工学システム５９が部分的に遮蔽された例示的実施形態を示す。図１０に示すように、遮蔽面６９は、集積回路６０上の回路を、集積回路６０の４つの電磁カプラ６８から遮蔽する。集積回路６０の４つのトランシーバ６２のそれぞれは、遮蔽面６９の別々のギャップを通って延在するバイア６７を経て、集積回路６０上の電磁カプラ６８に電気結合される。伝送線７６の間に配置された遮蔽面またはトレース８０によって、追加の遮蔽を提供することが可能であり、伝送線７６が図１０に示したように間に配置されている遮蔽面７４および７８によって、さらに別の遮蔽を提供することが可能である。遮蔽面７４が含まれている場合、各電磁カプラ６８と各伝送線７６との間の遮蔽面７４におけるギャップ７２が、遮蔽面７４に含まれる。したがって、電磁カプラ６８がギャップ７２を経て伝送線７６に電磁結合されるように、集積回路６０を印刷回路基板６６の上に配置することができる。

上記の図１〜４に示す実施形態と同様に、遮蔽面の１つまたは複数は、接地することが可能であり、接地接続を集積回路６０または印刷回路基板６６に供給することが可能である。同様に、遮蔽面の１つまたは複数を電源に接続して、電力または基準電圧を集積回路６０または印刷回路基板６６に供給することが可能である。

上述した本発明の実施形態は、集積回路間においてデータを無接点で伝送するが、本発明は、集積回路間における信号の無接点伝送に限定されない。図１１は、信号が、集積回路以外の電子システムの要素間において、すなわちドーター・ボードとマザー・ボードとの間で無接点伝送される電子工学システム７９の例示的実施形態を示す。

図１１に示すように、複数のドーター・ボード８６（１）〜８６（ｘ）が、マザー・ボード８２に物理的に取り付けられる。従来のエッジ・コネクタ８４を使用して、ドーター・ボード８６（１）〜８６（ｘ）をマザー・ボード８２に取り付けることが可能である。各ドーター・カード８６は、ドーター・カード８６の内部に埋め込まれた、またはドーター・カード８６上に配置された伝送線９０を含む。マザー・ボード８２は、マザー・ボードに埋め込まれることが好ましいが、あるいはマザー・ボード上に配置することが可能である伝送線８９も含む。ドーター・ボード８６の伝送線９０は、電磁カプラ９２に電気接続され、このカプラは、ドーター・ボード８６がマザー・ボード８２に取り付けられているとき、ドーター・ボード８６の電磁カプラ９２が、マザー・ボード８２の伝送線８９に電磁結合されるように、マザー・ボード８２の伝送線８９に近接して配置される。電磁カプラ９２は、対応する伝送線９０の約５ミリメートル以内に配置されることが好ましい。しかし、本発明は、あらゆる電磁カプラ９２を伝送線８９の５ミリメートル以内に配置することに限定されない。このようにして、ドーター・ボード８６は、マザー・ボード８６と無接点通信することができる。

図１１に示す無接点通信経路は、任意に、部分的にまたは完全に遮蔽することが可能である。図１２は、ドーター・ボード８６およびマザー・ボード８２の部分的な断面図を示し、図１１に示した実施形態を部分的に遮蔽するために使用することが可能である例示的な遮蔽を示す。図１２に示すように、ドーター・カードを電磁カプラ９２から遮蔽するために、遮蔽面または遮蔽バイア２０２をドーター・ボード８６の内部に配置することが可能である。当然、遮蔽量は、電磁カプラ９２が遮蔽材料によって囲まれ、それによりドーター・ボード８６上の他の要素から電磁的に絶縁される程度にとりわけ依存する。したがって、本明細書において記述した他の実施形態の場合のように、当業者なら、遮蔽面または遮蔽材料を電磁カプラ９２の回りに選択的に配置することによって、ドーター・カード８６が電磁カプラ９２から遮蔽される程度を調節することができる。図１２に示す例では、遮蔽面２０２は、伝送線９０が通って電磁カプラ９２に電気接続されるギャップ２１０を含む。

マザー・ボード８２の伝送線８９も、遮蔽することが可能である。図１２に示すように、遮蔽面２０４と２０８との間に伝送線８９を配置することが可能である。また、図示するように、遮蔽面２０４は、電磁カプラ９２に近接したギャップ２０６を含み、電磁カプラ９２と伝送線８９との間のギャップを通る無接点通信経路を見込む。伝送線をより完全に封入する追加の遮蔽面を含むことによって、伝送線８９をより完全に遮蔽することが可能である。たとえば、伝送線８９の前と伝送線の後ろとに（図１２の斜視図から）、追加の遮蔽面を含むことが可能である。上述したように、電力または基準信号をマザー・ボード８２またはドーター・ボード８６に提供するように、遮蔽面を電力または接地に接続することが可能である。

ドーター・ボード８６は、本発明の原理により伝送線９０に電磁結合された集積回路または他のシステム要素を含むことが可能である。たとえば、ドーター・ボード８６は、図１〜１０に関して上述した構成を含むことが可能である。あるいは、ドーター・ボード８６は、無接点接続を介して伝送線９０に従来式に結合された集積回路または他のシステム要素を含むことが可能である。当然、ドーター・ボード８６は、複数のトレース９０を含むことが可能であり、各そのようなトレースとドーター・カード上のシステム要素との間の接続は、無接点接続と従来の接点接続との組み合わせを含むことが可能である。

本発明は、伝送線をあらゆる特定のバス構造に構成することを必要としないことに留意されたい。図１３および１４は、デージー・チェーンまたはリングのタイプのバス構成を使用する本発明の例示的実施形態を示す。

図１３に示すように、電磁結合されたリングまたはトークン・リング・バスを経て通信するように適合された送信カプラ１０２および別個の受信カプラ９８で、集積回路１９０を構成することが可能である。集積回路１９０は、入力／出力インタフェース９４を介して通信する論理回路９３を含むことも可能である。受信器９６は、電磁カプラ９８に到着するＲＦ信号を復調して、入力／出力インタフェース９４への入力信号９５を生成する。通常、入力信号９５は、リング・バスに電磁結合された他の要素によって送信されたデータを伝達する。データが、集積回路１９０にアドレス指定されている場合、入力／出力インタフェース９４は、データを論理回路９３に渡す。そうでない場合、入力／出力インタフェース９４は、データを出力信号９７に符号化して、それを送信器１００に渡す。送信器１００は、出力信号９７によって変調されたＲＦ信号を電磁カプラ１０２に渡す。

入力／出力インタフェース９４は、リング・バス上の他の要素に送信される、論理回路９３を発信源とするあらゆる他のデータをも符号化する。入力／出力インタフェース９４は、データの意図した受信者のアドレスと共にデータを符号化して、符号化出力信号９７を送信器１００に配信し、この送信器は、符号化信号をリング・バスの上に送信する。

図１４は、図１３の集積回路１９０と同様のいくつかの集積回路１９０を保持している印刷回路基板１０４の簡略化した断面図である。印刷回路基板１０４に埋め込まれた、または印刷回路基板１０４上に配置された別々の短いトレース１０６は、隣接集積回路１９０上のカプラ９８と１０２との対を電磁結合する。本発明の他の実施形態に関して上述したような遮蔽を含むことも可能である。たとえば、遮蔽面１０８は、トレース１０６を互いに遮蔽することが可能である。図１４には示されていないが、印刷回路基板１０４は、トレース１０８の上および下に遮蔽面を含むことも可能であり、集積回路１９０は、遮蔽を提供するために、電磁カプラ９８および１０２の上と、集積回路１９０の基板上に実装された回路の下とに、遮蔽面を含むことが可能である。

本発明の上述した実施形態は、集積回路間の通信において中間バス様構造として伝送線を使用するが、本発明は、伝送線またはあらゆるタイプのバス構成を含めて、無接点伝送に限定されない。

図１５〜１６は、集積回路が直接互いに無接点通信する本発明の例示的実施形態を示す。図１５に示すように（断面側面図）、複数（この場合は３）の集積回路１１２（１）〜１１２（３）が、垂直に積み重ねられている。たとえば、集積回路１１２（３）は、コンピュータ・プロセッサを含むことが可能であり、集積回路１１２（１）および１１２（３）は、プロセッサがアクセスするメモリを実装することが可能である。各集積回路１１２（１）〜１１２（３）は、回路が形成されている基板１１６を含む。たとえば、回路は、論理回路、入力／出力インタフェース、および図４の集積回路１４と同様の配置で構成されたトランシーバ、図８の集積回路６０、または図１３の集積回路９０を含むことが可能である。各集積回路１１２（１）〜１１２（３）のトランシーバは、基板１１６の上または基板１１６の内部に形成されることが好ましい対応する電磁カプラ１１８（１）〜１１８（３）に接続される。電磁カプラ１１８（１）〜１１８（３）は、互いに電磁結合されるように、互いに近接して配置される。このようにして、集積回路１１２（１）〜１１２（３）は、積み重ねディスクを相互接続するためにバイアまたは導電性垂直要素を必要とせずに、シリコンを経て互いに無接点通信する。

各電磁カプラ１１８（１）〜１１８（３）が、他のすべての電磁カプラと電磁結合されるように、集積回路１１２（１）〜１１２（３）を配置することができる。あるいは、カプラ１１８（１）〜１１８（３）は、最小限に減衰なしで、電磁カプラ１１８（１）と１１８（３）との間のどちらかの方向において垂直にＲＦ信号を通過させる共振変換器として作用するように、同調して、「きつく」結合することが可能である。そのような構成では、１つの集積回路１１８による伝送は、他のすべての集積回路によって受信され、復号される。しかし、伝送の宛先とされる集積回路のみが、伝送のデータを維持し、処理する。

あるいは、各集積回路１１２は、電磁カプラ１１８が、すぐ上および／またはすぐ下の集積回路の電磁カプラとのみ電磁結合されるように、配置（およびまたは遮蔽）することができる。図１３および１４に関して上述したような通信プロトコルを使用することができる。たとえば、近傍から伝送を受信する際に、集積回路１１８は、伝送の宛先アドレスを復号する。伝送が集積回路に宛先指定されている場合、集積回路は、伝送のデータを復号して、処理する。しかし、伝送が集積回路に宛先指定されていない場合、集積回路は、伝送を他の近傍に転送する。

任意の遮蔽を含むことが可能である。たとえば、各集積回路の回路を電磁カプラ１１８（１）〜１１８（３）から遮蔽するために、遮蔽面１２６を集積回路１１８（１）〜（３）に含むことが可能である。そのような遮蔽面１２６が含まれている場合、面のギャップ１２８は、電磁カプラ１１８（１）〜１１８（３）の間に含まれるべきである。より完全な遮蔽を提供するために、上述した遮蔽原理に従って、追加の遮蔽を含むことが可能である。

図１５に示すように、積み重ね集積回路１１２（１）〜１１２（３）は、任意に、印刷回路基板１１４の上に取り付けることが可能である。積み重ね集積回路１１２（１）〜１１２（３）は、印刷回路基板１１４と従来の物理的接触型電気接続を作成することが可能である。あるいは、積み重ね集積回路１１２（１）〜１１２（３）は、印刷回路基板１１４と無接点通信することが可能である。そのような構成を図１５に示す。印刷回路基板１１４と無接点通信する集積回路１１２（３）が存在し、印刷回路基板は、上述した遮蔽原理による任意の遮蔽を含む。また、図１５に示すように、電力、接地、および基準電圧の接続を集積回路１１２（１）、１１２（２）、１１２（３）に提供するように、電力および接地コネクタ１１５を含むことが可能である。

図示するように、図３の印刷回路基板２１と同様とすることが可能である印刷回路基板１１４は、２つの遮蔽面１２２と１２４との間に配置されたトレース１２０を含む。トレース１２０は、無線周波数信号を印刷回路基板１１４上の他の電子要素に伝達することが可能である。他の回路要素の例は、限定的ではなく、他の集積回路または集積回路の他の積み重ねを含む。集積回路１１２（３）の電磁カプラ１１８（３）は、カプラ１１８（３）がトレース１２０に電磁結合されるように、任意の遮蔽面１２２のギャップ１２１に近接して位置する。上述した遮蔽原理によれば、トレース１２０と、電磁カプラ１１８（３）とトレース１２０との間の通信経路とをより完全に遮蔽するために、追加の遮蔽面または材料を含むことが可能である。

図１６は、集積回路１３０の１つの部分が集積回路の他の部分と無接点通信する例示的実施形態を示す。図示するように、集積回路１３０は、半導体基板１３２の上面および底面の両方の上に形成された回路を有する。回路は、論理回路、入力／出力インタフェース回路、および図４の集積回路１４、図８の集積回路６０、または図１３の集積回路９０と同様の構成の無線周波数トランシーバを含むことが可能である。電磁カプラ１３４が、基板１３２の一側面上にある回路と関連付けられ、第２電磁カプラ１４０が、基板の他の側面上にある回路と関連付けられる。このようにして、基板１３２の側面上の回路が、基板の他の側面上の回路と無接点通信することができるように、カプラ１３４と１４０とが電磁結合される。

図１５に示す実施形態では、完全または部分的な遮蔽を任意に含むことが可能である。たとえば、基板１３２の両側面上にある集積回路をカプラ１３４、１４０から遮蔽するように、遮蔽面１３８および１４４を適切に配置することが可能である。集積回路をカプラ１３４、１４０からより完全に遮蔽するために、上述した原理に従って、追加の遮蔽を含むことが可能である。カプラ１３４および１４０を互いに電磁結合するのを可能にするために必要なギャップが、遮蔽において提供される。

上記の図１５において示した「積み重ね」集積回路の実施形態の場合のように、図１６に示す２側面実施形態を印刷回路基板１４６の上に取り付けることが可能である。図１５に関して上述したように、印刷回路基板１４６と通信するために、従来の物理的接触構造を使用することが可能であり、または、本発明による無接点結合を使用することが可能である。図１６は、伝送線１４８を遮蔽する任意の遮蔽面３０２、３０４を有する後者を示す。カプラ１４０を伝送線１４８に結合するのを可能にするために、ギャップ３０６が遮蔽面３０２において提供される。上述したように、追加の遮蔽を追加して、トレース１４８をより完全に遮蔽することができる。

図１６には示されていないが、電力、接地、および基準電圧の接続を集積回路１３０に提供するように、電力および接地コネクタ（図１５の１１５など）を含むことが可能である。さらに、集積回路１３０と同様の複数の集積回路（基板の両側面に統合された回路を有する）を図１５に示すように積み重ねることが可能である。

当然、それぞれが電磁カプラを有する２つ以上の集積回路を、電磁カプラが十分に近接して互いに電磁結合されるように、単に配置することが可能である。互いに電磁結合された電磁カプラが、互いの約２５ミリメートル以内に配置されることが好ましい。しかし、本発明は、あらゆる電磁カプラをあらゆる他の電磁カプラの２５ミリメートル以内に配置することに限定されない。

図１７ａから１７ｃは、２つ以上の集積回路が、２つ以上の集積回路間の直接無線通信経路またはチャネルを有して構成される例示的な構成を示す。集積回路は、印刷回路基板（図示せず）、または集積回路を固定するのに適した他の基板あるいはフレームの上に取り付けることが可能である。これらの例示的な構成では、電磁カプラが、集積回路の外縁の上に形成される。図１７ａでは、集積回路６００および６０４が、互いに無線で通信することができるように構成される。図１７ｂでは、３つの集積回路６１０、６１４、４１８が、それぞれが他と無線で通信することができるように構成される。図１７ｃでは、１つの集積回路６３０が、集積回路６３４、６３８、６４２、６４６の１つにそれぞれが電磁結合された４つの電磁カプラを含む。

上述した遮蔽原理によれば、集積回路間の１つまたは複数の無接点通信チャネルを完全にまたは部分的に遮蔽または「閉鎖」するように、遮蔽材料を任意に含み、配置することが可能である。たとえば、上記で一般的に説明したように、図１７ａ〜１７ｃに示す電磁カプラ６０１、６０２、６１１、６１２、６１３、６６０、６６２、６６４、６６６、６６８、６７０、６７２、６７４と集積回路のいずれかの上の回路との間に、遮蔽材料（図１７ａ〜１７ｃには図示せず）を配置することが可能である。図１７ａに示すように、２つ以上の結合電磁カプラ６０１、６０２の間の無接点通信経路を遮蔽するために、遮蔽面またはトレース６０６、６０８を配置することも可能である。図１７ａには示されていないが、カプラ６０１と６０６との間の無接点通信経路をより完全に遮蔽するために、追加の遮蔽面またはトレースを集積回路６００および６０４の上および下（図１７ａの斜視図から）に含むことが可能である。同様に、図１７ｂのカプラ６１１、６１２、６１３の間の無接点通信経路を遮蔽するために、遮蔽材料６２０、６２２を配置することが可能であり、経路をより完全に遮蔽するために、追加の遮蔽（図示せず）を集積回路６１０、６１４、６１８の上および下（図１７ｂの斜視図から）に含むことが可能である。図１７ｃは、カプラ６６４と６６６との間の無接点通信経路から、カプラ６６０と６６２との間の無接点通信経路を遮蔽する例示的な遮蔽材料６５０を同様に示す。遮蔽材料６４８、６５４、６５２が、以下のカプラの対の間の無接点通信経路を同様に遮蔽する；６６８と６７０、６７２と６７４、および６５０と６５２。無接点通信経路をより完全に遮蔽するために、隣接するカプラの間の結合領域の結合領域の上および下（図１７ｃの斜視図から）に追加の遮蔽材料（図示せず）を配置することができる。

図１〜１７ｃに示した電磁カプラは、直線導体によって形成されるように示されているが、カプラは、限定的ではなく、らせんを含めて、あらゆる他の形状の導体によって形成することが可能である。実際、電磁カプラの形状およびサイズは、同調されたまたは共振回路または無線周波数変換器の構造を形成するように、所定のレベルのインダクタンスおよびキャパシタンスとなるように選択することができる。さらに、図１〜１６に示した集積回路に関して上述したように、電磁カプラ６０１、６０２、６１１、６１２、６１３、６６０、６６２、６６４、６６６、６６８、６７０、６７２、６７４は、標準的な半導体製造技法を使用して、集積回路の上、または集積回路の内部に形成されることが好ましい。あるいは、電磁カプラは、半導体パッケージの一部として製造することができる。

図１８は、半導体基板４０２の上またはその内部に形成された例示的ならせんカプラ４０４を示す。基板の上には、トランシーバ回路４０６および機能回路４０８も形成されており、これらは、図４、８および１３に示した同じ回路と同様とすることが可能である。図１９は、らせんカプラ４０４およびトランシーバ回路４０６と、らせんカプラ４０４が結合される伝送線（図１８には図示せず）または同様のカプラとの回路モデリング等価インピーダンスを示す。図１９において、Ｌ１およびＣ１は、らせん導体４０４およびトランシーバ回路４０６へのその接続経路のインダクタンスおよびキャパシタンスを表す。Ｒ１は、トランシーバ回路４０６の入力または出力のインピーダンスを表す。Ｌ２およびＣ２は、らせん導体４０４が結合される伝送線（図１８には示さず）のインダクタンスおよびキャパシタンスを表す。

らせんカプラ４０４と伝送線または同様のカプラとの間の空間は、０．０よりわずかに大から１．０の範囲にある連結結合ファクタｋを提供するように選択することが可能である。インダクタンスＬ１およびＬ２とキャパシタンスＣ１およびＣ２とは、以下のように、ＲＦ搬送波信号の周波数ｆ_ｃにおいて共振するようにサイズ決めすることが可能である；
ｆ_ｃ＝１／［２ＰＩ（Ｌ１Ｃ１）^１／２］＝１／［２ＰＩ（Ｌ２Ｃ２）^１／２］ （１）
所望の回路品質ファクタＱを獲得するためのトランシーバの入力インピーダンスＲ１は、以下の通りである：
Ｑ＝Ｒ１／［（Ｌ１Ｃ１）^１／２］ （２）
より高いＱの値は、らせんカプラ１１８と伝送線との間の結合量を増大させるが、ＲＦ信号の帯域幅を低減する。したがって、Ｑの適切な選択は、トランシーバが許容することができる信号の減衰量に依存する。

電磁カプラの間においてきつい結合が所望される場合、電磁カプラは、ＲＦ信号搬送波周波数の波長の４分の１として、それにより、共振結合構造を形成することが可能である。しかし、上述したように、多数の集積回路の電磁カプラが伝送線にきつく結合されている場合、各電磁カプラは、無線周波数信号が伝送線に沿って進行する際に、無線周波数信号から大量の電力を引き出し、無線周波数信号は、伝送線の端部にある集積回路に到達するまでに、極度に減衰することがある。上述したように、そのような場合、電磁カプラが、入無線周波数信号をトランシーバによって適切に検出することを可能にするのに必要な電力より著しく多い電力を引き出さないように、よりゆるく伝送線に結合されるように電磁カプラをサイズ決めすることが好ましい。ごく少数の集積回路が互いに無接点結合されている場合、集積回路間の結合を増大して、放出される無線周波数エネルギーの量を低減し、したがって遮蔽要件を低減することが有利であると考えられる。

明細書の以上においては、本発明の好ましい実施形態について記述してきたが、当業者なら、より広範な態様にある本発明から逸脱せずに、好ましい実施形態に多くの修正を施すことが可能である。たとえば、本発明は、従来のデータ通信技法と組み合わせて使用することができることを理解されたい。たとえば、上述した電子工学システムは、従来のように物理的な接触を介して通信する集積回路および他のシステム要素を含むことも可能である。他の例として、上述したトランシーバのいずれかを、本発明の所与の応用例において適切である可能性があるように伝送するだけである、または受信するだけである回路と置き換えることが可能である。さらに、図４、８、および１３の入力／出力インタフェース１５、６４、および９４は、トランシーバおよび論理回路の他に、他の要素と通信するように構成することが可能である。また、図３では、集積回路１４を印刷回路基板の両側面上に配置することができ、印刷回路基板２１のより低い部分（図３の斜視図から）の上に取り付けられた集積回路上のカプラ１８を伝送線２２と電磁結合するのを可能にするように、ギャップを遮蔽面４８において提供することができる。同様に、集積回路または集積回路の積み重ねを、図１０、１４、１５、および１６に示した印刷回路基板の両側面上に取り付けることができる。

集積回路が伝送線に電磁結合されている本発明の例示的実施形態を示す図である。 印刷回路基板上にある図１の集積回路を示す平面図である。 図２の集積回路および印刷回路基板の部分的な断面図である。 図１の集積回路１４に対応する可能性がある例示的な集積回路のブロック図である。 ８つの集積回路が伝送線に電磁結合されている本発明の例示的実施形態を示す図である。 図４のトランシーバ１６に対応する可能性がある例示的な送信器回路を示す図である。 図４のトランシーバ１６に対応する可能性がある例示的な受信器回路を示す図である。 本発明の例示的実施形態について、例示的な結合の特徴的なデータを示す図である。 本発明の複数の無接点相互接続と共に使用することが可能である集積回路に対応する可能性がある例示的な集積回路のブロック図である。 複数の集積回路が、それぞれ、複数の伝送線に電磁結合されている本発明の例示的実施形態を示す図である。 図９の断面図である。 ドーター・カードがマザー・ボードに電磁結合されている本発明の実施形態の断面側面図である。 図１１のコネクタ要素の詳細な断面図である。 図１４に示す本発明の実施形態において使用することが可能である例示的な集積回路を示す図である。 複数の集積回路がリング・バス構造に電磁結合されている本発明の例示的実施形態の断面図である。 複数の積み重ね集積回路が電磁結合されている本発明の例示的実施形態の断面図である。 集積回路の２側面が電磁結合されている本発明の例示的実施形態を示す図である。 ２つ以上の集積回路が直接電磁結合されている本発明の例示的実施形態を示す図である。 ２つ以上の集積回路が直接電磁結合されている本発明の例示的実施形態を示す図である。 ２つ以上の集積回路が直接電磁結合されている本発明の例示的実施形態を示す図である。 らせん電磁カプラを有する集積回路の例示的実施形態を示す図である。 図１８に対応する等価回路の図である。

Claims (35)

1. 基板に配置された伝送線と、
   前記基板上に配置された複数の半導体ダイであって、各半導体ダイが、回路、前記伝送線に電磁結合され、該回路に対して垂直方向に配置された電磁カプラ、及び該回路と該電磁カプラとの間に配置され、該回路と該電磁カプラとを電気的に接続するためのビアを有する遮蔽材料を備える複数の半導体ダイと、を備え、
   前記各半導体の前記電磁カプラにおける信号が、少なくとも約１０デシベル減衰した対応する信号を前記伝送線において誘起するように、前記電磁カプラが前記伝送線に近接し該伝送線に対して垂直方向に配置されて電磁結合される、
   電子工学システム。
2. 前記複数の半導体ダイにおける第１半導体ダイの第１電磁カプラおよび第２半導体ダイの第２電磁カプラのうち一つのカプラにおける信号が、少なくとも約２０デシベル減衰した対応する信号を前記伝送線内において誘起するように、前記第１電磁カプラおよび各前記第２電磁カプラが前記伝送線に電磁結合される、請求項１に記載の電子工学システム。
3. 前記複数の半導体ダイにおける第１半導体ダイの第１電磁カプラおよび第２半導体ダイの第２電磁カプラのうち一つのカプラにおける信号が、約１０デシベルないし約４０デシベル減衰した対応する信号を前記伝送線内において誘起するように、前記第１電磁カプラおよび各前記第２電磁カプラが、前記伝送線に電磁結合される、請求項１に記載の電子工学システム。
4. 前記各半導体ダイのうち少なくとも一つが、集積回路である、請求項１に記載の電子工学システム。
5. 前記集積回路の電磁カプラが、前記集積回路より小さい、請求項４に記載の電子工学システム。
6. 前記集積回路の電磁カプラが、前記集積回路のパッケージと統合される、請求項４に記載の電子工学システム。
7. 前記電子工学システムは、前記集積回路の電磁カプラに隣接して配置された前記遮蔽材料においてギャップを含む、請求項４に記載の電子工学システム。
8. 前記複数の半導体ダイにおける第１半導体ダイの第１電磁カプラおよび第２半導体ダイの第２電磁カプラのうち少なくとも一つは、その一端が接地されている、請求項１に記載の電子工学システム。
9. 前記第１電磁カプラおよび前記第２電磁カプラはそれぞれ、一端が接地されている、請求項８に記載の電子工学システム。
10. 前記複数の半導体ダイにおける第１半導体ダイおよび該第１半導体ダイ以外の半導体ダイのうち少なくとも二つが、集積回路である、請求項１に記載の電子工学システム。
11. 前記各半導体ダイのうち少なくとも一つが、第１回路基板である、請求項１に記載の電子工学システム。
12. 前記伝送線が、前記回路基板上に配置される、請求項１１に記載の電子工学システム。
13. 前記伝送線を少なくとも部分的に遮蔽するために配置された遮蔽材料をさらに含む、請求項１に記載の電子工学システム。
14. 前記遮蔽材料がギャップを含み、前記ギャップを介して、前記複数の半導体ダイにおける第１半導体ダイの第１電磁カプラおよび第２半導体ダイの第２電磁カプラが前記伝送線に電磁結合される、請求項１３に記載の電子工学システム。
15. 複数の伝送線をさらに含む、請求項１に記載の電子工学システム。
16. 前記各半導体ダイのうち少なくとも一つが、複数の電磁カプラを含む、請求項１５に記載の電子工学システム。
17. 前記少なくとも一つの半導体ダイの各電磁カプラが、前記複数の伝送線の対応する１つに電磁結合される、請求項１６に記載の電子工学システム。
18. 前記複数の伝送線のそれぞれの間に配置された遮蔽材料をさらに含む、請求項１５に記載の電子工学システム。
19. 前記各半導体ダイの電磁カプラが、前記伝送線から約１０ミリメートル以下の間隔をおいて配置されるように、前記各半導体ダイが、前記伝送線に沿って配置される、請求項１に記載の電子工学システム。
20. 前記伝送線が、受動的である、請求項１に記載の電子工学システム。
21. 前記伝送線が、能動電子装置と物理的に接触しない、請求項１に記載の電子工学システム。
22. 前記伝送線は、前記伝送線に電磁結合された電子装置によってのみ駆動される、請求項１に記載の電子工学システム。
23. 回路及び該回路に対して垂直方向に配置された第１電磁カプラを含む第１集積回路と、
    第２電磁カプラを含む第２集積回路と、
    前記第１集積回路の回路と前記第１電磁カプラとの間に配置され、該回路と該電磁カプラとを電気的に接続するためのビアを有する遮蔽材料と、
    を備え、
    前記第１電磁カプラおよび前記第２電磁カプラが、互いに間隔をおいてであるが、伝送線と電磁結合されるように十分な近さの範囲内で該伝送線に対して垂直方向に配置され、
    それにより、前記第１集積回路によって前記第１電磁カプラに提供されたデータが、前記第２電磁光学カプラに前記伝送線を介して無接点通信される電子工学システム。
24. 前記第１電磁カプラが、前記第２電磁カプラから約１０ミリメートル以下の間隔をおいて配置される、請求項２３に記載の電子工学システム。
25. 基板をさらに含み、前記第１集積回路および前記第２集積回路が、前記基板に取り付けられる、請求項２３に記載の電子工学システム。
26. 基板をさらに含み、前記第１集積回路が前記基板に取り付けられ、前記第２集積回路が前記第１集積回路に取り付けられる、請求項２３に記載の電子工学システム。
27. 前記第１電磁カプラが、前記第１集積回路より小さい、請求項２３に記載の電子工学システム。
28. 前記第２電磁カプラが、前記第２集積回路より小さい、請求項２７に記載の電子工学システム。
29. 前記第２集積回路上の回路と、前記第２電磁カプラとの間に配置された遮蔽材料をさらに含む、請求項２３に記載の電子工学システム。
30. 前記第１電磁カプラと前記第２電磁カプラとの間の無接点通信チャネルを少なくとも部分的に遮蔽するように配置された遮蔽材料をさらに含む、請求項２３に記載の電子工学システム。
31. それぞれが電磁カプラを含む複数の集積回路をさらに含み、前記複数の集積回路の各々の電磁カプラが、前記集積回路の少なくとも一つの他の電磁カプラと電磁結合されるように、前記複数の集積回路が配置される、請求項２３に記載の電子工学システム。
32. 伝送線と、前記伝送線の全長に沿って取り付けられた複数の半導体ダイとを有する基板を備え、前記複数の半導体ダイのそれぞれが回路及び該回路に対して垂直方向に配置された電磁カプラを含み、前記伝送線から間隔をおいてであるが、前記伝送線に電磁結合されるように、前記伝送線に十分近い範囲内で該伝送線に対して垂直方向に配置された電子工学システムにおける無接点通信方法であって、
    データを、第１半導体ダイが第１電磁カプラに提供する工程と、
    前記伝送線に対する前記第１半導体ダイの電磁結合による無接点通信チャネルを介して、前記データを前記第１電磁カプラから前記伝送線に電磁通信する工程と、
    前記データを前記伝送線から第２半導体ダイの第２電磁カプラに電磁通信する工程と、
    を含み、
    前記複数の半導体ダイのそれぞれの前記回路と前記電磁カプラとの間に配置され、該回路と該電磁カプラとを電気的に接続するためのビアを有する遮蔽材料によって前記無接点通信チャネルを少なくとも部分的に遮蔽する方法。
33. 前記第１半導体ダイおよび前記第２半導体ダイの少なくとも一方が、集積回路である、請求項３２に記載の方法。
34. 前記第１半導体ダイおよび前記第２半導体ダイの両方が、集積回路である、請求項３３に記載の方法。
35. 前記半導体ダイのそれぞれの電磁カプラが、前記伝送線から約１０ミリメートル以下の間隔をおいて配置されるように、前記複数の半導体ダイが、前記伝送線に沿って配置される、請求項３２に記載の方法。