JP4325630B2 - ３次元集積化装置 - Google Patents

３次元集積化装置 Download PDF

Info

Publication number
JP4325630B2
JP4325630B2 JP2006069545A JP2006069545A JP4325630B2 JP 4325630 B2 JP4325630 B2 JP 4325630B2 JP 2006069545 A JP2006069545 A JP 2006069545A JP 2006069545 A JP2006069545 A JP 2006069545A JP 4325630 B2 JP4325630 B2 JP 4325630B2
Authority
JP
Japan
Prior art keywords
integrated circuit
opening
circuit board
openings
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069545A
Other languages
English (en)
Other versions
JP2007251394A (ja
Inventor
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006069545A priority Critical patent/JP4325630B2/ja
Priority to US11/715,161 priority patent/US8089107B2/en
Priority to KR1020070024246A priority patent/KR101350653B1/ko
Publication of JP2007251394A publication Critical patent/JP2007251394A/ja
Application granted granted Critical
Publication of JP4325630B2 publication Critical patent/JP4325630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Near-Field Transmission Systems (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数の集積回路基板を積層してなる３次元集積化装置に関し、情報通信機器、ゲーム機器、コンピュータ機器などのシステム、特に、メモリーＣＰＵ機能、撮像機能素子及び信号処理装置機能、通信機能などを集約したシステムに用いて好適なもの３次元集積化装置に関するものである。
近年、ＬＳＩの高集積化の発展、動作周波数の加速により、ＬＳＩのＩ／Ｏの本数増加による、物理的信号線取り出しの限界の問題、信号品質（波形劣化）劣化の問題、信号部のＩ／Ｏ部の消費電力の増大の問題などが深刻化しつつある。
このうち、電波を用いる手法では、
（１）アンテナをチップ上に設ける手法（例えば、非特許文献１参照）、
（２）インダクターの電磁結合を用いる手法（例えば、非特許文献２参照）、
（３）対抗したパッドで構成されたキャパシター結合を用いる方法（例えば、非特許文献３参照）、
などが検討されている。
ＩＥＥＥ国際固体回路コンファレンス２００５予稿集、Ａｔｓｕｓｈｉ Ｉｗａｔａ，Ｍａｍｏｒｕ Ｓａｓａｋｉ，Ｔａｋａｍａｒｏ Ｋｉｋｋａｗａ，Ｓｅｉｊｉ Ｋａｍｅｄａ，Ｈｉｒｏｓｈｉ Ａｎｄｏ，Ｋｅｎｔａｒｏ Ｋｉｍｏｔｏ，Ｄａｉｓｕｋｅ Ａｒｉｚｏｎｏ，Ｈｉｄｅｏ Ｓｕｎａｍｉ，"Ａ ３Ｄ Ｉｎｔｅｇｒａｔｉｏｎ Ｓｃｈｅｍｅ ｕｔｉｌｉｚｉｎｇ Ｗｉｒｅｌｅｓｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ ｆｏｒ Ｉｍｐｌｅｍｅｎｔｉｎｇ Ｈｙｐｅｒ Ｂｒａｉｎｓ"２００５ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ２６２−２６３． ＩＥＥＥ国際固体回路コンファレンス２００５予稿集、Ｎｏｒｉｙｕｋｉ Ｍｉｕｒａ１，Ｄａｉｓｕｋｅ Ｍｉｚｏｇｕｃｈｉ１，Ｍａｒｉ Ｉｎｏｕｅ１， Ｈｉｒｏｏ Ｔｓｕｊｉ１，Ｔａｋａｙａｓｕ Ｓａｋｕｒａｉ２，Ｔａｄａｈｉｒｏ Ｋｕｒｏｄａ１"Ａ １９５Ｇｂ／ｓ １．２Ｗ ３Ｄ−Ｓｔａｃｋｅｄ Ｉｎｄｕｃｔｉｖｅ Ｉｎｔｅｒ−Ｃｈｉｐ Ｗｉｒｅｌｅｓｓ Ｓｕｐｅｒｃｏｎｎｅｃｔ ｗｉｔｈ Ｔｒａｎｓｍｉｔ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｓｃｈｅｍｅ"２００５ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ２６４−２６５． ＩＥＥＥ国際固体回路コンファレンス２００５予稿集、Ｌｅｉ Ｌｕｏ，Ｊｏｈｎ Ｍ． Ｗｉｌｓｏｎ，Ｓｔｅｐｈｅｎ Ｅ．Ｍｉｃｋ，Ｊｉａｎ Ｘｕ，Ｌｉａｎｇ Ｚｈａｎｇ，Ｐａｕｌ Ｄ．Ｆｒａｎｚｏｎ，"３Ｇｂ／ｓ ＡＣ−Ｃｏｕｐｌｅｄ Ｃｈｉｐ−ｔｏ−Ｃｈｉｐ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｕｓｉｎｇ ａ Ｌｏｗ−Ｓｗｉｎｇ Ｐｕｌｓｅ Ｒｅｃｅｉｖｅｒ"２００５ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ５２２−５２３．
しかしながら、上述の如き非特許文献１のようにアンテナをチップ上に設ける手法では、１つのＬＳＩから発せられたアンテナからの出力が、ＬＳＩ上の配線に電流を誘起してしまうという根本的な問題があり、又、非特許文献３の方法では、２−ＬＳＩの対応した結合には良いが、３つ以上のＬＳＩの積層には拡張を確保するのが難しい、あるいは、用いるキャパシターサイズによっては消費電力が大きいなどの問題があった。２のケースにおいては、互いに上下、あるいは、左右に隣接したインダクター間の干渉が問題であった。
又、このような構成の３次元ＬＳＩを搭載した場合、ボード上に搭載された他のＬＳＩや、ボード上の配線、或いは搭載した機器の外部への不要輻射の問題がある。
そこで、本発明の目的は、上述の如き従来の問題点に鑑み、多ピン化、狭ピッチ化されるＬＳＩ間の接続の数々の問題を解決するにある。
また、本発明の目的は、従来、無線接続を行う場合の最も大きな課題であった、ＬＳＩ上や、無線チャンネル間の干渉、ボード上の他のＬＳＩや配線への干渉などの問題を解決することにある。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
本発明に係る３次元集積化装置は、それぞれ１つ以上のグランドプレーンを有し、当該グランドプレーン上の所望の場所に１つ以上の開口部が設けられ、この開口部には上記グランドプレーンと対をなして形成されたマイクロストリップラインの端部が位置され、上記マイクロストリップラインに接続され上記開口部の周囲長λに略相当する周波数にて信号の送信及び／又は受信を行う送信部及び又は受信部が設けられた少なくとも２枚の集積回路基板を積層してなり、各集積回路基板の各開口部は各グランドプレーンと垂直な方向において他の集積回路基板の開口部の少なくとも１つと重なっており、上記各開口部には、それぞれ送信部が接続されたマイクロストリップラインと受信部が接続されたマイクロストリップラインの各一端が形成されており、上記各集積回路基板の１つが信号の送信側として機能するとき他の集積回路基板が受信側として機能し、上記各開口部の周囲長λ（媒質の比誘電率、比透磁率がそれぞれε、μの時λｅ＝λ／√ε・μ）で共振する性質を持ち、上記各開口部の周囲長λに略相当するマイクロ波帯以上の周波数にて、上記各開口部を介して各集積回路基板間で信号を非接触で伝送することを特徴とする。
また、本発明に係る３次元集積化装置において、上記各集積回路基板のうちの少なくとも１つの集積回路基板には、通信波長と同等の周期構造を有するパターンが形成され、上記周期構造は、シリコン基板の底部に形成され、その導電部のパターンが上記シリコン基板自体のキャリア濃度変化によって作製されている。
さらに、本発明に係る３次元集積化装置において、上記各集積回路基板は、少なくとも１つ以上の電源ならびにグランド配線用の貫通ビアを有するシリコン基板からなり、上記貫通ビアに電気的に接続されたバンプを介して積層されている。
本発明によれば、簡便な回路で積層されたＬＳＩのチップ間信号伝送を金属的な接合なしで行うことが可能となり、多ピン化、狭ピッチ化されるＬＳＩ間の接続の数々の問題を解決することできる。
例えば、その接続コストが高価になる一方で、信頼性としては低下する一方のチップ間積層時の信号Ｉ／Ｏの信頼性を大きく高めることできる。
又、ＬＳＩの動作速度が高速化することで、Ｉ／Ｏ部のSignal Integrityの問題などへの配慮が必要となってきているが、無線化を実現する事で実装設計的な工数の大幅削減が可能となる。
以上のワイヤレス伝送による３次元化は、バンプ形成や、スルーホール形成といった高価なプロセスを必要とせず、非常にローコストに形成が可能なばかりか、３次元化によって、各ＬＳＩチップ間の信号ライン距離が激減される事で、配線負荷が低減し、Ｉ／Ｏの低消費電力化が可能である他、信号伝送歪の観点からも非常有利となる。
また、本発明によれば、従来、無線接続を行う場合の最も大きな課題であった、ＬＳＩ上や、無線チャンネル間の干渉、ボード上の他のＬＳＩや配線への干渉などの問題が解決される。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
本発明は、例えば図１に示すような構成の３次元集積化装置１０に適用される。
図１に示す３次元集積化装置１０は、それぞれ１つグランドプレーン１１Ａ，１１Ｂを有し、当該グランドプレーン１１Ａ，１１Ｂ上の所望の場所に１つ開口部１２Ａ，１２Ｂが設けられ、この開口部１２Ａ，１２Ｂには上記グランドプレーン１１Ａ，１１Ｂと対をなして形成されたマイクロストリップライン１３Ａ，１３Ｂの開放端部が位置され、上記マイクロストリップライン１３Ａ，１３Ｂにスイッチ１４Ａ，１４Ｂを介して選択的に接続され上記開口部１２Ａ，１２Ｂの周囲長λに略相当する周波数にて信号の送信及び受信を行う送信部１５Ａ，１５Ｂ及び受信部１６Ａ，１６Ｂが設けられたそれぞれシリコン基板からなる２枚の集積回路基板１７Ａ，１７Ｂを積層してなる。上記各集積回路基板１７Ａ，１７Ｂの各開口部１２Ａ，１２Ｂは、各グランドプレーン１１Ａ，１１Ｂと垂直な方向において互いに重なる位置に設けられている。
このような構成の３次元集積化装置１０では、上記マイクロストリップライン１３Ａ，１３Ｂの開放端部が位置された各開口部１２Ａ，１２Ｂが所謂スロットアンテナとして機能し、上記送信部１５Ａ，１５Ｂ及び受信部１６Ａ，１６Ｂにより、上記各開口部１２Ａ，１２Ｂの周囲長λに略相当する周波数にて、上記各開口部１２Ａ，１２Ｂを介して各集積回路基板間１７Ａ，１７Ｂで信号を非接触で伝送することができる。
すなわち、上記３次元集積化装置１０において、上記マイクロストリップライン１３Ａ，１３Ｂと、その開放端部が位置された各開口部１２Ａ，１２Ｂは、上記開口部１２Ａ，１２Ｂの周囲長λに略相当する周波数にて信号の送信及び受信を行う通信用素子として機能する。
この通信用素子は、グランドプレーン１１Ａ，１１Ｂの開口部１２Ａ，１２Ｂの周囲長λ（媒質の比誘電率、比透磁率がそれぞれε、μの時λｅ＝λ／√ε・μ）で共振する性質を持ち、特にマイクロ波（概略＞５ＧＨｚ）波帯以上で有効な通信素子となる。
開口部１２Ａ，１２Ｂの形状は、細長いスリット状でも、長方形でも、不定形でも何でも良いが、構成される誘電材料の実効比誘電率、比透磁率を、それぞれ４、１とし、正方形を仮定すると正方形の１辺の長さは伝送周波数１０ＧＨｚのとき約３．７５ｍｍ、３０ＧＨｚのとき１．２５ｍｍ、６０ＧＨｚの時０．６２５ｍｍとなりＬＳＩ上に複数個の通信用素子を並べることができる。
ＬＳＩ上に複数個の通信用素子を並べることにより、例えば、図２に示すように、無線共有バス構成を備える３次元集積化装置２０とすることができる。
図２に示す３次元集積化装置２０は、それぞれ１つグランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄを有し、当該グランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ上の所望の場所に３つの開口部２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３が設けられ、この開口部２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３には上記グランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄと対をなして形成されたそれぞれ２本のマイクロストリップライン２３Ａ１Ａ，２３Ａ１Ｂ〜２３Ａ３Ａ，２３Ａ３Ｂ，２３Ｂ１Ａ，２３Ｂ １Ｂ 〜２３Ｂ３Ａ，２３Ｂ３Ｂ，２３Ｃ１Ａ，２３Ｃ １Ｂ 〜２３Ｃ３Ａ，２３Ｃ３Ｂ，２３Ｄ１Ａ，２３Ｄ１Ｂ〜２３Ｄ３Ａ，２３Ｄ３Ｂの各開放端部が位置され、上記各マイクロストリップライン２３Ａ１Ａ，〜２３Ａ３Ａ，２３Ｂ１Ａ〜２３Ｂ３Ａ，２３Ｃ１Ａ〜２３Ｃ３Ａ，２３Ｄ１Ａ〜２３Ｄ３Ａに接続され上記開口部２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３の周囲長λに略相当する周波数にて信号の送信を行う各送信部２５Ａ１Ａ，〜２５Ａ３Ａ，２５Ｂ１Ａ〜２５Ｂ３Ａ，２５Ｃ１Ａ〜２５Ｃ３Ａ，２５Ｄ１Ａ〜２５Ｄ３Ａ及び上記各マイクロストリップライン２３Ａ１Ｂ，〜２３Ａ３Ｂ，２３Ｂ１Ｂ〜２３Ｂ３Ｂ，２３Ｃ１Ｂ〜２３Ｃ３Ｂ，２３Ｄ１Ｂ〜２３Ｄ３Ｂに接続され上記開口部２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３の周囲長λに略相当する周波数にて信号の受信を行う各受信部２６Ａ１Ａ，〜２６Ａ３Ａ，２６Ｂ１Ａ〜２６Ｂ３Ａ，２６Ｃ１Ａ〜２６Ｃ３Ａ，２６Ｄ１Ａ〜２６Ｄ３Ａが設けられた４枚の集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを積層してなる。上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄの各開口部２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３は、各グランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄと垂直な方向において互いに重なる位置に設けられている。
なお、上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄは、図示しない少なくとも１つ以上の電源ならびにグランド配線用の貫通ビアを有するシリコン基板からなり、上記貫通ビアに電気的に接続されたバンプ２８を介して積層されている。
この図２に示した構成の３次元集積化装置２０では、上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄは互いに上下に重なっている３組の２２Ａ１〜２２Ｄ１，２２Ａ２〜２２Ｄ２，２２Ａ３〜２２Ｄ３、それぞれ個別に信号の授受が可能な通信チャンネルＡ、Ｂ、Ｃとして機能する構成となっている。例えば集積回路基板２７Ａの送信部２５Ａ１Ａ，〜２５Ａ３ＡをＯＮとしたとき、各集積回路基板２７Ｂ，２７Ｃ，２７Ｄの受信部２６Ｂ１Ａ〜２６Ｂ３Ａ，２６Ｃ１Ａ〜２６Ｃ３Ａ，２６Ｄ１Ａ〜２６Ｄ３Ａの何れかをＯＮとすればＯＮとした集積回路基板が集積回路基板２７Ａの発する信号を受信することが可能である。又、集積回路基板２７Ａの送信部２５Ａ１Ａ，〜２５Ａ３ＡがＯＮの時、各集積回路基板２７Ｂ，２７Ｃ，２７Ｄのすべての受信部２６Ｂ１Ａ〜２６Ｂ３Ａ，２６Ｃ１Ａ〜２６Ｃ３Ａ，２６Ｄ１Ａ〜２６Ｄ３ＡをＯＮとすることも可能であり、この時、集積回路基板２７Ｂ，２７Ｃ，２７Ｄは同時受信が可能となって従来型のＢＵＳ動作を行うことも可能である。
又、この３次元集積化装置２０では、３組の通信チャンネルＡ、Ｂ、Ｃがあり、これらの通信チャンネルＡ、Ｂ、Ｃはそれぞれ独立して信号の授受を行うことが可能である。
ここで、この３次元集積化装置２０は、１つグランドプレーン３１を有し、当該グランドプレーン３１上の所望の場所に３つの開口部３２Ａ１〜３２Ａ３が設けられ、この開口部３２Ａ１〜３２Ａ ３ には上記グランドプレーン３１と対をなして形成されたそれぞれ２本のマイクロストリップライン３３Ａ１Ａ，３３Ａ１Ｂの各開放端部が位置され、上記マイクロストリップライン３３Ａ１Ａに接続され上記開口部３２Ａ１〜３２Ａ３の周囲長λに略相当する周波数にて信号の送信を行う各送信部３５Ａ１Ａ，〜３５Ａ３Ａ及び上記各マイクロストリップライン３３Ａ１Ｂに接続され上記開口部３２Ａ１〜３２Ａ３の周囲長λに略相当する周波数にて信号の受信を行う各受信部３６Ａ１Ａ，〜３６Ａ ３Ａ が設けられた回路基板３０上に実装することにより、回路基板３０と上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄとの間で３組の通信チャンネルＡ、Ｂ、Ｃにより信号の授受を行うようにすることもできる。
なお、この図２に示した３次元集積化装置２０では、一つの開口部に２つのマイクロストリップラインを配し、それぞれ送信部と受信部に接続したが、図１に示した３次元集積化装置１０と同様に、ＬＳＩ内に作成したスイッチにより、一本のマイクロストリップラインを共有するようにしても良い。
また、上述の図２に示した３次元集積化装置２０では、上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ上に設けられている他の回路は、各グランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄによって電界的に遮断され、層間のクロストークを極力押さえることができる。
しかしながら、図２の構成においては、各グランドプレーン２１Ａ，２１Ｂ，２１Ｃ，２１Ｄにより、ニアフィールド電界は遮断できるもののニアフィールドの磁界は遮断できない。
そこで、積層された上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを構成しているシリコン基板２７を用いて、図３の（Ａ），（Ｂ）に示すように、ＰＢＧ（Ｐｈｏｔｏｎｉｃ Ｂａｎｄ Ｇａｐ）（もしくはＥＢＧ；Ｅｌｃｔｒｏｎｉｃ Ｂａｎｄ Ｇａｐ）構造を作成することにより、磁界をも遮断することができる。
元来、導電性シリコン基板は、高周波領域で電磁波を吸収する性質を持っているが、幸いトランジスタを形成する過程で、拡散やイオン注入を用いてＰ＋層、Ｎ＋層を作成することが可能である。
この時、ベースとなる基板は、高抵抗基板であることが望ましいが、この基板の裏面に通信波長と同等の周期構造をＰ＋層、もしくはＮ＋層を用いて、図３の如く作成することによりＥＢＧの形成が可能となり、特に積層化された集積回路基板の通信用素子の部分の構造を取り去ることで、局部的な結合のみを強め、不要部分への磁界の染み出しを抑制することができる。
ここで、図３の（Ａ），（Ｂ）に示すようなＰＢＧ構造を作成するには、まず、シリコン基板２７の所望の表面に、例えば拡散プロセスや、イオン注入プロセスを用いて図示の如く、導電層２９Ａの周期構造を作成する。
次に、シリコン基板２７にＲＩＥ法（異方性エッチング）などで、貫通ビア２９Ｂを形成、その後、適宜ビア内をＣＶＤ法などにより、絶縁膜コート処理を行い、更にめっき法などによりビア内を導電性とする。
この時、シリコン基板２７は、高抵抗基板である事が望ましく、又、導電性の貫通ビア２９Ｂは集積回路基板表面の電源、もしくは、グランドに接続する。
このように導電性の貫通ビア２９Ｂを設けた導電層２９Ａの周期構造２９を持ったシリコン基板２７は磁界を遮断する性質を持つことができる。
なお、図３の例では、拡散や、イオン注入などによってＰ＋層、Ｎ＋層などを作成する例を示したが、もちろん、裏面にＡｕ、Ｃｕ、Ａｌなどの金属を成膜して周期構造を作成しても良い。
ここで、上述の図２に示した構成の３次元集積化装置２０では、上記各集積回路基板２７Ａ，２７Ｂ，２７Ｃ，２７Ｄは互いに上下に重なっている３組の２２Ａ１〜２２Ｄ１，２２Ａ２〜２２Ｄ２，２２Ａ３〜２２Ｄ３、それぞれ個別に信号の授受が可能な通信チャンネルＡ、Ｂ、Ｃとして機能する構成について説明したが、本発明は、例えば、図４に示すように、リングバス構成を備える３次元集積化装置４０に適用することもできる。
この図４に示す３次元集積化装置４０は、４枚の集積回路基板４７Ａ，４７Ｂ，４７Ｃ，４７Ｄのうち、２つの集積回路基板上の開口部を共有し、集積回路基板間の信号の授受を行うリングバス構成としたものである。
すなわち、この３次元集積化装置４０は、それぞれ１つグランドプレーン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄを有し、当該グランドプレーン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ上の所望の場所に２〜４個の開口部４２Ａ１，４２Ａ２，４２Ｂ１〜４２Ｂ４，４２Ｃ１〜４２Ｃ４，４２Ｄ１，４２Ｄ２が設けられ、この開口部４２Ａ１，４２Ａ２，４２Ｂ１〜４２Ｂ４，４２Ｃ１〜４２Ｃ４，４２Ｄ１，４２Ｄ２には上記グランドプレーン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄと対をなして形成されたそれぞれマイクロストリップライン４３Ａ１，４３Ａ２，４３Ｂ１〜４３Ｂ４，４３Ｃ１〜４３Ｃ４，４３Ｄ１，４３Ｄ２の各開放端部が位置され、上記各マイクロストリップライン４３Ａ１，４３Ｂ２，４３Ｂ３，４３Ｃ１，４３Ｃ４，４３Ｄ２に接続され上記開口部４２Ａ１，４２Ｂ２，４２Ｂ３，４２Ｃ１，４２Ｃ４，４２Ｄ２の周囲長λに略相当する周波数にて信号の送信を行う各送信部４５Ａ，４５Ｂ２，４５Ｂ１，４５Ｃ１，４５Ｃ２，４５Ｄ及び上記各マイクロストリップライン４３Ａ２，４３Ｂ１，４３Ｂ４，４３Ｃ２，４３Ｃ３，４３Ｄ１に接続され上記開口部４２Ａ２，４２Ｂ１，４２Ｂ４，４２Ｃ２，４２Ｃ３，４２Ｄ１の周囲長λに略相当する周波数にて信号の受信を行う各受信部４６Ａ，４６Ｂ１，４６Ｂ２，４６Ｃ２，４６Ｃ１，４６Ｄが設けられた４枚の集積回路基板４７Ａ，４７Ｂ，４７Ｃ，４７Ｄを積層してなる。上記集積回路基板４７Ａの各開口部４２Ａ１，４２Ａ２は上記集積回路基板４７Ｂの各開口部４２Ｂ１，４２Ｂ２と、上記集積回路基板４７Ｂの各開口部４２Ｂ３，４２Ｂ４は上記集積回路基板４７Ｃの各開口部４２Ｃ３，４２Ｃ４と、上記集積回路基板４７Ｃの各開口部４２Ｃ１，４２Ｃ２は上記集積回路基板４７Ｄの各開口部４２Ｄ１，４２Ｄ２と、それぞれ、各グランドプレーン４１Ａ，４１Ｂ，４１Ｃ，４１Ｄと垂直な方向において互いに重なる位置に設けられている。
このような構成の３次元集積化装置４０では、基本的に送信スロット、受信スロットを区別し、集積回路基板４７Ｃと集積回路基板４７ＤがスロットＡで集積回路基板４７Ｄから集積回路基板４７Ｃへの信号伝送を行い、スロットＢで集積回路基板４７Ｃから集積回路基板４７Ｄへの信号伝送を行う。
この構成を図示の如く上下に繰り返すことで、リングバス構成をもった３次元集積化装置が実現される。
さらに、このリングバス構成をもった３次元集積化装置４０においても、図５に示すように、集積回路基板４７Ａ，４７Ｂ，４７Ｃ，４７Ｄを構成するシリコン基板に上述の図３の（Ａ），（Ｂ）に示したＰＢＧ構造と同様に導電性の貫通ビア２９Ｂを設けた導電層２９Ａの周期構造２９を作成することにより、ニアフィールドの磁界を遮断することができる。集積回路基板４７Ａ，４７Ｂ，４７Ｃ，４７Ｄの開口部４２Ａ１，４２Ａ２，４２Ｂ１〜４２Ｂ４，４２Ｃ１〜４２Ｃ４，４２Ｄ１，４２Ｄ２に対応する部分のＰＢＧ構造は欠落させておくことにより、良好な信号伝送が実現でき、又、ＰＢＧ構造によって、磁界の離散が抑制される為、チャネル間や、集積回路基板上の配線との干渉が抑えられる他、この集積化装置が搭載されるボード上の配線や、他の集積回路基板との干渉も抑制することができる。
本発明を適用した３次元集積化装置の構成例を模式的示す斜視図である。 本発明を適用した３次元集積化装置の他の構成例を模式的示す斜視図である。 シリコン基板上に作成されたＰＢＧ構造を模式的示す図である。 本発明を適用した３次元集積化装置のさらに他の構成例を模式的示す断面図である。 本発明を適用したＰＢＧ構造をもつ３次元集積化装置のさらに他の構成例を模式的示す断面図である。
符号の説明
１０，２０，４０ ３次元集積化装置、１１Ａ，１１Ｂ，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ グランドプレーン、１２Ａ，１２Ｂ，２２Ａ１〜２２Ａ３，２２Ｂ１〜２２Ｂ３，２２Ｃ１〜２２Ｃ３，２２Ｄ１〜２２Ｄ３，４２Ａ１，４２Ａ２，４２Ｂ１〜４２Ｂ４，４２Ｃ１〜４２Ｃ４，４２Ｄ１，４２Ｄ２ 開口部、１３Ａ，１３Ｂ，２３Ａ１Ａ，２３Ａ１Ｂ〜２３Ａ３Ａ，２３Ａ３Ｂ，２３Ｂ１Ａ，２３Ｂ３Ｂ〜２３Ｂ３Ａ，２３Ｂ３Ｂ，２３Ｃ１Ａ，２３Ｃ３Ｂ〜２３Ｃ３Ａ，２３Ｃ３Ｂ，２３Ｄ１Ａ，２３Ｄ１Ｂ〜２３Ｄ３Ａ，２３Ｄ３Ｂ，４３Ａ１，４３Ａ２，４３Ｂ１〜４３Ｂ４，４３Ｃ１〜４３Ｃ４，４３Ｄ１，４３Ｄ２ マイクロストリップライン、１４Ａ，１４Ｂ スイッチ、１５Ａ，１５Ｂ，２５Ａ１Ａ，〜２５Ａ３Ａ，２５Ｂ１Ａ〜２５Ｂ３Ａ，２５Ｃ１Ａ〜２５Ｃ３Ａ，２５Ｄ１Ａ〜２４Ｄ３Ａ，４５Ａ，４５Ｂ１，４５Ｂ２，４５Ｃ１，４５Ｃ２，４５Ｄ 送信部、１６Ａ，１６Ｂ，２６Ａ１Ａ，〜２６Ａ３Ａ，２６Ｂ１Ａ〜２６Ｂ３Ａ，２６Ｃ１Ａ〜２６Ｃ３Ａ，２６Ｄ１Ａ〜２６Ｄ３Ａ，４６Ａ，４６Ｂ１，４６Ｂ２，４６Ｃ１，４６Ｃ２，４６Ｄ 受信部、１７Ａ，１７Ｂ，２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ，４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ 集積回路基板、２７ シリコン基板、２８ バンプ、２９ 周期構造、２９Ａ 導電層、２９Ｂ 貫通ビア

Claims (3)

  1. それぞれ１つ以上のグランドプレーンを有し、当該グランドプレーン上の所望の場所に１つ以上の開口部が設けられ、この開口部には上記グランドプレーンと対をなして形成されたマイクロストリップラインの端部が位置され、上記マイクロストリップラインに接続され上記開口部の周囲長λに略相当する周波数にて信号の送信及び／又は受信を行う送信部及び又は受信部が設けられた少なくとも２枚の集積回路基板を積層してなり、
    各集積回路基板の各開口部は各グランドプレーンと垂直な方向において他の集積回路基板の開口部の少なくとも１つと重なっており、
    上記各開口部には、それぞれ送信部が接続されたマイクロストリップラインと受信部が接続されたマイクロストリップラインの各一端が形成されており、上記各集積回路基板の１つが信号の送信側として機能するとき他の集積回路基板が受信側として機能し、上記各開口部の周囲長λ（媒質の比誘電率、比透磁率がそれぞれε、μの時λｅ＝λ／√ε・μ）で共振する性質を持ち、上記各開口部の周囲長λに略相当するマイクロ波帯以上の周波数にて、上記各開口部を介して各集積回路基板間で信号を非接触で伝送する３次元集積化装置。
  2. 上記各集積回路基板のうちの少なくとも１つの集積回路基板には、通信波長と同等の周期構造を有するパターンが形成され、上記周期構造は、シリコン基板の底部に形成され、その導電部のパターンが上記シリコン基板自体のキャリア濃度変化によって作製されていることを特徴とする請求項１記載の３次元集積化装置。
  3. 上記各集積回路基板は、少なくとも１つ以上の電源ならびにグランド配線用の貫通ビアを有するシリコン基板からなり、上記貫通ビアに電気的に接続されたバンプを介して積層されていることを特徴とする請求項１記載の３次元集積化装置。
JP2006069545A 2006-03-14 2006-03-14 ３次元集積化装置 Expired - Fee Related JP4325630B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006069545A JP4325630B2 (ja) 2006-03-14 2006-03-14 ３次元集積化装置
US11/715,161 US8089107B2 (en) 2006-03-14 2007-03-07 Three-dimensional integrated device
KR1020070024246A KR101350653B1 (ko) 2006-03-14 2007-03-13 3차원 집적 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069545A JP4325630B2 (ja) 2006-03-14 2006-03-14 ３次元集積化装置

Publications (2)

Publication Number Publication Date
JP2007251394A JP2007251394A (ja) 2007-09-27
JP4325630B2 true JP4325630B2 (ja) 2009-09-02

Family

ID=38516883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069545A Expired - Fee Related JP4325630B2 (ja) 2006-03-14 2006-03-14 ３次元集積化装置

Country Status (3)

Country Link
US (1) US8089107B2 (ja)
JP (1) JP4325630B2 (ja)
KR (1) KR101350653B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
US8348967B2 (en) * 2007-07-27 2013-01-08 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments
CA2701962C (en) * 2007-10-05 2016-05-31 Ethicon Endo-Surgery, Inc. Ergonomic surgical instruments
US8168891B1 (en) * 2007-10-26 2012-05-01 Force10 Networks, Inc. Differential trace profile for printed circuit boards
US10010339B2 (en) * 2007-11-30 2018-07-03 Ethicon Llc Ultrasonic surgical blades
US8415777B2 (en) * 2008-02-29 2013-04-09 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
JP5050986B2 (ja) * 2008-04-30 2012-10-17 ソニー株式会社 通信システム
JP4643691B2 (ja) * 2008-07-31 2011-03-02 株式会社日立製作所 半導体集積回路装置
US9089360B2 (en) * 2008-08-06 2015-07-28 Ethicon Endo-Surgery, Inc. Devices and techniques for cutting and coagulating tissue
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
JP5526659B2 (ja) * 2008-09-25 2014-06-18 ソニー株式会社 ミリ波誘電体内伝送装置
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
US8344596B2 (en) 2009-06-24 2013-01-01 Ethicon Endo-Surgery, Inc. Transducer arrangements for ultrasonic surgical instruments
US8663220B2 (en) * 2009-07-15 2014-03-04 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
JPWO2011058688A1 (ja) * 2009-11-10 2013-03-28 日本電気株式会社 半導体装置及びノイズ抑制方法
KR101686582B1 (ko) * 2009-12-22 2016-12-15 삼성전자주식회사 유도결합 통신수단을 구비한 전자소자
US8469981B2 (en) * 2010-02-11 2013-06-25 Ethicon Endo-Surgery, Inc. Rotatable cutting implement arrangements for ultrasonic surgical instruments
US8531064B2 (en) * 2010-02-11 2013-09-10 Ethicon Endo-Surgery, Inc. Ultrasonically powered surgical instruments with rotating cutting implement
WO2012051340A1 (en) * 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
KR101152823B1 (ko) 2010-12-30 2012-06-12 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP5644521B2 (ja) * 2011-01-14 2014-12-24 ソニー株式会社 信号伝送装置、及び、電子機器
US9679828B2 (en) 2012-01-31 2017-06-13 Amit Verma System-on-chip electronic device with aperture fed nanofilm antenna
EP2939307B1 (en) * 2012-12-27 2018-10-03 Korea Advanced Institute Of Science And Technology Low power, high speed multi-channel chip-to-chip interface using dielectric waveguide
US20180212306A1 (en) * 2015-09-25 2018-07-26 Intel Corporation Antennas for platform level wireless interconnects
JP7160012B2 (ja) * 2019-10-03 2022-10-25 株式会社デンソー 電子制御装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459845A (en) 1987-08-31 1989-03-07 Toshiba Corp Semiconductor device
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
US5786979A (en) 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
FR2743199B1 (fr) 1996-01-03 1998-02-27 Europ Agence Spatiale Antenne reseau plane hyperfrequence receptrice et/ou emettrice, et son application a la reception de satellites de television geostationnaires
KR100207600B1 (ko) * 1997-03-31 1999-07-15 윤종용 공진기 부착형 마이크로스트립 다이폴 안테나 어레이
JP3462062B2 (ja) 1997-12-22 2003-11-05 京セラ株式会社 高周波用伝送線路の接続構造および配線基板
JP3965762B2 (ja) 1998-03-13 2007-08-29 日立化成工業株式会社 トリプレート線路層間接続器
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6717229B2 (en) * 2000-01-19 2004-04-06 Fabtech, Inc. Distributed reverse surge guard
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2001352206A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 高周波回路装置
JP2002198742A (ja) 2000-12-25 2002-07-12 New Japan Radio Co Ltd 逓倍器
US6882239B2 (en) * 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US6627992B2 (en) * 2001-05-21 2003-09-30 Xytrans, Inc. Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set
US6888420B2 (en) * 2002-11-14 2005-05-03 Hrl Laboratories, Llc RF MEMS switch matrix
US7352056B2 (en) * 2004-10-13 2008-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with microstrip antennan

Also Published As

Publication number Publication date
JP2007251394A (ja) 2007-09-27
KR20070093838A (ko) 2007-09-19
US20070215913A1 (en) 2007-09-20
KR101350653B1 (ko) 2014-01-10
US8089107B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
JP4325630B2 (ja) ３次元集積化装置
US9514879B2 (en) Signal transmission through LC resonant circuits
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
CN106206539B (zh) 互连布线配置
US8994470B2 (en) Circuit substrate having noise suppression structure
JP5512885B2 (ja) プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス
KR100981143B1 (ko) 집적회로 안테나 구조체
KR101587331B1 (ko) 패키지 구조물 및 패키지 구조물을 형성하는 방법
KR100838246B1 (ko) 전자기 밴드갭 구조물이 구비된 인쇄회로기판
JP2007036722A (ja) 半導体装置
KR20080063212A (ko) 집적회로 ｍｅｍｓ 안테나 구조체
JP6658704B2 (ja) アンテナモジュール
US20230420396A1 (en) Device-to-device communication system, packages, and package system
US20180212306A1 (en) Antennas for platform level wireless interconnects
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
Pano et al. TSV antennas for multi-band wireless communication
EP2860757B1 (en) Integrated circuit
TWI602266B (zh) 嵌入式封裝體、此嵌入式封裝體之製造方法、包含此嵌入式封裝體的電子系統、及包含此嵌入式封裝體的記憶卡
WO2012176933A1 (ja) ノイズ抑制装置及びそれを搭載した多層プリント基板
US11357099B2 (en) RF package module and electronic device comprising RF package module
CN112310627A (zh) 天线设备
CN108966480B (zh) 高频系统、通信链路
EP4362219A1 (en) Antenna structure and antenna structure manufacturing method
Baniya Switched-beam 60 GHz endfire circular patch planar array with integrated 2-D Butler matrix for chip-to-chip space-surface wave communications
JP2007067590A (ja) 差動並走線路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090601

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees