JP4248266B2 - 配線パターンおよびその製造方法並びに薄膜磁気ヘッドおよびその製造方法 - Google Patents
配線パターンおよびその製造方法並びに薄膜磁気ヘッドおよびその製造方法 Download PDFInfo
- Publication number
- JP4248266B2 JP4248266B2 JP2003027561A JP2003027561A JP4248266B2 JP 4248266 B2 JP4248266 B2 JP 4248266B2 JP 2003027561 A JP2003027561 A JP 2003027561A JP 2003027561 A JP2003027561 A JP 2003027561A JP 4248266 B2 JP4248266 B2 JP 4248266B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive strip
- conductive
- coil
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 256
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000010408 film Substances 0.000 claims description 457
- 238000004804 winding Methods 0.000 claims description 128
- 239000000696 magnetic material Substances 0.000 claims description 94
- 239000010410 layer Substances 0.000 claims description 78
- 238000009713 electroplating Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 33
- 238000004544 sputter deposition Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 31
- 230000001939 inductive effect Effects 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 16
- 238000000992 sputter etching Methods 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 6
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000866 electrolytic etching Methods 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 35
- 230000004907 flux Effects 0.000 description 34
- 229910002546 FeCo Inorganic materials 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000007747 plating Methods 0.000 description 22
- 229910017888 Cu—P Inorganic materials 0.000 description 20
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 12
- 238000010884 ion-beam technique Methods 0.000 description 12
- 239000002131 composite material Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 9
- 238000003801 milling Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000002585 base Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910000889 permalloy Inorganic materials 0.000 description 6
- 238000004904 shortening Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- -1 CoNiFe Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910019233 CoFeNi Inorganic materials 0.000 description 1
- 241000252233 Cyprinus carpio Species 0.000 description 1
- 229910015140 FeN Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/17—Construction or disposition of windings
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
- G11B5/3133—Disposition of layers including layers not usually being a part of the electromagnetic transducer structure and providing additional features, e.g. for improving heat radiation, reduction of power dissipation, adaptations for measurement or indication of gap depth or other properties of the structure
- G11B5/3136—Disposition of layers including layers not usually being a part of the electromagnetic transducer structure and providing additional features, e.g. for improving heat radiation, reduction of power dissipation, adaptations for measurement or indication of gap depth or other properties of the structure for reducing the pole-tip-protrusion at the head transducing surface, e.g. caused by thermal expansion of dissimilar materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49034—Treating to affect magnetic properties
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
- Y10T29/49043—Depositing magnetic layer or coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
- Y10T29/49043—Depositing magnetic layer or coating
- Y10T29/49044—Plural magnetic deposition layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
- Y10T29/49043—Depositing magnetic layer or coating
- Y10T29/49046—Depositing magnetic layer or coating with etching or machining of magnetic material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49048—Machining magnetic material [e.g., grinding, etching, polishing]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49048—Machining magnetic material [e.g., grinding, etching, polishing]
- Y10T29/49052—Machining magnetic material [e.g., grinding, etching, polishing] by etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/4906—Providing winding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/4906—Providing winding
- Y10T29/49062—Multilayered winding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/4906—Providing winding
- Y10T29/49064—Providing winding by coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Magnetic Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に配線パターンおよびその製造方法に関するものであり、特に配線パターンにより構成された薄膜コイルを具える薄膜磁気ヘッドおよびその製造方法に関するものである。さらに、書き込み用の誘導型薄膜磁気ヘッド素子と、読み出し用の磁気抵抗効果型薄膜磁気ヘッド素子とを積層した複合型薄膜磁気ヘッドおよびその製造方法に関するものであり、特に、磁気抵抗型薄膜磁気ヘッド素子としてＧＭＲ素子を用い、誘導型薄膜磁気ヘッド素子の薄膜コイルのコイル巻回体ピッチを狭くしてヨーク長をきわめて短くして優れたオーバーライト特性やNLTS を有すると共に高い飽和磁束密度の磁性材料より成る微細なトラックポールによって記録トラック巾を狭くし、したがって磁気記録媒体の面記録密度を向上することができる複合型薄膜磁気ヘッドおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年ハードディスク装置の面記録密度の向上に伴って薄膜磁気ヘッドの性能の向上も求められている。特に最近のＧＭＲ（Giant Magneto-Resistive ）素子を用いた磁気抵抗型薄膜磁気ヘッド素子においては、面記録密度は１００ギガビット／インチ２ にも達する勢いである。上述したように、複合型薄膜磁気ヘッドにおいては、磁気記録媒体への情報の書き込みを目的とする誘導型薄膜磁気ヘッド素子と、磁気記録媒体からの情報の読み出しを目的とする磁気抵抗効果を利用した磁気抵抗型薄膜磁気ヘッド素子とを積層した構成となっている。この内、磁気抵抗型薄膜磁気ヘッド素子としては、外部磁界が与えられたときに通常のＭＲ素子に比べて５〜１５倍の大きな磁気抵抗変化を示すＧＭＲ素子が用いられている。このようなＧＭＲ素子の性能をさらに向上させるために、磁気抵抗膜について種々の工夫が提案されている。
【０００３】
一般に、ＭＲ膜は磁気抵抗効果を示す磁性体を膜にしたもので、単層構造となっている。これに対して多くのＧＭＲ膜は、複数の膜を組み合わせた多層構造となっている。ＧＭＲ膜において抵抗変化が発生するメカニズムについては幾つかの種類があり、メカニズムによってＧＭＲ膜の層構造が異なっている。例えば、超格子ＧＭＲ膜やグランユラＧＭＲ膜は、比較的構造が簡単で、弱い磁界で大きな抵抗変化が得られる特長がある。また、量産に適したものとしてスピンバルブＧＭＲ膜が知られている。さらに、再生ヘッド素子としての特性は、上述した材料の選択の他にパターン巾で決定されている。このパターン巾はＭＲハイトやトラック巾であるが、トラック巾はフォトリソグラフィ・プロセスで決定され、ＭＲハイトはエアー・ベアリング・サーフェイス（ＡＢＳ）を形成する際の研磨量によって決定される。
【０００４】
一方、再生用ヘッド素子の性能の向上に伴って記録用ヘッド素子の性能向上も求められている。面記録密度を高くするには、トラック密度を高くする必要があるが、そのためには記録用ヘッド素子の磁極部分について半導体加工技術を利用して微細加工を施してトラック巾をサブミクロンオーダ，特に０．２μｍ以下と狭くする必要がある。しかしながら、半導体微細加工技術を利用してトラック巾を狭くしてゆくと、磁極部分が微細化されて十分な量の磁束が得られなくなるという問題がある。このように、再生ヘッド素子としてはＭＲ膜をＧＭＲ膜に変更し、さらに磁気抵抗感度の高い材料を選択することで、比較的容易に所望の高い面記録密度に対応することができる。
【０００５】
一方、１００ギガビット／インチ２ に程度のきわめて高い面記録密度を実現するには、記録媒体である磁気ディスクに保持力の大きな材料を使用する必要がある。その理由は、保持力の大きな材料を使用しないと、記録密度が高くなるのに伴って、熱ゆらぎ現象によって書きこまれたデータが消失してしまうためである。このように高い保持力を有する材料を使用する場合には、書き込みには大きな磁束が必要とされるので、誘導型薄膜磁気ヘッド素子としても大きな磁束を発生できるものが要求されることになる。誘導型薄膜磁気ヘッド素子が発生する磁束を増大させる一般的な方法は、飽和磁束密度の大きな磁性材料（Hi-Bs 材料で飽和磁束密度が1.8 T （テスラ）以上）でトラックポールを形成することである。従来、飽和磁束密度の大きな磁性材料としては、飽和磁束密度が1.0T のNiFe(80:20) や1.5T のNiFe(45:55) が一般的であり、最近では1.8 T から2.0T のCoNiFe などがあるが、微細化されたトラックポールとして安定した状態で使用するには、1.8T 程度の飽和磁束密度を有する磁性材料を使用するのが一般である。しかし、上述したようにトラックポールの幅をサブミクロンオーダと狭くした場合には、このような磁性材料では書き込みに必要な大きな磁束を安定して得ることができず、さらに飽和磁束密度の高い磁性材料を使用することが望まれている。従来、トラックポールを高飽和磁束密度の磁性材料で形成する場合には一般的にメッキ法が採用されているが、幅の狭いトラックポールを安定に形成するには、スパッタ法を採用するのが有利である。そのような観点から、飽和磁束密度が2.0T のFeN や2.4T のFeCo のスパッタ膜でトラックポールを形成するのが有力である。
【０００６】
図１〜９に、従来の標準的な複合型薄膜磁気ヘッドの一例としてＧＭＲ素子を有するものの順次の製造工程を示す断面図である。これらの図面において、Ａはエアベアリング面に垂直な平面で切って示す断面図であり、Ｂはエアーベアリング面に平行な平面で切って示す断面図である。なおこの例は、磁気抵抗効果型の読取用の薄膜磁気ヘッドの上に誘導型の書込用薄膜磁気ヘッドを積層した複合型薄膜磁気ヘッドである。
【０００７】
図１Ａ，１Ｂに示すように、AlTiC より成る基板１の上に、例えばアルミナより成る絶縁膜２を約２〜３μｍの膜厚に堆積し、さらにその上に再生用のＧＭＲヘッド素子に対する磁気シールドを行うための磁性材料より成る下部シールド膜３を形成する。次に、この下部シールド膜３の上に３０〜３５ｎｍの膜厚のアルミナより成る下部シールドギャップ膜４をスパッタリングにより形成した後、所定の層構造を有するＧＭＲ膜５を形成し、さらにこのＧＭＲ膜に対する引出し電極６を、リフトオフによって形成する。その後、アルミナのスパッタリングにより上部シールドギャップ膜７を３０〜３５ｎｍの膜厚に形成し、その上にＧＭＲ素子の上部磁気シールド膜として作用する磁性材料膜８を、約３μｍの膜厚に形成する。
【０００８】
次に、再生用のＧＭＲヘッド素子と記録用の誘導型薄膜磁気ヘッド素子を磁気的に分離して再生用ＧＭＲヘッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜９を約０．３μｍの膜厚に形成した後、記録用ヘッド素子の下部ポール１０を１．５〜２．０μｍの膜厚に形成する。この下部ポール１０は、CoNiFe のメッキ法で形成されている。なお、図面では各部の膜厚の比率は実際のものとは必ずしも一致しておらず、例えば分離膜９の膜厚は薄く描いてある。
【０００９】
次に、図２Ａ，２Ｂに示すように、下部ポール１０の上に非磁性材料より成るライトギャップ膜１１を、例えば１００ｎｍの膜厚に形成し、さらにその上に高飽和磁束密度の磁性材料であるパーマロイより成る上部トラックポール１２を所定のパターンにしたがって形成する。これと同時に下部ポール１０と、後に形成される上部ポールとを磁気的に連結してバックギャップを形成するための連結部１３を形成する。これら上部ポール１２および連結部１３は、メッキによりおよそ３〜４μｍの膜厚に形成する。
【００１０】
その後、実効書込みトラック巾の広がりを防止するために、すなわちデータの書込み時に下部ポール１０において磁束が広がるのを防止するために、上部トラックポール１２の周囲のライトギャップ膜１１およびその下側の下部ポール１０をイオンミリングによってエッチングしていわゆるトリム構造を形成する。その後、全体の上に厚さ３μｍ程度のアルミナ絶縁膜１４を形成し、化学機械研磨（ＣＭＰ）により表面を平坦とした状態を図３Ａ，３Ｂに示す。
【００１１】
次に、図４Ａ，４Ｂに示すように、平坦とした表面に、Cu より成る薄膜コイルを電解メッキにより形成するために、Cu より成る１００ｎｍ程度の薄いシード層１５をスパッタにより形成し、その上に所定の開口パターンを有するフォトレジスト膜を形成した後、第１層目の薄膜コイル１６を硫酸銅のメッキ液を用いる電解メッキにより所定のパターンにしたがって１．５μｍの膜厚に形成する。その後，フォトレジスト膜を除去した後、シード層１５をアルゴンイオンビームを用いるイオンミリングによって除去した様子を図５Ａ，５Ｂに示す。このようにシード層１５を除去し、コイル巻回体相互を分離して１つのコイル状の導体を形成する。このイオンビームミリングの際には、薄膜コイル１６のコイル巻回体の底部にあるシード層１５が薄膜コイルよりも外方に突出して残るのを抑止するために、イオンビームミリングは５〜１０°の角度を以て行なうようにしている。このように、イオンビームミリングを垂直に近い角度で行うと、イオンビームの衝撃によって飛散したシード層１５の材料が再付着するようになるので、順次のコイル巻回体の間隔は広くしなければならない。
【００１２】
さらに、図６Ａ，６Ｂに示すように、この第１層目の薄膜コイル１６を絶縁分離した状態で保持する絶縁膜１７をフォトレジストにより形成し、図７Ａ，７Ｂに示すように、Cu より成るシード層１８を形成し、電解メッキによって第２層目の薄膜コイル１９を所定のパターンにしたがって１．５μｍの膜厚に形成する。次に、シード層１８をイオンミリングよって除去した後、第２層目の薄膜コイル１９を絶縁分離して支持するフォトレジストより成る絶縁膜２０を形成し、上部トラックポール１２および連結部１３と連結するようにパーマロイより成る上部ポール２１を約３μｍの膜厚に形成し、全体をアルミナより成るオーバーコート膜２２で覆った様子を図８Ａ，８Ｂに示す。なお、第１層目および第２層目の薄膜コイル１６および１９の内周端同士を電気的に接続するための接続部２３は、第２層目の薄膜コイル１９を形成するときに同時形成する。最後に、ＧＭＲ膜５、ライトギャップ１１、上部トラックポール１２などが露出する端面を研磨してエアーベアリング面ＡＢＳを形成し、スライダを完成する。実際の薄膜磁気ヘッドの製造においては、上述した構造をウエファに多数形成した後、多数の薄膜磁気ヘッドが配列されたバーにウエファを分割し、このバーの側面を研磨してエアベアリング面ＡＢＳを得るようにしている。
【００１３】
図９は、上述したようにして形成した従来の複合型薄膜磁気ヘッドの構成を模式的に示す断面図および平面図である。下部ポール１０は広い面積を有しているが、上部トラックポール１２および上部ポール２１は下部ポールよりも狭い面積を有している。書込み用ヘッド素子の性能を決定する要因の一つにスロートハイトＴＨがある。このスロートハイトＴＨは、エアーベアリング面ＡＢＳから絶縁膜１４のエッジまでの磁極部分の距離であり、この距離をできるだけ短くすることが望まれている。また、再生用ヘッド素子の性能を決定する要因の一つにＭＲハイトＭＲＨがある。このＭＲハイト（ＭＲＨ）は、端面がエアーベアリング面ＡＢＳに露出するＭＲ膜５の、エアーベアリング面から測った距離であり、薄膜磁気ヘッドの製造工程においては、エアーベアリング面ＡＢＳを研磨して形成する際の研磨量を制御することによって所望のＭＲハイトＭＲＨを得るようにしている。
【００１４】
上述したスロートハイトＴＨおよびＭＲハイトＭＲＨと共に薄膜磁気ヘッドの性能を決定する要因としてエイペックスアングルθがある。このエイペックスアングルθは、薄膜コイル１６を絶縁分離する絶縁膜１７の側面の接線と上部ポール２８の上面との成す角度として規定されるものであり、薄膜磁気ヘッドの微細化を達成するためにはこのエイペックスアングルθをできるだけ大きくすることが要求されている。
【００１５】
【発明が解決すべき課題】
上述したような従来の複合型薄膜磁気ヘッドにおける問題点について以下に説明する。薄膜コイル１６、１９を絶縁膜１７、２０によって絶縁分離して保持するように形成した後、上部ポール２１を形成するが、この際絶縁膜１７、２０のエッジの立ち上がりに沿って上部ポール２１を所定のパターンにしたがって形成する必要がある。このために約７〜１０μｍの段差に上部ポール２１のパターンを規定するためのフォトレジストを３〜４μｍの膜厚で形成している。ここで、絶縁膜１６，１９のエッジ部分においては最低でも３μｍの膜厚のフォトレジストが必要であるとすると、このエッジの低部では８〜１０μｍの厚いフォトレジストが形成されることになる。記録ヘッドのトラック巾はトラックポール１２の巾によって主として規定されるので、上部ポール２１は上部ポールほど微細加工が必要ではないが、トラック巾をサブミクロンと微細化する場合、特に０．２μｍ程度とする場合には、上部ポール２１の磁極部分もサブミクロンオーダの微細化が要求されるようになる。
【００１６】
上述したように、上部ポール２１をメッキにより所定のパターンに形成する際には、１０μｍ以上の高低差のある上部トラックポール１２と絶縁膜１７，２０の表面にフォトレジストを均一の膜厚にコーティングし、このフォトレジストに対して露光を行って上部ポール２１の、サブミクロン巾の磁極部分を規定するパターンを形成する必要がある。すなわち、８〜１０μｍの膜厚を有するフォトレジストでサブミクロンオーダのパターンを形成する必要がある。上部ポール２１をメッキで形成するためには、シード層と呼ばれる薄いパーマロイ電極膜をスパッタリングにより予め形成しており、このパーマロイ膜によりフォトリソグラフィの露光時の光が反射される結果としてパターンの崩れが発生し、サブミクロンオーダの微細なパターンを正確に形成することは非常に困難であった。
【００１７】
上述したように、面記録密度を向上するためには磁極部分の微細化が必要であるが、これに伴って少なくとも微細化された磁極部分を飽和磁束密度の高い磁性材料で形成する必要がある。このような磁性材料としては、一般的にFeN, FeCo が知られているが、これらの磁性材料はスパッタリングによって所定のパターンを有する膜として形成することが困難である。スパッタリングによって形成した磁性膜をパターニングするにはイオンミリングが用いられているが、エッチングレートが低いと共にサブミクロンオーダのトラック巾を精度良く制御することはできない。
【００１８】
また、飽和磁束密度の高い磁性材料としてNiFe, CoNiFe, FeCo なども知られており、これらの磁性材料はメッキ法によって比較的簡単に所望のパターンに形成できる。例えば、NiFe では、その組成比率をFe リッチ（５０％以上）とすることで、１．５〜１．６テスラ（Ｔ）が得られ、比較的安定した組成コントロールも可能である。しかしながら、面記録密度が１インチ平方当たり８０〜１００Ｇｂとなるとトラック巾は０．２μｍ以下のものが要求され、それに伴って飽和磁束密度のさらに高い磁性材料の使用が要求されるようになってきた。そのためメッキ法によって磁性膜を形成する場合には、CoNiFe を用いることが有力視されているが、１．８〜２．０Ｔ程度の磁気性能しか得られない。１インチ当たり８０〜１００Ｇｂ程度の面記録密度を実現しようとすると、２Ｔ程度の高飽和磁束密度を有する他の磁性材料が望ましい。
【００１９】
誘導型薄膜磁気ヘッドの高周波数特性を決める要因の一つに磁路長がある。この磁路長は、スロートハイト零の位置からバックギャップまでの距離として定義されるが、この磁路長を短くすることによって高周波数特性を向上することができる。薄膜コイルの順次のコイル巻回体の間隔、すなわちコイルピッチを短くすることによって磁路長を短くすることができるが限界がある。そこで上述したように薄膜コイルを２層構造とすることが行われている。従来、２層構造の薄膜コイルを形成する際には、１層目の薄膜コイルを形成した後、フォトレジスト絶縁膜を約２μｍの厚さに形成している。この絶縁膜の外周面は丸みを帯びたものとなるので、２層目の薄膜コイルを形成する際に、この傾斜部にも電解メッキ用のシード層を形成すると、これを所定のパターンにイオンミリングでエッチングする際に傾斜部の影の部分は正確なエッチングが行われなくなり、コイル巻回体が短絡してしまう恐れがある。したがって、２層目の薄膜コイルは、絶縁膜の平坦部に形成する必要がある。
【００２０】
例えば、第１層目の薄膜コイルの膜厚が２〜３μｍで、その上に形成されるフォトレジスト絶縁膜の膜厚が２μｍとし、その傾斜部のエイペックスアングルが４５〜５５°とすると、スロートハイト零の基準位置から第１層目の薄膜コイルの外周面までの距離のほぼ２倍の６〜８μｍの距離だけは、第２層目の薄膜コイルの外周面をスロートハイト零の基準位置から後退させる必要があり、それだけ磁路長が長くなってしまう。例えば、薄膜コイルのライン／スペースを１．５μｍ／０．５μｍとし、合計で１１個のコイル巻回体を２層の薄膜コイルで形成する場合、第１層目に６つのコイル巻回体を形成し、第２層目に５つのコイル巻回体を形成することになり、薄膜コイルが占める長さは１１．５μｍとなる。したがって、従来の薄膜磁気ヘッドにおいては、磁路長を短くすることができず、高周波数特性の改善が阻害されている。
【００２１】
上述したようにして形成された従来の複合型薄膜磁気ヘッドにおいては、特に書き込み用の誘導型薄膜磁気ヘッドの微細化の点で問題がある。すなわち、図９に示すように、下部ポール１０および上部ポール２１の、薄膜コイル１６，１９のコイル巻回体を囲む部分の長さである磁路長ＬＭ を短くすることによって、誘導型薄膜磁気ヘッドの磁束立ち上がり時間（Flux Rise Time）や非線形トランジションシフト（Non-linear Transition Shift:NLTS）特性や重ね書き（Over Write) 特性などを改善できることが知られている。この磁路長ＬＭ を短くするためには、薄膜コイル１６，１９の、下部ポール１０および上部ポール２１によって囲まれる部分のコイル巾ＬＣ を短くする必要があるが、従来の薄膜磁気ヘッドでは、以下に説明するようにこのコイル巾ＬＣ を短くすることができなかった。
【００２２】
誘導型薄膜磁気ヘッドのコイル巾ＬＣ を短くするためには、薄膜コイルの各コイル巻回体の巾を小さくするとともに順次のコイル巻回体の間隔を狭くする必要があるが、薄膜コイルの電気抵抗を小さくするためには、コイル巻回体の巾を短くすることには制限がある。すなわち、薄膜コイルの抵抗値を低くするために、導電率の高い銅を用いても、薄膜コイルの高さは２〜３μm に制限されるので、コイル巻回体の幅を１．５μm よりも狭くすることができない。これよりもコイル巻回体の幅を狭くすると、発熱によってＧＭＴ膜１５の特性が劣化する恐れがある。さらに、下部ポール１０や上部ポール２１も加熱されて膨張し、ポール突出という現象が生じ、薄膜磁気ヘッドと記録媒体とが衝突するという大きな問題を引き起こすこともある。したがって、コイル巻回体の幅を狭くすることなく、コイル幅ＬＣ を短くするには、コイル巻回体の間隔を狭くする必要がある。
【００２３】
しかし、従来の薄膜磁気ヘッドにおいては、薄膜コイルのコイル巻回体１６，１９の間隔を狭くすることができない。以下、その理由を説明する。上述したように硫酸銅を用いる電解メッキ法により薄膜コイルのコイル巻回体を形成しているが、シード層の上に形成したフォトレジスト膜に形成した開口内に、ウエファ全体に亘って均一に銅を堆積させるためにシード層を１００ｎｍの膜厚で形成し、このシード層が露出している開口内に選択的に銅が堆積されるように電解メッキ処理を施してコイル巻回体を形成した後、個々のコイル巻回体を分離するために、シード層を選択的に除去している。このシード層の除去には、上述したように、コイル巻回体をマスクとして、例えばアルゴンを用いるイオンビームミリングを採用している。
【００２４】
ここで、コイル巻回体間のシード層を除去するには、イオンビームミリングを基体表面に対して垂直な方向から行なうのが良いが、このようにすると、エッチングされた銅の残渣の再付着が発生し、順次のコイル巻回体間の絶縁不良が起こるので、コイル巻回体の間隔を狭くすることができない。このような欠点を除去しようとして、５〜１０°の角度を以てイオンビームミリングを行うと、フォトレジスト膜の影の部分にはイオンが十分に照射されず、シード層が部分的に残ってしまう。したがって、コイル巻回体間の絶縁不良を回避するためには、コイル巻回体の間の間隔を狭くすることができない。したがって、従来では、コイル巻回体間の間隔を０．３〜０．５μm と広くしており、これよりも狭くするには上に述べたように新たな困難な問題が発生し、コイル巻回体の間隔を狭くすることができなかった。
【００２５】
さらに、上述した電解メッキ法によって薄膜コイル１６，１９を形成する際には、薄膜コイルの膜厚の均一性を確保するために、硫酸銅のようなメッキ液を攪拌する必要があるが、ここで薄膜コイルのコイル巻回体の間隔を狭くするためにフォトレジスト膜の開口を画成する壁の幅を薄くすると、電解液の攪拌によってこの薄い壁が倒壊してしまい、薄膜コイルを正確に形成することができず、この点からも薄膜コイルのコイル巻回体の間隔を狭くすることができなかった。
【００２６】
誘導型薄膜磁気ヘッドのＮＬＴＳ特性を向上するために、薄膜コイルのコイル巻回数を多くすることが考えられる。しかし、磁路長を短くしたままでコイル巻回数を多くするには、薄膜コイル層の層数を４層、５層と多くする必要があり、これによってエイペックスアングルが大きくなってしまい、狭トラック幅を達成することができなくなるという問題があった。エイペックスアングルを所定の範囲に収めるためには、薄膜コイル層の層数は３層以下、好適には２層以下とするのが望ましいが、これではコイル巻回数を多くすることはできず、したがってＮＬＴＳ特性を改善することができない。
【００２７】
さらに、上述したように２層の薄膜コイルを設ける場合、第２層目の薄膜コイル１９の外周近傍では絶縁膜１７が平坦ではなく湾曲しているので、第２層目の薄膜コイル１９が垂直に形成されなくなる。例えば、０．３μｍ以下のスペースを持った薄膜コイルを１．５μｍ以上の膜厚で形成する場合、上述したように垂直に形成されない薄膜コイルのコイル巻回体の間に存在するシード層１８にはアルゴンイオンが有効に入っていかず、またウエファの中心部と周辺部とではイオンミリングの角度が異なることから、シード層１８が十分にエッチングされずに残ってしまうことがしばしばある。さらに、コイル巻回体のスペースが狭い場合、イオンミリングのアルゴン粒子がこの狭いスペースに入っていったとしても、アルゴン粒子と一緒に運び去られたCu粒子が再びコイル巻回体の側壁に付着することがある。このようなエッチング残滓があると、コイル巻回体が短絡されてしまう恐れがある。
【００２８】
特公昭５５−４１０１２号公報には、絶縁膜を介して第１および第２の薄膜コイル半部を絶縁膜を介して交互に配置した薄膜コイルが開示されている。この公報の第７図には、第１層目の薄膜コイルの第１および第２の薄膜コイル半部を左巻きに構成し、第２層目の薄膜コイルの第１および第２の薄膜コイル半部を右巻きに形成し、内側の接点パッド同士および外側の接点パッド同士を接続することによって同一方向に電流が流れるようにした構成が示されている。しかしながら、この従来の薄膜コイルでは、第１の薄膜コイル半部を形成した後、全体に亘って絶縁膜および導電膜をスパッタまたは蒸着によって形成し、さらにその上に選択的にマスクを形成し、導電膜の、第１の薄膜コイル半部の上に形成されている部分を選択的にエッチングし、第１の薄膜コイル半部の順次のコイル巻回体の間のスペースを埋める部分を残して第２の薄膜コイル半部を形成している。したがって、第１および第２の薄膜コイル半部は自己整合的に形成されておらず、コイル巻回体の間隔をサブミクロンのオーダまで微細化することはできない。
【００２９】
本発明者は、上述した問題を少なくとも軽減するために、アメリカ特許第6,191,916および6,204,997において、第１の薄膜コイル半部をシード層を用いる電解メッキで形成した後、全体に亘って薄い絶縁膜およびシード層を形成し、第１の薄膜コイル半部の順次のコイル巻回体の間のスペースに開口を有するフォトレジスト膜を形成し、これをマスクとして電解メッキを施して第２の薄膜コイル半部を形成する方法を提案している。このような薄膜コイルの製造方法によれば、第１および第２の薄膜コイル半部を電解メッキによって正確に形成することができる。
【００３０】
しかしながら、第２の薄膜コイル半部を形成するために所定のパターンの開口を有するフォトレジスト膜を用いているので、第１および第２の薄膜コイル半部を自己整合的に形成することはできず、したがって順次のコイル巻回体の間のスペースをクオーターミクロンオーダと狭くすることは困難である。
【００３１】
上述した問題は、薄膜磁気ヘッドに限られるものではなく、半導体集積回路において、微細な導電パターンを形成する場合にも同様に現れるものである。すなわち、半導体基板に、サブミクロンオーダー、特にクオーターミクロンで複数の導電細条を互いに平行に形成する場合にも、順次の導電細条の間隔を狭くして、導電パターンの占有面積をできるだけ小さくすることが望まれている。特に、導電細条の膜厚が厚く、間隔が狭い場合には、アスペクト比が相当大きな凹部内に導電材料を良好に堆積させる必要があるが、量産に適した従来の技術ではそのような要求を満たすことができない。さらに、導電細条の幅は、それが使用される用途に応じた幅とする必要があり、きわめて狭い幅の導電細条と，それよりも幅の広い導電細条との双方を有する導電パターンが望ましい場合もあるが、。このような導電パターンを同時に形成するのが望ましいが、従来の技術では困難であった。
【００３２】
【課題を解決するための手段】
本発明の目的は、互いに狭い間隔で分離された複数の幅の狭い導電細条を有する導電パターン、特に互いに狭い間隔で分離された複数の幅の狭い導電細条と、互いに狭い間隔で分離された複数の幅の広い導電細条とを有する導電パターンおよびそのような導電パターンを製造する方法を提供しようとするものである。
【００３３】
本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾ＬＣ を狭くし、その結果として磁路長ＬＭ を短くして性能を改善した薄膜磁気ヘッドを提供しようとするものである。
【００３４】
本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾ＬＣ を狭くし、その結果として磁路長ＬＭ を短くして性能を改善した薄膜磁気ヘッドを容易かつ正確に製造することができる薄膜磁気ヘッドの製造方法を提供しようとするものである。
【００３５】
本発明による導電パターンは、
電気絶縁性の表面を有する基体と、
この基体の表面に、所定の幅を有する凹部を画成するように間隔を置いて配置された所定の幅の複数の第１の導電細条半部と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
この第１の絶縁膜の上であって、前記第１の導電細条半部の間に画成された凹部を埋めるように形成された複数の第２の導電細条半部と、
前記第１および第２の導電細条半部を自己整合的に形成するために、前記基体の表面の、前記第１および第２の導電細条半部が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１および第２の導電細条半部の表面と、前記凹部の表面に形成された第１の絶縁膜の端面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具えるものである。
【００３６】
このような導電パターンを製造する本発明の製造方法は、
基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第１の導電細条半部を形成する工程と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に第１の絶縁膜を形成する工程と、
前記第１の導電細条半部が形成されている領域を選択的に覆うようにレジストを形成する工程と、
前記レジストで覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記レジストを除去した後、前記第１の導電細条半部の間に画成された凹部を埋めるように導電膜を形成する工程と、
この導電膜、前記第１の導電細条半部の表面に形成された前記第１の絶縁膜および前記第２の絶縁膜を、前記第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条半部の間に画成された凹部に埋め込まれた複数の第２の導電細条半部を形成する工程と、
この研磨によって同一平坦面とされた第１および第２の導電細条半部の表面および第２の絶縁膜の表面に第３の絶縁膜を形成する工程と、
を具えるものである。
【００３７】
本発明による製造方法においては、第１の導電細条を銅の電解メッキで形成し、第２の導電細条はCu-CVDで形成したり、第１および第２の導電細条の双方を銅の電解メッキで形成することができるが、Cu-CVDの方がステップカバレージが良好であるので、幅が狭く、膜厚が厚い第２の導電細条を形成する場合には、第２の導電細条をCu-CVDで形成する方が良い。
【００３８】
さらに本発明による導電パターンは、
電気絶縁性の表面を有する基体と、
この基体の表面に、第１の幅を有する凹部を画成するように間隔を置いて配置され、第２の幅を有する、第１の導電細条群の複数の第１の導電細条半部と、
前記基体の表面に、前記第１の幅よりも広い第３の幅を有する凹部を画成するように間隔を置いて配置され、前記第２の幅よりも広い第４の幅を有する、第２の導電細条群の複数の第１の導電細条半部と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
前記第１の絶縁膜の上であって、前記第１の導電細条群の第１の導電細条半部間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜とを含む２層構造を有する、第１の導電細条群の複数の第２の導電細条半部と、
前記第１の絶縁膜の上であって、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有する、第１の導電細条群の複数の第２の導電細条半部と、
前記第１および第２の導電細条半部を自己整合的に形成するために、前記基体の表面の、前記第１および第２の導電細条群が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１の導電細条群の第１および第２の導電細条半部、第２の導電細条群の第２の導電細条半部の表面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具えるものである。
【００３９】
このような導電パターンを製造する本発明の方法は、
電気絶縁性の表面を有する基体と、
この基体の表面に、第１の幅を有する凹部を画成するように間隔を置いて配置され、第２の幅を有する、第１の導電細条群の複数の第１の導電細条半部と、
前記基体の表面に、前記第１の幅よりも広い第３の幅を有する凹部を画成するように間隔を置いて配置され、前記第２の幅よりも広い第４の幅を有する、第２の導電細条群の複数の第１の導電細条半部と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
前記基体の表面の、前記第１および第２の導電細条群が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１の絶縁膜の上であって、前記第１の導電細条群の第１の導電細条半部間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜とを含む２層構造を有する複数の第２の導電細条半部と、
前記第１の絶縁膜の上であって、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有する複数の第２の導電細条半部と、
前記第１の導電細条群の第１および第２の導電細条半部、第２の導電細条群の第２の導電細条半部の表面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具える導電パターンを製造する方法であって、
基体の電気絶縁性の表面の上に、第１の幅を有する凹部を画成するように、第２の幅を有する複数の第１の導電細条群の第１の導電細条半部を間隔を置いて形成するとともに、前記第１の幅よりも広い第３の幅を有する凹部を画成するように、前記第２の幅よりも広い第４の幅を有する複数の第２の導電細条群の第１の導電細条半部を間隔を置いて形成する工程と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の表面上に第１の絶縁膜を形成する工程と、
前記第１および第２の導電細条群が形成されている領域を選択的に覆うように被覆膜を形成する工程と、
この被覆膜で覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記被覆膜を除去した後、前記第１の絶縁膜の上に、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部を完全にまたは部分的に埋めるとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
この第１の導電膜の上に、前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部を完全に埋めるように第２の導電膜を電解メッキで形成する工程と、
前記第１および第２の導電膜、前記第１および第２の導電細条群の第１の導電細条半部の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１および第２の導電細条群の第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜単独またはこの第１の導電膜と電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成するとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜と、電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成する工程と、
前記第１および第２の導電細条群の第１および第２の導電細条半部の表面と、前記第２の絶縁膜の表面の同一平坦面上に第３の絶縁膜を形成する工程と、
を具えるものである。
【００４０】
本発明は、板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドであって、この誘導型薄膜磁気ヘッド素子が、
前記基板上に、エアーベアリング面から内方に延在するように形成された磁性材料より成る下部ポールと、
この下部ポールの一方の表面上に、エアーベアリング面からトラックポールの長さに相当する距離だけ内方に延在するように形成された磁性材料より成る下部トラックポールと、
前記下部ポールの一方の表面上に、前記エアーベアリング面から離れた位置においてバックギャップを構成するように形成された磁性材料より成る橋絡部と、
前記下部ポールの一方の表面上に、下部ポールとは反対側の表面が前記下部トラックポールの表面と同一面となるように形成された薄膜コイルと、
前記下部トラックポールおよび薄膜コイルの平坦な表面の上に平坦に形成された非磁性材料より成るライトギャップ膜と、
このライトギャップ膜の、前記下部トラックポールと接触する表面とは反対側の表面に形成され、前記下部トラックポールと整列する上部トラックポールが一体的に形成されているとともに前記橋絡部と接触するように形成された磁性材料より成る上部ポールと、
を具え、前記薄膜コイルが、
所定の間隔を置いて形成されたコイル巻回体を有する第１の薄膜コイル半部と、
この第１の薄膜コイル半部の順次のコイル巻回体の間に、第１の薄膜コイル半部のコイル巻回体と自己整合的に形成され、少なくとも一部分が、ＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有するコイル巻回体を有する第２の薄膜コイル半部と、
これら第１および第２の薄膜コイル半部の順次のコイル巻回体を自己整合的に配置するために、これら第１および第２の薄膜コイル半部の順次のコイル巻回体間のスペースを埋めるように形成された層間絶縁膜と、
を具えるものである。
【００４１】
このような本発明による薄膜磁気ヘッドにおいては、前記第１の薄膜コイル半部のコイル巻回体を銅の電解メッキで形成し、前記第２の薄膜コイル半部のコイル巻回体を、銅のＣＶＤまたはスパッタリングで形成された第１の導電膜と、銅の電解メッキで形成された第２の導電膜との２層構造とするのが好適である。この場合、第２の薄膜コイル半部のコイル巻回体の、トラックポールと橋絡部との間の部分は幅が狭く形成されているので、全体が銅の電解メッキで形成された第１の導電膜で構成される場合もあるが、銅の電解メッキによって形成された第１の導電膜と、銅のＣＶＤまたはスパッタリングで形成された第２の導電膜との２層構造となる場合もある。さらに、前記第１および第２の薄膜コイル半部の隣接するコイル巻回体間に配設された層間絶縁膜の膜厚は、０．０３〜０．２５μmとするのが好適である。また、この層間絶縁膜は、アルミナ、酸化シリコンおよび窒化シリコンなどの無機絶縁材料で形成することができ、特にアルミナ-CVDで形成するのが好適である。
【００４２】
このように本発明による薄膜磁気ヘッドにおいては、前記薄膜コイルを第１および第２の薄膜コイル半部を以て構成し、第１の薄膜コイル半部の順次のコイル巻回体間の間隔をコイル巻回体の巾よりもやや大きくすることによって、この順次のコイル巻回体間に第２の薄膜コイル半部の順次のコイル巻回体を層間絶縁膜を介して自己整合的に配置することができ、これら第１および第２の薄膜コイル半部のコイル巻回体間の間隔をきわめて小さくすることができ、したがって磁路長を短くすることができ、その結果として磁束立ち上がり時間やＮＬＴＳ特性や重ね書き特性などを改善することができる。
【００４３】
本発明による薄膜磁気ヘッドにおいては、前記第１および第２の薄膜コイル半部の隣接するコイル巻回体の間隔を０．２μm以下、特に０．０３〜０．１５μmとするのが好適である。ここで、順次のコイル巻回体間の間隔を０．０３μmよりも狭くすると、順次のコイル巻回体間の絶縁不良が発生する恐れがある。また、順次のコイル巻回体間の間隔を０．２μmよりも大きくしたのでは、薄膜コイルの磁路長を短縮する効果が十分に得られない。本発明では、上述したように、順次のコイル巻回体間の間隔を０．２μm以下、特に０．０３〜０．１５μmと狭くすることによって、コイル巻回体の巾を狭くすることなく上述した磁路長を、図９に示した従来の誘導型薄膜磁気ヘッドの磁路長の半分以下と短くすることができ、上述したアメリカ特許第6,191,916および6,204,997に開示された誘導型薄膜磁気ヘッドの磁路長に比べても短くすることができ、誘導型薄膜磁気ヘッドの性能を著しく向上することができる。
【００４４】
さらに本発明による薄膜磁気ヘッドにおいては、前記下部トラックポールおよび上部トラックポールをＲＩＥ（Reactive Ion Etching ）により自己整合的に形成し、さらに下部ポールの表面を部分的にエッチングしてトリム構造を形成するのが好適である。また、上部トラックポールおよび上部ポールは、FeN 、FeCo 、CoNiFe 、FeAlN またはFeZrN で形成し、下部トラックポールは、FeN 、FeCo 、CoNiFe 、FeAlN 、FeZrN またはNiFe で形成するのが好適である。この場合、CoNiFe 、FeCo 、NiFe はメッキ膜として形成し、FeN 、FeCo 、FeAlN およびFeZrN はスパッタ膜で形成することができる。
【００４５】
本発明は、基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子を形成する方法が、
磁性材料より成る下部ポールを構成する第１の磁性材料膜を前記基板によって支持されるように形成する工程と、
この第１の磁性材料膜の上に下部トラックポールおよびバックギャップの橋絡部を構成する第２の磁性材料膜を形成する工程と、
前記第１の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、
前記第２の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、
この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形成する工程と、
このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部ポールを構成する第３の磁性材料膜を前記橋絡部と接触するように形成する工程と、
この第３の磁性材料膜の、上部トラックポールを形成すべき部分にマスクを形成する工程と、
前記第３の磁性材料膜を選択的にエッチングして上部トラックポールを形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第２の磁性材料膜を選択的に除去して下部トラックポールを自己整合的に形成するエッチング工程と、
全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、
を具え、前記薄膜コイルを形成する工程が、
前記第１の磁性材料膜の上に、これから絶縁分離されるように第１の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、
この第１の薄膜コイル半部の全体を覆うように層間絶縁膜を構成する第１の絶縁膜を形成する工程と、
この第１の絶縁膜の上に、前記第１の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全にまたは部分的に埋めるとともに、幅の広い凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
この第１の導電膜の上の薄膜コイル形成領域に、凹部を完全に埋めるように第２の導電膜を電解メッキで形成する工程と、
表面全体を覆うと共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間を埋めるように第２の絶縁膜を形成する工程と、
前記第１および第２の導電膜、前記第１の薄膜コイル半部のコイル巻回体の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第１および第２の薄膜コイル半部の順次のコイル巻回体を自己整合的に形成するために、前記第１の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第２の薄膜コイル半部のコイル巻回体を形成すると共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間に前記層間絶縁膜を構成する第１の絶縁膜よりも幅の広い絶縁膜を形成する工程と、
を具えるものである。
【００４６】
このような本発明による薄膜磁気ヘッドの製造方法の好適な実施例においては、前記第１の薄膜コイル半部を銅の電解メッキで形成し、前記第２の薄膜コイル半部の第１の導電膜を銅のＣＶＤまたはスパッタリングで形成し、第２の導電膜を銅の電解メッキで形成する。この場合、第２の導電膜を銅の電解メッキで形成する前に、前記第１の導電膜の薄膜コイル形成領域以外の部分をレジストで覆い、第２の導電膜を形成した後、このレジストを除去して第１の導電膜を部分的に露出させ、第２の導電膜をマスクとして第１の導電膜の露出している部分を選択的に除去するのが好適である。この第１の導電膜の露出している部分の選択的な除去は、イオンミリング、高温RIE 等によるドライエッチング、希硫酸あるいは希塩酸等を用いるウエットエッチング、または硫酸銅液中での電解エッチングで行うのが好適である。
【００４７】
また、第２の薄膜コイル半部のコイル巻回体を構成する第２の導電膜を形成し、さらにその上に第２の絶縁膜を形成した後、それらを研磨する工程は、アルカリスラリや中性スラリを用いるＣＭＰ，イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、ＣＭＰで荒く除去した後、ドライエッチングで微調整して除去することができる。
【００４８】
また、エアーベアリング面に最も近いコイル巻回体を第２の薄膜コイル半部の最外周のコイル巻回体で構成し、バックギャップを構成する橋絡部に最も近いコイル巻回体を第２の薄膜コイル半部の最内周のコイル巻回体で構成する場合、これら第２の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、それ以外のコイル巻回体の幅よりも広くするのが好適である。その理由は、第１薄膜コイル半部を形成する位置がずれた場合でも、これら最外周のコイル巻回体および最内周のコイル巻回体の幅が所望の値よりも狭くなり、抵抗値が過度に高くなる恐れがなくなるためである。
【００４９】
本発明による薄膜磁気ヘッドの製造方法においては、前記エッチング工程において、前記下部トラックポールを形成した後もＲＩＥを続けて前記ライトギャップ膜を選択的に除去し、さらに前記下部ポールの表面を、その厚さの一部分に亘って除去してトリム構造をセルフアライメントで形成するのが好適である。この場合、上部トラックポールおよび上部ポールを構成する第３の磁性材料膜をライトギャップ膜の平坦な表面に平坦に形成するので、上部トラックポールおよび下部トラックポールの幅をサブミクロンオーダーと非常に狭くしてもきわめて正確に形成することができる。また、前記第３の磁性材料膜をFeN 、FeCo 、CoNiFe 、FeAlN またはFeZrN で形成し、下部トラックポールをFeN 、FeCo 、CoNiFe 、FeAlN 、FeZrN またはNiFe で形成するのが好適である。この場合、CoNiFe 、FeCo 、NiFe はメッキ膜として形成し、FeN 、FeCo 、FeAlN およびFeZrN はスパッタ膜で形成することができる。また、下部トラックポールおよび上部トラックポールを形成するためのＲＩＥを、Cl2 、Cl2 にBCl2 などのホウ素系ガスを混合した混合ガスあるいはCl2 にAr, N2 などの不活性ガスを混合した混合ガスなどの雰囲気中で、５０℃以上、特に２００〜３００℃の高いエッチング温度で行うのが好適である。
【００５０】
さらに本発明による薄膜磁気ヘッドの製造方法においては、第１および第２の薄膜コイル半部を絶縁する層間絶縁膜を構成する第１の絶縁膜は、アルミナ-CVDで形成するのが好適である。このアルミナ-CVD膜は、１〜２ Torr の減圧中において、１００〜４００° Ｃの温度、特に１５０〜２００°C の温度で、Al(CH3)3 またはAlCl3 と、H2O, N2, N2O またはH2O2 とを交互に断続的に噴射するアトミックレイヤー法で形成された減圧Al2O3-CVD 膜とするのが特に好適である。加熱による磁性材料の劣化を考えると、加熱温度は３００°Ｃ以下とするのが好適であるが、短時間の加熱であれば、４００°Ｃとしても差し支えない。このようにして、絶縁膜の膜厚を薄くしてもステップカバレージに優れているとともに絶縁特性の良い絶縁膜が形成できる。
【００５１】
【発明の実施の形態】
図１０〜２２は、本発明による複合型薄膜磁気ヘッドの第１の実施例の順次の工程を示す断面図および平面図であり、断面図において、Ａはエアーベアリング面に垂直な断面図、Ｂは磁極部分をエアーベアリング面に平行な平面で切って示す断面図である。読み取り用の磁気抵抗型薄膜磁気ヘッドであるＧＭＲヘッド素子の構成およびその製造方法は従来のものとほぼ同じである。図１０Ａ、１０Ｂに示すように、AlTiC より成る基板３１の上に、アルミナより成る絶縁膜３２を約３μｍの膜厚に堆積し、さらにその上に読み出し用のＧＭＲヘッド素子に対する磁気シールドを行うために、パーマロイより成る下部シールド膜３３を、フォトレジスト膜をマスクとするメッキ法によって所定のパターンにしたがってほぼ２〜３μｍの膜厚に形成する。
【００５２】
次に、ウエファ全体の上に３〜４μｍの膜厚のアルミナ膜を形成し、ＣＭＰによって平坦化することで下部シールド膜を露出させる。続いて、３０〜３５ｎｍの膜厚のアルミナより成る下部シールドギャップ膜３４をスパッタリングにより形成した後、所定の層構造を有するＧＭＲ膜３５およびこのＧＭＲ膜に対する引出し電極３６を、リフトオフによって形成する。その後、アルミナのスパッタリングにより上部シールドギャップ膜３７を３０〜３５ｎｍの膜厚に形成し、その上にＧＭＲヘッド素子の上部磁気シールド膜３８を、約１〜１．５μｍの膜厚に形成する。
【００５３】
次に、再生用のＧＭＲヘッド素子と記録用の誘導型薄膜磁気ヘッド素子を磁気的に分離して再生用ＧＭＲヘッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜３９を約０．１５〜０．３μｍの膜厚に形成した後、記録用ヘッド素子の下部ポールを構成する磁性材料膜４０を０．５〜２．０μｍの膜厚に形成する。この磁性材料膜４０は、NiFe(80%:20%) やNiFe(45%:55%) 、FeCo(67% : 33%) あるいはCoNiFe （64 ％：18 ％：18 ％）のメッキ膜で形成したり、FeAlN, FeN, FeCo, FeZrN などのスパッタ膜で形成できるが、本例ではCoNiFe （64 ％：18 ％：18 ％）のメッキ膜で形成する。
【００５４】
次に、磁性材料膜４０の上に、CoNiFe より成る磁性材料膜４２を電解メッキ法により１．５μm の膜厚に形成し、さらにその上にCoFe より成る磁性材料膜４１を同じく電解メッキ法で１．０μm の膜厚に形成する。後述するように、磁性材料膜４１は下部トラックポールを構成するものであり、磁性材料膜４２は磁性材料膜４０と共に下部ポールを構成するものである。また、磁性材料膜４２を形成するのと同時にバックギャップにおける第１の橋絡部４３ａを形成し、磁性材料膜４１を形成するのと同時に第２の橋絡部４３ｂを形成する。
【００５５】
次に、表面全体にアルミナより成る絶縁膜４４を０．２μｍの膜厚に形成し、さらにその上に、Cu より成るシード膜４５を５０nm の膜厚に形成する。このシード層４５の上に、所定の形状のレジストマスクを形成した後、電解メッキにより第１の薄膜コイル半部４６を２．０〜３．０μm の膜厚に形成し、レジストマスクを除去して露出したシード膜４５を除去し、さらに、表面全体を覆うようにアルミナ絶縁膜４８を０．１μm の膜厚に形成した様子を図１１に示す。本発明では、このアルミナ絶縁膜４８の膜厚は、０．０３〜０．２５μｍとすることができる。このアルミナ絶縁膜４８の膜厚によって磁路長が左右されるため、できるだけ薄くするのが望ましいが、従来の薄膜コイルの製造方法において、順次のコイル巻回体間のスペースを２５０ｎｍ以下にすると、露出したシード膜をイオンミリングで除去する際，再付着のためコイル巻回体間が電気的に短絡される恐れがあるのに対し。本発明ではそのような短絡は発生しない。また、アルミナ絶縁膜４８の膜厚を３０ｎｍよりも薄くすると、Cu-メッキで形成した第１の薄膜コイル半部４６と、後にCu-CVDおよびCu-Pで形成される第２の薄膜コイル半部をＣＭＰ処理をする際に、これらの薄膜コイル半部の間で銅が移動するスミヤ現象が発生し易いため、コイル巻回体間が互いに電気的に短絡される恐れがある。
【００５６】
また、本実施例においては、薄膜コイルの、下部ポールおよび上部ポールによって囲まれる部分においては、最外周のコイル巻回体および最内周のコイル巻回体を後に形成する第２の薄膜コイル半部で構成し、さらにそれらの幅が他の部分よりも広く形成されるように、第１の薄膜コイル半部４６の最外周のコイル巻回体と磁性材料膜４１，４２との間の間隔Ｗ１および第１および第２の内周のコイル巻回体と橋絡部４３ａ、４３ｂとの間の間隔Ｗ２を他の部分の間隔の幅Ｗ３よりも広くしておく。本例では、Ｗ１＝Ｗ２＝0.18 μm 、Ｗ３＝0.08 μm とし、最外周および最内周のコイル巻回体の幅をそれ以外のコイル巻回体の幅よりも０．１μm だけ広くするが、本発明においては、この差は０．１〜０．３μm とすることができる。
【００５７】
このように、Ｗ１、Ｗ２＞Ｗ３とする理由は以下の通りである。上述したように第１の薄膜コイル半部４６を形成する際にはレジストマスクを使用するが、その位置がずれる可能性がある。例えば、レジストマスクがエアーベアリング面側にずれると、磁性材料膜４１，４２の端面と第１の薄膜コイル半部４６の最外周のコイル巻回体との間のスペースの幅Ｗ１は狭くなり、レジストマスクがエアーベアリング面とは反対側にずれると、バックギャップを構成する橋絡部４３ａ、４３ｂの端面と第１の薄膜コイル半部４６の最内周のコイル巻回体との間のスペースの幅Ｗ２が狭くなる。このように幅Ｗ１あるいはＷ２がミスアライメント等で狭くなると、後に形成される第２の薄膜コイル半部のコイル巻回体の幅が狭くなり、抵抗値が所定の値よりも高くなってしまう。特に、最外周のコイル巻回体は、その長さが他のコイル巻回体に比べて長いので、その幅Ｗ１が狭くなると抵抗値が非常に高くなり、発熱する恐れがある。このようにエアーベアリング面に近い部分での発熱は、熱膨張によってポールチップが外側に膨らんで記録媒体と接触するポール突出（pole protrusion ）の問題が起こる恐れがある。上述したように、Ｗ１、Ｗ２＞Ｗ３とすることによって、第１の薄膜コイル半部４６を形成する際のレジストマスクの位置のずれがあっても、第１の薄膜コイル半部の最外周および最内周のコイル巻回体の幅が所定の幅よりも狭くなることがなくなり、上述したポール突出の問題を有効に解決することができる。さらに、第１の薄膜コイル半部４６を形成する際に、その最外周および最内周のコイル巻回体と磁性材料膜４１，４２および橋絡部４３a 、４３ｂとの間の距離が長くなると、フォトリソグラフィの露光時にこれらの磁性材料膜および橋絡部からの反射が少なくなるので、フォトリソグラフィが容易かつ正確となるという利点もある。
【００５８】
さらに、薄膜コイル半部の各コイル巻回体は同じ幅で形成されているのではなく、磁路を構成する部分の幅はその他の部分の幅よりも狭くして磁路長を短くしている。すなわち、図１１において、橋絡部４３ａ，４３ｂのエアーベアリング面とは反対側にある凹部の幅Ｗ４は、上述した幅Ｗ１，Ｗ２およびＷ３よりも広くなっている。ただし、この図面は、これらの幅の比率を正確に表すものではなく、大小関係を示すものである。
【００５９】
本例ではアルミナ絶縁膜４８を、ＣＶＤによって形成する。すなわち、ウエファを収容したＣＶＤチャンバを１〜２Torr の減圧状態に保ち、１００〜４００°Ｃの温度で、Al(CH3)3 またはAlCl3 と、H2O, N2, N2O あるいはH2O2 とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するのが好適である。本例では、１．５Torr に減圧し、温度を２５０°Ｃに保ったチャンバに、水蒸気（H2O ）とAl(CH3)3 を約１秒間に１回の割合で噴射させて減圧アルミナ-CVD 絶縁膜４８を形成する。このような減圧アルミナ-CVD 絶縁膜４８は、良好な絶縁特性を有するとともに優れたステップカバレージを有している利点がある。さらに、アルミナ-CVD 絶縁膜４８の表面全体にCu-CVD 膜４９を、５０ｎｍか５００ｎｍの膜厚に形成した様子を図１２に示す。
【００６０】
さらに、Cu-CVD 膜４９の上に所定のパターンのレジスト５０を形成した後、Cu-CVD 膜４９をシード層として用いて、薄膜コイル形成領域の上にフォトリソグラフィで選択的に銅の電解メッキ膜（以後、Cu-P 膜と称する）５１を２．５μｍの膜厚に形成した様子を図１３に示す。
【００６１】
次に、レジスト５０を除去してCu-CVD 膜４９を部分的に露出させた後、Cu-P膜５１をマスクとしてイオンミリングあるいは高温RIE 等のドライエッチや、希硫酸, 希塩酸等を用いるウエットエッチング、あるいは硫酸銅液中での電解エッチング等を施して露出しているCu-CVD 膜４９を除去した様子を図１４に示す。次に、図１５に示すように、全体の上にアルミナ絶縁膜５２を３〜４μm の膜厚に形成した後、銅の電解メッキ膜（以後、Cu-P 膜と称する）５１上の凸部形状のアルミナ絶縁膜をCMP で平坦化する。ＣＭＰによってアルミナ絶縁膜５２、Cu-P 膜５１、Cu-CVD 膜４９およびアルミナ-CVD 絶縁膜４８を研磨して表面を平坦とした様子を図１６に示す。このＣＭＰはアルカリスラリや中性スラリを用いるＣＭＰとするが，イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、ＣＭＰで粗く除去した後、ドライエッチングで微調整して除去することもできる。
【００６２】
このように、ＣＭＰによって、第１の薄膜コイル半部４６、磁性材料膜４１、第２の橋絡部４３ｂ、アルミナ絶縁膜５２を露出させるとともに、第１の薄膜コイル半部４６の間にアルミナ-CVD 絶縁膜４８を介して第２の薄膜コイル半部５３が自己整合的に形成された様子を図１７Ａの平面図および１７Ｂの断面図に示す。ただし、図１７Ｂでは、絶縁膜４４および４８は太線で示してある。本例では、上述したように、Ｗ１、Ｗ２＞Ｗ３としたので、第２の薄膜コイル半部５３の最外周のコイル巻回体５３ａおよび最内周のコイル巻回体５３ｂの幅は、その他のコイル巻回体の幅よりも広くなっている。また、後に配線に対するコンタクト部を構成する最内周のコイル巻回体の端部４６ａの幅はさらに広くしてある。また、第１の薄膜コイル半部４６の最外周のコイル巻回体の端部と連続し、第１の接点パッド位置まで延在する配線６３と、第２の薄膜コイル半部の最内周のコイル巻回体を、後に形成するジャンパ配線を介して第２の接点パッドまで導く第２の配線６４を、第１の薄膜コイル半部４６と同時に形成する。また、バックギャップを構成する磁性材料より成る橋絡部４３ａ、４３ｂと第１の薄膜コイル半部４６の最内周のコイル巻回体との間にはアルミナ絶縁膜５２が残っている。このアルミナ絶縁膜５２の幅は、３〜５μｍであり、層間絶縁膜を構成する第１の絶縁膜４８の膜厚の１０倍〜１００倍程度に厚くすることができ、これによって薄膜コイルの最内周のコイの幅の広い端部とバックギャップの橋絡部との間の短絡を防止することができる。
【００６３】
第１および第２の薄膜コイル半部４６および５３の、磁性材料膜４１，４２と橋絡部４３ａ、４３ｂとで囲まれる部分の幅は、それ以外の部分の幅よりも狭くして、磁路長を短くしている。本発明においては、上述したように、第１の薄膜コイル半部４６の順次のコイル巻回体間に形成される凹部を埋めるように、Cu-CVD 膜４９を形成し、さらにその上にCu-P 膜５１を形成しているが、幅の狭い凹部では、その側壁からのCu-CVD の成長のために、凹部はCu-CVD 膜４９だけで埋められるが、幅の広い凹部ではCu-CVD 膜４９だけでは埋められず、足りない部分はCu-P 膜５１によって埋められることになる。したがって、図１７Ｂの断面図に示すように、薄膜コイルのコイル巻回体の幅の狭い部分は、Cu-CVD 膜４９だけで形成されているが、幅の広い部分はCu-CVD 膜４９とCu-P 膜５１とで形成されることになる。しかし本発明においては、薄膜コイルのコイル巻回体の幅の狭い部分においても、Cu-CVD 膜４９とCu-P 膜５１との２層構造で形成することもできる。
【００６４】
さらに、図１８に示すように、第２橋絡部４３ｂと、第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部を覆うようにフォトレジストマスク５４を選択的に形成した後、ライトギャップ膜を構成するアルミナ絶縁膜５５を０．１μm の膜厚に形成する。
【００６５】
次に、図１９に示すように、上部トラックポールを構成するために、FeCo より成る磁性材料膜５６を１．０μm の膜厚に形成し、さらにその上にCoNiFe より成る磁性材料膜５７を１．０m の膜厚に形成する。本例では、磁性材料膜５６をFeCo で形成するが、FeN またはFeCo/FeN の２層で形成することもできる。その後、フォトレジスト膜５４を除去することによって、第２橋絡部４３ｂ、第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部の上方に形成されているアルミナ絶縁膜５２および磁性材料膜５６，５７を選択的に除去してライトギャップ膜５８を形成する。上述した磁性材料膜５６を構成するFeCo の飽和磁束密度はほぼ２．４Ｔであり、トラック幅をクオーターミクロンオーダ，特に０．１μｍ〜０．２μｍ程度に狭くする場合にも、十分大きな磁束を発生することができる。
【００６６】
また、磁性材料膜５６，５７を形成するのと同時に、第１の薄膜コイル半部４６の最内周のコイル巻回体の端部と第２の薄膜コイル半部５３の最外周のコイル巻回体の端部とを電気的に接続するための第１のジャンパ配線と、第２の薄膜コイル半部５３の最内周のコイル巻回体の端部を、外部回路に接続するための接点パッドに接続するための第２のジャンパ配線とを、磁性材料膜５６，５７と同じ磁性材料で形成する。すなわち、図１７に示すように、一端が第１の薄膜コイル半部４６の最内周のコイル巻回体の端部４６ａに形成されたコンタクト部４６ｂと接触し、他端が第２の薄膜コイル半部５３の最外周のコイル巻回体５３ａの端部に形成されたコンタクト部５３ｃと接触する第１のジャンパ配線６１と、一端が第２の薄膜コイル半部５３の最内周のコイル巻回体５３ｂの端部に形成されたコンタクト部５３ｄと接触する第２のジャンパ配線６２を形成する。これらのジャンパ配線６１および６２は、ライトギャップ絶縁膜５５を介してアルミナ-CVD 絶縁膜４８の上に形成されることになるが、図１２ではこのアルミナ-CVD 絶縁膜は省略してある。また、第１の薄膜コイル半部４６の最外周のコイル巻回体の端部は、これと一体的に形成された第３の配線６３によって第１の接点パッドまで導かれている。さらに、第２のジャンパ配線６２の他端は、第１の薄膜コイル半部４６と同時に形成された第４の配線６４のコンタクト部６４ａとアルミナ-CVD 膜４８に形成した開口を経て接触しており、この第４の配線６４は第２の接点パッド位置まで延在している。
【００６７】
上述したように、第１および第２の接点パッドは、薄膜コイルの両端にそれぞれ接続されることになるが、第３および第４の接点パッドは、ＧＭＲ素子の電極膜３６に接続されることになる。また、上述したように、第１および第２のジャンパ配線６１および６２を、上部ポールを構成する磁性材料膜を形成するのと同時に形成しているが、バックギャップを構成する橋絡部４３ａ，４３ｂと第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部との間にアルミナ絶縁膜５２を形成することにより、第１および第２のジャンパ配線６１および６２が橋絡部４３ａ，４３ｂに接触して電気的に短絡するのを有効に防止することができる。
【００６８】
上述したように、上部トラックポールを構成するために、FeCo より成る磁性材料膜５６の上にCoNiFe より成り、所定のパターンを有する磁性材料膜５７を２〜３μｍの膜厚に形成するが、上側の磁性材料膜５７をマスクとして下側の磁性材料膜５６を、BCl2 、Cl2 などの塩素系ガス雰囲気中で、２００℃の温度でＲＩＥで選択的に除去して上部トラックポールを形成する。その後、コイル部を覆うようにフォトレジストパターンを形成するか、あるいは図２１に示すように書き込みトラック部に開口を有するフォトレジストパターンを形成した後、磁性材料膜４１を選択的に除去して下部トラックポールを形成し、さらにその下側の磁性材料膜４２を、その厚さの一部分に亘って選択的に例えばイオンミリングで除去してトリム構造を形成する。最後に、図２２に示すように、全体の上にアルミナより成るオーバーコート膜６６を形成する。
【００６９】
本発明においては、上述した磁性材料膜５６，５７を選択的に除去して幅の狭い上部トラックポールを形成するＲＩＥを、BCl2 やCl2 などの塩素系ガス或いはCl2 にBCl2 などのホウ素系ガスを混合した混合ガスなどの雰囲気中で、エッチング温度を５０〜３００℃、特に１５０〜３００℃の高温で行うことでRIE の際の再付着物の発生を防ぐことができる。このような条件で行うＲＩＥを行うことによってFeN, FeCo, CoFeNi などのきわめて高い飽和磁束密度を有する磁性材料を正確にかつ効率良くエッチングすることができる。
【００７０】
本例では、上部トラックポールを構成する磁性材料膜５６をFeCo で形成したが、CoNiFe やNiFe(80%:20%) や飽和磁束密度の高い磁性材料であるNiFe (45%:55%) などのメッキ膜で形成しても良い。また、磁性材料膜５６は、FeN, FeZrNなどのスパッタ膜で形成することもできる。さらに、磁性材料膜５６を、無機系の絶縁膜とパーマロイなどの磁性材料膜とを複数層、積層したもので形成することもでき、この場合には、高周波数特性をさらに改善できる利点がある。実際の製造工程においては、ウエファをバーに分割し、このバーの側面を研磨してエアーベアリング面を形成し、さらにバーを個々の薄膜磁気ヘッドに分割するが、図２２では、エアーベアリング面を構成する研磨面を破線Ａ−Ａで示す。
【００７１】
次に本発明による導電パターンの製造方法の第１の実施例を説明する。本例では半導体基板の上に、第１の導電細条群と第２の導電細条群とを自己整列的に形成するものである。図２３に示すように、半導体基板７１の表面にCu より成るシード膜７２を５０nm の膜厚に形成し、その上に所定の形状のレジストマスク７３を形成する。このレジストマスク７３の、第１の導電細条半部を形成すべき位置に開口に形成しておく。次に、電解メッキを行って第１の導電細条半部７４を０．７〜１．２μm の膜厚に形成した後、レジストマスク７３を除去し、さらに露出したシード層を除去して順次の導電細条を分離した様子を図２４に示す。
【００７２】
さらに、図２５に示すように、表面全体に、アルミナ-CVD 絶縁膜７５を０．１μm の膜厚に形成する。このアルミナ-CVD 絶縁膜７５は、半導体基板７１を収容したＣＶＤチャンバ内部の圧力を１〜２Torr の減圧状態とし、１００°Ｃ以上の温度で、H2O, N2, N2O またはH2O2 と、Al(CH3)3 あるいはAlCl3 とを交互に断続的に噴射するアトミックレイヤー法で形成する。この場合には、磁性材料がないので、銅の融点程度まで高くしてもよいが、１００〜７００°Ｃとするのが実用上好適である。
【００７３】
次に、図２６に示すように、アルミナ-CVD 絶縁膜７５の表面の導電細条を形成すべき領域を覆うようにレジストマスク７６を形成し、さらに図２７に示すように表面全体にアルミナ絶縁膜７７を０．８〜１．５μｍの膜厚に形成する。さらに、図２８に示すように、アルミナ絶縁膜７７およびレジストマスク７６をＣＭＰによって平坦に研磨した後、レジストマスク７６をウエットエッチングにより除去した様子を図２９に示す。
【００７４】
続いて、図３０に示すように、表面全体にCu-CVD 膜７８を形成し、０．７〜１．２μｍの膜厚に形成し、第１の導電細条半部７４の間に画成されている凹部をCu-CVD で埋める。さらに、Cu-CVD 膜７６をＣＭＰによって、第１の導電細条半部７４の表面が露出するまで研磨して、これら第１の導電細条半部の順次の導電細条の間に第２の導電細条半部７９を自己整合的に形成し、最後に、この平坦な表面にシリコン酸化絶縁膜８０を１μｍの膜厚に形成した様子を図３１に示す。
【００７５】
本例では、第１および第２の導電細条半部７４および７９の各導電細条の幅は等しいものとしたが、Cu-CVD 膜７６によって形成される導電細条を最外側のものとする場合には、その幅は他の導電細条の幅よりも幾分広くするのが、第１の導電細条半部７４を形成する際のレジストマスク７３の形成位置のずれを補償する上で好適である。
【００７６】
次に本発明による導電パターンの製造方法の第２の実施例を説明する。上述した第１の実施例では、すべての導電細条の幅を等しいものとしたが、本例ではそれぞれ幅の異なる第１および第２の導電細条群を形成するものであるが、半導体基板の上に、第１および第２の導電細条群の第１および第２の導電細条半部をそれぞれ自己整列的に形成する点では第１の実施例と同様である。
【００７７】
図３２に示すように、半導体基板８１の表面にCu より成るシード膜８２を５０nm の膜厚に形成し、その上に所定の形状のレジストマスクを形成し、電解メッキを行って第１および第２の導電細条群８３および８４の第１の導電細条半部８５および８６を０．７〜１．２μm の膜厚に形成した後、レジストマスクを除去し、さらに露出したシード層８２をウエットエッチまたは２００°Ｃの高温RIE やイオンミリングにより除去する。
【００７８】
次に、図３３に示すように、表面全体に、アルミナ-CVD 絶縁膜８７を0.1 μm の膜厚に形成する。このアルミナ-CVD 絶縁膜７５は上述した第１の実施例と同様に半導体基板８１を収容したＣＶＤチャンバ内部の圧力を１〜２Torr の減圧状態とし、１００°Ｃから７００の温度で、H2O, N2, N2O またはH2O2 と、Al(CH3)3 あるいはAlCl3 とを交互に断続的に噴射することによって形成する。
【００７９】
次に、図３４に示すように、表面全体にCu-CVD 膜８８を0.1 μｍの膜厚に形成する。この場合、第１の導電細条半部８５の間に画成されている幅の狭い凹部はCu-CVD で完全に埋められるが、第２の導電細条群８４の第１の導電細条半部８６の間に画成されている幅の広い凹部は完全にはCu-CVD では埋められていない。本発明においては、このCu-CVD 膜８８の代わりにCu スパッタリング膜を形成しても良い。さらに、第１の導電細条半部８５の間に画成されている幅の狭い凹部も、Cu-CVD で部分的に埋められるようにしても良い。
【００８０】
さらに、図３５に示すように、C u-CVD 膜８８の上に、導電細条形成領域に対応する開口を有するレジストマスク８９を形成した後、Cu-CVD 膜８８をシード層として用いて銅の電解メッキを施し、薄膜コイル形成領域の上にCu-P 膜９０を１μｍの膜厚に形成する。このCu-P 膜９０によって、第２の導電細条群８４の第１の導電細条半部８６の間に画成された凹部が導電材料で完全に埋められることになる。
【００８１】
次に、レジストマスク８９を除去してCu-CVD 膜８８を部分的に露出させた後、Cu-P 膜９０をマスクとしてイオンミリングを施して露出しているCu-CVD 膜を除去した様子を図３６に示す。次に、図３７に示すように、全体の上にアルミナ絶縁膜９１を２〜３μm の膜厚に形成した後、ＣＭＰによってアルミナ絶縁膜９１、Cu-P 膜９０、Cu-CVD 膜８８およびアルミナ-CVD 絶縁膜８７を研磨して表面を平坦とした様子を図３８に示す。
【００８２】
このようにして、第１および第２導電細条群８３および８４の第１および第２の導電細条半部８５および８６の間に、第２の導電細条半部９２および９３を自己整合的に形成することができる。この場合、第２の導電細条群８４の第２の導電細条半部９３の各導電細条は、Cu-CVD 膜８８とCu-P 膜９０の２層構造で構成されることになる。また、隣り合う導電細条の間は、きわめて薄いCu-CVD 膜８７で絶縁分離されているだけであるので、導電細条形成領域の面積を小さくすることができ、集積度を上げることができる。最後に、図３９に示すように、平坦な表面の上に、アルミナ絶縁膜９４を、１1.5 μｍの膜厚に形成する。本発明によれば、第２の導電細条群８４の第１および第２の導電細条半部８５および９３の各導電細条を、Cu-CVD 膜８８とCu-P 膜９０の２層構造で構成することもできる。
【００８３】
上述したように、本例では、幅の広い導電細条８６、９３は、Cu-CVD 膜８８と、Cu-P 膜９０との２層構造で構成されているが、全体をCu-CVD で形成することもできる。一般に、Cu-CVD 膜はステップカバレージが良好であるが、コストが高く、Cu-P 膜はステップカバレージは低いが低コストであるので、第２の導電細条半部を、Cu-CVD またはCu スパッタリングだけで形成するか、Cu-CVD またはCu スパッタリングとCu-P で形成するか、Cu-P だけで形成するかは、形成すべき導電細条の幅、膜厚、コストなどを総合的に判断して決めれば良い。
【００８４】
本発明は上述した実施例にのみ限定されるものではなく、幾多の変更や変形が可能である。例えば、上述した実施例では、ＣＭＰによって余分なCu-CVD 膜やCu-P 膜を除去したが、ドライエッチングやイオンビームエッチングで除去したり、ＣＭＰで粗く除去した後、イオンビームエッチングやスパッタエッチングのようなドライエッチングで微調整しながら除去することもできる。
【００８５】
上述した本発明による薄膜磁気ヘッドおよびその製造方法によれば、薄膜コイルを自己整合的に正確に形成でき、したがって薄膜コイル半部を構成するコイル巻回体間の間隔を従来に比べて著しく短くすることができる。その結果として、磁路長を短くすることができ、磁束立ち上がり特性やＮＬＴＳ特性や重ね書き特性などを改善することができる。すなわち、薄膜コイル半部のコイル巻回体間には膜厚が０．０３〜０．２５μmときわめて薄い絶縁層をアルミナや、酸化シリコンや窒化シリコンなどの微細加工が可能な無機絶縁材料で形成することができるので、コイル巻回体の間隔を、０．０３〜０．２５μm ときわめて狭くすることができる。このようにして、一層の薄膜コイルで十分大きな磁束を発生させることができるので、アペックスアングルを小さくすることができ、トラック巾の狭くすることができる。さらに、第１の薄膜コイル半部を形成する際の順次のコイル巻回体間の間隔は大きく取れるので、シード層を除去するためのエッチングを良好に行なうことができ、再付着の恐れもなくなる。
【００８６】
さらに、平坦な磁性材料膜をエッチングして上部および下部のトラックポールを形成しているので、エッチングにより正確に所定のパターンに形成できる。しかもこれらのトラックポールはセルフアライメントで形成されているので、０．１〜０．３μm の狭い幅を有するトラックポールを正確にかつ安定して得ることができる。また、これらのトラックポールは、飽和磁束密度が高い磁性材料であるFeN やFeCo で形成しているので、薄膜コイルで発生される磁束が飽和することなく、微細構造として形成されたトラックポールを有効に流れるので、磁束のロスが少なく、高い面記録密度を有する記録媒体が必要とする大きな磁束を有効に発生することができる能率の高い誘導型薄膜磁気ヘッドが得られる。
【００８７】
さらに、上部トラックポールの上部磁性材料膜をＲＩＥする際のエッチングマスクとしてCoNiFe のメッキ膜を使用する場合には、このCoNiFe のメッキ膜のエッチングレートは、これをマスクとしてエッチングすべきFeN やFeCo のエッチングレートに比べて１／３〜１／２と遅いので、ＲＩＥのマスクとして最適であり、所望の膜厚のトラックポールを正確に形成することができる。また、CoNiFe のメッキ膜はFeN やFeCo 膜に比べて硬度が高いので、CoNiFe のメッキ膜だけでトラックポールを形成しようとすると、膜厚が厚くなり、内部ストレスのために剥れる恐れがあるが、本発明では上部トラックポールは２層構造となっているので、CoNiFe のメッキ膜を上部トラックポール膜として使用する場合でも、CoNiFe のメッキ膜は薄くできるので剥れの恐れはない。
【００８８】
さらに、CoNiFe のメッキ膜だけで０．１〜０．２μｍの狭い幅を有するトラックポールを形成しようとすると、３元素の組成の制御が難しく、量産ではオーバーライト不良等の多くの問題点があった。しかし、上部トラックポールを２層構造とした本発明の実施例においては、CoNiFe のメッキ膜より成る上側の磁性材料膜の組成や膜厚が多少変動しても、その下側の磁性材料膜を正確にエッチングできるので何ら問題はない。このようにして本発明では、０．１〜０．２μｍの狭い幅を有するトラックチップ部でありながら、磁束の飽和や洩れのない優れた特性を有する誘導型薄膜磁気ヘッドが得られる。
【００８９】
本発明の薄膜磁気ヘッドにおいては、上部トラックポールは飽和磁束密度の高い磁性材料で形成することができるので高さ（膜厚）を薄くでき、磁性材料膜の形状を規定するフォトレジストのフレームパターンの膜厚を薄くすることができ、その結果フォトリソグラフィのフォーカスをシャープとし、高感度のレジストを使用することができるので、高解像度のフォトリソグラフィが可能となり、微細な構造の上部トラックポールを正確に形成することができる。
【００９０】
さらに、第１および第２の薄膜コイル半部を電気的に接続するためのジャンパ配線を、上部ポールの磁性材料で、上部ポールを形成するのと同時に形成した実施例では、配線形成プロセスが簡単となり、スループットを向上することができる。
【００９１】
また、本発明による導電パターンおよびその製造方法によれば、幅の狭い導電細条をきわめて膜厚の薄い絶縁膜を挟んで配置できるので、導電細条形成領域の面積を小さくすることができ、集積度を向上することができる。さらに、第２の導電細条半部を、Cu-CVD膜またはCuスパッタリング膜と、Cu-P膜との２層構造とすることによって、幅の狭い導電細条と幅の広い導電細条とが混在する導電パターンを容易に得ることができる。
【図面の簡単な説明】
【図１】 従来の複合型薄膜磁気ヘッドを製造する工程を示す断面図である。
【図２】 図１の工程に続く工程を示す断面図である。
【図３】 図２の工程に続く工程を示す断面図である。
【図４】 図３の工程に続く工程を示す断面図である。
【図５】 図４の工程に続く工程を示す断面図である。
【図６】 図５の工程に続く工程を示す断面図である。
【図７】 図６の工程に続く工程を示す断面図である。
【図８】 図７の工程に続く工程を示す断面図である。
【図９】 従来の複合型薄膜磁気ヘッドの構成を示す断面図および平面図である。
【図１０】 本発明による薄膜磁気ヘッドの一例を製造する工程を示す断面図である。
【図１１】 図１０の工程に続く工程を示す断面図である。
【図１２】 図１１の工程に続く工程を示す断面図である。
【図１３】 図１２の工程に続く工程を示す断面図である。
【図１４】 図１３の工程に続く工程を示す断面図である。
【図１５】 図１４の工程に続く工程を示す断面図である。
【図１６】 図１５の工程に続く工程を示す断面図である。
【図１７】 第１の実施例の第１および第２の薄膜コイル半部と、これらを接続する第１および第２のジャンパ配線の配置を示す平面図および断面図である。
【図１８】 図１６の工程に続く工程を示す断面図である。
【図１９】 図１８の工程に続く工程を示す断面図である。
【図２０】 図１９の工程に続く工程を示す断面図である。
【図２１】 第１の実施例の上部トラックポールおよびそれを形成するためのレジスト開口を示す平面図である。
【図２２】 図２０の工程に続く工程を示す断面図である。
【図２３】 本発明による導電パターンの製造方法の一実施例の工程を示す断面図である。
【図２４】 図２３に示す工程に続く工程を示す断面図である。
【図２５】 図２４に示す工程に続く工程を示す断面図である。
【図２６】 図２５に示す工程に続く工程を示す断面図である。
【図２７】 図２６に示す工程に続く工程を示す断面図である。
【図２８】 図２７に示す工程に続く工程を示す断面図である。
【図２９】 図２８に示す工程に続く工程を示す断面図である。
【図３０】 図２９に示す工程に続く工程を示す断面図である。
【図３１】 図３０に示す工程に続く工程を示す断面図である。
【図３２】 本発明による導電パターンの製造方法の他の実施例の工程を示す断面図である。
【図３３】 図３２に示す工程に続く工程を示す断面図である。
【図３４】 図３３に示す工程に続く工程を示す断面図である。
【図３５】 図３４に示す工程に続く工程を示す断面図である。
【図３６】 図３５に示す工程に続く工程を示す断面図である。
【図３７】 図３６に示す工程に続く工程を示す断面図である。
【図３８】 図３７に示す工程に続く工程を示す断面図である。
【図３９】 図３８に示す工程に続く工程を示す断面図である。
【符号の説明】
３１ 基板、 ４０、４２ 下部ポール、 ４１ 下部トラックポール、４３ａ 橋絡部、 ４６ 第１の薄膜コイル半部、 ４８ 層間絶縁膜、 ５２ 絶縁膜、 ５３ 第２の薄膜コイル半部、 ５８ ライトギャップ膜、 ５２ 絶縁膜、 ５６，５７ 上部ポール
【発明の属する技術分野】
本発明は、一般的に配線パターンおよびその製造方法に関するものであり、特に配線パターンにより構成された薄膜コイルを具える薄膜磁気ヘッドおよびその製造方法に関するものである。さらに、書き込み用の誘導型薄膜磁気ヘッド素子と、読み出し用の磁気抵抗効果型薄膜磁気ヘッド素子とを積層した複合型薄膜磁気ヘッドおよびその製造方法に関するものであり、特に、磁気抵抗型薄膜磁気ヘッド素子としてＧＭＲ素子を用い、誘導型薄膜磁気ヘッド素子の薄膜コイルのコイル巻回体ピッチを狭くしてヨーク長をきわめて短くして優れたオーバーライト特性やNLTS を有すると共に高い飽和磁束密度の磁性材料より成る微細なトラックポールによって記録トラック巾を狭くし、したがって磁気記録媒体の面記録密度を向上することができる複合型薄膜磁気ヘッドおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年ハードディスク装置の面記録密度の向上に伴って薄膜磁気ヘッドの性能の向上も求められている。特に最近のＧＭＲ（Giant Magneto-Resistive ）素子を用いた磁気抵抗型薄膜磁気ヘッド素子においては、面記録密度は１００ギガビット／インチ２ にも達する勢いである。上述したように、複合型薄膜磁気ヘッドにおいては、磁気記録媒体への情報の書き込みを目的とする誘導型薄膜磁気ヘッド素子と、磁気記録媒体からの情報の読み出しを目的とする磁気抵抗効果を利用した磁気抵抗型薄膜磁気ヘッド素子とを積層した構成となっている。この内、磁気抵抗型薄膜磁気ヘッド素子としては、外部磁界が与えられたときに通常のＭＲ素子に比べて５〜１５倍の大きな磁気抵抗変化を示すＧＭＲ素子が用いられている。このようなＧＭＲ素子の性能をさらに向上させるために、磁気抵抗膜について種々の工夫が提案されている。
【０００３】
一般に、ＭＲ膜は磁気抵抗効果を示す磁性体を膜にしたもので、単層構造となっている。これに対して多くのＧＭＲ膜は、複数の膜を組み合わせた多層構造となっている。ＧＭＲ膜において抵抗変化が発生するメカニズムについては幾つかの種類があり、メカニズムによってＧＭＲ膜の層構造が異なっている。例えば、超格子ＧＭＲ膜やグランユラＧＭＲ膜は、比較的構造が簡単で、弱い磁界で大きな抵抗変化が得られる特長がある。また、量産に適したものとしてスピンバルブＧＭＲ膜が知られている。さらに、再生ヘッド素子としての特性は、上述した材料の選択の他にパターン巾で決定されている。このパターン巾はＭＲハイトやトラック巾であるが、トラック巾はフォトリソグラフィ・プロセスで決定され、ＭＲハイトはエアー・ベアリング・サーフェイス（ＡＢＳ）を形成する際の研磨量によって決定される。
【０００４】
一方、再生用ヘッド素子の性能の向上に伴って記録用ヘッド素子の性能向上も求められている。面記録密度を高くするには、トラック密度を高くする必要があるが、そのためには記録用ヘッド素子の磁極部分について半導体加工技術を利用して微細加工を施してトラック巾をサブミクロンオーダ，特に０．２μｍ以下と狭くする必要がある。しかしながら、半導体微細加工技術を利用してトラック巾を狭くしてゆくと、磁極部分が微細化されて十分な量の磁束が得られなくなるという問題がある。このように、再生ヘッド素子としてはＭＲ膜をＧＭＲ膜に変更し、さらに磁気抵抗感度の高い材料を選択することで、比較的容易に所望の高い面記録密度に対応することができる。
【０００５】
一方、１００ギガビット／インチ２ に程度のきわめて高い面記録密度を実現するには、記録媒体である磁気ディスクに保持力の大きな材料を使用する必要がある。その理由は、保持力の大きな材料を使用しないと、記録密度が高くなるのに伴って、熱ゆらぎ現象によって書きこまれたデータが消失してしまうためである。このように高い保持力を有する材料を使用する場合には、書き込みには大きな磁束が必要とされるので、誘導型薄膜磁気ヘッド素子としても大きな磁束を発生できるものが要求されることになる。誘導型薄膜磁気ヘッド素子が発生する磁束を増大させる一般的な方法は、飽和磁束密度の大きな磁性材料（Hi-Bs 材料で飽和磁束密度が1.8 T （テスラ）以上）でトラックポールを形成することである。従来、飽和磁束密度の大きな磁性材料としては、飽和磁束密度が1.0T のNiFe(80:20) や1.5T のNiFe(45:55) が一般的であり、最近では1.8 T から2.0T のCoNiFe などがあるが、微細化されたトラックポールとして安定した状態で使用するには、1.8T 程度の飽和磁束密度を有する磁性材料を使用するのが一般である。しかし、上述したようにトラックポールの幅をサブミクロンオーダと狭くした場合には、このような磁性材料では書き込みに必要な大きな磁束を安定して得ることができず、さらに飽和磁束密度の高い磁性材料を使用することが望まれている。従来、トラックポールを高飽和磁束密度の磁性材料で形成する場合には一般的にメッキ法が採用されているが、幅の狭いトラックポールを安定に形成するには、スパッタ法を採用するのが有利である。そのような観点から、飽和磁束密度が2.0T のFeN や2.4T のFeCo のスパッタ膜でトラックポールを形成するのが有力である。
【０００６】
図１〜９に、従来の標準的な複合型薄膜磁気ヘッドの一例としてＧＭＲ素子を有するものの順次の製造工程を示す断面図である。これらの図面において、Ａはエアベアリング面に垂直な平面で切って示す断面図であり、Ｂはエアーベアリング面に平行な平面で切って示す断面図である。なおこの例は、磁気抵抗効果型の読取用の薄膜磁気ヘッドの上に誘導型の書込用薄膜磁気ヘッドを積層した複合型薄膜磁気ヘッドである。
【０００７】
図１Ａ，１Ｂに示すように、AlTiC より成る基板１の上に、例えばアルミナより成る絶縁膜２を約２〜３μｍの膜厚に堆積し、さらにその上に再生用のＧＭＲヘッド素子に対する磁気シールドを行うための磁性材料より成る下部シールド膜３を形成する。次に、この下部シールド膜３の上に３０〜３５ｎｍの膜厚のアルミナより成る下部シールドギャップ膜４をスパッタリングにより形成した後、所定の層構造を有するＧＭＲ膜５を形成し、さらにこのＧＭＲ膜に対する引出し電極６を、リフトオフによって形成する。その後、アルミナのスパッタリングにより上部シールドギャップ膜７を３０〜３５ｎｍの膜厚に形成し、その上にＧＭＲ素子の上部磁気シールド膜として作用する磁性材料膜８を、約３μｍの膜厚に形成する。
【０００８】
次に、再生用のＧＭＲヘッド素子と記録用の誘導型薄膜磁気ヘッド素子を磁気的に分離して再生用ＧＭＲヘッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜９を約０．３μｍの膜厚に形成した後、記録用ヘッド素子の下部ポール１０を１．５〜２．０μｍの膜厚に形成する。この下部ポール１０は、CoNiFe のメッキ法で形成されている。なお、図面では各部の膜厚の比率は実際のものとは必ずしも一致しておらず、例えば分離膜９の膜厚は薄く描いてある。
【０００９】
次に、図２Ａ，２Ｂに示すように、下部ポール１０の上に非磁性材料より成るライトギャップ膜１１を、例えば１００ｎｍの膜厚に形成し、さらにその上に高飽和磁束密度の磁性材料であるパーマロイより成る上部トラックポール１２を所定のパターンにしたがって形成する。これと同時に下部ポール１０と、後に形成される上部ポールとを磁気的に連結してバックギャップを形成するための連結部１３を形成する。これら上部ポール１２および連結部１３は、メッキによりおよそ３〜４μｍの膜厚に形成する。
【００１０】
その後、実効書込みトラック巾の広がりを防止するために、すなわちデータの書込み時に下部ポール１０において磁束が広がるのを防止するために、上部トラックポール１２の周囲のライトギャップ膜１１およびその下側の下部ポール１０をイオンミリングによってエッチングしていわゆるトリム構造を形成する。その後、全体の上に厚さ３μｍ程度のアルミナ絶縁膜１４を形成し、化学機械研磨（ＣＭＰ）により表面を平坦とした状態を図３Ａ，３Ｂに示す。
【００１１】
次に、図４Ａ，４Ｂに示すように、平坦とした表面に、Cu より成る薄膜コイルを電解メッキにより形成するために、Cu より成る１００ｎｍ程度の薄いシード層１５をスパッタにより形成し、その上に所定の開口パターンを有するフォトレジスト膜を形成した後、第１層目の薄膜コイル１６を硫酸銅のメッキ液を用いる電解メッキにより所定のパターンにしたがって１．５μｍの膜厚に形成する。その後，フォトレジスト膜を除去した後、シード層１５をアルゴンイオンビームを用いるイオンミリングによって除去した様子を図５Ａ，５Ｂに示す。このようにシード層１５を除去し、コイル巻回体相互を分離して１つのコイル状の導体を形成する。このイオンビームミリングの際には、薄膜コイル１６のコイル巻回体の底部にあるシード層１５が薄膜コイルよりも外方に突出して残るのを抑止するために、イオンビームミリングは５〜１０°の角度を以て行なうようにしている。このように、イオンビームミリングを垂直に近い角度で行うと、イオンビームの衝撃によって飛散したシード層１５の材料が再付着するようになるので、順次のコイル巻回体の間隔は広くしなければならない。
【００１２】
さらに、図６Ａ，６Ｂに示すように、この第１層目の薄膜コイル１６を絶縁分離した状態で保持する絶縁膜１７をフォトレジストにより形成し、図７Ａ，７Ｂに示すように、Cu より成るシード層１８を形成し、電解メッキによって第２層目の薄膜コイル１９を所定のパターンにしたがって１．５μｍの膜厚に形成する。次に、シード層１８をイオンミリングよって除去した後、第２層目の薄膜コイル１９を絶縁分離して支持するフォトレジストより成る絶縁膜２０を形成し、上部トラックポール１２および連結部１３と連結するようにパーマロイより成る上部ポール２１を約３μｍの膜厚に形成し、全体をアルミナより成るオーバーコート膜２２で覆った様子を図８Ａ，８Ｂに示す。なお、第１層目および第２層目の薄膜コイル１６および１９の内周端同士を電気的に接続するための接続部２３は、第２層目の薄膜コイル１９を形成するときに同時形成する。最後に、ＧＭＲ膜５、ライトギャップ１１、上部トラックポール１２などが露出する端面を研磨してエアーベアリング面ＡＢＳを形成し、スライダを完成する。実際の薄膜磁気ヘッドの製造においては、上述した構造をウエファに多数形成した後、多数の薄膜磁気ヘッドが配列されたバーにウエファを分割し、このバーの側面を研磨してエアベアリング面ＡＢＳを得るようにしている。
【００１３】
図９は、上述したようにして形成した従来の複合型薄膜磁気ヘッドの構成を模式的に示す断面図および平面図である。下部ポール１０は広い面積を有しているが、上部トラックポール１２および上部ポール２１は下部ポールよりも狭い面積を有している。書込み用ヘッド素子の性能を決定する要因の一つにスロートハイトＴＨがある。このスロートハイトＴＨは、エアーベアリング面ＡＢＳから絶縁膜１４のエッジまでの磁極部分の距離であり、この距離をできるだけ短くすることが望まれている。また、再生用ヘッド素子の性能を決定する要因の一つにＭＲハイトＭＲＨがある。このＭＲハイト（ＭＲＨ）は、端面がエアーベアリング面ＡＢＳに露出するＭＲ膜５の、エアーベアリング面から測った距離であり、薄膜磁気ヘッドの製造工程においては、エアーベアリング面ＡＢＳを研磨して形成する際の研磨量を制御することによって所望のＭＲハイトＭＲＨを得るようにしている。
【００１４】
上述したスロートハイトＴＨおよびＭＲハイトＭＲＨと共に薄膜磁気ヘッドの性能を決定する要因としてエイペックスアングルθがある。このエイペックスアングルθは、薄膜コイル１６を絶縁分離する絶縁膜１７の側面の接線と上部ポール２８の上面との成す角度として規定されるものであり、薄膜磁気ヘッドの微細化を達成するためにはこのエイペックスアングルθをできるだけ大きくすることが要求されている。
【００１５】
【発明が解決すべき課題】
上述したような従来の複合型薄膜磁気ヘッドにおける問題点について以下に説明する。薄膜コイル１６、１９を絶縁膜１７、２０によって絶縁分離して保持するように形成した後、上部ポール２１を形成するが、この際絶縁膜１７、２０のエッジの立ち上がりに沿って上部ポール２１を所定のパターンにしたがって形成する必要がある。このために約７〜１０μｍの段差に上部ポール２１のパターンを規定するためのフォトレジストを３〜４μｍの膜厚で形成している。ここで、絶縁膜１６，１９のエッジ部分においては最低でも３μｍの膜厚のフォトレジストが必要であるとすると、このエッジの低部では８〜１０μｍの厚いフォトレジストが形成されることになる。記録ヘッドのトラック巾はトラックポール１２の巾によって主として規定されるので、上部ポール２１は上部ポールほど微細加工が必要ではないが、トラック巾をサブミクロンと微細化する場合、特に０．２μｍ程度とする場合には、上部ポール２１の磁極部分もサブミクロンオーダの微細化が要求されるようになる。
【００１６】
上述したように、上部ポール２１をメッキにより所定のパターンに形成する際には、１０μｍ以上の高低差のある上部トラックポール１２と絶縁膜１７，２０の表面にフォトレジストを均一の膜厚にコーティングし、このフォトレジストに対して露光を行って上部ポール２１の、サブミクロン巾の磁極部分を規定するパターンを形成する必要がある。すなわち、８〜１０μｍの膜厚を有するフォトレジストでサブミクロンオーダのパターンを形成する必要がある。上部ポール２１をメッキで形成するためには、シード層と呼ばれる薄いパーマロイ電極膜をスパッタリングにより予め形成しており、このパーマロイ膜によりフォトリソグラフィの露光時の光が反射される結果としてパターンの崩れが発生し、サブミクロンオーダの微細なパターンを正確に形成することは非常に困難であった。
【００１７】
上述したように、面記録密度を向上するためには磁極部分の微細化が必要であるが、これに伴って少なくとも微細化された磁極部分を飽和磁束密度の高い磁性材料で形成する必要がある。このような磁性材料としては、一般的にFeN, FeCo が知られているが、これらの磁性材料はスパッタリングによって所定のパターンを有する膜として形成することが困難である。スパッタリングによって形成した磁性膜をパターニングするにはイオンミリングが用いられているが、エッチングレートが低いと共にサブミクロンオーダのトラック巾を精度良く制御することはできない。
【００１８】
また、飽和磁束密度の高い磁性材料としてNiFe, CoNiFe, FeCo なども知られており、これらの磁性材料はメッキ法によって比較的簡単に所望のパターンに形成できる。例えば、NiFe では、その組成比率をFe リッチ（５０％以上）とすることで、１．５〜１．６テスラ（Ｔ）が得られ、比較的安定した組成コントロールも可能である。しかしながら、面記録密度が１インチ平方当たり８０〜１００Ｇｂとなるとトラック巾は０．２μｍ以下のものが要求され、それに伴って飽和磁束密度のさらに高い磁性材料の使用が要求されるようになってきた。そのためメッキ法によって磁性膜を形成する場合には、CoNiFe を用いることが有力視されているが、１．８〜２．０Ｔ程度の磁気性能しか得られない。１インチ当たり８０〜１００Ｇｂ程度の面記録密度を実現しようとすると、２Ｔ程度の高飽和磁束密度を有する他の磁性材料が望ましい。
【００１９】
誘導型薄膜磁気ヘッドの高周波数特性を決める要因の一つに磁路長がある。この磁路長は、スロートハイト零の位置からバックギャップまでの距離として定義されるが、この磁路長を短くすることによって高周波数特性を向上することができる。薄膜コイルの順次のコイル巻回体の間隔、すなわちコイルピッチを短くすることによって磁路長を短くすることができるが限界がある。そこで上述したように薄膜コイルを２層構造とすることが行われている。従来、２層構造の薄膜コイルを形成する際には、１層目の薄膜コイルを形成した後、フォトレジスト絶縁膜を約２μｍの厚さに形成している。この絶縁膜の外周面は丸みを帯びたものとなるので、２層目の薄膜コイルを形成する際に、この傾斜部にも電解メッキ用のシード層を形成すると、これを所定のパターンにイオンミリングでエッチングする際に傾斜部の影の部分は正確なエッチングが行われなくなり、コイル巻回体が短絡してしまう恐れがある。したがって、２層目の薄膜コイルは、絶縁膜の平坦部に形成する必要がある。
【００２０】
例えば、第１層目の薄膜コイルの膜厚が２〜３μｍで、その上に形成されるフォトレジスト絶縁膜の膜厚が２μｍとし、その傾斜部のエイペックスアングルが４５〜５５°とすると、スロートハイト零の基準位置から第１層目の薄膜コイルの外周面までの距離のほぼ２倍の６〜８μｍの距離だけは、第２層目の薄膜コイルの外周面をスロートハイト零の基準位置から後退させる必要があり、それだけ磁路長が長くなってしまう。例えば、薄膜コイルのライン／スペースを１．５μｍ／０．５μｍとし、合計で１１個のコイル巻回体を２層の薄膜コイルで形成する場合、第１層目に６つのコイル巻回体を形成し、第２層目に５つのコイル巻回体を形成することになり、薄膜コイルが占める長さは１１．５μｍとなる。したがって、従来の薄膜磁気ヘッドにおいては、磁路長を短くすることができず、高周波数特性の改善が阻害されている。
【００２１】
上述したようにして形成された従来の複合型薄膜磁気ヘッドにおいては、特に書き込み用の誘導型薄膜磁気ヘッドの微細化の点で問題がある。すなわち、図９に示すように、下部ポール１０および上部ポール２１の、薄膜コイル１６，１９のコイル巻回体を囲む部分の長さである磁路長ＬＭ を短くすることによって、誘導型薄膜磁気ヘッドの磁束立ち上がり時間（Flux Rise Time）や非線形トランジションシフト（Non-linear Transition Shift:NLTS）特性や重ね書き（Over Write) 特性などを改善できることが知られている。この磁路長ＬＭ を短くするためには、薄膜コイル１６，１９の、下部ポール１０および上部ポール２１によって囲まれる部分のコイル巾ＬＣ を短くする必要があるが、従来の薄膜磁気ヘッドでは、以下に説明するようにこのコイル巾ＬＣ を短くすることができなかった。
【００２２】
誘導型薄膜磁気ヘッドのコイル巾ＬＣ を短くするためには、薄膜コイルの各コイル巻回体の巾を小さくするとともに順次のコイル巻回体の間隔を狭くする必要があるが、薄膜コイルの電気抵抗を小さくするためには、コイル巻回体の巾を短くすることには制限がある。すなわち、薄膜コイルの抵抗値を低くするために、導電率の高い銅を用いても、薄膜コイルの高さは２〜３μm に制限されるので、コイル巻回体の幅を１．５μm よりも狭くすることができない。これよりもコイル巻回体の幅を狭くすると、発熱によってＧＭＴ膜１５の特性が劣化する恐れがある。さらに、下部ポール１０や上部ポール２１も加熱されて膨張し、ポール突出という現象が生じ、薄膜磁気ヘッドと記録媒体とが衝突するという大きな問題を引き起こすこともある。したがって、コイル巻回体の幅を狭くすることなく、コイル幅ＬＣ を短くするには、コイル巻回体の間隔を狭くする必要がある。
【００２３】
しかし、従来の薄膜磁気ヘッドにおいては、薄膜コイルのコイル巻回体１６，１９の間隔を狭くすることができない。以下、その理由を説明する。上述したように硫酸銅を用いる電解メッキ法により薄膜コイルのコイル巻回体を形成しているが、シード層の上に形成したフォトレジスト膜に形成した開口内に、ウエファ全体に亘って均一に銅を堆積させるためにシード層を１００ｎｍの膜厚で形成し、このシード層が露出している開口内に選択的に銅が堆積されるように電解メッキ処理を施してコイル巻回体を形成した後、個々のコイル巻回体を分離するために、シード層を選択的に除去している。このシード層の除去には、上述したように、コイル巻回体をマスクとして、例えばアルゴンを用いるイオンビームミリングを採用している。
【００２４】
ここで、コイル巻回体間のシード層を除去するには、イオンビームミリングを基体表面に対して垂直な方向から行なうのが良いが、このようにすると、エッチングされた銅の残渣の再付着が発生し、順次のコイル巻回体間の絶縁不良が起こるので、コイル巻回体の間隔を狭くすることができない。このような欠点を除去しようとして、５〜１０°の角度を以てイオンビームミリングを行うと、フォトレジスト膜の影の部分にはイオンが十分に照射されず、シード層が部分的に残ってしまう。したがって、コイル巻回体間の絶縁不良を回避するためには、コイル巻回体の間の間隔を狭くすることができない。したがって、従来では、コイル巻回体間の間隔を０．３〜０．５μm と広くしており、これよりも狭くするには上に述べたように新たな困難な問題が発生し、コイル巻回体の間隔を狭くすることができなかった。
【００２５】
さらに、上述した電解メッキ法によって薄膜コイル１６，１９を形成する際には、薄膜コイルの膜厚の均一性を確保するために、硫酸銅のようなメッキ液を攪拌する必要があるが、ここで薄膜コイルのコイル巻回体の間隔を狭くするためにフォトレジスト膜の開口を画成する壁の幅を薄くすると、電解液の攪拌によってこの薄い壁が倒壊してしまい、薄膜コイルを正確に形成することができず、この点からも薄膜コイルのコイル巻回体の間隔を狭くすることができなかった。
【００２６】
誘導型薄膜磁気ヘッドのＮＬＴＳ特性を向上するために、薄膜コイルのコイル巻回数を多くすることが考えられる。しかし、磁路長を短くしたままでコイル巻回数を多くするには、薄膜コイル層の層数を４層、５層と多くする必要があり、これによってエイペックスアングルが大きくなってしまい、狭トラック幅を達成することができなくなるという問題があった。エイペックスアングルを所定の範囲に収めるためには、薄膜コイル層の層数は３層以下、好適には２層以下とするのが望ましいが、これではコイル巻回数を多くすることはできず、したがってＮＬＴＳ特性を改善することができない。
【００２７】
さらに、上述したように２層の薄膜コイルを設ける場合、第２層目の薄膜コイル１９の外周近傍では絶縁膜１７が平坦ではなく湾曲しているので、第２層目の薄膜コイル１９が垂直に形成されなくなる。例えば、０．３μｍ以下のスペースを持った薄膜コイルを１．５μｍ以上の膜厚で形成する場合、上述したように垂直に形成されない薄膜コイルのコイル巻回体の間に存在するシード層１８にはアルゴンイオンが有効に入っていかず、またウエファの中心部と周辺部とではイオンミリングの角度が異なることから、シード層１８が十分にエッチングされずに残ってしまうことがしばしばある。さらに、コイル巻回体のスペースが狭い場合、イオンミリングのアルゴン粒子がこの狭いスペースに入っていったとしても、アルゴン粒子と一緒に運び去られたCu粒子が再びコイル巻回体の側壁に付着することがある。このようなエッチング残滓があると、コイル巻回体が短絡されてしまう恐れがある。
【００２８】
特公昭５５−４１０１２号公報には、絶縁膜を介して第１および第２の薄膜コイル半部を絶縁膜を介して交互に配置した薄膜コイルが開示されている。この公報の第７図には、第１層目の薄膜コイルの第１および第２の薄膜コイル半部を左巻きに構成し、第２層目の薄膜コイルの第１および第２の薄膜コイル半部を右巻きに形成し、内側の接点パッド同士および外側の接点パッド同士を接続することによって同一方向に電流が流れるようにした構成が示されている。しかしながら、この従来の薄膜コイルでは、第１の薄膜コイル半部を形成した後、全体に亘って絶縁膜および導電膜をスパッタまたは蒸着によって形成し、さらにその上に選択的にマスクを形成し、導電膜の、第１の薄膜コイル半部の上に形成されている部分を選択的にエッチングし、第１の薄膜コイル半部の順次のコイル巻回体の間のスペースを埋める部分を残して第２の薄膜コイル半部を形成している。したがって、第１および第２の薄膜コイル半部は自己整合的に形成されておらず、コイル巻回体の間隔をサブミクロンのオーダまで微細化することはできない。
【００２９】
本発明者は、上述した問題を少なくとも軽減するために、アメリカ特許第6,191,916および6,204,997において、第１の薄膜コイル半部をシード層を用いる電解メッキで形成した後、全体に亘って薄い絶縁膜およびシード層を形成し、第１の薄膜コイル半部の順次のコイル巻回体の間のスペースに開口を有するフォトレジスト膜を形成し、これをマスクとして電解メッキを施して第２の薄膜コイル半部を形成する方法を提案している。このような薄膜コイルの製造方法によれば、第１および第２の薄膜コイル半部を電解メッキによって正確に形成することができる。
【００３０】
しかしながら、第２の薄膜コイル半部を形成するために所定のパターンの開口を有するフォトレジスト膜を用いているので、第１および第２の薄膜コイル半部を自己整合的に形成することはできず、したがって順次のコイル巻回体の間のスペースをクオーターミクロンオーダと狭くすることは困難である。
【００３１】
上述した問題は、薄膜磁気ヘッドに限られるものではなく、半導体集積回路において、微細な導電パターンを形成する場合にも同様に現れるものである。すなわち、半導体基板に、サブミクロンオーダー、特にクオーターミクロンで複数の導電細条を互いに平行に形成する場合にも、順次の導電細条の間隔を狭くして、導電パターンの占有面積をできるだけ小さくすることが望まれている。特に、導電細条の膜厚が厚く、間隔が狭い場合には、アスペクト比が相当大きな凹部内に導電材料を良好に堆積させる必要があるが、量産に適した従来の技術ではそのような要求を満たすことができない。さらに、導電細条の幅は、それが使用される用途に応じた幅とする必要があり、きわめて狭い幅の導電細条と，それよりも幅の広い導電細条との双方を有する導電パターンが望ましい場合もあるが、。このような導電パターンを同時に形成するのが望ましいが、従来の技術では困難であった。
【００３２】
【課題を解決するための手段】
本発明の目的は、互いに狭い間隔で分離された複数の幅の狭い導電細条を有する導電パターン、特に互いに狭い間隔で分離された複数の幅の狭い導電細条と、互いに狭い間隔で分離された複数の幅の広い導電細条とを有する導電パターンおよびそのような導電パターンを製造する方法を提供しようとするものである。
【００３３】
本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾ＬＣ を狭くし、その結果として磁路長ＬＭ を短くして性能を改善した薄膜磁気ヘッドを提供しようとするものである。
【００３４】
本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾ＬＣ を狭くし、その結果として磁路長ＬＭ を短くして性能を改善した薄膜磁気ヘッドを容易かつ正確に製造することができる薄膜磁気ヘッドの製造方法を提供しようとするものである。
【００３５】
本発明による導電パターンは、
電気絶縁性の表面を有する基体と、
この基体の表面に、所定の幅を有する凹部を画成するように間隔を置いて配置された所定の幅の複数の第１の導電細条半部と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
この第１の絶縁膜の上であって、前記第１の導電細条半部の間に画成された凹部を埋めるように形成された複数の第２の導電細条半部と、
前記第１および第２の導電細条半部を自己整合的に形成するために、前記基体の表面の、前記第１および第２の導電細条半部が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１および第２の導電細条半部の表面と、前記凹部の表面に形成された第１の絶縁膜の端面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具えるものである。
【００３６】
このような導電パターンを製造する本発明の製造方法は、
基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第１の導電細条半部を形成する工程と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に第１の絶縁膜を形成する工程と、
前記第１の導電細条半部が形成されている領域を選択的に覆うようにレジストを形成する工程と、
前記レジストで覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記レジストを除去した後、前記第１の導電細条半部の間に画成された凹部を埋めるように導電膜を形成する工程と、
この導電膜、前記第１の導電細条半部の表面に形成された前記第１の絶縁膜および前記第２の絶縁膜を、前記第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条半部の間に画成された凹部に埋め込まれた複数の第２の導電細条半部を形成する工程と、
この研磨によって同一平坦面とされた第１および第２の導電細条半部の表面および第２の絶縁膜の表面に第３の絶縁膜を形成する工程と、
を具えるものである。
【００３７】
本発明による製造方法においては、第１の導電細条を銅の電解メッキで形成し、第２の導電細条はCu-CVDで形成したり、第１および第２の導電細条の双方を銅の電解メッキで形成することができるが、Cu-CVDの方がステップカバレージが良好であるので、幅が狭く、膜厚が厚い第２の導電細条を形成する場合には、第２の導電細条をCu-CVDで形成する方が良い。
【００３８】
さらに本発明による導電パターンは、
電気絶縁性の表面を有する基体と、
この基体の表面に、第１の幅を有する凹部を画成するように間隔を置いて配置され、第２の幅を有する、第１の導電細条群の複数の第１の導電細条半部と、
前記基体の表面に、前記第１の幅よりも広い第３の幅を有する凹部を画成するように間隔を置いて配置され、前記第２の幅よりも広い第４の幅を有する、第２の導電細条群の複数の第１の導電細条半部と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
前記第１の絶縁膜の上であって、前記第１の導電細条群の第１の導電細条半部間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜とを含む２層構造を有する、第１の導電細条群の複数の第２の導電細条半部と、
前記第１の絶縁膜の上であって、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有する、第１の導電細条群の複数の第２の導電細条半部と、
前記第１および第２の導電細条半部を自己整合的に形成するために、前記基体の表面の、前記第１および第２の導電細条群が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１の導電細条群の第１および第２の導電細条半部、第２の導電細条群の第２の導電細条半部の表面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具えるものである。
【００３９】
このような導電パターンを製造する本発明の方法は、
電気絶縁性の表面を有する基体と、
この基体の表面に、第１の幅を有する凹部を画成するように間隔を置いて配置され、第２の幅を有する、第１の導電細条群の複数の第１の導電細条半部と、
前記基体の表面に、前記第１の幅よりも広い第３の幅を有する凹部を画成するように間隔を置いて配置され、前記第２の幅よりも広い第４の幅を有する、第２の導電細条群の複数の第１の導電細条半部と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
前記基体の表面の、前記第１および第２の導電細条群が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１の絶縁膜の上であって、前記第１の導電細条群の第１の導電細条半部間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜とを含む２層構造を有する複数の第２の導電細条半部と、
前記第１の絶縁膜の上であって、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有する複数の第２の導電細条半部と、
前記第１の導電細条群の第１および第２の導電細条半部、第２の導電細条群の第２の導電細条半部の表面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具える導電パターンを製造する方法であって、
基体の電気絶縁性の表面の上に、第１の幅を有する凹部を画成するように、第２の幅を有する複数の第１の導電細条群の第１の導電細条半部を間隔を置いて形成するとともに、前記第１の幅よりも広い第３の幅を有する凹部を画成するように、前記第２の幅よりも広い第４の幅を有する複数の第２の導電細条群の第１の導電細条半部を間隔を置いて形成する工程と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の表面上に第１の絶縁膜を形成する工程と、
前記第１および第２の導電細条群が形成されている領域を選択的に覆うように被覆膜を形成する工程と、
この被覆膜で覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記被覆膜を除去した後、前記第１の絶縁膜の上に、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部を完全にまたは部分的に埋めるとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
この第１の導電膜の上に、前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部を完全に埋めるように第２の導電膜を電解メッキで形成する工程と、
前記第１および第２の導電膜、前記第１および第２の導電細条群の第１の導電細条半部の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１および第２の導電細条群の第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜単独またはこの第１の導電膜と電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成するとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜と、電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成する工程と、
前記第１および第２の導電細条群の第１および第２の導電細条半部の表面と、前記第２の絶縁膜の表面の同一平坦面上に第３の絶縁膜を形成する工程と、
を具えるものである。
【００４０】
本発明は、板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドであって、この誘導型薄膜磁気ヘッド素子が、
前記基板上に、エアーベアリング面から内方に延在するように形成された磁性材料より成る下部ポールと、
この下部ポールの一方の表面上に、エアーベアリング面からトラックポールの長さに相当する距離だけ内方に延在するように形成された磁性材料より成る下部トラックポールと、
前記下部ポールの一方の表面上に、前記エアーベアリング面から離れた位置においてバックギャップを構成するように形成された磁性材料より成る橋絡部と、
前記下部ポールの一方の表面上に、下部ポールとは反対側の表面が前記下部トラックポールの表面と同一面となるように形成された薄膜コイルと、
前記下部トラックポールおよび薄膜コイルの平坦な表面の上に平坦に形成された非磁性材料より成るライトギャップ膜と、
このライトギャップ膜の、前記下部トラックポールと接触する表面とは反対側の表面に形成され、前記下部トラックポールと整列する上部トラックポールが一体的に形成されているとともに前記橋絡部と接触するように形成された磁性材料より成る上部ポールと、
を具え、前記薄膜コイルが、
所定の間隔を置いて形成されたコイル巻回体を有する第１の薄膜コイル半部と、
この第１の薄膜コイル半部の順次のコイル巻回体の間に、第１の薄膜コイル半部のコイル巻回体と自己整合的に形成され、少なくとも一部分が、ＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜を含む２層構造を有するコイル巻回体を有する第２の薄膜コイル半部と、
これら第１および第２の薄膜コイル半部の順次のコイル巻回体を自己整合的に配置するために、これら第１および第２の薄膜コイル半部の順次のコイル巻回体間のスペースを埋めるように形成された層間絶縁膜と、
を具えるものである。
【００４１】
このような本発明による薄膜磁気ヘッドにおいては、前記第１の薄膜コイル半部のコイル巻回体を銅の電解メッキで形成し、前記第２の薄膜コイル半部のコイル巻回体を、銅のＣＶＤまたはスパッタリングで形成された第１の導電膜と、銅の電解メッキで形成された第２の導電膜との２層構造とするのが好適である。この場合、第２の薄膜コイル半部のコイル巻回体の、トラックポールと橋絡部との間の部分は幅が狭く形成されているので、全体が銅の電解メッキで形成された第１の導電膜で構成される場合もあるが、銅の電解メッキによって形成された第１の導電膜と、銅のＣＶＤまたはスパッタリングで形成された第２の導電膜との２層構造となる場合もある。さらに、前記第１および第２の薄膜コイル半部の隣接するコイル巻回体間に配設された層間絶縁膜の膜厚は、０．０３〜０．２５μmとするのが好適である。また、この層間絶縁膜は、アルミナ、酸化シリコンおよび窒化シリコンなどの無機絶縁材料で形成することができ、特にアルミナ-CVDで形成するのが好適である。
【００４２】
このように本発明による薄膜磁気ヘッドにおいては、前記薄膜コイルを第１および第２の薄膜コイル半部を以て構成し、第１の薄膜コイル半部の順次のコイル巻回体間の間隔をコイル巻回体の巾よりもやや大きくすることによって、この順次のコイル巻回体間に第２の薄膜コイル半部の順次のコイル巻回体を層間絶縁膜を介して自己整合的に配置することができ、これら第１および第２の薄膜コイル半部のコイル巻回体間の間隔をきわめて小さくすることができ、したがって磁路長を短くすることができ、その結果として磁束立ち上がり時間やＮＬＴＳ特性や重ね書き特性などを改善することができる。
【００４３】
本発明による薄膜磁気ヘッドにおいては、前記第１および第２の薄膜コイル半部の隣接するコイル巻回体の間隔を０．２μm以下、特に０．０３〜０．１５μmとするのが好適である。ここで、順次のコイル巻回体間の間隔を０．０３μmよりも狭くすると、順次のコイル巻回体間の絶縁不良が発生する恐れがある。また、順次のコイル巻回体間の間隔を０．２μmよりも大きくしたのでは、薄膜コイルの磁路長を短縮する効果が十分に得られない。本発明では、上述したように、順次のコイル巻回体間の間隔を０．２μm以下、特に０．０３〜０．１５μmと狭くすることによって、コイル巻回体の巾を狭くすることなく上述した磁路長を、図９に示した従来の誘導型薄膜磁気ヘッドの磁路長の半分以下と短くすることができ、上述したアメリカ特許第6,191,916および6,204,997に開示された誘導型薄膜磁気ヘッドの磁路長に比べても短くすることができ、誘導型薄膜磁気ヘッドの性能を著しく向上することができる。
【００４４】
さらに本発明による薄膜磁気ヘッドにおいては、前記下部トラックポールおよび上部トラックポールをＲＩＥ（Reactive Ion Etching ）により自己整合的に形成し、さらに下部ポールの表面を部分的にエッチングしてトリム構造を形成するのが好適である。また、上部トラックポールおよび上部ポールは、FeN 、FeCo 、CoNiFe 、FeAlN またはFeZrN で形成し、下部トラックポールは、FeN 、FeCo 、CoNiFe 、FeAlN 、FeZrN またはNiFe で形成するのが好適である。この場合、CoNiFe 、FeCo 、NiFe はメッキ膜として形成し、FeN 、FeCo 、FeAlN およびFeZrN はスパッタ膜で形成することができる。
【００４５】
本発明は、基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子を形成する方法が、
磁性材料より成る下部ポールを構成する第１の磁性材料膜を前記基板によって支持されるように形成する工程と、
この第１の磁性材料膜の上に下部トラックポールおよびバックギャップの橋絡部を構成する第２の磁性材料膜を形成する工程と、
前記第１の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、
前記第２の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、
この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形成する工程と、
このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部ポールを構成する第３の磁性材料膜を前記橋絡部と接触するように形成する工程と、
この第３の磁性材料膜の、上部トラックポールを形成すべき部分にマスクを形成する工程と、
前記第３の磁性材料膜を選択的にエッチングして上部トラックポールを形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第２の磁性材料膜を選択的に除去して下部トラックポールを自己整合的に形成するエッチング工程と、
全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、
を具え、前記薄膜コイルを形成する工程が、
前記第１の磁性材料膜の上に、これから絶縁分離されるように第１の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、
この第１の薄膜コイル半部の全体を覆うように層間絶縁膜を構成する第１の絶縁膜を形成する工程と、
この第１の絶縁膜の上に、前記第１の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全にまたは部分的に埋めるとともに、幅の広い凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
この第１の導電膜の上の薄膜コイル形成領域に、凹部を完全に埋めるように第２の導電膜を電解メッキで形成する工程と、
表面全体を覆うと共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間を埋めるように第２の絶縁膜を形成する工程と、
前記第１および第２の導電膜、前記第１の薄膜コイル半部のコイル巻回体の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第１および第２の薄膜コイル半部の順次のコイル巻回体を自己整合的に形成するために、前記第１の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第２の薄膜コイル半部のコイル巻回体を形成すると共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間に前記層間絶縁膜を構成する第１の絶縁膜よりも幅の広い絶縁膜を形成する工程と、
を具えるものである。
【００４６】
このような本発明による薄膜磁気ヘッドの製造方法の好適な実施例においては、前記第１の薄膜コイル半部を銅の電解メッキで形成し、前記第２の薄膜コイル半部の第１の導電膜を銅のＣＶＤまたはスパッタリングで形成し、第２の導電膜を銅の電解メッキで形成する。この場合、第２の導電膜を銅の電解メッキで形成する前に、前記第１の導電膜の薄膜コイル形成領域以外の部分をレジストで覆い、第２の導電膜を形成した後、このレジストを除去して第１の導電膜を部分的に露出させ、第２の導電膜をマスクとして第１の導電膜の露出している部分を選択的に除去するのが好適である。この第１の導電膜の露出している部分の選択的な除去は、イオンミリング、高温RIE 等によるドライエッチング、希硫酸あるいは希塩酸等を用いるウエットエッチング、または硫酸銅液中での電解エッチングで行うのが好適である。
【００４７】
また、第２の薄膜コイル半部のコイル巻回体を構成する第２の導電膜を形成し、さらにその上に第２の絶縁膜を形成した後、それらを研磨する工程は、アルカリスラリや中性スラリを用いるＣＭＰ，イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、ＣＭＰで荒く除去した後、ドライエッチングで微調整して除去することができる。
【００４８】
また、エアーベアリング面に最も近いコイル巻回体を第２の薄膜コイル半部の最外周のコイル巻回体で構成し、バックギャップを構成する橋絡部に最も近いコイル巻回体を第２の薄膜コイル半部の最内周のコイル巻回体で構成する場合、これら第２の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、それ以外のコイル巻回体の幅よりも広くするのが好適である。その理由は、第１薄膜コイル半部を形成する位置がずれた場合でも、これら最外周のコイル巻回体および最内周のコイル巻回体の幅が所望の値よりも狭くなり、抵抗値が過度に高くなる恐れがなくなるためである。
【００４９】
本発明による薄膜磁気ヘッドの製造方法においては、前記エッチング工程において、前記下部トラックポールを形成した後もＲＩＥを続けて前記ライトギャップ膜を選択的に除去し、さらに前記下部ポールの表面を、その厚さの一部分に亘って除去してトリム構造をセルフアライメントで形成するのが好適である。この場合、上部トラックポールおよび上部ポールを構成する第３の磁性材料膜をライトギャップ膜の平坦な表面に平坦に形成するので、上部トラックポールおよび下部トラックポールの幅をサブミクロンオーダーと非常に狭くしてもきわめて正確に形成することができる。また、前記第３の磁性材料膜をFeN 、FeCo 、CoNiFe 、FeAlN またはFeZrN で形成し、下部トラックポールをFeN 、FeCo 、CoNiFe 、FeAlN 、FeZrN またはNiFe で形成するのが好適である。この場合、CoNiFe 、FeCo 、NiFe はメッキ膜として形成し、FeN 、FeCo 、FeAlN およびFeZrN はスパッタ膜で形成することができる。また、下部トラックポールおよび上部トラックポールを形成するためのＲＩＥを、Cl2 、Cl2 にBCl2 などのホウ素系ガスを混合した混合ガスあるいはCl2 にAr, N2 などの不活性ガスを混合した混合ガスなどの雰囲気中で、５０℃以上、特に２００〜３００℃の高いエッチング温度で行うのが好適である。
【００５０】
さらに本発明による薄膜磁気ヘッドの製造方法においては、第１および第２の薄膜コイル半部を絶縁する層間絶縁膜を構成する第１の絶縁膜は、アルミナ-CVDで形成するのが好適である。このアルミナ-CVD膜は、１〜２ Torr の減圧中において、１００〜４００° Ｃの温度、特に１５０〜２００°C の温度で、Al(CH3)3 またはAlCl3 と、H2O, N2, N2O またはH2O2 とを交互に断続的に噴射するアトミックレイヤー法で形成された減圧Al2O3-CVD 膜とするのが特に好適である。加熱による磁性材料の劣化を考えると、加熱温度は３００°Ｃ以下とするのが好適であるが、短時間の加熱であれば、４００°Ｃとしても差し支えない。このようにして、絶縁膜の膜厚を薄くしてもステップカバレージに優れているとともに絶縁特性の良い絶縁膜が形成できる。
【００５１】
【発明の実施の形態】
図１０〜２２は、本発明による複合型薄膜磁気ヘッドの第１の実施例の順次の工程を示す断面図および平面図であり、断面図において、Ａはエアーベアリング面に垂直な断面図、Ｂは磁極部分をエアーベアリング面に平行な平面で切って示す断面図である。読み取り用の磁気抵抗型薄膜磁気ヘッドであるＧＭＲヘッド素子の構成およびその製造方法は従来のものとほぼ同じである。図１０Ａ、１０Ｂに示すように、AlTiC より成る基板３１の上に、アルミナより成る絶縁膜３２を約３μｍの膜厚に堆積し、さらにその上に読み出し用のＧＭＲヘッド素子に対する磁気シールドを行うために、パーマロイより成る下部シールド膜３３を、フォトレジスト膜をマスクとするメッキ法によって所定のパターンにしたがってほぼ２〜３μｍの膜厚に形成する。
【００５２】
次に、ウエファ全体の上に３〜４μｍの膜厚のアルミナ膜を形成し、ＣＭＰによって平坦化することで下部シールド膜を露出させる。続いて、３０〜３５ｎｍの膜厚のアルミナより成る下部シールドギャップ膜３４をスパッタリングにより形成した後、所定の層構造を有するＧＭＲ膜３５およびこのＧＭＲ膜に対する引出し電極３６を、リフトオフによって形成する。その後、アルミナのスパッタリングにより上部シールドギャップ膜３７を３０〜３５ｎｍの膜厚に形成し、その上にＧＭＲヘッド素子の上部磁気シールド膜３８を、約１〜１．５μｍの膜厚に形成する。
【００５３】
次に、再生用のＧＭＲヘッド素子と記録用の誘導型薄膜磁気ヘッド素子を磁気的に分離して再生用ＧＭＲヘッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜３９を約０．１５〜０．３μｍの膜厚に形成した後、記録用ヘッド素子の下部ポールを構成する磁性材料膜４０を０．５〜２．０μｍの膜厚に形成する。この磁性材料膜４０は、NiFe(80%:20%) やNiFe(45%:55%) 、FeCo(67% : 33%) あるいはCoNiFe （64 ％：18 ％：18 ％）のメッキ膜で形成したり、FeAlN, FeN, FeCo, FeZrN などのスパッタ膜で形成できるが、本例ではCoNiFe （64 ％：18 ％：18 ％）のメッキ膜で形成する。
【００５４】
次に、磁性材料膜４０の上に、CoNiFe より成る磁性材料膜４２を電解メッキ法により１．５μm の膜厚に形成し、さらにその上にCoFe より成る磁性材料膜４１を同じく電解メッキ法で１．０μm の膜厚に形成する。後述するように、磁性材料膜４１は下部トラックポールを構成するものであり、磁性材料膜４２は磁性材料膜４０と共に下部ポールを構成するものである。また、磁性材料膜４２を形成するのと同時にバックギャップにおける第１の橋絡部４３ａを形成し、磁性材料膜４１を形成するのと同時に第２の橋絡部４３ｂを形成する。
【００５５】
次に、表面全体にアルミナより成る絶縁膜４４を０．２μｍの膜厚に形成し、さらにその上に、Cu より成るシード膜４５を５０nm の膜厚に形成する。このシード層４５の上に、所定の形状のレジストマスクを形成した後、電解メッキにより第１の薄膜コイル半部４６を２．０〜３．０μm の膜厚に形成し、レジストマスクを除去して露出したシード膜４５を除去し、さらに、表面全体を覆うようにアルミナ絶縁膜４８を０．１μm の膜厚に形成した様子を図１１に示す。本発明では、このアルミナ絶縁膜４８の膜厚は、０．０３〜０．２５μｍとすることができる。このアルミナ絶縁膜４８の膜厚によって磁路長が左右されるため、できるだけ薄くするのが望ましいが、従来の薄膜コイルの製造方法において、順次のコイル巻回体間のスペースを２５０ｎｍ以下にすると、露出したシード膜をイオンミリングで除去する際，再付着のためコイル巻回体間が電気的に短絡される恐れがあるのに対し。本発明ではそのような短絡は発生しない。また、アルミナ絶縁膜４８の膜厚を３０ｎｍよりも薄くすると、Cu-メッキで形成した第１の薄膜コイル半部４６と、後にCu-CVDおよびCu-Pで形成される第２の薄膜コイル半部をＣＭＰ処理をする際に、これらの薄膜コイル半部の間で銅が移動するスミヤ現象が発生し易いため、コイル巻回体間が互いに電気的に短絡される恐れがある。
【００５６】
また、本実施例においては、薄膜コイルの、下部ポールおよび上部ポールによって囲まれる部分においては、最外周のコイル巻回体および最内周のコイル巻回体を後に形成する第２の薄膜コイル半部で構成し、さらにそれらの幅が他の部分よりも広く形成されるように、第１の薄膜コイル半部４６の最外周のコイル巻回体と磁性材料膜４１，４２との間の間隔Ｗ１および第１および第２の内周のコイル巻回体と橋絡部４３ａ、４３ｂとの間の間隔Ｗ２を他の部分の間隔の幅Ｗ３よりも広くしておく。本例では、Ｗ１＝Ｗ２＝0.18 μm 、Ｗ３＝0.08 μm とし、最外周および最内周のコイル巻回体の幅をそれ以外のコイル巻回体の幅よりも０．１μm だけ広くするが、本発明においては、この差は０．１〜０．３μm とすることができる。
【００５７】
このように、Ｗ１、Ｗ２＞Ｗ３とする理由は以下の通りである。上述したように第１の薄膜コイル半部４６を形成する際にはレジストマスクを使用するが、その位置がずれる可能性がある。例えば、レジストマスクがエアーベアリング面側にずれると、磁性材料膜４１，４２の端面と第１の薄膜コイル半部４６の最外周のコイル巻回体との間のスペースの幅Ｗ１は狭くなり、レジストマスクがエアーベアリング面とは反対側にずれると、バックギャップを構成する橋絡部４３ａ、４３ｂの端面と第１の薄膜コイル半部４６の最内周のコイル巻回体との間のスペースの幅Ｗ２が狭くなる。このように幅Ｗ１あるいはＷ２がミスアライメント等で狭くなると、後に形成される第２の薄膜コイル半部のコイル巻回体の幅が狭くなり、抵抗値が所定の値よりも高くなってしまう。特に、最外周のコイル巻回体は、その長さが他のコイル巻回体に比べて長いので、その幅Ｗ１が狭くなると抵抗値が非常に高くなり、発熱する恐れがある。このようにエアーベアリング面に近い部分での発熱は、熱膨張によってポールチップが外側に膨らんで記録媒体と接触するポール突出（pole protrusion ）の問題が起こる恐れがある。上述したように、Ｗ１、Ｗ２＞Ｗ３とすることによって、第１の薄膜コイル半部４６を形成する際のレジストマスクの位置のずれがあっても、第１の薄膜コイル半部の最外周および最内周のコイル巻回体の幅が所定の幅よりも狭くなることがなくなり、上述したポール突出の問題を有効に解決することができる。さらに、第１の薄膜コイル半部４６を形成する際に、その最外周および最内周のコイル巻回体と磁性材料膜４１，４２および橋絡部４３a 、４３ｂとの間の距離が長くなると、フォトリソグラフィの露光時にこれらの磁性材料膜および橋絡部からの反射が少なくなるので、フォトリソグラフィが容易かつ正確となるという利点もある。
【００５８】
さらに、薄膜コイル半部の各コイル巻回体は同じ幅で形成されているのではなく、磁路を構成する部分の幅はその他の部分の幅よりも狭くして磁路長を短くしている。すなわち、図１１において、橋絡部４３ａ，４３ｂのエアーベアリング面とは反対側にある凹部の幅Ｗ４は、上述した幅Ｗ１，Ｗ２およびＷ３よりも広くなっている。ただし、この図面は、これらの幅の比率を正確に表すものではなく、大小関係を示すものである。
【００５９】
本例ではアルミナ絶縁膜４８を、ＣＶＤによって形成する。すなわち、ウエファを収容したＣＶＤチャンバを１〜２Torr の減圧状態に保ち、１００〜４００°Ｃの温度で、Al(CH3)3 またはAlCl3 と、H2O, N2, N2O あるいはH2O2 とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するのが好適である。本例では、１．５Torr に減圧し、温度を２５０°Ｃに保ったチャンバに、水蒸気（H2O ）とAl(CH3)3 を約１秒間に１回の割合で噴射させて減圧アルミナ-CVD 絶縁膜４８を形成する。このような減圧アルミナ-CVD 絶縁膜４８は、良好な絶縁特性を有するとともに優れたステップカバレージを有している利点がある。さらに、アルミナ-CVD 絶縁膜４８の表面全体にCu-CVD 膜４９を、５０ｎｍか５００ｎｍの膜厚に形成した様子を図１２に示す。
【００６０】
さらに、Cu-CVD 膜４９の上に所定のパターンのレジスト５０を形成した後、Cu-CVD 膜４９をシード層として用いて、薄膜コイル形成領域の上にフォトリソグラフィで選択的に銅の電解メッキ膜（以後、Cu-P 膜と称する）５１を２．５μｍの膜厚に形成した様子を図１３に示す。
【００６１】
次に、レジスト５０を除去してCu-CVD 膜４９を部分的に露出させた後、Cu-P膜５１をマスクとしてイオンミリングあるいは高温RIE 等のドライエッチや、希硫酸, 希塩酸等を用いるウエットエッチング、あるいは硫酸銅液中での電解エッチング等を施して露出しているCu-CVD 膜４９を除去した様子を図１４に示す。次に、図１５に示すように、全体の上にアルミナ絶縁膜５２を３〜４μm の膜厚に形成した後、銅の電解メッキ膜（以後、Cu-P 膜と称する）５１上の凸部形状のアルミナ絶縁膜をCMP で平坦化する。ＣＭＰによってアルミナ絶縁膜５２、Cu-P 膜５１、Cu-CVD 膜４９およびアルミナ-CVD 絶縁膜４８を研磨して表面を平坦とした様子を図１６に示す。このＣＭＰはアルカリスラリや中性スラリを用いるＣＭＰとするが，イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、ＣＭＰで粗く除去した後、ドライエッチングで微調整して除去することもできる。
【００６２】
このように、ＣＭＰによって、第１の薄膜コイル半部４６、磁性材料膜４１、第２の橋絡部４３ｂ、アルミナ絶縁膜５２を露出させるとともに、第１の薄膜コイル半部４６の間にアルミナ-CVD 絶縁膜４８を介して第２の薄膜コイル半部５３が自己整合的に形成された様子を図１７Ａの平面図および１７Ｂの断面図に示す。ただし、図１７Ｂでは、絶縁膜４４および４８は太線で示してある。本例では、上述したように、Ｗ１、Ｗ２＞Ｗ３としたので、第２の薄膜コイル半部５３の最外周のコイル巻回体５３ａおよび最内周のコイル巻回体５３ｂの幅は、その他のコイル巻回体の幅よりも広くなっている。また、後に配線に対するコンタクト部を構成する最内周のコイル巻回体の端部４６ａの幅はさらに広くしてある。また、第１の薄膜コイル半部４６の最外周のコイル巻回体の端部と連続し、第１の接点パッド位置まで延在する配線６３と、第２の薄膜コイル半部の最内周のコイル巻回体を、後に形成するジャンパ配線を介して第２の接点パッドまで導く第２の配線６４を、第１の薄膜コイル半部４６と同時に形成する。また、バックギャップを構成する磁性材料より成る橋絡部４３ａ、４３ｂと第１の薄膜コイル半部４６の最内周のコイル巻回体との間にはアルミナ絶縁膜５２が残っている。このアルミナ絶縁膜５２の幅は、３〜５μｍであり、層間絶縁膜を構成する第１の絶縁膜４８の膜厚の１０倍〜１００倍程度に厚くすることができ、これによって薄膜コイルの最内周のコイの幅の広い端部とバックギャップの橋絡部との間の短絡を防止することができる。
【００６３】
第１および第２の薄膜コイル半部４６および５３の、磁性材料膜４１，４２と橋絡部４３ａ、４３ｂとで囲まれる部分の幅は、それ以外の部分の幅よりも狭くして、磁路長を短くしている。本発明においては、上述したように、第１の薄膜コイル半部４６の順次のコイル巻回体間に形成される凹部を埋めるように、Cu-CVD 膜４９を形成し、さらにその上にCu-P 膜５１を形成しているが、幅の狭い凹部では、その側壁からのCu-CVD の成長のために、凹部はCu-CVD 膜４９だけで埋められるが、幅の広い凹部ではCu-CVD 膜４９だけでは埋められず、足りない部分はCu-P 膜５１によって埋められることになる。したがって、図１７Ｂの断面図に示すように、薄膜コイルのコイル巻回体の幅の狭い部分は、Cu-CVD 膜４９だけで形成されているが、幅の広い部分はCu-CVD 膜４９とCu-P 膜５１とで形成されることになる。しかし本発明においては、薄膜コイルのコイル巻回体の幅の狭い部分においても、Cu-CVD 膜４９とCu-P 膜５１との２層構造で形成することもできる。
【００６４】
さらに、図１８に示すように、第２橋絡部４３ｂと、第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部を覆うようにフォトレジストマスク５４を選択的に形成した後、ライトギャップ膜を構成するアルミナ絶縁膜５５を０．１μm の膜厚に形成する。
【００６５】
次に、図１９に示すように、上部トラックポールを構成するために、FeCo より成る磁性材料膜５６を１．０μm の膜厚に形成し、さらにその上にCoNiFe より成る磁性材料膜５７を１．０m の膜厚に形成する。本例では、磁性材料膜５６をFeCo で形成するが、FeN またはFeCo/FeN の２層で形成することもできる。その後、フォトレジスト膜５４を除去することによって、第２橋絡部４３ｂ、第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部の上方に形成されているアルミナ絶縁膜５２および磁性材料膜５６，５７を選択的に除去してライトギャップ膜５８を形成する。上述した磁性材料膜５６を構成するFeCo の飽和磁束密度はほぼ２．４Ｔであり、トラック幅をクオーターミクロンオーダ，特に０．１μｍ〜０．２μｍ程度に狭くする場合にも、十分大きな磁束を発生することができる。
【００６６】
また、磁性材料膜５６，５７を形成するのと同時に、第１の薄膜コイル半部４６の最内周のコイル巻回体の端部と第２の薄膜コイル半部５３の最外周のコイル巻回体の端部とを電気的に接続するための第１のジャンパ配線と、第２の薄膜コイル半部５３の最内周のコイル巻回体の端部を、外部回路に接続するための接点パッドに接続するための第２のジャンパ配線とを、磁性材料膜５６，５７と同じ磁性材料で形成する。すなわち、図１７に示すように、一端が第１の薄膜コイル半部４６の最内周のコイル巻回体の端部４６ａに形成されたコンタクト部４６ｂと接触し、他端が第２の薄膜コイル半部５３の最外周のコイル巻回体５３ａの端部に形成されたコンタクト部５３ｃと接触する第１のジャンパ配線６１と、一端が第２の薄膜コイル半部５３の最内周のコイル巻回体５３ｂの端部に形成されたコンタクト部５３ｄと接触する第２のジャンパ配線６２を形成する。これらのジャンパ配線６１および６２は、ライトギャップ絶縁膜５５を介してアルミナ-CVD 絶縁膜４８の上に形成されることになるが、図１２ではこのアルミナ-CVD 絶縁膜は省略してある。また、第１の薄膜コイル半部４６の最外周のコイル巻回体の端部は、これと一体的に形成された第３の配線６３によって第１の接点パッドまで導かれている。さらに、第２のジャンパ配線６２の他端は、第１の薄膜コイル半部４６と同時に形成された第４の配線６４のコンタクト部６４ａとアルミナ-CVD 膜４８に形成した開口を経て接触しており、この第４の配線６４は第２の接点パッド位置まで延在している。
【００６７】
上述したように、第１および第２の接点パッドは、薄膜コイルの両端にそれぞれ接続されることになるが、第３および第４の接点パッドは、ＧＭＲ素子の電極膜３６に接続されることになる。また、上述したように、第１および第２のジャンパ配線６１および６２を、上部ポールを構成する磁性材料膜を形成するのと同時に形成しているが、バックギャップを構成する橋絡部４３ａ，４３ｂと第１および第２の薄膜コイル半部４６および５３の最内周のコイル巻回体の端部との間にアルミナ絶縁膜５２を形成することにより、第１および第２のジャンパ配線６１および６２が橋絡部４３ａ，４３ｂに接触して電気的に短絡するのを有効に防止することができる。
【００６８】
上述したように、上部トラックポールを構成するために、FeCo より成る磁性材料膜５６の上にCoNiFe より成り、所定のパターンを有する磁性材料膜５７を２〜３μｍの膜厚に形成するが、上側の磁性材料膜５７をマスクとして下側の磁性材料膜５６を、BCl2 、Cl2 などの塩素系ガス雰囲気中で、２００℃の温度でＲＩＥで選択的に除去して上部トラックポールを形成する。その後、コイル部を覆うようにフォトレジストパターンを形成するか、あるいは図２１に示すように書き込みトラック部に開口を有するフォトレジストパターンを形成した後、磁性材料膜４１を選択的に除去して下部トラックポールを形成し、さらにその下側の磁性材料膜４２を、その厚さの一部分に亘って選択的に例えばイオンミリングで除去してトリム構造を形成する。最後に、図２２に示すように、全体の上にアルミナより成るオーバーコート膜６６を形成する。
【００６９】
本発明においては、上述した磁性材料膜５６，５７を選択的に除去して幅の狭い上部トラックポールを形成するＲＩＥを、BCl2 やCl2 などの塩素系ガス或いはCl2 にBCl2 などのホウ素系ガスを混合した混合ガスなどの雰囲気中で、エッチング温度を５０〜３００℃、特に１５０〜３００℃の高温で行うことでRIE の際の再付着物の発生を防ぐことができる。このような条件で行うＲＩＥを行うことによってFeN, FeCo, CoFeNi などのきわめて高い飽和磁束密度を有する磁性材料を正確にかつ効率良くエッチングすることができる。
【００７０】
本例では、上部トラックポールを構成する磁性材料膜５６をFeCo で形成したが、CoNiFe やNiFe(80%:20%) や飽和磁束密度の高い磁性材料であるNiFe (45%:55%) などのメッキ膜で形成しても良い。また、磁性材料膜５６は、FeN, FeZrNなどのスパッタ膜で形成することもできる。さらに、磁性材料膜５６を、無機系の絶縁膜とパーマロイなどの磁性材料膜とを複数層、積層したもので形成することもでき、この場合には、高周波数特性をさらに改善できる利点がある。実際の製造工程においては、ウエファをバーに分割し、このバーの側面を研磨してエアーベアリング面を形成し、さらにバーを個々の薄膜磁気ヘッドに分割するが、図２２では、エアーベアリング面を構成する研磨面を破線Ａ−Ａで示す。
【００７１】
次に本発明による導電パターンの製造方法の第１の実施例を説明する。本例では半導体基板の上に、第１の導電細条群と第２の導電細条群とを自己整列的に形成するものである。図２３に示すように、半導体基板７１の表面にCu より成るシード膜７２を５０nm の膜厚に形成し、その上に所定の形状のレジストマスク７３を形成する。このレジストマスク７３の、第１の導電細条半部を形成すべき位置に開口に形成しておく。次に、電解メッキを行って第１の導電細条半部７４を０．７〜１．２μm の膜厚に形成した後、レジストマスク７３を除去し、さらに露出したシード層を除去して順次の導電細条を分離した様子を図２４に示す。
【００７２】
さらに、図２５に示すように、表面全体に、アルミナ-CVD 絶縁膜７５を０．１μm の膜厚に形成する。このアルミナ-CVD 絶縁膜７５は、半導体基板７１を収容したＣＶＤチャンバ内部の圧力を１〜２Torr の減圧状態とし、１００°Ｃ以上の温度で、H2O, N2, N2O またはH2O2 と、Al(CH3)3 あるいはAlCl3 とを交互に断続的に噴射するアトミックレイヤー法で形成する。この場合には、磁性材料がないので、銅の融点程度まで高くしてもよいが、１００〜７００°Ｃとするのが実用上好適である。
【００７３】
次に、図２６に示すように、アルミナ-CVD 絶縁膜７５の表面の導電細条を形成すべき領域を覆うようにレジストマスク７６を形成し、さらに図２７に示すように表面全体にアルミナ絶縁膜７７を０．８〜１．５μｍの膜厚に形成する。さらに、図２８に示すように、アルミナ絶縁膜７７およびレジストマスク７６をＣＭＰによって平坦に研磨した後、レジストマスク７６をウエットエッチングにより除去した様子を図２９に示す。
【００７４】
続いて、図３０に示すように、表面全体にCu-CVD 膜７８を形成し、０．７〜１．２μｍの膜厚に形成し、第１の導電細条半部７４の間に画成されている凹部をCu-CVD で埋める。さらに、Cu-CVD 膜７６をＣＭＰによって、第１の導電細条半部７４の表面が露出するまで研磨して、これら第１の導電細条半部の順次の導電細条の間に第２の導電細条半部７９を自己整合的に形成し、最後に、この平坦な表面にシリコン酸化絶縁膜８０を１μｍの膜厚に形成した様子を図３１に示す。
【００７５】
本例では、第１および第２の導電細条半部７４および７９の各導電細条の幅は等しいものとしたが、Cu-CVD 膜７６によって形成される導電細条を最外側のものとする場合には、その幅は他の導電細条の幅よりも幾分広くするのが、第１の導電細条半部７４を形成する際のレジストマスク７３の形成位置のずれを補償する上で好適である。
【００７６】
次に本発明による導電パターンの製造方法の第２の実施例を説明する。上述した第１の実施例では、すべての導電細条の幅を等しいものとしたが、本例ではそれぞれ幅の異なる第１および第２の導電細条群を形成するものであるが、半導体基板の上に、第１および第２の導電細条群の第１および第２の導電細条半部をそれぞれ自己整列的に形成する点では第１の実施例と同様である。
【００７７】
図３２に示すように、半導体基板８１の表面にCu より成るシード膜８２を５０nm の膜厚に形成し、その上に所定の形状のレジストマスクを形成し、電解メッキを行って第１および第２の導電細条群８３および８４の第１の導電細条半部８５および８６を０．７〜１．２μm の膜厚に形成した後、レジストマスクを除去し、さらに露出したシード層８２をウエットエッチまたは２００°Ｃの高温RIE やイオンミリングにより除去する。
【００７８】
次に、図３３に示すように、表面全体に、アルミナ-CVD 絶縁膜８７を0.1 μm の膜厚に形成する。このアルミナ-CVD 絶縁膜７５は上述した第１の実施例と同様に半導体基板８１を収容したＣＶＤチャンバ内部の圧力を１〜２Torr の減圧状態とし、１００°Ｃから７００の温度で、H2O, N2, N2O またはH2O2 と、Al(CH3)3 あるいはAlCl3 とを交互に断続的に噴射することによって形成する。
【００７９】
次に、図３４に示すように、表面全体にCu-CVD 膜８８を0.1 μｍの膜厚に形成する。この場合、第１の導電細条半部８５の間に画成されている幅の狭い凹部はCu-CVD で完全に埋められるが、第２の導電細条群８４の第１の導電細条半部８６の間に画成されている幅の広い凹部は完全にはCu-CVD では埋められていない。本発明においては、このCu-CVD 膜８８の代わりにCu スパッタリング膜を形成しても良い。さらに、第１の導電細条半部８５の間に画成されている幅の狭い凹部も、Cu-CVD で部分的に埋められるようにしても良い。
【００８０】
さらに、図３５に示すように、C u-CVD 膜８８の上に、導電細条形成領域に対応する開口を有するレジストマスク８９を形成した後、Cu-CVD 膜８８をシード層として用いて銅の電解メッキを施し、薄膜コイル形成領域の上にCu-P 膜９０を１μｍの膜厚に形成する。このCu-P 膜９０によって、第２の導電細条群８４の第１の導電細条半部８６の間に画成された凹部が導電材料で完全に埋められることになる。
【００８１】
次に、レジストマスク８９を除去してCu-CVD 膜８８を部分的に露出させた後、Cu-P 膜９０をマスクとしてイオンミリングを施して露出しているCu-CVD 膜を除去した様子を図３６に示す。次に、図３７に示すように、全体の上にアルミナ絶縁膜９１を２〜３μm の膜厚に形成した後、ＣＭＰによってアルミナ絶縁膜９１、Cu-P 膜９０、Cu-CVD 膜８８およびアルミナ-CVD 絶縁膜８７を研磨して表面を平坦とした様子を図３８に示す。
【００８２】
このようにして、第１および第２導電細条群８３および８４の第１および第２の導電細条半部８５および８６の間に、第２の導電細条半部９２および９３を自己整合的に形成することができる。この場合、第２の導電細条群８４の第２の導電細条半部９３の各導電細条は、Cu-CVD 膜８８とCu-P 膜９０の２層構造で構成されることになる。また、隣り合う導電細条の間は、きわめて薄いCu-CVD 膜８７で絶縁分離されているだけであるので、導電細条形成領域の面積を小さくすることができ、集積度を上げることができる。最後に、図３９に示すように、平坦な表面の上に、アルミナ絶縁膜９４を、１1.5 μｍの膜厚に形成する。本発明によれば、第２の導電細条群８４の第１および第２の導電細条半部８５および９３の各導電細条を、Cu-CVD 膜８８とCu-P 膜９０の２層構造で構成することもできる。
【００８３】
上述したように、本例では、幅の広い導電細条８６、９３は、Cu-CVD 膜８８と、Cu-P 膜９０との２層構造で構成されているが、全体をCu-CVD で形成することもできる。一般に、Cu-CVD 膜はステップカバレージが良好であるが、コストが高く、Cu-P 膜はステップカバレージは低いが低コストであるので、第２の導電細条半部を、Cu-CVD またはCu スパッタリングだけで形成するか、Cu-CVD またはCu スパッタリングとCu-P で形成するか、Cu-P だけで形成するかは、形成すべき導電細条の幅、膜厚、コストなどを総合的に判断して決めれば良い。
【００８４】
本発明は上述した実施例にのみ限定されるものではなく、幾多の変更や変形が可能である。例えば、上述した実施例では、ＣＭＰによって余分なCu-CVD 膜やCu-P 膜を除去したが、ドライエッチングやイオンビームエッチングで除去したり、ＣＭＰで粗く除去した後、イオンビームエッチングやスパッタエッチングのようなドライエッチングで微調整しながら除去することもできる。
【００８５】
上述した本発明による薄膜磁気ヘッドおよびその製造方法によれば、薄膜コイルを自己整合的に正確に形成でき、したがって薄膜コイル半部を構成するコイル巻回体間の間隔を従来に比べて著しく短くすることができる。その結果として、磁路長を短くすることができ、磁束立ち上がり特性やＮＬＴＳ特性や重ね書き特性などを改善することができる。すなわち、薄膜コイル半部のコイル巻回体間には膜厚が０．０３〜０．２５μmときわめて薄い絶縁層をアルミナや、酸化シリコンや窒化シリコンなどの微細加工が可能な無機絶縁材料で形成することができるので、コイル巻回体の間隔を、０．０３〜０．２５μm ときわめて狭くすることができる。このようにして、一層の薄膜コイルで十分大きな磁束を発生させることができるので、アペックスアングルを小さくすることができ、トラック巾の狭くすることができる。さらに、第１の薄膜コイル半部を形成する際の順次のコイル巻回体間の間隔は大きく取れるので、シード層を除去するためのエッチングを良好に行なうことができ、再付着の恐れもなくなる。
【００８６】
さらに、平坦な磁性材料膜をエッチングして上部および下部のトラックポールを形成しているので、エッチングにより正確に所定のパターンに形成できる。しかもこれらのトラックポールはセルフアライメントで形成されているので、０．１〜０．３μm の狭い幅を有するトラックポールを正確にかつ安定して得ることができる。また、これらのトラックポールは、飽和磁束密度が高い磁性材料であるFeN やFeCo で形成しているので、薄膜コイルで発生される磁束が飽和することなく、微細構造として形成されたトラックポールを有効に流れるので、磁束のロスが少なく、高い面記録密度を有する記録媒体が必要とする大きな磁束を有効に発生することができる能率の高い誘導型薄膜磁気ヘッドが得られる。
【００８７】
さらに、上部トラックポールの上部磁性材料膜をＲＩＥする際のエッチングマスクとしてCoNiFe のメッキ膜を使用する場合には、このCoNiFe のメッキ膜のエッチングレートは、これをマスクとしてエッチングすべきFeN やFeCo のエッチングレートに比べて１／３〜１／２と遅いので、ＲＩＥのマスクとして最適であり、所望の膜厚のトラックポールを正確に形成することができる。また、CoNiFe のメッキ膜はFeN やFeCo 膜に比べて硬度が高いので、CoNiFe のメッキ膜だけでトラックポールを形成しようとすると、膜厚が厚くなり、内部ストレスのために剥れる恐れがあるが、本発明では上部トラックポールは２層構造となっているので、CoNiFe のメッキ膜を上部トラックポール膜として使用する場合でも、CoNiFe のメッキ膜は薄くできるので剥れの恐れはない。
【００８８】
さらに、CoNiFe のメッキ膜だけで０．１〜０．２μｍの狭い幅を有するトラックポールを形成しようとすると、３元素の組成の制御が難しく、量産ではオーバーライト不良等の多くの問題点があった。しかし、上部トラックポールを２層構造とした本発明の実施例においては、CoNiFe のメッキ膜より成る上側の磁性材料膜の組成や膜厚が多少変動しても、その下側の磁性材料膜を正確にエッチングできるので何ら問題はない。このようにして本発明では、０．１〜０．２μｍの狭い幅を有するトラックチップ部でありながら、磁束の飽和や洩れのない優れた特性を有する誘導型薄膜磁気ヘッドが得られる。
【００８９】
本発明の薄膜磁気ヘッドにおいては、上部トラックポールは飽和磁束密度の高い磁性材料で形成することができるので高さ（膜厚）を薄くでき、磁性材料膜の形状を規定するフォトレジストのフレームパターンの膜厚を薄くすることができ、その結果フォトリソグラフィのフォーカスをシャープとし、高感度のレジストを使用することができるので、高解像度のフォトリソグラフィが可能となり、微細な構造の上部トラックポールを正確に形成することができる。
【００９０】
さらに、第１および第２の薄膜コイル半部を電気的に接続するためのジャンパ配線を、上部ポールの磁性材料で、上部ポールを形成するのと同時に形成した実施例では、配線形成プロセスが簡単となり、スループットを向上することができる。
【００９１】
また、本発明による導電パターンおよびその製造方法によれば、幅の狭い導電細条をきわめて膜厚の薄い絶縁膜を挟んで配置できるので、導電細条形成領域の面積を小さくすることができ、集積度を向上することができる。さらに、第２の導電細条半部を、Cu-CVD膜またはCuスパッタリング膜と、Cu-P膜との２層構造とすることによって、幅の狭い導電細条と幅の広い導電細条とが混在する導電パターンを容易に得ることができる。
【図面の簡単な説明】
【図１】 従来の複合型薄膜磁気ヘッドを製造する工程を示す断面図である。
【図２】 図１の工程に続く工程を示す断面図である。
【図３】 図２の工程に続く工程を示す断面図である。
【図４】 図３の工程に続く工程を示す断面図である。
【図５】 図４の工程に続く工程を示す断面図である。
【図６】 図５の工程に続く工程を示す断面図である。
【図７】 図６の工程に続く工程を示す断面図である。
【図８】 図７の工程に続く工程を示す断面図である。
【図９】 従来の複合型薄膜磁気ヘッドの構成を示す断面図および平面図である。
【図１０】 本発明による薄膜磁気ヘッドの一例を製造する工程を示す断面図である。
【図１１】 図１０の工程に続く工程を示す断面図である。
【図１２】 図１１の工程に続く工程を示す断面図である。
【図１３】 図１２の工程に続く工程を示す断面図である。
【図１４】 図１３の工程に続く工程を示す断面図である。
【図１５】 図１４の工程に続く工程を示す断面図である。
【図１６】 図１５の工程に続く工程を示す断面図である。
【図１７】 第１の実施例の第１および第２の薄膜コイル半部と、これらを接続する第１および第２のジャンパ配線の配置を示す平面図および断面図である。
【図１８】 図１６の工程に続く工程を示す断面図である。
【図１９】 図１８の工程に続く工程を示す断面図である。
【図２０】 図１９の工程に続く工程を示す断面図である。
【図２１】 第１の実施例の上部トラックポールおよびそれを形成するためのレジスト開口を示す平面図である。
【図２２】 図２０の工程に続く工程を示す断面図である。
【図２３】 本発明による導電パターンの製造方法の一実施例の工程を示す断面図である。
【図２４】 図２３に示す工程に続く工程を示す断面図である。
【図２５】 図２４に示す工程に続く工程を示す断面図である。
【図２６】 図２５に示す工程に続く工程を示す断面図である。
【図２７】 図２６に示す工程に続く工程を示す断面図である。
【図２８】 図２７に示す工程に続く工程を示す断面図である。
【図２９】 図２８に示す工程に続く工程を示す断面図である。
【図３０】 図２９に示す工程に続く工程を示す断面図である。
【図３１】 図３０に示す工程に続く工程を示す断面図である。
【図３２】 本発明による導電パターンの製造方法の他の実施例の工程を示す断面図である。
【図３３】 図３２に示す工程に続く工程を示す断面図である。
【図３４】 図３３に示す工程に続く工程を示す断面図である。
【図３５】 図３４に示す工程に続く工程を示す断面図である。
【図３６】 図３５に示す工程に続く工程を示す断面図である。
【図３７】 図３６に示す工程に続く工程を示す断面図である。
【図３８】 図３７に示す工程に続く工程を示す断面図である。
【図３９】 図３８に示す工程に続く工程を示す断面図である。
【符号の説明】
３１ 基板、 ４０、４２ 下部ポール、 ４１ 下部トラックポール、４３ａ 橋絡部、 ４６ 第１の薄膜コイル半部、 ４８ 層間絶縁膜、 ５２ 絶縁膜、 ５３ 第２の薄膜コイル半部、 ５８ ライトギャップ膜、 ５２ 絶縁膜、 ５６，５７ 上部ポール
Claims (7)
- 電気絶縁性の表面を有する基体と、
この基体の表面に、所定の幅を有する凹部を画成するように間隔を置いて配置された所定の幅の複数の第１の導電細条半部と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
この第１の絶縁膜の上であって、前記第１の導電細条半部の間に画成された凹部を埋めるように形成された複数の第２の導電細条半部と、
前記基体の表面の、前記第１および第２の導電細条半部が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１および第２の導電細条半部の表面と、前記凹部の表面に形成された第１の絶縁膜の端面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具える導電パターンを製造する方法であって、
基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第１の導電細条半部を形成する工程と、
前記基体の表面および前記第１の導電細条半部の間に画成された凹部の表面に第１の絶縁膜を形成する工程と、
前記第１の導電細条半部が形成されている領域を選択的に覆うようにレジストを形成する工程と、
前記レジストで覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記レジストを除去した後、前記第１の導電細条半部の間に画成された凹部を埋めるように導電膜を形成する工程と、
この導電膜、前記第１の導電細条半部の表面に形成された前記第１の絶縁膜および前記第２の絶縁膜を、前記第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条半部の間に画成された凹部に埋め込まれた複数の第２の導電細条半部を形成する工程と、
この研磨によって同一平坦面とされた第１および第２の導電細条半部の表面および第２の絶縁膜の表面に第３の絶縁膜を形成する工程と、
を具える導電パターンを製造する方法。 - 電気絶縁性の表面を有する基体と、
この基体の表面に、第１の幅を有する凹部を画成するように間隔を置いて配置され、第２の幅を有する、第１の導電細条群の複数の第１の導電細条半部と、
前記基体の表面に、前記第１の幅よりも広い第３の幅を有する凹部を画成するように間隔を置いて配置され、前記第２の幅よりも広い第４の幅を有する、第２の導電細条群の複数の第１の導電細条半部と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部の表面に形成された第１の絶縁膜と、
前記基体の表面の、前記第１および第２の導電細条群が形成されていない部分を埋めるように形成された第２の絶縁膜と、
前記第１の絶縁膜の上であって、前記第１の導電細条群の第１の導電細条半部間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜単独または第１の導電膜と電解メッキで形成された第２の導電膜とを含む２層構造を有する複数の第２の導電細条半部と、
前記第１の絶縁膜の上であって、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがＣＶＤまたはスパッタリングで形成された第１の導電膜と、電解メッキで形成された第２の導電膜を含む２層構造を有する複数の第２の導電細条半部と、
前記第１の導電細条群の第１および第２の導電細条半部、第２の導電細条群の第２の導電細条半部の表面と、前記第２の絶縁膜の表面とで構成される同一平坦面に形成された第３の絶縁膜と、
を具える導電パターンを製造する方法であって、
基体の電気絶縁性の表面の上に、第１の幅を有する凹部を画成するように、第２の幅を有する複数の第１の導電細条群の第１の導電細条半部を間隔を置いて形成するとともに、前記第１の幅よりも広い第３の幅を有する凹部を画成するように、前記第２の幅よりも広い第４の幅を有する複数の第２の導電細条群の第１の導電細条半部を間隔を置いて形成する工程と、
前記基体の表面および前記第１および第２の導電細条群の第１の導電細条半部の表面上に第１の絶縁膜を形成する工程と、
前記第１および第２の導電細条群が形成されている領域を選択的に覆うように被覆膜を形成する工程と、
この被覆膜で覆われていない部分の基体の表面に第２の絶縁膜を形成する工程と、
前記被覆膜を除去した後、前記第１の絶縁膜の上に、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部を完全にまたは部分的に埋めるとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
この第１の導電膜の上に、前記第１および第２の導電細条群の第１の導電細条半部の間に画成された凹部を完全に埋めるように第２の導電膜を電解メッキで形成する工程と、
前記第１および第２の導電膜、前記第１および第２の導電細条群の第１の導電細条半部の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１および第２の導電細条群の第１の導電細条半部の表面が露出するまで研磨して、前記第１の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜単独またはこの第１の導電膜と電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成するとともに、前記第２の導電細条群の第１の導電細条半部の間に画成された凹部内に配置され、それぞれがＣＶＤまたはスパッタリングで形成された前記第１の導電膜と、電解メッキで形成された前記第２の導電膜を含む２層構造を有する複数の第２の導電細条半部を形成する工程と、
前記第１および第２の導電細条群の第１および第２の導電細条半部の表面と、前記第２の絶縁膜の表面の同一平坦面上に第３の絶縁膜を形成する工程と、
を具える導電パターンを製造する方法。 - 請求項１または２記載の方法において、前記第１の絶縁膜を、１〜２Torrの減圧状態において、１００〜７００℃の温度で、Al(CH3)3またはAlCl3と、H2O,N2,N2OあるいはH2O2とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成する導電パターンを製造する方法。
- 基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子を形成する方法が、
磁性材料より成る下部ポールを構成する第１の磁性材料膜を前記基板によって支持されるように形成する工程と、
この第１の磁性材料膜の上に下部トラックポールおよびバックギャップの橋絡部を構成する第２の磁性材料膜を形成する工程と、
前記第１の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、
前記第２の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、
この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形成する工程と、
このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部ポールを構成する第３の磁性材料膜を前記橋絡部と接触するように形成する工程と、
この第３の磁性材料膜の、上部トラックポールを形成すべき部分にマスクを形成する工程と、
前記第３の磁性材料膜を選択的にエッチングして上部トラックポールを形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第２の磁性材料膜を選択的に除去して下部トラックポールを形成するエッチング工程と、
全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、
を具え、前記薄膜コイルを形成する工程が、
前記第１の磁性材料膜の上に、これから絶縁分離されるように第１の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、
この第１の薄膜コイル半部の全体を覆うように層間絶縁膜を構成する第１の絶縁膜を形成する工程と、
この第１の絶縁膜の上に、前記第１の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全にまたは部分的に埋めるとともに、幅の広い凹部を部分的に埋めるように第１の導電膜をＣＶＤまたはスパッタリングで形成する工程と、
前記第１の導電膜の薄膜コイル形成領域以外の部分をレジストで覆い、第１の導電膜の上の薄膜コイル形成領域に、凹部を完全に埋めるように第２の導電膜を電解メッキで形成した後、このレジストを除去して第１の導電膜を部分的に露出させ、第２の導電膜をマスクとして第１の導電膜の露出している部分を、イオンミリング、高温 RIE によるドライエッチング、希硫酸、あるいは希塩酸を用いるウエットエッチング、または硫酸銅液中での電解エッチングで選択的に除去する工程と、
表面全体を覆うと共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間を埋めるように第２の絶縁膜を形成する工程と、
前記第１および第２の導電膜、前記第１の薄膜コイル半部のコイル巻回体の表面を覆う第１の絶縁膜および前記第２の絶縁膜を、前記第１の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第１の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第２の薄膜コイル半部のコイル巻回体を形成すると共に前記橋絡部と前記第１の薄膜コイル半部の最内周のコイル巻回体との間に前記層間絶縁膜を構成する第１の絶縁膜よりも幅の広い絶縁膜を形成する工程と、
を具える薄膜磁気ヘッドを製造する方法。 - 請求項４に記載の方法において、前記第１の薄膜コイル半部を銅の電解メッキで形成し、前記第２の薄膜コイル半部の第１の導電膜をCu-CVDで形成し、第２の導電膜を銅の電解メッキで形成する薄膜磁気ヘッドを製造する方法。
- 請求項４または５に記載の方法において、前記第１および第２の薄膜コイル半部の隣接するコイル巻回体間に配設される層間絶縁膜を構成する前記第１の絶縁膜をアルミナ-CVDで形成する薄膜磁気ヘッドを製造する方法。
- 請求項６に記載の方法において、前記第１の絶縁膜を、１〜２Torrの減圧状態において、１００〜４００℃の温度で、Al(CH3)3またはAlCl3と、H2O,N2,N2OあるいはH2O2とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成する薄膜磁気ヘッドを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/067,863 US6977796B2 (en) | 2002-02-08 | 2002-02-08 | Wiring pattern and method of manufacturing the same and thin film magnetic head and method of manufacturing the same |
| US10/067863 | 2002-02-08 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008231165A Division JP4633155B2 (ja) | 2002-02-08 | 2008-09-09 | 薄膜磁気ヘッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003242609A JP2003242609A (ja) | 2003-08-29 |
| JP4248266B2 true JP4248266B2 (ja) | 2009-04-02 |
Family
ID=27658920
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003027561A Expired - Fee Related JP4248266B2 (ja) | 2002-02-08 | 2003-02-04 | 配線パターンおよびその製造方法並びに薄膜磁気ヘッドおよびその製造方法 |
| JP2008231165A Expired - Fee Related JP4633155B2 (ja) | 2002-02-08 | 2008-09-09 | 薄膜磁気ヘッドの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008231165A Expired - Fee Related JP4633155B2 (ja) | 2002-02-08 | 2008-09-09 | 薄膜磁気ヘッドの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6977796B2 (ja) |
| JP (2) | JP4248266B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008293655A (ja) * | 2002-02-08 | 2008-12-04 | Headway Technologies Inc | 配線パターンおよびその製造方法並びに薄膜磁気ヘッドおよびその製造方法 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117583B2 (en) * | 2002-03-18 | 2006-10-10 | International Business Machines Corporation | Method and apparatus using a pre-patterned seed layer for providing an aligned coil for an inductive head structure |
| US20060034012A1 (en) * | 2003-08-29 | 2006-02-16 | Lam Terence T | Self-aligned coil process in magnetic recording heads |
| JP4945067B2 (ja) * | 2003-09-29 | 2012-06-06 | ヘッドウェイテクノロジーズ インコーポレイテッド | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
| US7060207B2 (en) * | 2003-09-30 | 2006-06-13 | Headway Technologies, Inc. | Thin film magnetic head and magnetic recording apparatus having a lowered coil resistance value, reduced generated heat, and high-frequency |
| US7054104B2 (en) * | 2003-10-27 | 2006-05-30 | Headway Technologies, Inc. | Magnetic head with helical coil and plural outer conductor groups and method of manufacturing same |
| US20050099727A1 (en) * | 2003-11-12 | 2005-05-12 | Headway Technologies, Inc. | Write-head having recessed magnetic material in gap region |
| US7310204B1 (en) * | 2003-12-19 | 2007-12-18 | Western Digital (Fremont), Llc | Inductive writer design for using a soft magnetic pedestal having a high magnetic saturation layer |
| JP2005285236A (ja) * | 2004-03-30 | 2005-10-13 | Fujitsu Ltd | 磁気ヘッド構造 |
| US7348671B2 (en) * | 2005-01-26 | 2008-03-25 | Micron Technology, Inc. | Vias having varying diameters and fills for use with a semiconductor device and methods of forming semiconductor device structures including same |
| US7463448B2 (en) * | 2005-04-20 | 2008-12-09 | Headway Technologies, Inc. | Thin film magnetic head having upper and lower poles and a gap film within a trench |
| US7941911B2 (en) * | 2006-12-18 | 2011-05-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Planarization methods for patterned media disks |
| JP2008165923A (ja) * | 2006-12-28 | 2008-07-17 | Tdk Corp | 薄膜磁気ヘッド |
| US8004792B2 (en) * | 2007-04-12 | 2011-08-23 | International Business Machines Corporation | Magnetic write transducer |
| US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
| TWI479559B (zh) * | 2007-06-28 | 2015-04-01 | Quantum Global Tech Llc | 以選擇性噴灑蝕刻來清潔腔室部件的方法和設備 |
| US8077433B2 (en) * | 2008-06-03 | 2011-12-13 | Headway Technologies, Inc. | Thin-film magnetic head, method of manufacturing the same, head gimbal assembly, and hard disk drive |
| RU2463688C1 (ru) * | 2011-06-23 | 2012-10-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Способ изготовления магниторезистивного датчика |
| US8454848B2 (en) * | 2011-09-19 | 2013-06-04 | Headway Technologies, Inc. | Method of manufacturing plasmon generator |
| KR101462806B1 (ko) * | 2013-10-11 | 2014-11-20 | 삼성전기주식회사 | 인덕터 및 그 제조 방법 |
| KR101983151B1 (ko) * | 2013-10-15 | 2019-05-28 | 삼성전기주식회사 | 공통 모드 필터 |
| JP6000314B2 (ja) * | 2013-10-22 | 2016-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| KR101565703B1 (ko) * | 2013-10-22 | 2015-11-03 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| JP2016009745A (ja) * | 2014-06-24 | 2016-01-18 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置 |
| KR102188450B1 (ko) * | 2014-09-05 | 2020-12-08 | 삼성전기주식회사 | 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법 |
| US9269381B1 (en) | 2014-09-15 | 2016-02-23 | Seagate Technology Llc | Sensor structure having layer with high magnetic moment |
| KR101693749B1 (ko) * | 2015-04-06 | 2017-01-06 | 삼성전기주식회사 | 인덕터 소자 및 그 제조방법 |
| KR102118490B1 (ko) | 2015-05-11 | 2020-06-03 | 삼성전기주식회사 | 다층 시드 패턴 인덕터 및 그 제조방법 |
| JP6447369B2 (ja) * | 2015-05-29 | 2019-01-09 | Tdk株式会社 | コイル部品 |
| KR101832560B1 (ko) * | 2015-08-07 | 2018-02-26 | 삼성전기주식회사 | 코일 전자부품 및 그 제조방법 |
| JP6400803B2 (ja) | 2016-10-28 | 2018-10-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | コイル部品 |
| JP7352363B2 (ja) * | 2018-03-16 | 2023-09-28 | 日東電工株式会社 | 磁性配線回路基板およびその製造方法 |
| US20220399150A1 (en) * | 2021-06-15 | 2022-12-15 | Intel Corporation | Angled inductor with small form factor |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333816B2 (ja) * | 1998-03-31 | 2002-10-15 | ティーディーケイ株式会社 | 複合型薄膜磁気ヘッドおよびその製造方法 |
| US6172848B1 (en) * | 1998-04-10 | 2001-01-09 | International Business Machines Corporation | Write head with self aligned pedestal shaped pole tips that are separated by a zero throat height defining layer |
| JP3424905B2 (ja) * | 1998-05-29 | 2003-07-07 | ティーディーケイ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JP3839164B2 (ja) * | 1998-05-19 | 2006-11-01 | Ｔｄｋ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JPH11353616A (ja) * | 1998-06-11 | 1999-12-24 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
| US6317288B1 (en) * | 1998-08-28 | 2001-11-13 | Tdk Corporation | Thin-film magnetic head and method of manufacturing same |
| JP2000123318A (ja) * | 1998-10-15 | 2000-04-28 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
| US6191918B1 (en) * | 1998-10-23 | 2001-02-20 | International Business Machines Corporation | Embedded dual coil planar structure |
| US6466401B1 (en) * | 1999-06-02 | 2002-10-15 | Read-Rite Corporation | Thin film write head with interlaced coil winding and method of fabrication |
| JP3859398B2 (ja) * | 1999-07-08 | 2006-12-20 | Ｔｄｋ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JP3379701B2 (ja) * | 1999-12-27 | 2003-02-24 | ティーディーケイ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JP2001195706A (ja) * | 2000-01-05 | 2001-07-19 | Nec Corp | 記録ヘッド、記録ヘッドの製造方法、及び複合ヘッド並びに磁気記録再生装置 |
| US6513228B1 (en) * | 2000-01-05 | 2003-02-04 | Seagate Technology Llc | Method for forming a perpendicular recording read/write head |
| JP2001229512A (ja) * | 2000-02-10 | 2001-08-24 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
| US6661605B1 (en) * | 2000-07-28 | 2003-12-09 | Seagate Technology Llc | Transducing head having a reduced thermal pole tip recession |
| US6747841B1 (en) * | 2000-09-06 | 2004-06-08 | Seagate Technology Llc | Optimization of temperature dependent variations in shield and pole recession/protrusion through use of a composite overcoat layer |
| US6977796B2 (en) * | 2002-02-08 | 2005-12-20 | Headway Technologies, Inc. | Wiring pattern and method of manufacturing the same and thin film magnetic head and method of manufacturing the same |
| US6754050B2 (en) * | 2002-06-14 | 2004-06-22 | Seagate Technology Llc | Shared pole design for reduced thermal pole tip protrusion |
| US7092208B2 (en) * | 2002-07-11 | 2006-08-15 | Seagate Technology Llc | Magnetic transducers with reduced thermal pole-tip protrusion/recession |
| US7092205B1 (en) * | 2002-10-29 | 2006-08-15 | Seagate Technology Llc | Isolated transducer portions in magnetic heads |
| US7227719B2 (en) * | 2003-01-24 | 2007-06-05 | Headway Technologies, Inc. | Thin film magnetic head and method of manufacturing the same |
-
2002
- 2002-02-08 US US10/067,863 patent/US6977796B2/en not_active Expired - Lifetime
-
2003
- 2003-02-04 JP JP2003027561A patent/JP4248266B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-21 US US11/230,683 patent/US7210217B2/en not_active Expired - Lifetime
-
2007
- 2007-03-12 US US11/716,579 patent/US7630172B2/en not_active Expired - Lifetime
-
2008
- 2008-09-09 JP JP2008231165A patent/JP4633155B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008293655A (ja) * | 2002-02-08 | 2008-12-04 | Headway Technologies Inc | 配線パターンおよびその製造方法並びに薄膜磁気ヘッドおよびその製造方法 |
| JP4633155B2 (ja) * | 2002-02-08 | 2011-02-16 | ヘッドウェイテクノロジーズ インコーポレイテッド | 薄膜磁気ヘッドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070153431A1 (en) | 2007-07-05 |
| US20030151849A1 (en) | 2003-08-14 |
| US7210217B2 (en) | 2007-05-01 |
| JP2003242609A (ja) | 2003-08-29 |
| US6977796B2 (en) | 2005-12-20 |
| JP2008293655A (ja) | 2008-12-04 |
| US20060012916A1 (en) | 2006-01-19 |
| JP4633155B2 (ja) | 2011-02-16 |
| US7630172B2 (en) | 2009-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633155B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| US6381095B1 (en) | High performance thin film magnetic write element having high Bsat poles and method for making same | |
| US6396660B1 (en) | Magnetic write element having a thermally dissipative structure | |
| JP4609981B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| US7238292B1 (en) | Method of fabricating a write element with a reduced yoke length | |
| US7522379B1 (en) | Write element with recessed pole and heat sink layer for ultra-high density writing | |
| US6191916B1 (en) | Thin film magnetic head and method of manufacturing the same | |
| JP4803949B2 (ja) | 複合型薄膜磁気ヘッドの製造方法 | |
| US7549216B2 (en) | Method of manufacturing a thin film magnetic head | |
| JP2995170B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP3415432B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP4297410B2 (ja) | 薄膜磁気ヘッドを製造する方法 | |
| JP2004035999A (ja) | 磁性材料膜のエッチング方法および薄膜磁気ヘッドの製造方法 | |
| JP3484343B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| US7085099B2 (en) | Thin film magnetic head having spiral coils and manufacturing method thereof | |
| US7228619B2 (en) | Method of manufacturing a magnetic head with common seed layer for coil and pedestal | |
| JP2000173017A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| US6678942B1 (en) | Thin film magnetic head and method of manufacturing the same | |
| JP2001076320A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP3839164B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| US7002776B2 (en) | Thin film magnetic head and method of manufacturing same | |
| JP3371089B2 (ja) | 薄膜磁気ヘッド | |
| US8323517B2 (en) | Method of forming magnetic pole section of perpendicular magnetic recording type thin-film magnetic head and manufacturing method of perpendicular magnetic recording type thin-film magnetic head | |
| JPH11306511A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPH11312305A (ja) | 薄膜磁気ヘッドおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080909 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20090529 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |