JP4159018B2 - 半導体メモリ素子におけるセンスアンプレイアウト方法及びセンスアンプを有する半導体メモリ素子 - Google Patents
半導体メモリ素子におけるセンスアンプレイアウト方法及びセンスアンプを有する半導体メモリ素子 Download PDFInfo
- Publication number
- JP4159018B2 JP4159018B2 JP2001388514A JP2001388514A JP4159018B2 JP 4159018 B2 JP4159018 B2 JP 4159018B2 JP 2001388514 A JP2001388514 A JP 2001388514A JP 2001388514 A JP2001388514 A JP 2001388514A JP 4159018 B2 JP4159018 B2 JP 4159018B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- line
- bit line
- sense amplifier
- bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000011229 interlayer Substances 0.000 claims description 6
- 210000001061 forehead Anatomy 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000012535 impurity Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体メモリ素子におけるセンスアンプレイアウト方法に関し、特にセンスアンプのＮＭＯＳトランジスタ部分のレイアウト（ｌａｙｏｕｔ）構造に関する。
【０００２】
【従来の技術】
半導体メモリ素子のセンスアンプは、ＰＭＯＳトランジスタを用いたプルアップ素子とＮＭＯＳトランジスタを用いたプルダウン素子とからなり、ビットラインＢＬとビットバーライン／ＢＬに載置されるデータ電圧を増幅してデータバスに出力する。
このような半導体メモリ素子のセンスアンプの回路を図１に示している。
【０００３】
図１に示す半導体メモリ素子のセンスアンプは、ビットバーライン／ＢＬ０とビットラインＢＬ０のデータをセンシングする第１のセンスアンプ部１０と、ビットバーライン／ＢＬ１とビットラインＢＬ１のデータをセンシングする第２のセンスアンプ部２０を例として示している。
第１のセンスアンプ部１０では、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１とが電源電圧ＶＤＤと接地Ｖｓｓ間に直列連結され、別のＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２とが電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結される。
【０００４】
前述のＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１の場合、各々のドレインはビットバーライン／ＢＬ０に連結し、各々のゲートはビットラインＢＬ０に連結している。後述のＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２の場合には、各々のドレインがビットラインＢＬ０に連結し、各々のゲートはビットバーライン／ＢＬ０に連結している。
【０００５】
第２のセンスアンプ部２０は、ＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３とを電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結し、別のＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４とを電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結している。
【０００６】
前述のＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３の場合、各々のドレインはビットバーライン／ＢＬ１に連結し、各々のゲートはビットラインＢＬ１に連結している。後述のＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４の場合には、各々のドレインがビットラインＢＬ１に連結し、各々のゲートはビットバーライン／ＢＬ１に連結している。
【０００７】
ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の初期状態では、半電源電圧（１／２ＶＤＤ）にプリチャージされた状態で、メモリセルから出力されるデータ信号の電圧レベルにより電圧が多少上昇するか、または、プリチャージ電圧をそのまま保持する。
【０００８】
データ信号の電圧によりビットラインが上昇する時の電圧上昇幅は動作速度とセルキャパシタのサイズにより非常に小さい。従って、半導体メモリ素子のセンスアンプは非常に良好な感度を有していなければならない。
【０００９】
図２は、図１に示す第１及び第２のセンスアンプ部１０、２０のＮＭＯＳトランジスタ部３０の従来のレイアウトを示す図面である。
図示のように、ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とが図面を基準にして縦方向に所定間隔を置いて平行に形成される。
【００１０】
垂直に平行に形成されたビットラインＢＬ０とビットバーライン／ＢＬ０の上部には前記センスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０を形成し、その下部には前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２を形成している。そして、垂直に平行に形成されたビットラインＢＬ１とビットバーライン／ＢＬ１の上部には前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４を形成し、その下部には前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６を形成している。
【００１１】
一方、接地ラインＶｓｓは、前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０の場合、前記ビットラインＢＬ０の左側に形成し、前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４の場合、ビットバーライン／ＢＬ１の右側に垂直に形成し、また、前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２と前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６の場合、ビットバーライン／ＢＬ０とビットラインＢＬ１との間に接地ラインＶｓｓを形成している。
【００１２】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０には、図面を基準にして、垂直に形成したビットラインＢＬ０に第１のゲートコンタクトＧ１を形成し、前記ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ０に第１のドレインコンタクトＤ１を形成し、前記ビットラインＢＬ０の左側に垂直に形成した接地ラインＶｓｓに第１のソースコンタクトＳ１を形成している。
【００１３】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２には、図面を基準にして、垂直に形成したビットラインＢＬ０に第２のドレインコンタクトＤ２を形成し、前記ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ０に第２のゲートコンタクトＧ２を形成し、前記ビットラインＢＬ０と前記ビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓに第２のソースコンタクトＳ１を形成している。
【００１４】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４には、図面を基準にして、垂直に形成したビットラインＢＬ１に第３のドレインコンタクトＤ３を形成し、前記ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ１に第３のゲートコンタクトＧ３を形成し、前記ビットバーライン／ＢＬ１の右側に垂直に形成した接地ラインＶｓｓに第３のソースコンタクトＳ３を形成している。
【００１５】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６には、図面を基準にして、垂直に形成したビットラインＢＬ１に第４のゲートコンタクトＧ４を形成し、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ１に第４のドレインコンタクトＤ４を形成し、前記ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓに第４のソースコンタクトＳ４を形成している。
【００１６】
図３は、図２に示しているレイアウトのＩＩ−ＩＩの断面図である。図３の断面図を見ると、シリコン基板５１にｐ型活性領域５２が形成され、この活性領域５２内に３つのｎ＋不純物領域５３、５４、５５を形成している。
【００１７】
活性領域５２の上で、第１の不純物領域５３と第２の不純物領域５４との間に第１のゲート５６を形成し、第２の不純物領域５４と第３の不純物領域５５との間に第２のゲート５７を形成している。そして、前記第１及び第２のゲート５６、５７が形成された全体構造物の上に層間絶縁膜５８を形成し、第１乃至第３の不純物領域５３、５４、５５の一部が露出するように、コンタクトホール（図示していない）が形成される。また、前記コンタクトホールの内部及び全体構造物上に形成した導電性物質が所定部分パターニングされて第１乃至第３の導電ライン５９、６０、６１を形成している。
【００１８】
【発明が解決しようとする課題】
従来のセンスアンプレイアウト方法は、図２に示すように、１つのビットラインピッチ（Ｌ）に１つのＮＭＯＳトランジスタが上下に各々配置している。このような構造を有する従来のセンスアンプレイアウト構造は、１つのビットラインピッチ（Ｌ）に１つのＮＭＯＳトランジスタが構成されるので、センスアンプのレイアウト面積を増加させ、工程マージンを減少させている。また、配線面積が足りないためにゲート配線を使用することになるので、センスアンプがゲート配線抵抗に影響を受けることになり、動作速度が下がったり、誤動作を起こすなどの問題があった。
【００１９】
従って、本発明は、前記の問題を解決するためのもので、センスアンプのレイアウト面積を減らし、工程マージンを増加させる半導体メモリ素子のセンスアンプレイアウト方法を提供することを目的とする。また、本発明の別の目的は、配線面積を増加させるようなゲート配線の必要がない半導体メモリ素子のセンスアンプレイアウト方法を提供することにある。
【００２０】
【課題を解決するための手段】
前記目的を達成するため、半導体メモリ素子におけるセンスアンプをレイアウトする方法を開示する。
先ず、第１のビットライン、第１のビットバーライン、第２のビットライン、及び第２のビットバーラインを互いに平行に、この順に並ぶように配置する。
前記第１及び第２のビットラインは、前記第１及び第２のビットバーラインと、それぞれ第１及び第２のビットライン対をなす。
次に、前記第１及び第２のビットライン対の設けられた領域の下方に、前記センスアンプを構成する第１ないし第４のＭＯＳトランジスタを、各々、前記第１及び第２のビットライン対の長さ方向に沿って１個づつ４個配置する。
前記センスアンプ用ＭＯＳトランジスタの各々のゲートはリング状、又は、矩形状を有する形状を有する。
【００２１】
かつ各々のゲート上には、層間絶縁膜を介して前記第１及び第２のビットライン対が配置され、
前記第１及び第２のＭＯＳトランジスタがクロスカップリングされ、前記第３及び第４のＭＯＳトランジスタがクロスカップリングされている。
【００２２】
第１のＭＯＳトランジスタには、第１のビットラインに第１のゲートコンタクトを形成し、第１のビットバーラインに第１のドレインコンタクトを形成し、第１のビットラインと第１のビットバーラインとの間に形成した接地ラインＶｓｓに第１のソースコンタクトを形成する。第２のＭＯＳトランジスタには、第１のビットラインに第２のドレインコンタクトを形成し、第１のビットバーラインに第２のゲートコンタクトを形成し、第１のビットラインとビットバーラインとの間に形成した接地ラインＶｓｓに第２のソースコンタクトを形成している。第３のＭＯＳトランジスタには、第２のビットラインに第３のゲートコンタクトを形成し、第２のビットバーラインに第３のドレインコンタクトを形成し、第２のビットラインと第２のビットバーラインとの間に形成した接地ラインＶｓｓに第３のソースコンタクトを形成している。第４のＭＯＳトランジスタには、第２のビットラインに第４のドレインコンタクトを形成し、第２のビットバーラインに第４のゲートコンタクトを形成し、第２のビットラインと第２のビットバーラインとの間に垂直に形成した接地ラインＶｓｓに第４のソースコンタクトを形成している。
【００２３】
従来のセンスアンプのレイアウト方法では、１つのビットラインの上に１つのＮＭＯＳトランジスタを具現したが、上述したように、本発明によって複数のビットラインの長さ方向に２個ずつまとめて交互に配置するように、１つのＮＭＯＳ トランジスタをレイアウトすると、センスアンプ構成用ＭＯＳのピッチがＮ倍になって、工程マージンがよくなる。また、従来のものはゲートの配線抵抗がセンスアンプの動作に影向を与えて、センスアンプの動作特性が良くないが、本発明によると、配線面積が増加するためにゲート配線を使用する必要がなくなって、センスアンプの動作特性がよくなる効果がある。また、本発明によると、従来のライン状のゲートの代わりにリング状、または、矩形状のゲートを使用して、センスアンプをレイアウトするために必要な面積を低減することができる。また、本発明によると、ビットラインのピッチが小さくなってもセンスアンプをレイアウトすることができる。従って、半導体メモリ素子の集積度が大きくなっても、センスアンプを容易にレイアウトすることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照しながら詳細に説明する。図面において，同一機能を有する構成要素には同一の符号を付し、その説明を省略する。
【００２５】
図４は、図１に示すセンスアンプのＮＭＯＳトランジスタ部３０の本発明にかかるレイアウトを示す図面である。図４に示すようにビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とが図面を基準にして、縦方向に所定の間隔を置いて平行に形成している。ここで、ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１、即ち２対のビットラインとビットバーラインを配置した横（または、幅方向）の長さをＤ（ピッチ）とすれば、Ｄは図２に示している従来のビットラインピッチ（Ｌ）の２倍である。
【００２６】
ピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の上部には、図１に示している第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３を配置し（４００）、その下部には第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４を配置している（５００）。そして、第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４が配置（５００）されたレイアウトの直下には第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１が配置され（２００）、その下方には第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２を配置している（３００）。
【００２７】
第１及び第２のセンスアンプ部１０、２０のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４は、１つのリング（Ｒｉｎｇ）状を有するゲートを各々備え、リング状のゲートはピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とで上下に２つずつ２対を備える。
【００２８】
次に、図４を参照して、本発明にかかるセンスアンプレイアウトについて詳細に説明する。
先ず、第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域（４００）には、図面を基準にして、垂直に形成されたビットラインＢＬ１にゲートコンタクトＧ１３を形成し、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ１にドレインコンタクトＤ１３を形成し、ビットラインＢＬ１とビットバーライン／ＢＬ１との間に垂直に形成された接地ラインＶｓｓにソースコンタクトＳ１３が形成される。前記ビットラインＢＬ１に連結されたＮＭＯＳトランジスタＮ３のゲート１２０は、ピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形、または、リング状に形成される。
【００２９】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域（５００）には、図面を基準にして、垂直に形成されたビットラインＢＬ１にドレインコンタクトＤ１４が形成され、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ１に第１のゲートコンタクトＧ１４が形成され、ビットラインＢＬ１とビットバーライン／ＢＬ１との間に垂直に形成された接地ラインＶｓｓにソースコンタクトＳ１４が形成される。ビットバーライン／ＢＬ１に連結された前記ＮＭＯＳトランジスタＮ４のゲート１３０はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形、または、リング状に形成される。
【００３０】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域（２００）には、図面を基準にして、垂直に形成されたビットラインＢＬ０にゲートコンタクトＧ１１が形成され、ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ０に第１のドレインコンタクトＤ１１を形成し、ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓにソースコンタクトＳ１１を形成している。ビットラインＢＬ０に連結したＮＭＯＳトランジスタＮ１のゲート１００はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形状、または、リング状に形成される。
【００３１】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域（３００）には、図面を基準にして、垂直に形成したビットラインＢＬ０にドレインコンタクトＤ１２が形成され、ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ０にゲートコンタクトＧ１２を形成し、ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓにソースコンタクトＳ１２を形成している。ビットラインＢＬ０に連結されたＮＭＯＳトランジスタＮ２のゲート１１０はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形状、または、リング状に形成される。
【００３２】
センスアンプ部１０、２０のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４を構成する各々のリング状のゲート１００、１１０、１２０、１３０はドレインとゲートを共有するようにレイアウトされている。
【００３３】
図５は、図４に示しているレイアウトのＩＩＩ−ＩＩＩの断面図である。図５の断面図を見ると、シリコン基板１５１にｐ型活性領域１５２を形成し、この活性領域１５２内に３つのｎ＋不純物領域１５３、１５４、１５５領域が形成される。活性領域１５２上で、第１の不純物領域１５３と第２の不純物領域１５４との間に第１のゲート１５６を形成し、第２の不純物領域１５４と第３の不純物領域１５５との間に第２のゲート１５９を形成している。
【００３４】
そして、第１及び第２のゲート１５６、１５９が形成された全体構造物上に層間絶縁膜１５８を形成し、第２の不純物領域１５４の一部が露出するように、コンタクトホール（図示していない）を形成している。また、コンタクトホールの内部及び全体構造物上に形成された導電性物質が所定部分パターニングされて２つのビットライン対１６０、１６１、１６２、１６３（各各、図４のＢＬ０，／ＢＬ０，ＢＬ１，／ＢＬ１に相当する）を形成している。
【００３５】
なお、本発明の望ましい実施の形態等は、例示の目的のため、開示されたもので、当業者であれば、本発明の技術範囲内で多様の修正、変更、付加等が可能であり、このような修正、変更は、特許請求範囲に属することとみなさなければならない。前述の実施の形態が主として半導体メモリ素子におけるセンスアンプをレイアウトする方法に関するものであるが、同一の特徴を有するセンスアンプレイアウト方法により形成された半導体メモリ素子も本発明の範囲に含まれる。
【００３６】
【発明の効果】
従来のセンスアンプのレイアウト方法では、１つのビットラインの上に１つのＮＭＯＳ トランジスタを具現したが、上述したように、本発明によって複数のビットラインの長さ方向に２つずつまとめて交互に配置する形で、１つのＮＭＯＳ トランジスタをレイアウトすると、センスアンプ構成用ＭＯＳのピッチがＮ倍になって、工程マージンがよくなる。また、従来はゲートの配線抵抗がセンスアンプの動作に影向を与えて、センスアンプの動作特性が良くなかったものが、本発明によると、配線面積が増加し、ゲート配線を使用する必要がなくなって、センスアンプの動作特性がよくなる効果がある。
また、本発明によると、従来のライン状のゲートの代わりにリング状、または、矩形状のゲートを使用して、センスアンプをレイアウトするために必要な面積を低減することができる。
また、本発明によると、ビットラインのピッチが小さくなってもセンスアンプをレイアウトすることができる。従って、半導体メモリ素子の集積度が大きくなっても、センスアンプを容易にレイアウトすることができる。
【図面の簡単な説明】
【図１】一般の半導体メモリ素子のセンスアンプ構造を示す回路図である。
【図２】図１に示しているセンスアンプのＮＭＯＳトランジスタ部分の従来のレイアウトを示す図面である。
【図３】図２に示しているレイアウトのＩＩ−ＩＩの断面図である。
【図４】図１に示しているセンスアンプのＮＭＯＳトランジスタ部分の本発明にかかるレイアウトを示す図面である。
【図５】図４に示しているレイアウトのＩＩＩ−ＩＩＩの断面図である。
【符号の説明】
ＢＬ０、ＢＬ１ ビットライン
／ＢＬ０、／ＢＬ１ ビットバーライン
Ｐ１〜Ｐ４ ＰＭＯＳトランジスタ
Ｎ１〜Ｎ４ ＮＭＯＳトランジスタ
１０ 第１のセンスアンプ部
２０ 第２のセンスアンプ部
３０ ＮＭＯＳトランジスタ部
２００ ＮＭＯＳトランジスタＮ１の形成領域部
３００ ＮＭＯＳトランジスタＮ２の形成領域部
４００ ＮＭＯＳトランジスタＮ３の形成領域部
５００ ＮＭＯＳトランジスタＮ４の形成領域部
１００、１１０、１２０、１３０ リング状のゲート
Ｇ１１〜Ｇ１４ ゲートコンタクト
Ｄ１１〜Ｄ１４ ドレインコンタクト
Ｓ１１〜Ｓ１１ ソースコンタクト
５１、１５１ 基板
５２、１５２ ｐ型活性領域
５８、１５８ 層間絶縁膜
５３〜５５、１５３〜１５５ ｎ＋不純物領域
５６、５７、１５６、１５７ ゲート
【発明が属する技術分野】
本発明は、半導体メモリ素子におけるセンスアンプレイアウト方法に関し、特にセンスアンプのＮＭＯＳトランジスタ部分のレイアウト（ｌａｙｏｕｔ）構造に関する。
【０００２】
【従来の技術】
半導体メモリ素子のセンスアンプは、ＰＭＯＳトランジスタを用いたプルアップ素子とＮＭＯＳトランジスタを用いたプルダウン素子とからなり、ビットラインＢＬとビットバーライン／ＢＬに載置されるデータ電圧を増幅してデータバスに出力する。
このような半導体メモリ素子のセンスアンプの回路を図１に示している。
【０００３】
図１に示す半導体メモリ素子のセンスアンプは、ビットバーライン／ＢＬ０とビットラインＢＬ０のデータをセンシングする第１のセンスアンプ部１０と、ビットバーライン／ＢＬ１とビットラインＢＬ１のデータをセンシングする第２のセンスアンプ部２０を例として示している。
第１のセンスアンプ部１０では、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１とが電源電圧ＶＤＤと接地Ｖｓｓ間に直列連結され、別のＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２とが電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結される。
【０００４】
前述のＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１の場合、各々のドレインはビットバーライン／ＢＬ０に連結し、各々のゲートはビットラインＢＬ０に連結している。後述のＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２の場合には、各々のドレインがビットラインＢＬ０に連結し、各々のゲートはビットバーライン／ＢＬ０に連結している。
【０００５】
第２のセンスアンプ部２０は、ＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３とを電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結し、別のＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４とを電源電圧ＶＤＤと接地Ｖｓｓとの間に直列連結している。
【０００６】
前述のＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３の場合、各々のドレインはビットバーライン／ＢＬ１に連結し、各々のゲートはビットラインＢＬ１に連結している。後述のＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４の場合には、各々のドレインがビットラインＢＬ１に連結し、各々のゲートはビットバーライン／ＢＬ１に連結している。
【０００７】
ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の初期状態では、半電源電圧（１／２ＶＤＤ）にプリチャージされた状態で、メモリセルから出力されるデータ信号の電圧レベルにより電圧が多少上昇するか、または、プリチャージ電圧をそのまま保持する。
【０００８】
データ信号の電圧によりビットラインが上昇する時の電圧上昇幅は動作速度とセルキャパシタのサイズにより非常に小さい。従って、半導体メモリ素子のセンスアンプは非常に良好な感度を有していなければならない。
【０００９】
図２は、図１に示す第１及び第２のセンスアンプ部１０、２０のＮＭＯＳトランジスタ部３０の従来のレイアウトを示す図面である。
図示のように、ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とが図面を基準にして縦方向に所定間隔を置いて平行に形成される。
【００１０】
垂直に平行に形成されたビットラインＢＬ０とビットバーライン／ＢＬ０の上部には前記センスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０を形成し、その下部には前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２を形成している。そして、垂直に平行に形成されたビットラインＢＬ１とビットバーライン／ＢＬ１の上部には前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４を形成し、その下部には前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６を形成している。
【００１１】
一方、接地ラインＶｓｓは、前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０の場合、前記ビットラインＢＬ０の左側に形成し、前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４の場合、ビットバーライン／ＢＬ１の右側に垂直に形成し、また、前記第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２と前記第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６の場合、ビットバーライン／ＢＬ０とビットラインＢＬ１との間に接地ラインＶｓｓを形成している。
【００１２】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域４０には、図面を基準にして、垂直に形成したビットラインＢＬ０に第１のゲートコンタクトＧ１を形成し、前記ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ０に第１のドレインコンタクトＤ１を形成し、前記ビットラインＢＬ０の左側に垂直に形成した接地ラインＶｓｓに第１のソースコンタクトＳ１を形成している。
【００１３】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域４２には、図面を基準にして、垂直に形成したビットラインＢＬ０に第２のドレインコンタクトＤ２を形成し、前記ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ０に第２のゲートコンタクトＧ２を形成し、前記ビットラインＢＬ０と前記ビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓに第２のソースコンタクトＳ１を形成している。
【００１４】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域４４には、図面を基準にして、垂直に形成したビットラインＢＬ１に第３のドレインコンタクトＤ３を形成し、前記ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ１に第３のゲートコンタクトＧ３を形成し、前記ビットバーライン／ＢＬ１の右側に垂直に形成した接地ラインＶｓｓに第３のソースコンタクトＳ３を形成している。
【００１５】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域４６には、図面を基準にして、垂直に形成したビットラインＢＬ１に第４のゲートコンタクトＧ４を形成し、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ１に第４のドレインコンタクトＤ４を形成し、前記ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓに第４のソースコンタクトＳ４を形成している。
【００１６】
図３は、図２に示しているレイアウトのＩＩ−ＩＩの断面図である。図３の断面図を見ると、シリコン基板５１にｐ型活性領域５２が形成され、この活性領域５２内に３つのｎ＋不純物領域５３、５４、５５を形成している。
【００１７】
活性領域５２の上で、第１の不純物領域５３と第２の不純物領域５４との間に第１のゲート５６を形成し、第２の不純物領域５４と第３の不純物領域５５との間に第２のゲート５７を形成している。そして、前記第１及び第２のゲート５６、５７が形成された全体構造物の上に層間絶縁膜５８を形成し、第１乃至第３の不純物領域５３、５４、５５の一部が露出するように、コンタクトホール（図示していない）が形成される。また、前記コンタクトホールの内部及び全体構造物上に形成した導電性物質が所定部分パターニングされて第１乃至第３の導電ライン５９、６０、６１を形成している。
【００１８】
【発明が解決しようとする課題】
従来のセンスアンプレイアウト方法は、図２に示すように、１つのビットラインピッチ（Ｌ）に１つのＮＭＯＳトランジスタが上下に各々配置している。このような構造を有する従来のセンスアンプレイアウト構造は、１つのビットラインピッチ（Ｌ）に１つのＮＭＯＳトランジスタが構成されるので、センスアンプのレイアウト面積を増加させ、工程マージンを減少させている。また、配線面積が足りないためにゲート配線を使用することになるので、センスアンプがゲート配線抵抗に影響を受けることになり、動作速度が下がったり、誤動作を起こすなどの問題があった。
【００１９】
従って、本発明は、前記の問題を解決するためのもので、センスアンプのレイアウト面積を減らし、工程マージンを増加させる半導体メモリ素子のセンスアンプレイアウト方法を提供することを目的とする。また、本発明の別の目的は、配線面積を増加させるようなゲート配線の必要がない半導体メモリ素子のセンスアンプレイアウト方法を提供することにある。
【００２０】
【課題を解決するための手段】
前記目的を達成するため、半導体メモリ素子におけるセンスアンプをレイアウトする方法を開示する。
先ず、第１のビットライン、第１のビットバーライン、第２のビットライン、及び第２のビットバーラインを互いに平行に、この順に並ぶように配置する。
前記第１及び第２のビットラインは、前記第１及び第２のビットバーラインと、それぞれ第１及び第２のビットライン対をなす。
次に、前記第１及び第２のビットライン対の設けられた領域の下方に、前記センスアンプを構成する第１ないし第４のＭＯＳトランジスタを、各々、前記第１及び第２のビットライン対の長さ方向に沿って１個づつ４個配置する。
前記センスアンプ用ＭＯＳトランジスタの各々のゲートはリング状、又は、矩形状を有する形状を有する。
【００２１】
かつ各々のゲート上には、層間絶縁膜を介して前記第１及び第２のビットライン対が配置され、
前記第１及び第２のＭＯＳトランジスタがクロスカップリングされ、前記第３及び第４のＭＯＳトランジスタがクロスカップリングされている。
【００２２】
第１のＭＯＳトランジスタには、第１のビットラインに第１のゲートコンタクトを形成し、第１のビットバーラインに第１のドレインコンタクトを形成し、第１のビットラインと第１のビットバーラインとの間に形成した接地ラインＶｓｓに第１のソースコンタクトを形成する。第２のＭＯＳトランジスタには、第１のビットラインに第２のドレインコンタクトを形成し、第１のビットバーラインに第２のゲートコンタクトを形成し、第１のビットラインとビットバーラインとの間に形成した接地ラインＶｓｓに第２のソースコンタクトを形成している。第３のＭＯＳトランジスタには、第２のビットラインに第３のゲートコンタクトを形成し、第２のビットバーラインに第３のドレインコンタクトを形成し、第２のビットラインと第２のビットバーラインとの間に形成した接地ラインＶｓｓに第３のソースコンタクトを形成している。第４のＭＯＳトランジスタには、第２のビットラインに第４のドレインコンタクトを形成し、第２のビットバーラインに第４のゲートコンタクトを形成し、第２のビットラインと第２のビットバーラインとの間に垂直に形成した接地ラインＶｓｓに第４のソースコンタクトを形成している。
【００２３】
従来のセンスアンプのレイアウト方法では、１つのビットラインの上に１つのＮＭＯＳトランジスタを具現したが、上述したように、本発明によって複数のビットラインの長さ方向に２個ずつまとめて交互に配置するように、１つのＮＭＯＳ トランジスタをレイアウトすると、センスアンプ構成用ＭＯＳのピッチがＮ倍になって、工程マージンがよくなる。また、従来のものはゲートの配線抵抗がセンスアンプの動作に影向を与えて、センスアンプの動作特性が良くないが、本発明によると、配線面積が増加するためにゲート配線を使用する必要がなくなって、センスアンプの動作特性がよくなる効果がある。また、本発明によると、従来のライン状のゲートの代わりにリング状、または、矩形状のゲートを使用して、センスアンプをレイアウトするために必要な面積を低減することができる。また、本発明によると、ビットラインのピッチが小さくなってもセンスアンプをレイアウトすることができる。従って、半導体メモリ素子の集積度が大きくなっても、センスアンプを容易にレイアウトすることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照しながら詳細に説明する。図面において，同一機能を有する構成要素には同一の符号を付し、その説明を省略する。
【００２５】
図４は、図１に示すセンスアンプのＮＭＯＳトランジスタ部３０の本発明にかかるレイアウトを示す図面である。図４に示すようにビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とが図面を基準にして、縦方向に所定の間隔を置いて平行に形成している。ここで、ビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１、即ち２対のビットラインとビットバーラインを配置した横（または、幅方向）の長さをＤ（ピッチ）とすれば、Ｄは図２に示している従来のビットラインピッチ（Ｌ）の２倍である。
【００２６】
ピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の上部には、図１に示している第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３を配置し（４００）、その下部には第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４を配置している（５００）。そして、第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４が配置（５００）されたレイアウトの直下には第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１が配置され（２００）、その下方には第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２を配置している（３００）。
【００２７】
第１及び第２のセンスアンプ部１０、２０のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４は、１つのリング（Ｒｉｎｇ）状を有するゲートを各々備え、リング状のゲートはピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１とで上下に２つずつ２対を備える。
【００２８】
次に、図４を参照して、本発明にかかるセンスアンプレイアウトについて詳細に説明する。
先ず、第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ３の形成領域（４００）には、図面を基準にして、垂直に形成されたビットラインＢＬ１にゲートコンタクトＧ１３を形成し、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ１にドレインコンタクトＤ１３を形成し、ビットラインＢＬ１とビットバーライン／ＢＬ１との間に垂直に形成された接地ラインＶｓｓにソースコンタクトＳ１３が形成される。前記ビットラインＢＬ１に連結されたＮＭＯＳトランジスタＮ３のゲート１２０は、ピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形、または、リング状に形成される。
【００２９】
第２のセンスアンプ部２０のＮＭＯＳトランジスタＮ４の形成領域（５００）には、図面を基準にして、垂直に形成されたビットラインＢＬ１にドレインコンタクトＤ１４が形成され、ビットラインＢＬ１と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ１に第１のゲートコンタクトＧ１４が形成され、ビットラインＢＬ１とビットバーライン／ＢＬ１との間に垂直に形成された接地ラインＶｓｓにソースコンタクトＳ１４が形成される。ビットバーライン／ＢＬ１に連結された前記ＮＭＯＳトランジスタＮ４のゲート１３０はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形、または、リング状に形成される。
【００３０】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ１の形成領域（２００）には、図面を基準にして、垂直に形成されたビットラインＢＬ０にゲートコンタクトＧ１１が形成され、ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成されたビットバーライン／ＢＬ０に第１のドレインコンタクトＤ１１を形成し、ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓにソースコンタクトＳ１１を形成している。ビットラインＢＬ０に連結したＮＭＯＳトランジスタＮ１のゲート１００はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形状、または、リング状に形成される。
【００３１】
第１のセンスアンプ部１０のＮＭＯＳトランジスタＮ２の形成領域（３００）には、図面を基準にして、垂直に形成したビットラインＢＬ０にドレインコンタクトＤ１２が形成され、ビットラインＢＬ０と所定の間隔を置いて、図面を基準にして垂直に形成したビットバーライン／ＢＬ０にゲートコンタクトＧ１２を形成し、ビットラインＢＬ０とビットバーライン／ＢＬ０との間に垂直に形成した接地ラインＶｓｓにソースコンタクトＳ１２を形成している。ビットラインＢＬ０に連結されたＮＭＯＳトランジスタＮ２のゲート１１０はピッチＤを有するビットラインＢＬ０とビットバーライン／ＢＬ０、ビットラインＢＬ１とビットバーライン／ＢＬ１の全体の上部に方形状、または、リング状に形成される。
【００３２】
センスアンプ部１０、２０のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４を構成する各々のリング状のゲート１００、１１０、１２０、１３０はドレインとゲートを共有するようにレイアウトされている。
【００３３】
図５は、図４に示しているレイアウトのＩＩＩ−ＩＩＩの断面図である。図５の断面図を見ると、シリコン基板１５１にｐ型活性領域１５２を形成し、この活性領域１５２内に３つのｎ＋不純物領域１５３、１５４、１５５領域が形成される。活性領域１５２上で、第１の不純物領域１５３と第２の不純物領域１５４との間に第１のゲート１５６を形成し、第２の不純物領域１５４と第３の不純物領域１５５との間に第２のゲート１５９を形成している。
【００３４】
そして、第１及び第２のゲート１５６、１５９が形成された全体構造物上に層間絶縁膜１５８を形成し、第２の不純物領域１５４の一部が露出するように、コンタクトホール（図示していない）を形成している。また、コンタクトホールの内部及び全体構造物上に形成された導電性物質が所定部分パターニングされて２つのビットライン対１６０、１６１、１６２、１６３（各各、図４のＢＬ０，／ＢＬ０，ＢＬ１，／ＢＬ１に相当する）を形成している。
【００３５】
なお、本発明の望ましい実施の形態等は、例示の目的のため、開示されたもので、当業者であれば、本発明の技術範囲内で多様の修正、変更、付加等が可能であり、このような修正、変更は、特許請求範囲に属することとみなさなければならない。前述の実施の形態が主として半導体メモリ素子におけるセンスアンプをレイアウトする方法に関するものであるが、同一の特徴を有するセンスアンプレイアウト方法により形成された半導体メモリ素子も本発明の範囲に含まれる。
【００３６】
【発明の効果】
従来のセンスアンプのレイアウト方法では、１つのビットラインの上に１つのＮＭＯＳ トランジスタを具現したが、上述したように、本発明によって複数のビットラインの長さ方向に２つずつまとめて交互に配置する形で、１つのＮＭＯＳ トランジスタをレイアウトすると、センスアンプ構成用ＭＯＳのピッチがＮ倍になって、工程マージンがよくなる。また、従来はゲートの配線抵抗がセンスアンプの動作に影向を与えて、センスアンプの動作特性が良くなかったものが、本発明によると、配線面積が増加し、ゲート配線を使用する必要がなくなって、センスアンプの動作特性がよくなる効果がある。
また、本発明によると、従来のライン状のゲートの代わりにリング状、または、矩形状のゲートを使用して、センスアンプをレイアウトするために必要な面積を低減することができる。
また、本発明によると、ビットラインのピッチが小さくなってもセンスアンプをレイアウトすることができる。従って、半導体メモリ素子の集積度が大きくなっても、センスアンプを容易にレイアウトすることができる。
【図面の簡単な説明】
【図１】一般の半導体メモリ素子のセンスアンプ構造を示す回路図である。
【図２】図１に示しているセンスアンプのＮＭＯＳトランジスタ部分の従来のレイアウトを示す図面である。
【図３】図２に示しているレイアウトのＩＩ−ＩＩの断面図である。
【図４】図１に示しているセンスアンプのＮＭＯＳトランジスタ部分の本発明にかかるレイアウトを示す図面である。
【図５】図４に示しているレイアウトのＩＩＩ−ＩＩＩの断面図である。
【符号の説明】
ＢＬ０、ＢＬ１ ビットライン
／ＢＬ０、／ＢＬ１ ビットバーライン
Ｐ１〜Ｐ４ ＰＭＯＳトランジスタ
Ｎ１〜Ｎ４ ＮＭＯＳトランジスタ
１０ 第１のセンスアンプ部
２０ 第２のセンスアンプ部
３０ ＮＭＯＳトランジスタ部
２００ ＮＭＯＳトランジスタＮ１の形成領域部
３００ ＮＭＯＳトランジスタＮ２の形成領域部
４００ ＮＭＯＳトランジスタＮ３の形成領域部
５００ ＮＭＯＳトランジスタＮ４の形成領域部
１００、１１０、１２０、１３０ リング状のゲート
Ｇ１１〜Ｇ１４ ゲートコンタクト
Ｄ１１〜Ｄ１４ ドレインコンタクト
Ｓ１１〜Ｓ１１ ソースコンタクト
５１、１５１ 基板
５２、１５２ ｐ型活性領域
５８、１５８ 層間絶縁膜
５３〜５５、１５３〜１５５ ｎ＋不純物領域
５６、５７、１５６、１５７ ゲート
Claims (6)
- 半導体メモリ素子におけるセンスアンプをレイアウトする方法において、
第１のビットライン、第１のビットバーライン、第２のビットライン、及び第２のビットバーラインを互いに平行に、この順に並ぶように配置するステップと、
前記第１及び第２のビットラインは、前記第１及び第２のビットバーラインと、それぞれ第１及び第２のビットライン対をなし、
前記センスアンプを構成する第１ないし第４のＭＯＳトランジスタを、各々、前記第１及び第２のビットライン対の設けられた領域の下方に、前記第１及び第２のビットライン対の長さ方向に沿って１個づつ４個配置するステップとを備え、
前記ＭＯＳトランジスタの各々のゲートはリング状、又は、矩形状を有する形状を有し、
かつ各々のゲート上には、層間絶縁膜を介して前記第１及び第２のビットライン対が配置され、
前記第１及び第２のＭＯＳトランジスタがクロスカップリングされ、前記第３及び第４のＭＯＳトランジスタがクロスカップリングされていることを特徴とする半導体メモリ素子におけるセンスアンプレイアウト方法。 - 前記第１のＭＯＳトランジスタは、前記第１のビットラインに第１のゲートコンタクトを形成し、前記第１のビットバーラインに第１のドレインコンタクトを形成し、前記第１のビットラインと前記第１のビットバーラインとの間に形成した接地ラインＶｓｓに第１のソースコンタクトを形成したことを特徴とする請求項１記載の半導体メモリ素子におけるセンスアンプレイアウト方法。
- 前記第２のＭＯＳトランジスタは、前記第１のビットラインに第２のドレインコンタクトを形成し、前記第１のビットバーラインに第２のゲートコンタクトを形成し、前記第１のビットラインと前記ビットバーラインとの間に形成した接地ラインＶｓｓに第２のソースコンタクトを形成することを特徴とする請求項１記載の半導体メモリ素子におけるセンスアンプレイアウト方法。
- 前記第３のＭＯＳトランジスタは、前記第２のビットバーラインに第３のドレインコンタクトを形成し、前記第２のビットラインに第３のゲートコンタクトを形成し、前記第２のビットラインと前記第２のビットバーラインとの間に形成した接地ラインＶｓｓに第３のソースコンタクトを形成することを特徴とする請求項１記載の半導体メモリ素子におけるセンスアンプレイアウト方法。
- 前記第４のＭＯＳトランジスタは、前記第２のビットラインに第４のドレインコンタクトを形成し、前記第２のビットバーラインに第４のゲートコンタクトを形成し、前記第２のビットラインと前記第２のビットバーラインとの間に形成した接地ラインＶｓｓに第４のソースコンタクトを形成することを特徴とする請求項１記載の半導体メモリ素子におけるセンスアンプレイアウト方法。
- センスアンプを有する半導体メモリ素子において、
第１のビットライン及び第１のビットバーラインからなる第１のビットライン対、並びに、第２のビットライン及び第２のビットバーラインからなる第２のビットライン対と、
ここで、前記第１のビットライン、第１のビットバーライン、第２のビットライン、及び第２のビットバーラインは、互いに平行に、この順に並ぶように配置され、
前記第１及び第２のビットライン対の設けられた領域の下方に、前記第１及び第２のビットライン対の長さ方向に沿って１個づつ４個配置された第１ないし第４の、前記センスアンプを構成するセンスアンプ用ＭＯＳトランジスタとを備え、
ここで、前記センスアンプ用のＭＯＳトランジスタの各々のゲートはリング状、又は、矩形状を有する形状を有し、
かつ各々のゲート上には、層間絶縁膜を介して前記第１及び第２のビットライン対が配置され、
前記第１及び第２のＭＯＳトランジスタがクロスカップリングされ、前記第３及び第４のＭＯＳトランジスタがクロスカップリングされていることを特徴とするセンスアンプを有する半導体メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0025524A KR100390905B1 (ko) | 2001-05-10 | 2001-05-10 | 반도체 메모리 소자의 센스앰프 레이아웃 구조 |
| KR2001-025524 | 2001-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343939A JP2002343939A (ja) | 2002-11-29 |
| JP4159018B2 true JP4159018B2 (ja) | 2008-10-01 |
Family
ID=19709291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388514A Expired - Fee Related JP4159018B2 (ja) | 2001-05-10 | 2001-12-20 | 半導体メモリ素子におけるセンスアンプレイアウト方法及びセンスアンプを有する半導体メモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6417530B1 (ja) |
| JP (1) | JP4159018B2 (ja) |
| KR (1) | KR100390905B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6841810B1 (en) * | 2003-08-08 | 2005-01-11 | Semiconductor Components Industries, L.L.C. | Cell structure for bipolar integrated circuits and method |
| US7023056B2 (en) * | 2003-11-26 | 2006-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell structure |
| JP4257526B2 (ja) * | 2004-06-01 | 2009-04-22 | セイコーエプソン株式会社 | 半導体装置 |
| US7365432B2 (en) * | 2004-08-23 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell structure |
| US7649762B1 (en) * | 2006-12-20 | 2010-01-19 | Nvidia Corporation | Area efficient high performance memory cell |
| KR100866131B1 (ko) * | 2006-12-21 | 2008-10-31 | 주식회사 하이닉스반도체 | 센스 앰프의 레이아웃 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890002812B1 (ko) * | 1986-11-28 | 1989-07-31 | 삼성전자 주식회사 | 씨모오스 디램에서 레이아웃이 최적화된 감지증폭기 |
| KR970003710B1 (ko) * | 1987-09-04 | 1997-03-21 | 미다 가쓰시게 | 저잡음 반도체 메모리 |
| DE3937068C2 (de) | 1988-11-07 | 1994-10-06 | Toshiba Kawasaki Kk | Dynamische Halbleiterspeicheranordnung |
| JPH07249694A (ja) | 1994-03-08 | 1995-09-26 | Hitachi Ltd | 半導体記憶装置のレイアウト方法 |
| TW340975B (en) * | 1996-08-30 | 1998-09-21 | Toshiba Co Ltd | Semiconductor memory |
| JP2908351B2 (ja) | 1996-10-11 | 1999-06-21 | 埼玉日本電気株式会社 | インターフェース・バス・コネクタ |
| US5774408A (en) | 1997-01-28 | 1998-06-30 | Micron Technology, Inc. | DRAM architecture with combined sense amplifier pitch |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| JP3467416B2 (ja) * | 1998-04-20 | 2003-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
| JP2000124415A (ja) | 1998-10-13 | 2000-04-28 | Hitachi Ltd | 半導体記憶装置 |
-
2001
- 2001-05-10 KR KR10-2001-0025524A patent/KR100390905B1/ko not_active IP Right Cessation
- 2001-12-12 US US10/012,528 patent/US6417530B1/en not_active Expired - Lifetime
- 2001-12-20 JP JP2001388514A patent/JP4159018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100390905B1 (ko) | 2003-07-12 |
| KR20020085961A (ko) | 2002-11-18 |
| US6417530B1 (en) | 2002-07-09 |
| JP2002343939A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6537583B2 (ja) | 半導体集積回路装置 | |
| KR101161506B1 (ko) | 듀얼 포트 ｓｒａｍ을 위한 셀 구조 | |
| JPH10178110A (ja) | 半導体記憶装置 | |
| JP2009206473A (ja) | 新規ｒｏｍセルアレイ構造 | |
| KR20150007914A (ko) | 핀 구조 전계 효과 트랜지스터 기술을 위한 감지 증폭기 레이아웃 | |
| JP4159018B2 (ja) | 半導体メモリ素子におけるセンスアンプレイアウト方法及びセンスアンプを有する半導体メモリ素子 | |
| US6445017B2 (en) | Full CMOS SRAM cell | |
| JP3854749B2 (ja) | Ｓｒａｍ用のスタティックセル | |
| JPH10163346A (ja) | 半導体メモリのパワーライン配線構造 | |
| JP2010040903A (ja) | 半導体記憶装置 | |
| US6347048B2 (en) | Semiconductor memory device | |
| US6455899B2 (en) | Semiconductor memory device having improved pattern of layers and compact dimensions | |
| KR20070036214A (ko) | 반도체소자의 센스앰프 | |
| KR100416612B1 (ko) | 칩 면적을 최소화시키는 반도체 메모리 장치 | |
| JP3670139B2 (ja) | 半導体記憶装置 | |
| JP3186059B2 (ja) | 半導体装置 | |
| KR101788726B1 (ko) | 쉴딩 패턴을 갖는 반도체 메모리 장치 | |
| JPS6021542A (ja) | 半導体集積回路装置 | |
| JPH0548047A (ja) | 半導体装置 | |
| JPH0722516A (ja) | 半導体集積回路装置 | |
| JPH0750746B2 (ja) | 相補型ｍｏｓスタティックｒａｍ用メモリセル | |
| KR19990005889A (ko) | 스택 랜덤 액세스 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060424 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |